KR20050084196A - Measuring alignment between a wafer chuck and polishing/plating receptacle - Google Patents

Measuring alignment between a wafer chuck and polishing/plating receptacle Download PDF

Info

Publication number
KR20050084196A
KR20050084196A KR1020057010341A KR20057010341A KR20050084196A KR 20050084196 A KR20050084196 A KR 20050084196A KR 1020057010341 A KR1020057010341 A KR 1020057010341A KR 20057010341 A KR20057010341 A KR 20057010341A KR 20050084196 A KR20050084196 A KR 20050084196A
Authority
KR
South Korea
Prior art keywords
sensors
wafer chuck
sensor
gap
electropolishing
Prior art date
Application number
KR1020057010341A
Other languages
Korean (ko)
Other versions
KR101299701B1 (en
Inventor
후이 왕
보하 누체
Original Assignee
에이씨엠 리서치, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이씨엠 리서치, 인코포레이티드 filed Critical 에이씨엠 리서치, 인코포레이티드
Publication of KR20050084196A publication Critical patent/KR20050084196A/en
Application granted granted Critical
Publication of KR101299701B1 publication Critical patent/KR101299701B1/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B47/00—Drives or gearings; Equipment therefor
    • B24B47/22—Equipment for exact control of the position of the grinding tool or work at the start of the grinding operation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/04—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent involving measurement of the workpiece at the place of grinding during grinding operation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

An apparatus for electropolishing and/or electroplating metal layers on a semiconductor wafer includes a receptacle having a plurality of section walls. The apparatus includes a wafer chuck configured to hold the semiconductor wafer and to position the semiconductor wafer within the receptacle with a surface of the semiconductor wafer adjacent to top portions of the plurality of section walls. The apparatus also includes a first plurality of sensors configured to measure alignment between the center of one of the plurality of section walls to the center of the wafer chuck, and thus the center of the semiconductor wafer.

Description

웨이퍼 척과 연마/도금 수용부 사이의 계측 정렬 {MEASURING ALIGNMENT BETWEEN A WAFER CHUCK AND POLISHING/PLATING RECEPTACLE}Measurement alignment between wafer chuck and polishing / plating receptacle {MEASURING ALIGNMENT BETWEEN A WAFER CHUCK AND POLISHING / PLATING RECEPTACLE}

본 출원은 2002년 12월 9일 출원된 미국 가출원 제 60/431,916호의 전해 도금/연마 어셈블리에서의 인-시츄 갭 측정을 기초로 우선권을 주장하고 있으며, 상기 우선권 주장의 기초가 된 출원은 참조로서 본 명세서에 통합된다. This application claims priority based on in-situ gap measurements in electroplating / polishing assemblies of US Provisional Application No. 60 / 431,916, filed Dec. 9, 2002, the application of which the claim is based on reference. Incorporated herein.

본 발명은 일반적으로 반도체 웨이퍼 상에서 금속층에 대한 전해연마(electropolishing) 및/또는 전해도금(electroplating)에 관한 것이며, 보다 구체적으로는 웨이퍼 척과 연마/도금 수용부 사이의 계측 정렬에 관한 것이다. FIELD OF THE INVENTION The present invention generally relates to electropolishing and / or electroplating of metal layers on semiconductor wafers, and more particularly to metrology alignment between wafer chucks and polishing / plating receptacles.

일반적으로, 반도체 디바이스는 웨이퍼 또는 슬라이스라고 지칭되는 반도체 재료의 디스크 상에 제조된다. 보다 구체적으로는, 웨이퍼는 최초 실리콘 잉곳(ingot)으로부터 슬라이싱된다. 그 후, 웨이퍼에 다중 마스킹, 에칭 및 증착 공정이 가해져서 반도체 디바이스의 전자 회로가 형성된다. In general, semiconductor devices are fabricated on disks of semiconductor material called wafers or slices. More specifically, the wafer is sliced from the original silicon ingot. Thereafter, multiple masking, etching, and deposition processes are applied to the wafer to form the electronic circuit of the semiconductor device.

예를 들어, 웨이퍼 상의 도전막을 전해도금하는 것이 1999년 1월 15일에 출원된 미국 특허 제 6,391,166 B1호의 "도금 장치 및 방법"에 개시되어 있으며, 상기 미국 특허는 전체적으로 본 명세서에 참조로 통합된다. 웨이퍼 상의 금속층을 전해연마하는 것은 1999년 7월 2일 출원된 미국 특허 제 6,395,152호의 "반도체 디바이스 상의 금속 상호접속부를 전해연마하는 방법 및 장치" 및 2000년 2월 4일 출원된 미국 특허 제 6,440,295호의 "반도체 디바이스 상에서 금속을 전해연마하는 방법"에서 개시되어 있으며, 상기 미국 특허들은 본 명세서에 참조로서 통합된다. 기판을 홀딩하기 위한 척은 1999년 9월 7일 출원된 미국 특허 제6,248,222호의 "반도체 가공재(workpiece)를 전해연마 및/또는 전해도금하는 동안 그 가공재를 홀딩하고 위치설정하는 방법 및 장치"에 개시되어 있으며, 상기 미국 특허는 본 명세서에 참조로서 통합된다. For example, electroplating conductive films on wafers is disclosed in US Pat. No. 6,391,166 B1, filed Jan. 15, 1999, which is incorporated herein by reference in its entirety. . Electropolishing a metal layer on a wafer is described in US Pat. No. 6,395,152, filed July 2, 1999, "Methods and Apparatus for Electropolishing Metal Interconnects on Semiconductor Devices," and US Patent No. 6,440,295, filed February 4, 2000. Disclosed in "Methods of Electropolishing Metals on Semiconductor Devices", which are incorporated herein by reference. A chuck for holding a substrate is disclosed in US Pat. No. 6,248,222, entitled "Method and Apparatus for Holding and Positioning Workpieces During Electropolishing and / or Electroplating of Workpieces," filed September 7, 1999. And the U.S. patent is incorporated herein by reference.

도 1A는 예시적인 연마/도금 수용부의 평면도이며;1A is a top view of an exemplary polishing / plating receptacle;

도 1B는 도 1A에 도시된 예시적인 연마/도금 수용부에 대한 라인 1B-1B에 따른 측면도이며;1B is a side view along line 1B-1B for the exemplary polishing / plating receiver shown in FIG. 1A;

도 2A는 또 다른 예시적인 연마/도금 수용부에 대한 평면도이며;2A is a top view of another exemplary polishing / plating receptacle;

도 2B는 도 2A에 도시된 예시적인 연마/도금 수용부에 대한 라인 2B-21B에 따른 측면도이다. FIG. 2B is a side view along lines 2B-21B for the exemplary polishing / plating receiver shown in FIG. 2A.

예시적인 실시예에서, 반도체 웨이퍼 상에서 금속층을 전해연마 및/또는 전해도금하는 장치는 다수의 구역벽(section wall)을 갖는 수용부(receptacle)를 포함한다. 상기 장치는 반도체 웨이퍼를 홀딩하고 상기 반도체 웨이퍼의 표면이 다수의 구역벽들의 상부 부분에 인접하도록 수용부 내에 상기 반도체 웨이퍼를 배치하도록 구성되는 웨이퍼 척을 포함한다. 상기 장치는 다수의 구역벽들 중 하나의 중심과 웨이퍼 척의 중심, 즉 반도체 웨이퍼의 중심 사이의 정렬을 계측하도록 구성되는 다수의 제 1 센서를 포함한다. In an exemplary embodiment, an apparatus for electropolishing and / or electroplating a metal layer on a semiconductor wafer includes a receptacle having a plurality of section walls. The apparatus includes a wafer chuck configured to hold the semiconductor wafer and place the semiconductor wafer in a receptacle such that the surface of the semiconductor wafer is adjacent to an upper portion of the plurality of zone walls. The apparatus includes a plurality of first sensors configured to measure an alignment between the center of one of the plurality of zone walls and the center of the wafer chuck, ie the center of the semiconductor wafer.

본 출원은 첨부 도면과 관련되어 제공되는 이하의 설명을 참조하여 용이하게 이해될 수 있을 것이며, 상기 첨부 도면에서 유사한 구성 요소는 유사한 번호로 지칭될 수 있다. The present application may be readily understood with reference to the following description provided in connection with the accompanying drawings, in which like components may be referred to by like numerals.

이하의 상세한 설명에서는 다수의 특정 구성, 변수 등이 설명된다. 그러나 이러한 설명이 본 발명의 발명 범위를 제한하기 위한 것이 아니며 예시적인 실시예들에 대한 설명을 위한 것임이 인식되어야 할 것이다. In the following detailed description, numerous specific configurations, variables, and the like are described. However, it should be appreciated that this description is not intended to limit the scope of the invention, but rather to the description of exemplary embodiments.

도 1A에는 예시적인 연마/도금 수용부(102)가 도시된다. 이 예시적인 실시예에서, 수용부(102)는 구역벽들(120, 122, 124, 126 및 128)에 의하여 6개의 구역들(108, 110, 112, 114, 116 및 118)로 분할되는 것으로 도시된다. 그러나 수용부(102)가 임의의 적절한 개수의 구역벽들에 의하여 임의의 개수의 구역들로 분할될 수 있음이 인식되어야 할 것이다. 1A shows an exemplary polishing / plating receiver 102. In this exemplary embodiment, the receptacle 102 is divided into six zones 108, 110, 112, 114, 116 and 118 by the zone walls 120, 122, 124, 126 and 128. Shown. However, it will be appreciated that the receptacle 102 may be divided into any number of zones by any suitable number of zone walls.

도 1B에서 도시된 바와 같이, 본 예시적인 실시예에서, 웨이퍼 척(104)은 수용부(102) 내에서 웨이퍼(106)를 홀딩하고 배치한다. 보다 구체적으로, 웨이퍼(106)는 약 0.5 밀리미터 내지 약 10 밀리미터, 바람직하게는 5 밀리미터의 갭을 형성하도록 구역벽들(120, 122, 124, 126 및 128)의 상부 상에 배치된다. 상기 갭은 웨이퍼(106)의 하부 표면과 구역벽들(120, 122, 124, 126 및 128)의 상부 사이에서의 전해질의 흐름을 용이하게 한다. 도 1B에 도시된 바와 같이, 웨이퍼 척(104)은 수용부(102)내에서 웨이퍼(106)를 회전시킬 수 있다. As shown in FIG. 1B, in this exemplary embodiment, wafer chuck 104 holds and positions wafer 106 within receptacle 102. More specifically, the wafer 106 is disposed on top of the zone walls 120, 122, 124, 126 and 128 to form a gap of about 0.5 millimeters to about 10 millimeters, preferably 5 millimeters. The gap facilitates the flow of electrolyte between the lower surface of the wafer 106 and the top of the region walls 120, 122, 124, 126 and 128. As shown in FIG. 1B, the wafer chuck 104 may rotate the wafer 106 within the receptacle 102.

균일한 전해질 흐름 패턴을 성취하고 웨이퍼(106) 상에 도금되는 금속막의 양호한 균일성을 구현하기 위해서는 척(104)의 중심, 즉 웨이퍼(106)의 중심을 구역벽들(120, 122, 124, 126 및 128)들의 중심에 매칭/정렬시키는 것이 바람직하며/불가결하다. 보다 구체적으로, 본 예시적인 실시예에서, 웨이퍼(106)와 구역벽들(120, 122, 124, 126 및 128)은 원통 형상이다. 중심이 일치하도록 구역벽들(120, 122, 124, 126 및 128)과 웨이퍼(106)의 중심을 정렬함으로써 웨이퍼(106) 상에 도금되는 금속막 또는 웨이퍼(106)로부터 연마되는 금속막의 균일성이 증가된다. 상기 중심들은 바람직하게는 0.001mm 내지 1mm 범위, 바람직하게는 0.01mm이하의 공차(tolerance) 내에서 매칭되고/정렬된다. In order to achieve a uniform electrolyte flow pattern and to achieve good uniformity of the metal film plated on the wafer 106, the center of the chuck 104, ie the center of the wafer 106, is defined by the zone walls 120, 122, 124,. Matching / aligning to the center of 126 and 128 is desirable / indispensable. More specifically, in this exemplary embodiment, the wafer 106 and the compartment walls 120, 122, 124, 126 and 128 are cylindrical in shape. Uniformity of the metal film plated on the wafer 106 or the metal film polished from the wafer 106 by aligning the center of the wafer 106 with the zone walls 120, 122, 124, 126 and 128 so that their centers coincide. Is increased. The centers are preferably matched / aligned within a tolerance of 0.001 mm to 1 mm, preferably 0.01 mm or less.

본 예시적인 실시예에서, 중심들이 매칭되는 것을 확실히 보장하기 위하여, 정렬을 계측하기 위해 센서들(130 및 132)이 구역벽(120) 및 척(104) 상에 각각 배치된다. 도 1A를 참조하면, 센서들(130)이 수용부(102) 내에 있는 구역벽(120) 주위를 따라 배치된다. 도 1B를 참조하면, 센서(132)는 척(104) 주위를 따라 배치된다. 도 1B에 도시된 바와 같이, 센서들(130, 132)은 함께 쌍을 이룬다. 센서들(130, 132)의 각각의 쌍은 구역벽(120)과 척(104) 사이의 갭을 계측한다. 센서(130, 132) 쌍에 의하여 계측된 갭들이 균등하면, 척(104)의 중심, 즉 웨이퍼(106)의 중심은 구역벽(120)의 중심에 대해 중심이 일치하게 정렬된다. 상기 설명된 바와 같이, 구역벽들(120, 122, 124, 126 및 128)과 웨이퍼(106)의 중심은 0.001mm 내지 1mm 범위 내에서, 바람직하게는 0.01mm 이하의 공차로 정렬된다. In this example embodiment, sensors 130 and 132 are disposed on the zonal wall 120 and the chuck 104, respectively, to measure alignment to ensure that the centers match. Referring to FIG. 1A, sensors 130 are disposed along the perimeter wall 120 within the receptacle 102. Referring to FIG. 1B, the sensor 132 is disposed along the chuck 104. As shown in FIG. 1B, the sensors 130, 132 are paired together. Each pair of sensors 130, 132 measures the gap between the zonal wall 120 and the chuck 104. If the gaps measured by the pair of sensors 130, 132 are even, then the center of the chuck 104, ie the center of the wafer 106, is aligned centered with respect to the center of the zone wall 120. As described above, the centers of the zone walls 120, 122, 124, 126 and 128 and the wafer 106 are aligned within a range of 0.001 mm to 1 mm, preferably with a tolerance of 0.01 mm or less.

구역벽(120)과 척(104)의 중심은 수용부(102)에서 처리되는 각각의 웨이퍼(106)에 대하여 정렬될 수 있다. 또는, 한 세트의 웨이퍼(106)들이 수용부(102)에서 처리된 후에 구역벽(120)과 척(104)의 중심이 정렬될 수 있다. 또한, 구역벽(120)과 척(104)의 중심의 정렬은 웨이퍼(106)를 처리하기 전과 그 후에 계측될 수 있다. The center of the zonal wall 120 and the chuck 104 may be aligned for each wafer 106 processed in the receptacle 102. Alternatively, the center of the zonal wall 120 and the chuck 104 may be aligned after a set of wafers 106 have been processed in the receptacle 102. In addition, the alignment of the center of the zonal wall 120 and the chuck 104 can be measured before and after processing the wafer 106.

본 예시적인 실시예는 각각 구역벽(120)의 상부 및 척(104) 주위를 따라 균등하게 분포된 4개의 센서들(130, 132)을 갖는 것으로 도시된다. 그러나 2개의 센서와 같은 임의의 개수의 센서가 구역벽(120)과 척(104)의 주위를 따라 사용될 수 있음이 인식되어야 할 것이다. 또한, 센서(130)가 수용부(102)내의 여러 위치에 배치될 수 있음이 인식되어야 할 것이다. This exemplary embodiment is shown having four sensors 130, 132 distributed evenly along the top of the zonal wall 120 and around the chuck 104, respectively. However, it will be appreciated that any number of sensors, such as two sensors, may be used along the perimeter of the zonal wall 120 and the chuck 104. It will also be appreciated that the sensor 130 may be disposed at various locations within the receptacle 102.

예를 들어, 도 2A 및 2B를 참조하면, 다른 예시적인 실시예에서, 센서(130)가 경계벽(perimeter wall)(138)에 배치된다. 또한, 센서(132)가 척(104)의 내부 표면이 아닌 척(104)의 외부 표면에 배치된다. 따라서, 센서들(130, 132)의 각각의 쌍은 경계벽(138) 및 척(104) 사이의 갭을 계측한다. 그러나 도 2B에 도시된 바와 같이, 본 예시적인 실시예에서 경계벽(138)은 원통형이며 구역벽들(120, 122, 124, 126 및 128)에 대해 중심이 일치한다. 따라서, 특정 공차 내에서 센서(130, 132) 쌍에 의하여 계측되는 갭이 균일한 경우에는, 척(104)의 중심, 즉 웨이퍼(106)의 중심이 경계벽(138)의 중심, 즉 구역벽들(120, 122, 124, 126 및 128)의 중심에 대해 정렬된다. 센서(130)를 경계벽(138)에 배치하고 센서(132)를 척(104)의 외부 표면에 배치하는 것은 전해연마/전해도금 공정 중 웨이퍼(106)에 인가되는 전해질로부터 센서들(130, 132)을 차폐한다는 장점이 있다. For example, referring to FIGS. 2A and 2B, in another exemplary embodiment, the sensor 130 is disposed on a perimeter wall 138. In addition, the sensor 132 is disposed on the outer surface of the chuck 104 rather than the inner surface of the chuck 104. Thus, each pair of sensors 130, 132 measures the gap between the boundary wall 138 and the chuck 104. However, as shown in FIG. 2B, in the present exemplary embodiment the boundary wall 138 is cylindrical and centered with respect to the zone walls 120, 122, 124, 126 and 128. Thus, when the gap measured by the pair of sensors 130, 132 within a certain tolerance is uniform, the center of the chuck 104, ie the center of the wafer 106, is the center of the boundary wall 138, ie the zone walls. Aligned to the center of (120, 122, 124, 126 and 128). Placing the sensor 130 on the boundary wall 138 and placing the sensor 132 on the outer surface of the chuck 104 may result in sensors 130, 132 from the electrolyte applied to the wafer 106 during the electropolishing / electroplating process. ) Has the advantage of shielding.

도 1B를 참조하면, 센서들(130, 132)은 갭 계측을 위해 광 반사도(optical reflectivity)를 사용하는 광 센서일 수 있으며, 또는 마그네틱 센서, 또는 커패시턴스형 센서, 또는 초음파 센서일 수 있다. 바람직하게는 센서들(130, 132)은 전해질에 의하여 화학적으로 부식되는 것을 방지하도록 표면상에 내부식성 재료를 코팅함으로써 커버되거나 또는 차폐된다. 1B, the sensors 130 and 132 may be optical sensors that use optical reflectivity for gap measurement, or may be magnetic sensors, capacitance type sensors, or ultrasonic sensors. Preferably the sensors 130, 132 are covered or shielded by coating a corrosion resistant material on the surface to prevent chemical corrosion by the electrolyte.

유사하게, 웨이퍼(106)와 구역벽들(120, 122, 124, 126 및 128)의 상부 사이의 갭을 계측하기 위하여, 센서들(134 및 136)이 각각 척(104) 및 수용부(102)의 저부 내에 배치된다. 도 1B에 도시된 바와 같이, 센서들(134, 136)이 함께 쌍을 이룬다. 센서들(134, 136)의 각각의 쌍은 척(104)과 수용부(102) 저부 사이의 갭을 계측하는데, 이는 구역벽들(120, 122, 124, 126 및 128)의 상부와 웨이퍼(106) 사이의 갭을 계측하는데 사용될 수 있다. 센서(134)가 경계벽(138) 내부와 같은 수용부(102) 내의 여러 위치에 배치될 수 있음을 인식해야 할 것이다. 센서들(134, 136)은 갭을 계측하기 위해 광 반사도를 이용하는 광 센서, 또는 마그네틱 센서, 또는 커패시턴스형 센서, 또는 초음파 센서일 수 있다. 바람직하게는, 센서들(134, 136)이 전해질에 의하여 화학적을 부식되는 것은 방지하기 위하여 내부식성 재료로 코팅함으로써 상기 센서들(134, 136)이 커버되거나 또는 차폐된다. Similarly, in order to measure the gap between the wafer 106 and the top of the compartment walls 120, 122, 124, 126 and 128, the sensors 134 and 136 have the chuck 104 and the receptacle 102, respectively. Disposed in the bottom of the). As shown in FIG. 1B, the sensors 134, 136 are paired together. Each pair of sensors 134, 136 measures the gap between the chuck 104 and the bottom of the receptacle 102, which is the top of the zone walls 120, 122, 124, 126 and 128 and the wafer ( 106 can be used to measure the gap between. It will be appreciated that the sensor 134 may be disposed at various locations within the receptacle 102, such as inside the boundary wall 138. The sensors 134, 136 may be an optical sensor, or a magnetic sensor, or a capacitive sensor, or an ultrasonic sensor that uses light reflectivity to measure the gap. Preferably, the sensors 134, 136 are covered or shielded by coating with a corrosion resistant material to prevent chemical corrosion of the sensors 134, 136.

웨이퍼(106)와 구역벽들(120, 122, 124, 126 및 128)의 상부 사이의 갭은 수용부(102) 내에서 처리되는 각각의 웨이퍼(106)에 대하여 계측될 수 있다. 또는, 갭은 한 세트의 웨이퍼(106)들이 수용부(102) 내에서 처리된 후에 계측될 수 있다. 또한, 갭은 웨이퍼(106)를 처리하기 전과 그 후에 계측될 수 있다. The gap between the wafer 106 and the top of the zone walls 120, 122, 124, 126 and 128 can be measured for each wafer 106 processed within the receptacle 102. Alternatively, the gap can be measured after a set of wafers 106 have been processed in the receptacle 102. The gap can also be measured before and after processing the wafer 106.

이제, 도 2A 및 2B를 참조하여, 연마/도금 수용부(102)에 대한 또 하나의 예시적인 실시예가 도시된다. 도 1A 및 1B에서 도시된 예시적인 실시예와는 달리, 본 예시적인 실시예에서는, 센서(130)가 경계벽(138) 내에 내장되어 수용부(102)내에 배치되며, 센서(132)는 척(104)에 내장되어 척(104) 내에 배치된다. 상기 언급된 바와 같이, 센서(130)가 구역벽(120) 내부와 같은 수용부(102)내의 여러 위치에 배치될 수 있다(도 1A 및 1B에 도시된 바와 같이). 상기 언급된 바와 같이, 임의의 개수의 센서(130)들이 사용될 수 있다. 예를 들어, 센서(130)는 경계벽(138)의 상부에 형성된 센서 링(sensor ring)일 수 있다. Referring now to FIGS. 2A and 2B, another exemplary embodiment of a polishing / plating receptacle 102 is shown. Unlike the example embodiment shown in FIGS. 1A and 1B, in this example embodiment, the sensor 130 is embedded within the boundary wall 138 and disposed within the receptacle 102, and the sensor 132 is a chuck ( Embedded in 104 and disposed within chuck 104. As mentioned above, the sensor 130 may be disposed at various locations within the receptacle 102, such as inside the compartment wall 120 (as shown in FIGS. 1A and 1B). As mentioned above, any number of sensors 130 may be used. For example, the sensor 130 may be a sensor ring formed on the boundary wall 138.

예시적인 실시예들이 설명되었지만, 본 발명의 발명 사상 및/또는 발명 범위를 벗어나지 않으면서 다양한 수정이 이루어질 수 있다. 따라서, 본 발명은 도면에 도시되고 상기 설명된 특정 형태에 제한되지 않는 것을 해석되어야 할 것이다.While exemplary embodiments have been described, various modifications may be made without departing from the spirit and / or scope of the invention. Accordingly, it is to be understood that the invention is not limited to the specific forms shown in the drawings and described above.

Claims (33)

반도체 웨이퍼 상에서 금속층을 전해연마(electropolishing) 및/또는 전해도금(electroplating)하기 위한 장치로서, 상기 장치는An apparatus for electropolishing and / or electroplating a metal layer on a semiconductor wafer, the apparatus comprising: 다수의 구역벽들을 갖는 수용부(receptacle);A receptacle having a plurality of compartment walls; 상기 반도체 웨이퍼를 홀딩하며 상기 반도체 웨이퍼의 표면이 상기 다수의 구역벽들의 상부 부분에 인접하도록 상기 수용부 내에 상기 반도체 웨이퍼를 위치시키도록 구성되는 웨이퍼 척; 및A wafer chuck configured to hold the semiconductor wafer and to position the semiconductor wafer within the receiving portion such that a surface of the semiconductor wafer is adjacent to an upper portion of the plurality of zone walls; And 상기 다수의 구역벽들 중 하나의 구역벽의 중심과 상기 웨이퍼 척의 중심 사이의 정렬을 계측하도록 구성되는 다수의 제 1 센서들을 포함하는, 전해연마 및/또는 전해도금용 장치.And a plurality of first sensors configured to measure an alignment between the center of one of the plurality of zone walls and the center of the wafer chuck. 제 1 항에 있어서, 상기 다수의 구역벽들 중 상기 하나의 구역벽의 상기 중심은 0.001mm 내지 1mm 범위의 공차(tolerance)로 상기 반도체 웨이퍼의 상기 중심에 대해 정렬되는, 전해연마 및/또는 전해도금용 장치.The electropolishing and / or electrolytic polishing of claim 1 wherein the center of the one of the plurality of zone walls is aligned with respect to the center of the semiconductor wafer with a tolerance in the range of 0.001 mm to 1 mm. Plating equipment. 제 2 항에 있어서, 상기 공차는 0.01mm 이하인, 전해연마 및/또는 전해도금용 장치.The apparatus for electropolishing and / or electroplating of claim 2, wherein the tolerance is 0.01 mm or less. 제 2 항에 있어서, 상기 다수의 구역벽들은 원통형이며 중심이 일치하는, 전해연마 및/또는 전해도금용 장치.3. The apparatus for electropolishing and / or electroplating of claim 2, wherein the plurality of zone walls are cylindrical and coaxial. 제 1 항에 있어서, 상기 다수의 제 1 센서들은 제 1 센서 쌍을 포함하며, 상기 제 1 센서 쌍은 상기 다수의 구역벽들 중 하나의 구역벽 상에 배치되는 제 1 센서, 및 상기 웨이퍼 척의 주위(circumstance) 상에 배치되는 제 2 센서를 포함하는, 전해연마 및/또는 전해도금용 장치.2. The wafer chuck of claim 1, wherein the plurality of first sensors comprises a first sensor pair, the first sensor pair being disposed on one of the plurality of zone walls, and the wafer chuck. An apparatus for electropolishing and / or electroplating comprising a second sensor disposed on a circumstance. 제 5 항에 있어서, 상기 제 1 센서는 상기 다수의 구역벽들 중 하나의 구역벽에 내장되는, 전해연마 및/또는 전해도금용 장치.6. The device of claim 5, wherein the first sensor is embedded in one of the plurality of zone walls. 제 1 항에 있어서, 상기 다수의 제 1 센서들은 제 1 센서 쌍을 포함하며, 상기 제 1 센서 쌍은 상기 수용부의 경계벽(perimeter wall) 상에 배치되는 제 1 센서, 및 상기 웨이퍼 척의 주위 상에 배치되는 제 2 센서를 포함하는, 전해연마 및/또는 전해도금용 장치.2. The apparatus of claim 1, wherein the plurality of first sensors comprises a first sensor pair, the first sensor pair being disposed on a perimeter wall of the receptacle, and on the periphery of the wafer chuck. An apparatus for electropolishing and / or electroplating comprising a second sensor disposed therein. 제 7 항에 있어서, 상기 제 1 센서는 상기 경계벽에 내장되는, 전해연마 및/또는 전해도금용 장치.8. An apparatus for electropolishing and / or electroplating according to claim 7, wherein said first sensor is embedded in said boundary wall. 제 8 항에 있어서, 상기 제 1 센서는 상기 경계벽의 상부 부분 상에 형성되는 센서링(sensor ring)인, 전해연마 및/또는 전해도금용 장치.9. The apparatus of claim 8, wherein the first sensor is a sensor ring formed on an upper portion of the boundary wall. 제 7 항에 있어서, 상기 제 2 센서는 상기 웨이퍼 척에 내장되는, 전해연마 및/또는 전해도금용 장치.8. The apparatus of claim 7, wherein the second sensor is embedded in the wafer chuck. 제 1 항에 있어서, 상기 다수의 제 1 센서들은The method of claim 1, wherein the plurality of first sensors 상기 웨이퍼 척과 상기 다수의 구역벽들 중 하나의 구역벽 사이의 갭에 대한 제 1 계측치를 제공하도록 구성되는 제 1 센서 쌍; 및A first pair of sensors configured to provide a first measurement of a gap between the wafer chuck and one of the plurality of zone walls; And 상기 웨이퍼 척 및 상기 다수의 구역벽들 중 하나의 구역벽 사이의 갭에 대한 제 2 계측치를 제공하도록 구성되는 제 2 센서 쌍을 포함하는, 전해연마 및/또는 전해도금용 장치.And a second pair of sensors configured to provide a second measurement of a gap between the wafer chuck and one of the plurality of zone walls. 제 1 항에 있어서, 상기 다수의 제 1 센서들은 The method of claim 1, wherein the plurality of first sensors 상기 웨이퍼 척과 상기 수용부의 경계벽 사이의 갭에 대한 제 1 계측치를 제공하도록 구성되는 제 1 센서 쌍; 및A first sensor pair configured to provide a first measurement of a gap between the wafer chuck and the boundary wall of the receptacle; And 상기 웨이퍼 척과 상기 수용부의 상기 경계벽 사이의 갭에 대한 제 2 계측치를 제공하도록 구성되는 제 2 센서 쌍을 포함하는, 전해연마 및/또는 전해도금용 장치.And a second pair of sensors configured to provide a second measurement of a gap between the wafer chuck and the boundary wall of the receptacle. 제 1 항에 있어서, 상기 다수의 제 1 센서들은The method of claim 1, wherein the plurality of first sensors 상기 다수의 구역벽들 중 하나의 구역벽의 상부 부분의 주위에 균등하게 분포되는 4개의 센서들; 및Four sensors distributed evenly around an upper portion of one of the plurality of zone walls; And 상기 웨이퍼 척의 주위에 균등하게 분포되는 4개의 센서들을 포함하는, 전해연마 및/또는 전해도금용 장치.Apparatus for electropolishing and / or electroplating comprising four sensors distributed evenly around the wafer chuck. 제 1 항에 있어서, 상기 다수의 제 1 센서들은 광 반사도 센서들, 마그네틱 센서들, 커패시턴스 센서들, 또는 초음파 센서들을 포함하는, 전해연마 및/또는 전해도금용 장치.The apparatus of claim 1, wherein the plurality of first sensors comprises light reflectivity sensors, magnetic sensors, capacitance sensors, or ultrasonic sensors. 제 1 항에 있어서, 상기 장치는 상기 반도체 웨이퍼와 상기 다수의 구역벽들의 상부 부분 사이의 갭을 계측하도록 구성되는 다수의 제 2 센서들을 더 포함하는, 전해연마 및/또는 전해도금용 장치.The apparatus of claim 1, wherein the apparatus further comprises a plurality of second sensors configured to measure a gap between the semiconductor wafer and an upper portion of the plurality of zone walls. 제 15 항에 있어서, 상기 반도체 웨이퍼와 상기 다수의 구역벽들의 상부 부분 사이의 갭은 0.5 밀리미터 내지 10 밀리미터 범위에 있는, 전해연마 및/또는 전해도금용 장치.16. The apparatus for electropolishing and / or electroplating of claim 15, wherein a gap between the semiconductor wafer and the upper portion of the plurality of zone walls is in the range of 0.5 millimeters to 10 millimeters. 제 16 항에 있어서, 상기 갭은 약 5 밀리미터인, 전해연마 및/또는 전해도금용 장치.17. The apparatus for electropolishing and / or electroplating of claim 16, wherein the gap is about 5 millimeters. 제 15 항에 있어서, 상기 다수의 제 2 센서들은The method of claim 15, wherein the plurality of second sensors 상기 수용부의 저부(bottom) 내에 배치되는 제 1 센서; 및A first sensor disposed in a bottom of the receptacle; And 상기 웨이퍼 척 상에 배치되는 제 2 센서를 포함하는, 전해연마 및/또는 전해도금용 장치.An apparatus for electropolishing and / or electroplating comprising a second sensor disposed on the wafer chuck. 제 15 항에 있어서, 상기 다수의 제 2 센서들은 광 반사도 센서들, 마그네틱 센서들, 커패시턴스 센서들, 또는 초음파 센서들을 포함하는, 전해연마 및/또는 전해도금용 장치.16. The apparatus for electropolishing and / or electroplating of claim 15, wherein the plurality of second sensors comprises light reflectivity sensors, magnetic sensors, capacitance sensors, or ultrasonic sensors. 반도체 웨이퍼 상에서 금속층을 전해연마 및/또는 전해도금하기 위한 장치로서, 상기 장치는An apparatus for electropolishing and / or electroplating a metal layer on a semiconductor wafer, the apparatus comprising 중심을 갖는 다수의 동심 구역(concentric section)들로 분할되는 수용부;A receptacle divided into a plurality of concentric sections having a center; 상기 반도체 웨이퍼를 홀딩하고 상기 수용부 내에서 상기 반도체 웨이퍼를 위치시키도록 구성되는 웨이퍼 척; 및A wafer chuck configured to hold the semiconductor wafer and to position the semiconductor wafer within the receptacle; And 상기 동심 구역들의 중심과 상기 반도체 웨이퍼의 중심 사이의 정렬을 계측하도록 구성되는 다수의 제 1 센서들을 포함하는, 전해연마 및/또는 전해도금용 장치.And a plurality of first sensors configured to measure an alignment between the center of the concentric zones and the center of the semiconductor wafer. 제 20 항에 있어서, 상기 동심 구역들은 실린더형이며 중심이 일치하는 다수의 구역벽들에 의하여 형성되며, 전해연마 또는 전해도금될 상기 반도체 웨이퍼의 표면은 상기 다수의 구역벽들의 상부 부분에 인접하게 위치되는, 전해연마 및/또는 전해도금용 장치.21. The method of claim 20, wherein the concentric zones are formed by a plurality of cylindrical and coincident zone walls, the surface of the semiconductor wafer to be electropolished or electroplated adjacent the upper portion of the plurality of zone walls. Apparatus for electropolishing and / or electroplating, located. 제 21 항에 있어서, 상기 다수의 제 1 센서들은 제 1 센서 쌍을 포함하며, 상기 제 1 센서 쌍은 상기 다수의 구역벽들 중 하나의 구역벽 상에 배치되는 제 1 센서 및 상기 웨이퍼 척의 주위 상에 배치되는 제 2 센서를 포함하는, 전해연마 및/또는 전해도금용 장치.22. The circumference of the wafer chuck of claim 21, wherein the plurality of first sensors comprises a first sensor pair, the first sensor pair disposed on one of the plurality of zone walls. An apparatus for electropolishing and / or electroplating comprising a second sensor disposed on the substrate. 제 21 항에 있어서, 상기 다수의 제 1 센서들은The method of claim 21, wherein the plurality of first sensors 상기 웨이퍼 척과 상기 다수의 구역벽들 중 하나의 구역벽 사이의 갭에 대한 제 1 계측치를 제공하도록 구성되는 제 1 센서 쌍; 및A first pair of sensors configured to provide a first measurement of a gap between the wafer chuck and one of the plurality of zone walls; And 상기 웨이퍼 척과 상기 다수의 구역벽들 중 하나의 구역벽 사이의 갭에 대한 제 2 계측치를 제공하도록 구성되는 제 2 센서 쌍을 포함하는, 전해연마 및/또는 전해도금용 장치.And a second pair of sensors configured to provide a second measurement for a gap between the wafer chuck and one of the plurality of zone walls. 제 21 항에 있어서, 상기 장치는 상기 반도체 웨이퍼와 상기 다수의 구역벽들의 상기 상부 부분 사이의 갭을 계측하도록 구성되는 다수의 제 2 센서들을 더 포함하는, 전해연마 및/또는 전해도금용 장치.The apparatus of claim 21, wherein the apparatus further comprises a plurality of second sensors configured to measure a gap between the semiconductor wafer and the upper portion of the plurality of zone walls. 제 24 항에 있어서, 상기 다수의 제 2 센서들은 The method of claim 24, wherein the plurality of second sensors 상기 수용부의 저부 내에 배치되는 제 1 센서; 및A first sensor disposed in a bottom of the receiving portion; And 상기 웨이퍼 척 상에 배치되는 제 2 센서를 포함하는, 전해연마 및/또는 전해도금용 장치.An apparatus for electropolishing and / or electroplating comprising a second sensor disposed on the wafer chuck. 제 20 항에 있어서, 상기 다수의 제 1 센서들은 제 1 센서 쌍을 포함하며, 상기 제 1 센서 쌍은 상기 수용부의 경계벽 상에 배치되는 제 1 센서, 및 상기 웨이퍼 척의 주위 상에 배치되는 제 2 센서를 포함하는, 전해연마 및/또는 전해도금용 장치.21. The device of claim 20, wherein the plurality of first sensors comprises a first pair of sensors, the first pair of sensors being disposed on a boundary wall of the receptacle, and a second disposed around the wafer chuck. An apparatus for electropolishing and / or electroplating comprising a sensor. 제 20 항에 있어서, 상기 다수의 제 1 센서들은 The method of claim 20, wherein the plurality of first sensors 상기 웨이퍼 척과 상기 수용부의 경계벽 사이의 갭에 대한 제 1 계측치를 제공하도록 구성되는 제 1 센서 쌍; A first sensor pair configured to provide a first measurement of a gap between the wafer chuck and the boundary wall of the receptacle; 상기 웨이퍼 척과 상기 수용부의 상기 경계벽 사이의 갭에 대한 제 2 계측치를 제공하도록 구성되는 제 2 센서 쌍을 포함하는, 전해연마 및/또는 전해도금용 장치. And a second pair of sensors configured to provide a second measurement of a gap between the wafer chuck and the boundary wall of the receptacle. 반도체 웨이퍼 상에서 금속층을 전해연마 및/또는 전해도금하는 방법으로서, 상기 방법은A method of electropolishing and / or electroplating a metal layer on a semiconductor wafer, the method of 다수의 구역벽들을 갖는 수용부 내에서 반도체 웨이퍼를 홀딩하는 웨이퍼 척을 위치시키는 단계 - 전해연마 또는 전해도금될 상기 반도체 웨이퍼의 표면은 상기 다수의 구역벽들의 상부 부분에 인접하도록 배치됨 - ;Positioning a wafer chuck holding a semiconductor wafer in a receptacle having a plurality of zone walls, wherein a surface of the semiconductor wafer to be electropolished or electroplated is disposed adjacent to an upper portion of the plurality of zone walls; 상기 다수의 구역벽들 중 하나의 구역벽의 중심과 상기 웨이퍼 척의 중심 사이의 정렬을 다수의 제 1 센서들을 사용하여 계측하는 단계를 포함하는, 전해연마 및/또는 전해도금 방법.Measuring the alignment between the center of one of the plurality of zone walls and the center of the wafer chuck using a plurality of first sensors. 제 28 항에 있어서, 상기 다수의 제 1 센서들은 제 1 센서 쌍 및 제 2 센서 쌍을 포함하며, 정렬을 계측하는 상기 단계는29. The method of claim 28, wherein the plurality of first sensors comprises a first sensor pair and a second sensor pair, wherein the step of measuring alignment is 상기 웨이퍼 척과 상기 다수의 구역벽들 중 하나의 구역벽 사이의 제 1 갭을 상기 제 1 센서 쌍을 사용하여 계측하는 단계; Measuring a first gap between the wafer chuck and one of the plurality of zone walls using the first sensor pair; 상기 웨이퍼 척과 상기 다수의 구역벽들 중 하나의 구역벽 사이의 제 2 갭을 상기 제 2 센서 쌍을 사용하여 계측하는 단계; 및Measuring a second gap between the wafer chuck and one of the plurality of zone walls using the second sensor pair; And 상기 제 1 갭 및 제 2 갭에 대한 계측치를 기초로 상기 웨이퍼 척과 상기 다수의 구역벽들 중 하나의 구역벽 사이의 정렬을 결정하는 단계를 포함하는, 전해연마 및/또는 전해도금 방법.And determining an alignment between the wafer chuck and one of the plurality of zone walls based on measurements for the first gap and the second gap. 제 29 항에 있어서, 상기 제 1 센서 쌍은30. The method of claim 29, wherein the first sensor pair is 상기 다수의 구역벽들 중 하나의 구역벽 상에 배치되는 제 1 센서; 및A first sensor disposed on one of the plurality of zone walls; And 상기 웨이퍼 척의 주위 상에 배치되는 제 2 센서를 포함하는, 전해연마 및/또는 전해도금 방법.And a second sensor disposed on the periphery of the wafer chuck. 제 28 항에 있어서, 상기 다수의 제 1 센서들은 제 1 센서 쌍 및 제 2 센서 쌍을 포함하며, 정렬을 계측하는 상기 단계는29. The method of claim 28, wherein the plurality of first sensors comprises a first sensor pair and a second sensor pair, wherein the step of measuring alignment is 상기 웨이퍼 척과 상기 수용부의 경계벽 사이의 제 1 갭을 상기 제 1 센서 쌍을 사용하여 계측하는 단계; Measuring a first gap between the wafer chuck and the boundary wall of the receptacle using the first sensor pair; 상기 웨이퍼 척과 상기 경계벽 사이의 제 2 갭을 상기 제 2 센서 쌍을 사용하여 계측하는 단계; 및Measuring a second gap between the wafer chuck and the boundary wall using the second sensor pair; And 상기 제 1 갭 및 제 2 갭에 대한 계측치를 기초로 상기 웨이퍼 척과 상기 경계벽의 정렬을 결정하는 단계를 포함하는, 전해연마 및/또는 전해도금 방법.Determining the alignment of the wafer chuck with the boundary wall based on measurements for the first and second gaps. 제 31 항에 있어서, 상기 제 1 센서 쌍은32. The method of claim 31, wherein the first sensor pair is 상기 경계벽 상에 배치되는 제 1 센서; 및 A first sensor disposed on the boundary wall; And 상기 웨이퍼 척의 주위 상에 배치되는 제 2 센서를 포함하는, 전해연마 및/또는 전해도금 방법.And a second sensor disposed on the periphery of the wafer chuck. 제 28 항에 있어서, 상기 방법은 상기 반도체 웨이퍼의 상기 표면과 상기 다수의 구역벽들의 상기 상부 부분 사이의 갭을 다수의 제 2 센서들을 사용하여 계측하는 단계를 더 포함하는, 전해연마 및/또는 전해도금 방법.29. The electropolishing and / or polishing of claim 28 further comprising measuring a gap between the surface of the semiconductor wafer and the upper portion of the plurality of zone walls using a plurality of second sensors. Electroplating method.
KR1020057010341A 2002-12-09 2003-12-09 Measuring alignment between a wafer chuck and polishing/plating receptacle KR101299701B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US43191602P 2002-12-09 2002-12-09
US60/431,916 2002-12-09
PCT/US2003/039221 WO2004053942A2 (en) 2002-12-09 2003-12-09 Measuring alignment between a wafer chuck and polishing/plating receptacle

Publications (2)

Publication Number Publication Date
KR20050084196A true KR20050084196A (en) 2005-08-26
KR101299701B1 KR101299701B1 (en) 2013-08-28

Family

ID=32507823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010341A KR101299701B1 (en) 2002-12-09 2003-12-09 Measuring alignment between a wafer chuck and polishing/plating receptacle

Country Status (5)

Country Link
JP (1) JP2006517055A (en)
KR (1) KR101299701B1 (en)
CN (1) CN100514581C (en)
AU (1) AU2003297814A1 (en)
WO (1) WO2004053942A2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5281358B2 (en) * 2008-10-27 2013-09-04 学校法人常翔学園 Polymer, transepithelial absorption promoter, and pharmaceutical preparation
CN103590092B (en) * 2012-08-16 2017-05-10 盛美半导体设备（上海）有限公司 Device and method used for electrochemical polishing/electroplating
CN105088328B (en) * 2014-05-07 2018-11-06 盛美半导体设备（上海）有限公司 Electrochemical polish liquid feed device
CN111272089B (en) * 2020-03-03 2022-06-28 中国科学院光电技术研究所 In-situ gap detection device and detection method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63140529A (en) * 1986-12-02 1988-06-13 Toshiba Corp Gap controller
JP2547905B2 (en) * 1991-08-30 1996-10-30 株式会社東芝 Axis system abnormality detection device
JP2988168B2 (en) * 1992-12-25 1999-12-06 日立プラント建設株式会社 Automatic piping groove alignment device
JP3800616B2 (en) * 1994-06-27 2006-07-26 株式会社ニコン Target moving device, positioning device, and movable stage device
AU743394B2 (en) * 1997-04-04 2002-01-24 University Of Southern California Article, method, and apparatus for electrochemical fabrication
US6391166B1 (en) * 1998-02-12 2002-05-21 Acm Research, Inc. Plating apparatus and method
US6395152B1 (en) * 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
JP2002193780A (en) 1998-12-22 2002-07-10 Marine Bio Kk Ultraviolet light screening agent
US6586342B1 (en) * 2000-04-25 2003-07-01 Novellus Systems, Inc. Edge bevel removal of copper from silicon wafers
JP2002310153A (en) 2001-04-18 2002-10-23 Meidensha Corp Rotating machine having magnetic bearing

Also Published As

Publication number Publication date
CN101233607A (en) 2008-07-30
JP2006517055A (en) 2006-07-13
WO2004053942A3 (en) 2006-12-07
AU2003297814A8 (en) 2004-06-30
AU2003297814A1 (en) 2004-06-30
WO2004053942A2 (en) 2004-06-24
KR101299701B1 (en) 2013-08-28
CN100514581C (en) 2009-07-15

Similar Documents

Publication Publication Date Title
US5135636A (en) Electroplating method
US5078852A (en) Plating rack
US11965262B2 (en) Substrate supporting plate, thin film deposition apparatus including the same, and thin film deposition method
CN105225985B (en) It is placed by the chip fed back in situ and gap control optimizes
US6231743B1 (en) Method for forming a semiconductor device
KR100522977B1 (en) Holding apparatus for clamping a workpiece
KR20100063786A (en) Wafer bow metrology arrangements and methods thereof
US10113245B2 (en) Electroplating contact ring with radially offset contact fingers
KR100351696B1 (en) Method of forming a semiconductor device and semiconductor manufacturing apparatus
CN102428546A (en) Arrangements And Methods For Improving Bevel Etch Repeatability Among Substrates
US10879094B2 (en) Electrostatic chucking force measurement tool for process chamber carriers
US6258227B1 (en) Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
KR101299701B1 (en) Measuring alignment between a wafer chuck and polishing/plating receptacle
TWI776619B (en) Method and apparatus for measuring erosion and calibrating position for a moving process kit
US11164729B2 (en) Measuring device and operation method of system for inspecting focus ring
US6022465A (en) Apparatus and method utilizing an electrode adapter for customized contact placement on a wafer
US20070039827A1 (en) Measuring alignment between a wafer chuck and polishing/plating receptacle
JP2000216233A (en) Method and device for manufacturing wafer spacing mask on substrate supporting chuck
CN114567957A (en) Wafer clamp and antistatic treatment method thereof
KR20010102302A (en) Film forming device
US20050083048A1 (en) Plating system with integrated substrate inspection
US6764573B2 (en) Wafer thinning techniques
KR890008580Y1 (en) Testing of measuring during treatment of semiconductor device
TW201316426A (en) System and method for semiconductor wafer processsing with side/bevel protection
KR20020029799A (en) Wafer arm having wafer position designation line

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 6