KR20050082805A - 전계 방출 표시 소자와 이의 제조 방법 - Google Patents

전계 방출 표시 소자와 이의 제조 방법 Download PDF

Info

Publication number
KR20050082805A
KR20050082805A KR1020040011390A KR20040011390A KR20050082805A KR 20050082805 A KR20050082805 A KR 20050082805A KR 1020040011390 A KR1020040011390 A KR 1020040011390A KR 20040011390 A KR20040011390 A KR 20040011390A KR 20050082805 A KR20050082805 A KR 20050082805A
Authority
KR
South Korea
Prior art keywords
cathode
electrode
electron emission
electrodes
gate
Prior art date
Application number
KR1020040011390A
Other languages
English (en)
Inventor
노기현
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040011390A priority Critical patent/KR20050082805A/ko
Priority to US11/061,188 priority patent/US20050184646A1/en
Publication of KR20050082805A publication Critical patent/KR20050082805A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C3/00—Structural elongated elements designed for load-supporting
    • E04C3/02—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces
    • E04C3/04—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal
    • E04C3/06—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal with substantially solid, i.e. unapertured, web
    • E04C3/07—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal with substantially solid, i.e. unapertured, web at least partly of bent or otherwise deformed strip- or sheet-like material
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C5/00—Reinforcing elements, e.g. for concrete; Auxiliary elements therefor
    • E04C5/01—Reinforcing elements of metal, e.g. with non-structural coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46—Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/48—Electron guns
    • H01J29/481—Electron guns using field-emission, photo-emission, or secondary-emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
    • H01J3/02—Electron guns
    • H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
    • E04C3/00—Structural elongated elements designed for load-supporting
    • E04C3/02—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces
    • E04C3/04—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal
    • E04C2003/0404—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal beams, girders, or joists characterised by cross-sectional aspects
    • E04C2003/0408—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal beams, girders, or joists characterised by cross-sectional aspects characterised by assembly or the cross-section
    • E04C2003/0421—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal beams, girders, or joists characterised by cross-sectional aspects characterised by assembly or the cross-section comprising one single unitary part

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

본 발명은 희생층 박리 공정으로 인한 전극 및 전자 방출원의 손상과 이로 인해 발생되는 문제점들을 제거할 수 있는 전계 방출 표시 소자 및 이의 제조 방법에 관한 것으로, 본 발명의 표시 소자는, 대향 배치되는 캐소드 기판 및 애노드 기판; 상기 캐소드 기판 상에 형성되는 게이트 전극; 절연층을 사이에 두고 상기 게이트 전극 상측에 배치되는 캐소드 전극들; 비전도성 물질로 이루어지며, 상기 절연층 상부에 제공되어 상기 캐소드 전극들을 덮는 보호층; 및 감광성 전자 방출 물질로 이루어지며, 상기 캐소드 전극들과 통전하도록 배치되어 전자를 방출하는 전자 방출원;을 포함한다.

Description

전계 방출 표시 소자와 이의 제조 방법{FIELD EMISSION DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명은 전계 방출 표시 소자에 관한 것으로서, 보다 상세하게는 희생층 박리 공정으로 인한 전극 및 전자 방출원의 손상과 이로 인해 발생되는 문제점들을 제거할 수 있는 전계 방출 표시 소자 및 이의 제조 방법에 관한 것이다.
최근의 전계 방출 표시 소자(FED; field emission display) 분야에서는 저전압(대략 10∼100V) 구동 조건에서 전자를 양호하게 방출하는 카본계 물질을 이용하여 전자 방출원을 형성하는 기술이 연구 개발되고 있다.
지금까지의 기술 동향에 의하면, 에미터에 적합한 카본계 물질로는 흑연, 다이아몬드, 다이아몬드상 카본(DLC; diamond liked carbon) 및 카본 나노튜브(CNT; carbon nanotube) 등이 알려져 있다. 이 가운데 특히 카본 나노튜브는 1∼10V/㎛ 정도의 낮은 전계에서도 전자를 양호하게 방출함에 따라 이상적인 전자 방출 물질로 기대되고 있다.
그리고, 상기한 전자 방출 물질을 이용하여 전자 방출원을 형성하는 방법으로, 최근에는 전자 방출 물질을 페이스트 형태로 만든 후 패턴 인쇄하는 방법과 전자 방출 물질을 감광성 페이스트로 만들어 포토 공정을 통해 형성하는 방법이 연구되고 있다.
상기한 첫 번째 방법은 주로 '상부 게이트(top gate) 구조'의 전계 방출 표시 소자에 적용되는 것으로, 여기에서, 상기 '상부 게이트 구조'는 캐소드 기판에 캐소드 전극이 형성되어 있고, 이 전극 위로 절연층을 사이에 두고 게이트 전극이 형성되어 있으며, 절연층과 게이트 전극의 일부를 패터닝하여 형성한 게이트 홀의 내측으로 캐소드 전극 표면에 전자 방출원을 형성한 구조를 말한다.
이때, 상기 게이트 홀의 내측에 전자 방출원을 형성하는 작업은 기판 정렬 등의 문제로 인해 용이하지 않다. 따라서, 종래에는 게이트 홀의 내측에 희생층을 형성하고, 이 희생층 내측에 전자 방출원을 형성한 후, 상기 희생층을 박리하는 공정에 따라 전자 방출원을 형성하고 있다.
그리고, 상기한 두 번째 방법은 주로 '하부 게이트(under gate) 구조'의 전계 방출 표시 소자에 적용되는데, 상기 '하부 게이트 구조'는 캐소드 기판에 게이트 전극이 형성되어 있고, 이 전극 위로 절연층을 사이에 두고 캐소드 전극이 형성되어 있으며, 캐소드 전극과 접촉하는 위치에 전자 방출원을 형성한 구조를 말한다.
이러한 구성의 전계 방출 표시 소자의 일례가 미국 특허 공개 US 2001/0006232 A1에 개시되어 있다.
그리고, 상기한 하부 게이트 구조의 전계 방출 표시 소자에서 감광성 전자 방출 물질을 이용하여 전자 방출원을 형성하는 방법 중 하나로는 '후면 노광법'이 있는데, 상기 '후면 노광법'은 마스크 패턴의 역할을 할 수 있는 희생층을 캐소드 기판에 형성한 후, 캐소드 기판의 후면으로부터 자외선을 조사함으로써 상기 희생층을 마스크로 하여 일부 영역의 전자 방출 물질을 경화시켜서 전자 방출원을 형성하는 방법을 말한다.
상기한 상부 게이트 구조 및 하부 게이트 구조의 전계 방출 표시 소자에 있어서, 상기 전자 방출원을 형성하기 위해 사용하는 희생층으로는 주로 알루미늄 등의 금속 박막을 사용하는데, 상기한 알루미늄이 도전성 물질이므로 상기 희생층은 에미터 형성 후 반드시 박리해야 한다.
그런데, 상기한 희생층을 박리하기 위해 식각액을 사용하는 경우, 상기 식각액으로 인해 게이트 전극(상부 게이트 구조의 경우) 또는 캐소드 전극(하부 게이트 구조의 경우)이 손상되어 라인 저항이 증가되고, 또한 전자 방출원이 손상되어 전자 방출량이 감소되며, 전자 방출원과 캐소드 전극과의 접촉 저항이 상승되는 문제점이 있다.
또한, 희생층을 박리하기 전 공정에서 전자 방출원을 소성할 때, 상기 게이트 전극(상부 게이트 구조의 경우) 또는 캐소드 전극(하부 게이트 구조의 경우)이 산화되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 희생층 박리 공정으로 인한 전극 및 전자 방출원의 손상과 이로 인해 발생되는 문제점들을 제거할 수 있는 전계 방출 표시 소자 및 이의 제조 방법을 제공하는데 있다.
상기의 목적을 달성하기 위하여 본 발명은,
대향 배치되는 캐소드 기판 및 애노드 기판;
상기 캐소드 기판에 형성되는 캐소드 전극들;
절연층을 사이에 두고 상기 캐소드 전극들의 상측에 배치되는 게이트 전극들;
화소 영역의 상기 절연층 및 게이트 전극들을 일부 제거하여 형성한 게이트 홀들;
상기 게이트 홀들의 내측으로 상기 캐소드 전극들의 표면에 제공되어 전자를 방출하는 전자 방출원; 및
상기 캐소드 기판의 최상부층 및 상기 게이트 홀들의 내측벽에 제공되는 보호층;
을 포함하는 전계 방출 표시 소자를 제공한다.
상기 보호층은 비정질 실리콘(a-Si) 등의 비전도성 물질을 PECVD 등의 박막 공정에 의해 형성하여 구성할 수 있다. 이와 같이, 상기 보호층이 비전도성 물질로 이루어지므로, 전자 방출원을 형성한 후 상기 보호층을 제거하지 않더라도 소자의 구동 특성이 전혀 영향을 받지 않게 된다.
다시 말하면, 전자 방출 물질을 게이트 홀들의 내측에 인쇄한 후 이를 소성하여 전자 방출원을 형성할 때, 상기 게이트 전극이 보호층에 의해 보호되고 있으므로 게이트 전극의 표면이 산화되는 것이 방지된다. 또한, 상기 전자 방출원을 형성한 후 상기 보호층을 제거할 필요가 없으므로, 보호층 제거시에 발생할 수 있는 식각액에 의한 전극 및 전자 방출원의 손상을 방지할 수 있다.
이러한 구성의 전계 방출 표시 소자는,
캐소드 기판에 캐소드 전극을 형성하는 단계;
화소 영역에 게이트 홀들을 갖는 절연층 및 게이트 전극들을 상기 캐소드 전극 위로 순차 적층하는 단계;
비전도성 물질로 이루어지는 보호층을 상기 캐소드 기판의 전면 및 게이트 홀들의 내측벽에 형성하는 단계;
전자 방출 물질로 이루어지는 전자 방출원을 게이트 홀들에 의해 노출된 캐소드 전극 표면에 형성하는 단계; 및
애노드 전극 및 형광 스크린을 구비하는 애노드 기판을 상기 캐소드 기판과 조립하는 단계;
를 포함하는 전계 방출 표시 소자의 제조 방법에 의해 제조할 수 있다.
상기한 목적을 달성하기 위한 본 발명의 다른 실시예로, 본 발명은,
대향 배치되는 캐소드 기판 및 애노드 기판;
상기 캐소드 기판 상에 형성되는 게이트 전극;
절연층을 사이에 두고 상기 게이트 전극 상측에 배치되는 캐소드 전극들;
감광성 전자 방출 물질로 이루어지며, 상기 캐소드 전극들과 통전하도록 배치되어 전자를 방출하는 전자 방출원; 및
상기 캐소드 기판의 최상부층에 제공되어 상기 캐소드 전극들을 덮는 보호층;
을 포함하는 전계 방출 표시 소자를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 보호층은 비정질 실리콘(a-Si) 등의 비전도성 물질을 PECVD 등의 박막 공정에 의해 증착하고, 반응성 이온 에칭 등의 건식 식각 공정에 의해 상기 전자 방출원이 배치되는 부분의 보호층을 선택적으로 제거하여 구성할 수 있으며, 다른 예로, 포토레지스트를 코팅한 후 사진 공정에 의해 상기 전자 방출원이 배치되는 부분의 보호층을 선택적으로 제거하여 형성할 수도 있다.
이러한 구성의 전계 방출 표시 소자는,
캐소드 기판 위에 투명한 도전 물질을 이용하여 게이트 전극들을 형성하는 단계;
상기 게이트 전극들을 덮으면서 캐소드 기판의 상면 전체에 투명 유전체를 도포하여 절연층을 형성하는 단계;
상기 절연층 위에 캐소드 전극들을 형성하는 단계;
비전도성 물질을 이용하여 상기 절연층 위로 캐소드 전극들을 덮는 보호층을 형성한 후, 상기 보호층을 후면 노광용 마스크로 사용하도록 패터닝하는 단계;
상기 보호층 위로 전자 방출 물질을 도포한 후, 후면 노광법을 이용하여 전자 방출원을 형성하는 단계; 및
애노드 전극과 형광 스크린을 구비하는 애노드 기판을 상기 캐소드 기판과 조립하는 단계;
를 포함하는 전계 방출 표시 소자의 제조 방법에 의해 제조할 수 있다.
그리고, 상기 캐소드 전극은 도전성 및 내구성을 동시에 만족시킬 수 있도록 알루미늄 및 크롬의 이층 구조로 형성할 수 있으며, 또한 상기 캐소드 전극에는 이 전극의 일부를 제거하여 형성한 전자 방출원 수용부를 구비할 수 있다.
또한, 상기 전계 방출 표시 소자는 게이트 전극들과 전기적으로 연결되면서 에미터와 임의의 간격을 두고 절연층에 배치되는 대향 전극들을 더욱 포함할 수 있는데, 대향 전극들 또한 알루미늄과 크롬의 이중 금속층 구조로 이루어질 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 일실시예에 따른 전계 방출 표시 소자의 개략적인 구성을 나타내는 단면도를 도시한 것으로, 특히 상부 게이트 구조의 3극관형 전계 방출 표시 소자를 도시한 것이고, 도 2a 내지 2는 도 1의 제조 방법을 나타내는 공정도를 도시한 것이다.
도면을 참조하면, 본 실시예의 전계 방출 표시 소자는 프릿(frit)과 같은 밀봉재에 의해 가장자리가 접합되어 진공 용기를 구성하는 캐소드 기판(12)과 애노드 기판(14)을 포함하며, 캐소드 기판(12)에는 전계 형성으로 전자를 방출하는 구성이, 그리고 애노드 기판(14)에는 전자에 의해 가시광을 내어 소정의 이미지를 구현하는 구성이 제공된다.
보다 구체적으로, 캐소드 기판(12)의 일면에는 복수의 캐소드 전극(16)들이 스트라이프 패턴으로 제공되고, 캐소드 전극(16)들 위로는 절연층(18)을 사이에 두고 복수의 게이트 전극(20)들이 상기 캐소드 전극(16)과 교차하는 방향으로 제공된다. 상기 도 1에는 캐소드 전극 중에서 한 개의 전극만 도시되어 있다.
상기 캐소드 전극(16)들과 게이트 전극(20)들이 교차하는 화소 영역에는 게이트 전극(20)들과 절연층(18)을 관통하는 복수(대략 수백개)의 게이트 홀(22)들이 형성되고, 각 홀(22)들의 내부로 캐소드 전극(16)의 표면에는 전자 방출 물질로 이루어진 전자 방출원(24)이 제공된다.
여기에서, 상기 전자 방출원(24)은 카본계 물질, 가령 카본 나노튜브, 흑연, 다이아몬드상 카본, C60(fulleren) 또는 이들의 조합으로 이루어지며, 본 실시예에서는 카본 나노튜브를 적용하고 있다.
그리고, 상기 절연층(20) 위에는 게이트 전극(20)들을 덮는 보호층(26)이 제공되어 있는데, 본 실시예에서 상기 보호층(26)은 플라즈마 보강 화학기상증착(PECVD) 장비를 사용하여 비정질 실리콘(a-Si)을 증착함으로써 형성된다. 이때, 상기 보호층(26)은 게이트 홀(22)들의 내측벽에도 증착 형성된다.
한편, 애노드 기판(14)의 일면에는 투명한 도전물질, 일례로 ITO(indium tin oxide)로 이루어진 애노드 전극(28)이 제공되고, 전자 방출원(24)에 대향하는 위치의 애노드 전극(28) 표면에는 전자 방출원(24)에서 방출된 전자가 충돌할 때 발광하는 적ㆍ녹ㆍ청색의 형광체(30a)들과, 이들 형광체(30a)들 사이공간에 배치되는 흑색막(30b)으로 이루어지는 형광 스크린(30)이 제공된다.
이에 따라, 임계 전압 이상의 전압차가 발생하도록 캐소드 전극(16)과 게이트 전극(20)에 구동 전압이 각각 인가되면, 양 전극(16,20)에 인가된 전압 차이에 따라 강한 전계가 형성되어 전자 방출원(24)에서 전자가 방출되고, 방출된 전자는 애노드 전극(28)에 인가된 전압에 의해 형광 스크린(30) 쪽으로 이동하게 되어 상기 형광체(30a)에 충돌되므로써 형광체가 발광된다.
다음으로는 전술한 전계 방출 표시 소자의 제조 방법에 대해 설명한다.
도 2a 내지 도 2c는 전술한 도 1의 실시예에 따른 전계 방출 표시 소자의 제조 방법을 설명하기 위한 각 단계에서의 개략도이다.
먼저, 도 2a에 도시한 바와 같이 투명한 캐소드 기판(12) 위에 ITO(indium tin oxide)와 같은 투명한 도전물질 또는 불투명 금속 물질을 코팅하고 패터닝하여 스트라이프 패턴의 캐소드 전극(16)들을 형성한다. 그리고 캐소드 기판(12)의 상면 전체에 게이트 홀(22)들을 갖는 절연층(18)과 게이트 전극(20)들을 순차적으로 형성한다. 이때, 상기 절연층(18)은 박막 또는 후막 공정을 이용하여 형성할 수 있으며, 게이트 전극(20)들은 크롬(Cr) 등의 전극 물질을 캐소드 기판(12)의 전면에 일정 두께로 증착한 후 이를 패터닝하여 형성할 수 있다.
이어서, 도 2b에 도시한 바와 같이, 절연층(18) 위로 게이트 전극(20)들을 덮도록 비정질 실리콘(a-Si) 등의 비전도성 물질을 증착하여 보호층(26)을 형성한다. 여기에서, 상기 보호층(26)은 종래의 희생층과 동일한 작용을 하는 한편, 전자 방출 물질의 소성 공정을 진행할 때 전극 표면이 산화되는 것을 방지하는 작용을 하는 것으로, 상기 보호층(26)은 플라즈마 보강 화학기상증착(PECVD) 장비를 이용하여 형성할 수 있다. 이 경우 상기 보호층은 게이트 홀(22)들의 내측벽에도 증착된다.
계속하여, 도 2c에 도시한 바와 같이, 카본 나노튜브를 주성분으로 하는 전자 방출 물질을 캐소드 기판(12)의 상부로부터 도포한 후, 이를 소성하여 게이트 홀(22)들의 내측에 전자 방출원(24)을 형성한다.
이후, 캐소드 기판(12) 위에 스페이서(미도시)를 장착하고, 애노드 기판(14) 위에 애노드 전극(28)과 형광 스크린(30)을 형성한 다음, 도시하지 않은 밀봉재를 이용하여 캐소드 기판 및 애노드 기판(12,14)의 가장자리를 접합시킨 후 양 기판(12,14)의 내부를 배기시켜 전계 방출 표시소자를 완성한다.
이러한 구성의 본 실시예에 의하면, 상기한 전자 방출 물질을 소성하여 전자 방출원(24)을 형성할 때, 상기 게이트 전극(20)들이 상기 보호층(26)에 의해 덮여 있다. 따라서, 게이트 전극(20)들의 표면이 산화되는 것을 방지할 수 있다.
그리고, 전자 방출원(24)을 형성한 후 상기 보호층(26)을 제거하지 않아도 되므로, 종래의 희생층 제거에 따른 문제점들, 예컨대 전극 및 전자 방출원의 손상 및 이로 인한 소자 특성 저하를 제거할 수 있다.
상기에서는 상부 게이트 구조의 3극관형 전계 방출 표시 소자를 예로 들어 설명하였으나, 본 발명은 캐소드 전극, 게이트 전극 및 애노드 전극 외에 포커스 전극을 구비하는 4극관형 표시 소자에도 적용이 가능함은 자명하다. 물론, 이 경우에는 상기 보호층이 포커스 전극의 위에 형성될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 전계 방출 표시 소자의 개략적인 구성을 나타내는 분해 사시도를 도시한 것으로, 특히, 하부 게이트 구조의 3극관형 전계 방출 표시 소자를 도시한 것이다.
캐소드 기판(32) 위에는 게이트 전극(34)들이 일방향(도면의 Y 방향)을 따라 스트라이프 패턴으로 형성되고, 게이트 전극(34)들을 덮으면서 캐소드 기판(32)의 내면 전체에 절연층(36)이 형성된다. 절연층(36) 위에는 게이트 전극들(34)과 교차하는 방향(도면의 X 방향)을 따라 캐소드 전극(38)들이 형성되며, 절연층(36) 위에는 캐소드 전극(38)들을 덮는 보호층(40)이 형성되고, 전자 방출원(42)이 캐소드 전극(38)의 전자 방출원 수용부(38')에 위치한다.
여기에서, 상기 전자 방출원 수용부(38')를 형성하는 것은 전자 방출원(42)과 캐소드 전극(38)간의 접촉 면적을 증가시키기 위한 것이다.
게이트 전극(34)은 투명한 도전물질, 일례로 ITO(indium tin oxide)로 이루어지고, 절연층(36)은 투명한 유전물질로 이루어진다. 전자 방출원(42)은 캐소드 전극(38)을 따라 스트라이프 패턴으로 형성되거나, 게이트 전극(34)과 캐소드 전극(38)이 교차하는 화소 영역마다 하나씩 배치될 수 있다. 상기 전자 방출원(42)은 카본계 물질, 가령 카본 나노튜브, 흑연, 다이아몬드상 카본, C60(fulleren) 또는 이들의 조합으로 이루어지며, 본 실시예에서는 카본 나노튜브를 적용하고 있다.
그리고, 상기 캐소드 전극(38)은 제1 및 제2 금속층(38a,38b)의 적층 구조로 이루어지는데, 특히 본 실시예에서 절연층(36)과 접촉하는 제1 금속층(38a)으로는 도전성이 우수한 알루미늄(Al)이 바람직하고, 애노드 기판(44)에 대향하는 제2 금속층(38b)으로는 내구성이 우수한 크롬(Cr)이 바람직하며, 상기 제1 및 제2 금속층(38a,38b)은 동일한 스트라이프 패턴으로 패터닝된다.
따라서 캐소드 전극(38)은 제1 금속층(38a)에 의해 도전성이 개선되어 대면적 표시 소자 적용시에도 전압 강하가 일어나는 것을 최소화할 수 있다.
그리고, 제2 금속층(38b)이 높은 내구성을 지님에 따라, 표시 소자 구동시 캐소드 전극(38)에 아킹과 같은 전기적 충격이 가해지는 경우에도 제2 금속층(38b)의 표면 손상이 최소화되어 캐소드 전극(38)의 손상을 억제할 수 있다.
한편, 상기한 절연층(36) 위에는 캐소드 전극(38)을 덮는 보호층(40)이 형성되는데, 이 보호층(40)은 비정질 실리콘(a-Si) 또는 포토레지스트 등의 비전도성 물질로 이루어질 수 있다. 전자의 경우에는 비정질 실리콘을 플라즈마 보강 화학기상증착(PECVD) 장비를 이용하여 증착한 후, 반응성 이온 에칭(RIE) 장비를 이용하여 패터닝함으로써 보호층(40)을 형성할 수 있고, 후자의 경우에는 포토레지스트를 코팅한 후 이를 패터닝함으로써 보호층을 형성할 수 있다.
상기에서, 보호층(40)을 패터닝하는 것은 후면 노광법을 이용하여 전자 방출원을 형성할 때 상기 보호층(40)을 노광 마스크로 사용할 수 있도록 하기 위한 것으로, 패터닝된 보호층(40)은 상기 전자 방출원 수용부(38')의 위치에 개구된 개구부(도 4c의 40' 참조)를 구비한다.
한편, 캐소드 기판(32)에 대향하는 애노드 기판(44)의 일면에는 애노드 전극(46)이 형성되고, 애노드 전극(46)의 일면에는 적색, 녹색 및 청색의 형광막(48a)들과 흑색층(48b)으로 이루어진 형광 스크린(48)이 형성된다. 형광 스크린(48) 표면에는 메탈 백(metal back) 효과에 의해 화면의 휘도를 높이는 금속 반사막, 일례로 알루미늄 반사막이 위치할 수 있다.
이와 같이 구성되는 전계 방출 표시소자는, 외부로부터 게이트 전극(34), 캐소드 전극(38) 및 애노드 전극(46)에 소정의 전압을 공급하여 구동하는데, 일례로 게이트 전극(34)에는 수∼수십 볼트의 (+)전압이, 캐소드 전극(38)에는 수∼수십 볼트의 (-)전압이, 그리고 애노드 전극(46)에는 수백∼수천 볼트의 (+)전압이 인가된다.
이로서 게이트 전극(34)과 캐소드 전극(38)의 전압 차에 의해 전자 방출원(42) 주위에 전계가 형성되어 전자 방출원(42)으로부터 전자가 방출되고, 방출된 전자들이 애노드 전극(46)에 인가된 고전압에 이끌려 해당 화소의 형광막(48a)에 충돌함으로써 이를 발광시켜 소정의 이미지를 구현한다.
다음으로는 전술한 전계 방출 표시 소자의 제조 방법에 대해 설명한다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 전계 방출 표시 소자의 제조 방법을 설명하기 위한 각 단계에서의 개략도이다.
먼저, 도 4a에 도시한 바와 같이 투명한 캐소드 기판(32) 위에 ITO(indium tin oxide)와 같은 투명한 도전물질을 코팅하고 패터닝하여 스트라이프 형상의 게이트 전극(34)을 형성한다. 그리고 캐소드 기판(32) 상면 전체에 투명한 유전물질을 인쇄, 건조 및 소성하여 절연층(36)을 형성한다.
이어서 절연층(36) 위에 알루미늄(Al)을 일정 두께, 예컨대 50∼1,000nm 두께로 증착하여 제1 금속층(38a)을 형성하고, 제1 금속층(38a) 위에 크롬(Cr)을 일정 두께, 예컨대 50∼1,000nm 두께로 증착하여 제2 금속층(38b)을 형성한다. 이때, 상기 제1 및 제2 금속층(38a,38b)은 스퍼터링(sputtering)과 같은 박막 공정을 이용하여 형성할 수 있다.
다음으로 도 4b에 도시한 바와 같이, 마스크층(미도시함)과 에천트를 이용하여 제1 및 제2 금속층(38a,38b)을 게이트 전극(34)과 교차하는 방향을 따라 스트라이프 형상으로 패터닝하여 캐소드 전극(38)을 형성한다. 이때, 전자 방출원 수용부(38')도 동시에 패터닝하여 형성한다.
이어서 도 4c에 도시한 바와 같이, 캐소드 기판(32)의 전면에 비정질 실리콘 또는 포토레지스트 등의 비전도성 물질을 증착 또는 코팅하여 보호층(40)을 형성하고, 상기 보호층(40)을 반응성 이온 에칭 등의 건식 식각 공정(비정질 실리콘의 경우) 또는 통상의 사진 공정(포토레지스트의 경우)을 이용하여 패터닝함으로써 전자 방출원 수용부(38')를 노출시키는 개구부(40')를 형성한다.
계속하여, 캐소드 기판(32)의 최상부에 페이스트상의 감광성 전자 방출 물질, 바람직하게 카본 나노튜브를 주성분으로 하는 감광성 전자 방출 물질을 후막 인쇄하고, 캐소드 기판(32)의 후면을 통해 자외선을 조사하면, 보호층(40)이 노광 마스크 역할을 하여 전자 방출원 수용부(38')와 개구부(40') 내측의 전자방출 물질이 선택적으로 경화되고, 경화되지 않은 전자 방출 물질을 제거한 수 소성 공정을 진행하여 도 3에 도시한 바와 같이 전자 방출원(42)을 형성한다.
이후, 캐소드 기판(32) 위에 스페이서(미도시)를 장착하고, 애노드 기판(44) 위에 애노드 전극(46)과 형광 스크린(48)을 형성한 다음, 도시하지 않은 밀봉재를 이용하여 캐소드 기판 및 애노드 기판(32,44)의 가장자리를 접합시킨 후 양 기판(32,44)의 내부를 배기시켜 전계 방출 표시소자를 완성한다.
이러한 구성의 본 실시예에 의하면, 종래의 희생층으로 작용하는 보호층(40)이 비전도성 물질로 이루어지므로, 전자 방출원(42)을 형성한 후 보호층(40)을 제거할 필요가 없다.
따라서, 종래의 희생층을 제거할 때 식각액으로 인한 전극 및 전자 방출원의 손상 및 이로 인해 발생되는 문제점들을 제거할 수 있다. 또한, 전자 방출원을 소성할 때 상기 캐소드 전극이 보호층에 의해 덮여져 있으므로 크롬으로 이루어지는 제2 금속층의 표면 산화를 효과적으로 방지할 수 있다.
한편, 전계 방출 표시 소자는 도 5에 도시한 바와 같이 게이트 전극(34)의 전계를 절연층(36) 위로 끌어올리는 대향 전극(50)을 더욱 구비할 수 있다. 상기 대향 전극(50)은 절연층(36)에 형성된 관통홀(36')을 통해 게이트 전극(34)과 접촉하여 이와 전기적으로 연결되며, 캐소드 전극(38)들 사이에서 전자 방출원(42)과 임의의 간격을 두고 위치한다.
이로서 대향 전극(50)은 게이트 전극(34)에 소정의 구동 전압이 인가되어 전자 방출원(42)와의 사이에 전자 방출을 위한 전계를 형성할 때에, 게이트 전극(34)의 전압을 전자 방출원(42) 주위로 끌어올려 전자 방출원(42)에 보다 강한 전계가 인가되도록 함으로써 에미터(42)로부터 전자들을 양호하게 방출시키는 역할을 한다.
상기 대향 전극(50)은 캐소드 전극(38)과 마찬가지로 제1 금속층(38a)을 형성하는 알루미늄과 제2 금속층(38b)을 형성하는 크롬의 적층 구조로 이루어질 수 있다.
또한, 상기 전자 방출원(42)를 기준으로 대향 전극(50)과 반대 방향으로는 캐소드 전극(38)의 일부를 제거하여 형성한 전계 강화부(52)가 제공되며, 상기 전계 강화부(52)는 상기한 대향 전극(50)과 유사한 작용을 한다.
상기한 대향 전극(50) 및 전계 강화부(52)를 구비하는 전계 방출 표시 소자는 도 6a 내지 6c에 도시한 방법에 따라 제조할 수 있다.
먼저, 도 6a에 도시한 바와 같이 투명한 캐소드 기판(32) 위에 ITO(indium tin oxide)와 같은 투명한 도전물질을 코팅하고 패터닝하여 스트라이프 형상의 게이트 전극(34)들을 형성한다. 상기 도 6a에는 한 개의 게이트 전극(34)만 도시되어 있다.
그리고 캐소드 기판(32) 상면 전체에 투명한 유전물질을 인쇄, 건조 및 소성하여 절연층(36)을 형성하고, 대향 전극(50)이 위치할 부분에 관통홀(36')을 형성하여 게이트 전극(34)을 노출시킨다.
이어서, 절연층(36) 위에 알루미늄(Al)을 50∼1,000nm 두께로 박막 증착하여 제1 금속층(38a)을 형성하고, 제1 금속층(38a) 위에 크롬(Cr)을 50∼1,000nm 두께로 증착하여 제2 금속층(38b)을 형성하는데, 알루미늄이 절연층(36)의 표면 형상을 따라 증착되므로 제1 금속층(38a)이 관통홀(36') 부분에서 게이트 전극(34)과 접촉하여 이와 전기적으로 연결된다.
다음으로 도 6b에 도시한 바와 같이, 마스크층(미도시함)과 에천트를 이용하여 제1 및 제2 금속층(38a,38b)을 게이트 전극(34)과 교차하는 방향을 따라 스트라이프 형상으로 패터닝하여 캐소드 전극(38)을 형성한다. 여기에서, 상기 캐소드 전극(38)을 형성할 때, 전자 방출원 수용부(38')와 전계 강화부용 홀(52')을 동시에 형성한다. 또한 관통홀(36') 주위에서는 관통홀(36')보다 큰 사이즈로 제1 및 제2 금속층(38a,38b)을 패터닝하여 대향 전극(50)을 형성한다.
이어서 도 6c에 도시한 바와 같이, 캐소드 기판(32)의 전면에 비정질 실리콘을 증착하거나 포토레지스트를 코팅하여 보호층(40)을 형성하고, 비정질 실리콘을 사용한 경우에는 반응성 이온 에칭을 실시하고 포토레지스트를 사용한 경우에는 통상의 사진 공정을 이용하여 보호층(40)의 특정 부위를 제거함으로써 전자 방출원 수용부(38')를 노출시키는 개구부(40')를 형성함과 동시에, 대향 전극(50)을 노출시킨다.
이후, 캐소드 기판(32)의 최상부에 페이스트상의 감광성 전자 방출 물질, 바람직하게 카본 나노튜브를 주성분으로 하는 감광성 전자방출 물질을 후막 인쇄하고, 후면 노광법을 이용하여 도 5에 도시한 바와 같이 전자 방출원(42)을 형성한다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
다시 말하면, 이상의 실시예들에서는 게이트 전극이 선형 패턴으로 이루어지고, 애노드 전극이 애노드 기판의 내면 전체에 형성되는 구조를 예로 들어 설명하였으나, 이와는 반대로 게이트 전극이 캐소드 기판의 내면 전체에 형성되고, 애노드 전극이 캐소드 전극과 교차하는 방향을 따라 선형 패턴으로 형성되는 구조도 가능하다.
이상에서 설명한 바와 같이 본 발명의 실시예에 따르면, 보호층이 캐소드 기판의 최상위 위치에 배치된 전극들을 덮고 있으므로, 전자 방출원을 소성할 때 전극들이 산화되는 것을 방지한다.
그리고, 종래의 희생층 역할을 하는 보호층이 비전도성 물질로 이루어지므로, 상기 보호층을 제거할 필요가 없다. 따라서, 희생층 제거에 따른 문제점들, 예컨대 게이트 전극(상부 게이트 구조의 경우) 또는 캐소드 전극(하부 게이트 구조의 경우)이 손상되어 라인 저항이 증가되고, 또한 전자 방출원이 손상되어 전자 방출량이 감소되며, 전자 방출원과 캐소드 전극과의 접촉 저항이 상승되는 등의 문제점들을 제거할 수 있다.
또한, 도전성이 우수한 제1 금속층이 캐소드 전극의 도전성을 높임에 따라 캐소드 전극의 전압 강하를 억제하여 에미터의 전자 방출량을 늘임으로써 화면 휘도를 높이며, 저전압 구동이 가능해지는 효과가 있다.
또한, 금속 메쉬 그리드를 적용하는 경우, 상기 메쉬 그리드를 지지하기 위한 스페이서 부재로 인해 최상위 위치에 배치된 전극들이 손상되는 것을 방지할 수 있는 효과도 있다.
도 1은 본 발명의 일실시예에 따른 전계 방출 표시 소자의 개략적인 구성을 나타내는 단면도이다.
도 2a 내지 2c는 도 1의 제조 방법을 설명하기 위한 각 단계에서의 개략적인 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 전계 방출 표시 소자의 개략적인 구성을 나타내는 분해 사시도이다.
도 4a 내지 도 4c는 도 3의 제조 방법을 설명하기 위한 각 단계에서의 개략적인 사시도이다.
도 5는 본 발명의 또다른 실시예에 따른 전계 방출 표시 소자의 개략적인 구성을 나타내는 단면도이다.
도 6a 내지 6c는 도 5의 제조 방법을 설명하기 위한 각 단계에서의 개략적인 단면도이다.

Claims (18)

  1. 대향 배치되는 캐소드 기판 및 애노드 기판;
    상기 캐소드 기판에 형성되는 캐소드 전극들;
    절연층을 사이에 두고 상기 캐소드 전극들의 상측에 배치되는 게이트 전극들;
    화소 영역의 상기 절연층 및 게이트 전극들을 일부 제거하여 형성한 게이트 홀들;
    상기 게이트 홀들의 내측으로 상기 캐소드 전극들의 표면에 제공되어 전자를 방출하는 전자 방출원; 및
    비전도성 물질로 이루어지며, 상기 절연층 및 게이트 전극들의 상부 및 상기 게이트 홀들의 내측벽에 제공되는 보호층;
    을 포함하는 전계 방출 표시 소자.
  2. 제 1항에 있어서,
    상기 보호층은 비정질 실리콘(a-Si)으로 이루어지는 것을 특징으로 하는 전계 방출 표시 소자.
  3. 캐소드 기판에 캐소드 전극을 형성하는 단계;
    화소 영역에 게이트 홀들을 갖는 절연층 및 게이트 전극들을 상기 캐소드 전극 위로 순차 적층하는 단계;
    비전도성 물질로 이루어지는 보호층을 상기 절연층과 게이트 전극들의 상부 및 게이트 홀들의 내측벽에 형성하는 단계;
    전자 방출 물질로 이루어지는 전자 방출원을 게이트 홀들에 의해 노출된 캐소드 전극 표면에 형성하는 단계; 및
    애노드 전극 및 형광 스크린을 구비하는 애노드 기판을 상기 캐소드 기판과 조립하는 단계;
    를 포함하는 전계 방출 표시 소자의 제조 방법.
  4. 제 3항에 있어서,
    상기 보호층은 비정질 실리콘을 플라즈마 보강 화학기상증착 장비를 이용하여 증착 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  5. 대향 배치되는 캐소드 기판 및 애노드 기판;
    상기 캐소드 기판 상에 형성되는 게이트 전극;
    절연층을 사이에 두고 상기 게이트 전극 상측에 배치되는 캐소드 전극들;
    비전도성 물질로 이루어지며, 상기 절연층 상부에 제공되어 상기 캐소드 전극들을 덮는 보호층; 및
    감광성 전자 방출 물질로 이루어지며, 상기 캐소드 전극들과 통전하도록 배치되어 전자를 방출하는 전자 방출원;
    을 포함하는 전계 방출 표시 소자.
  6. 제 5항에 있어서,
    상기 보호층은 비정질 실리콘(a-Si) 또는 포토레지스트로 이루어지는 것을 특징으로 하는 전계 방출 표시 소자.
  7. 제 5항 또는 제 6항에 있어서,
    상기 캐소드 전극은 이 전극의 일부를 제거하여 형성한 상기 전자 방출원 수용부를 구비하는 것을 특징으로 하는 전계 방출 표시 소자.
  8. 제 5항 또는 제 6항에 있어서,
    상기 캐소드 전극은 제1 및 제2 금속층의 이층 구조로 이루어지는 것을 특징으로 하는 전계 방출 표시 소자.
  9. 제 8항에 있어서,
    상기 제1 금속층은 알루미늄으로 이루어지고, 제2 금속층은 크롬으로 이루어지는 것을 특징으로 하는 전계 방출 표시 소자.
  10. 제 5항 또는 제 6항에 있어서,
    상기 게이트 전극과 전기적으로 연결되면서 에미터와 임의의 간격을 두고 절연층에 배치되는 대향 전극들을 더욱 포함하는 것을 특징으로 하는 전계 방출 표시 소자.
  11. 제 10항에 있어서,
    상기 대향 전극들은 알루미늄과 크롬의 이중 금속층 구조로 이루어지는 것을 특징으로 하는 전계 방출 표시 소자.
  12. 제 10항에 있어서,
    상기 대향 전극의 반대쪽으로 전자 방출원과 임의의 간격을 두고 캐소드 전극들의 일부를 제거하여 형성한 전계 강화부를 더욱 포함하는 것을 특징으로 하는 전계 방출 표시 소자.
  13. 캐소드 기판 위에 투명한 도전 물질을 이용하여 게이트 전극들을 형성하는 단계;
    상기 게이트 전극들을 덮으면서 캐소드 기판의 상면 전체에 투명 유전체를 도포하여 절연층을 형성하는 단계;
    상기 절연층 위에 캐소드 전극들을 형성하는 단계;
    비전도성 물질을 이용하여 상기 절연층 위로 캐소드 전극들을 덮는 보호층을 형성한 후, 상기 보호층을 후면 노광용 마스크로 사용하도록 패터닝하는 단계;
    상기 보호층 위로 전자 방출 물질을 도포한 후, 후면 노광법을 이용하여 전자 방출원을 형성하는 단계; 및
    애노드 전극과 형광 스크린을 구비하는 애노드 기판을 상기 캐소드 기판과 조립하는 단계;
    를 포함하는 전계 방출 표시 소자의 제조 방법.
  14. 제 13항에 있어서,
    상기 보호층은 비정질 실리콘을 플라즈마 보강 화학기상증착 장비를 이용하여 증착하고, 건식 식각 공정으로 패터닝하여 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  15. 제 13항 또는 제 14항에 있어서,
    상기 캐소드 전극들은 알루미늄으로 이루어지는 제1 금속층과 크롬으로 이루어지는 제2 금속층을 순차적으로 적층한 후, 상기 제1 및 제2 금속층을 패터닝하여 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  16. 제 15항에 있어서,
    상기 제1 및 제2 금속층을 패터닝할 때, 상기 캐소드 전극들의 일부를 제거하여 전자 방출원 수용부를 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  17. 제 15항에 있어서,
    상기 제1 및 제2 금속층을 패터닝할 때, 상기 절연층에 형성된 관통홀을 통해 게이트 전극과 통전하는 대향 전극을 더욱 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
  18. 제 17항에 있어서,
    상기 제1 및 제2 금속층을 패터닝할 때, 상기 대향 전극의 반대쪽으로 에미터와 임의의 간격을 두고 캐소드 전극들의 일부를 제거하여 전계 강화부를 더욱 형성하는 것을 특징으로 하는 전계 방출 표시 소자의 제조 방법.
KR1020040011390A 2004-02-20 2004-02-20 전계 방출 표시 소자와 이의 제조 방법 KR20050082805A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040011390A KR20050082805A (ko) 2004-02-20 2004-02-20 전계 방출 표시 소자와 이의 제조 방법
US11/061,188 US20050184646A1 (en) 2004-02-20 2005-02-16 Electron emission device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040011390A KR20050082805A (ko) 2004-02-20 2004-02-20 전계 방출 표시 소자와 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20050082805A true KR20050082805A (ko) 2005-08-24

Family

ID=34858774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040011390A KR20050082805A (ko) 2004-02-20 2004-02-20 전계 방출 표시 소자와 이의 제조 방법

Country Status (2)

Country Link
US (1) US20050184646A1 (ko)
KR (1) KR20050082805A (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1221710B1 (en) * 2001-01-05 2004-10-27 Samsung SDI Co. Ltd. Method of manufacturing triode carbon nanotube field emitter array
JP2002270099A (ja) * 2001-03-07 2002-09-20 Sony Corp 平面型表示装置におけるノッキング処理方法、及び、平面型表示装置用基板におけるノッキング処理方法
TW516061B (en) * 2001-09-12 2003-01-01 Ind Tech Res Inst Manufacturing method for triode-type electron emitting source
JP4741764B2 (ja) * 2001-09-26 2011-08-10 キヤノン株式会社 電子放出素子
KR100413815B1 (ko) * 2002-01-22 2004-01-03 삼성에스디아이 주식회사 삼극구조를 가지는 탄소나노튜브 전계방출소자 및 그제조방법
CN100407362C (zh) * 2002-04-12 2008-07-30 三星Sdi株式会社 场发射显示器
US6670629B1 (en) * 2002-09-06 2003-12-30 Ge Medical Systems Global Technology Company, Llc Insulated gate field emitter array

Also Published As

Publication number Publication date
US20050184646A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
US20050184634A1 (en) Electron emission device and method for fabricating the same
JP2006049322A (ja) 電界放出素子及びそれを適用した電界放出表示素子
US7388326B2 (en) Electron emission device having a novel electron emission region design
KR100965543B1 (ko) 전계 방출 표시장치 및 이의 제조 방법
JP4134361B2 (ja) 薄膜型電子源およびそれを用いた表示装置
KR20050051817A (ko) 전계 방출 표시장치와 이의 제조 방법
KR20060011668A (ko) 전자 방출 소자와 이의 제조 방법
US7336028B2 (en) Electron emission device having multi-layered gate electrode structure
US7352123B2 (en) Field emission display with double layered cathode and method of manufacturing the same
KR20050078327A (ko) 전계 방출 표시 소자와 이의 제조 방법
KR20050082805A (ko) 전계 방출 표시 소자와 이의 제조 방법
KR20050104643A (ko) 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법
KR20050096478A (ko) 전자 방출 표시 장치 및 그 제조 방법
KR950003649B1 (ko) 필드 에미션 디스플레이용 스페이서와 그 제조방법
US20070120462A1 (en) Electron emission device, method of manufacturing the electron emission device, and electron emission display having the electron emission device
JP2004253236A (ja) 冷陰極表示装置の製造方法および冷陰極表示装置
KR100918045B1 (ko) 전계 방출 표시소자의 제조 방법
JPH04284325A (ja) 電界放出型陰極装置
KR20060095318A (ko) 전자 방출 소자와 이의 제조 방법
KR20030046743A (ko) 포커싱 전극을 가지는 전계방출소자 및 그 제조방법
KR20060020021A (ko) 전자 방출 소자 및 그 제조방법
JPH09306359A (ja) 画像表示装置の製造方法
KR20050096482A (ko) 전계방출 표시장치의 제조방법
KR20060110122A (ko) 전자 방출 소자 및 그 제조 방법
KR20060113184A (ko) 전자 방출 소자와 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee