KR20050079458A - 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법 - Google Patents

원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법 Download PDF

Info

Publication number
KR20050079458A
KR20050079458A KR1020040007721A KR20040007721A KR20050079458A KR 20050079458 A KR20050079458 A KR 20050079458A KR 1020040007721 A KR1020040007721 A KR 1020040007721A KR 20040007721 A KR20040007721 A KR 20040007721A KR 20050079458 A KR20050079458 A KR 20050079458A
Authority
KR
South Korea
Prior art keywords
data
switch
address
orthogonal code
transmission direction
Prior art date
Application number
KR1020040007721A
Other languages
English (en)
Other versions
KR100555753B1 (ko
Inventor
임상우
이범학
이재곤
김의석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040007721A priority Critical patent/KR100555753B1/ko
Priority to US10/998,571 priority patent/US7539124B2/en
Priority to DE602004023323T priority patent/DE602004023323D1/de
Priority to EP06075944A priority patent/EP1696336B1/en
Priority to DE602004012061T priority patent/DE602004012061T2/de
Priority to EP04257647A priority patent/EP1562124B1/en
Publication of KR20050079458A publication Critical patent/KR20050079458A/ko
Application granted granted Critical
Publication of KR100555753B1 publication Critical patent/KR100555753B1/ko
Priority to US12/385,622 priority patent/US20090201925A1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/06Deflection routing, e.g. hot-potato routing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/109Integrated on microchip, e.g. switch-on-chip
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/15Interconnection of switching modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 고유한 어드레스를 갖는 복수 개의 지능소자들과 각 지능소자에 대응되는 스위치들로 구성된 n×n 망사 토플리지 구조를 갖는 원칩 시스템(SoC)에서, 적어도 하나의 스위치를 이용하여 지능소자들간의 데이터를 송수신하기 위해 스위치에서 라우팅 경로를 설정하는 방안을 제안한다. 이를 위해 각 데이터의 전송방향에 따라 직교성을 유지하는 직교코드를 할당받는다. 전송할 데이터에 대한 전송방향을 결정하고, 결정된 전송방향에 할당된 직교코드를 이용하여 데이터를 확산함으로서 라우팅 경로를 설정한다.

Description

원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및 방법{APPARATUS AND METHOD FOR ROUTING PATH SETTING BETWEEN ROUTERS IN A CHIP}
본 발명은 본 발명은 원칩 시스템에 관한 것으로서, 특히 원칩 시스템을 구성하고 있는 라우터들간의 라우팅 경로를 설정하는 장치 및 방법에 관한 것이다.
휴대폰을 비롯한 휴대용 개인 정보 단말기(personal digital assistants: PDA), 디지털 TV, 스마트폰 등 각종 디지털 정보기기들이 인터넷 접속이나 컴퓨팅 기능을 원활히 구현하기 위해 마이크로프로세서, 네트워크 칩, 메모리 등의 많은 반도체 칩을 필요로 한다. 또한, 정보기기의 양상이 점차 복잡 다양화되는 추세를 보이고 있는 가운데, 제품간의 융합은 더욱 진전될 것으로 전망됨에 따라 하나의 정보기기 안에 보다 많은 칩이 필요로 하게 될 것이다.
상술한 바와 같이 각종 부품을 하나의 칩에 집적시킴으로서 향후 반도체뿐만 아니라 개별부품을 모두 원칩(one chip)화하기 위한 기술로 등장한 것이 원칩 시스템(System on a Chip: SoC)이다. 상기 SoC는 연산소자, I/O, 로직, 메모리 등으로 구성된다. 컴펙트하고 통합도가 높은 상기 SoC는 고성능 저소비전력 등을 특징으로 하기 때문에 여러 정보통신기기들에 사용될 전망이다. 반도체 칩 설계를 빨리 하기 위해서는 지능소자(intellectual property: IP)를 사용한다. 상기 IP는 해당 칩에 적용될 수 있는 개발한 설계 블록을 의미한다.
상기 SoC를 현실화하기 위해 많은 기술들이 연구되고 있으며, 특히 칩 내에 내재되어 있는 여러 IP들을 연결하는 방안이 매우 중요한 사항으로 대두된다. 상기 여러 IP들을 연결하기 위한 방안으로 버스구조를 사용하는 방안과 네트워크구조를 사용하는 방안이 있다. 상기 버스구조를 사용하는 방안은 IP간 송수신되는 데이터 양이 증가함에 따라 구조적 한계에 도달하였다. 즉, 상기 버스구조는 특정 IP가 버스를 사용하고 있으면, 다른 IP들은 상기 버스를 사용할 수 없게 된다. 즉, 상기 특정 IP는 상기 버스를 독점적으로 사용한다.
상기 버스구조는 확장성을 충분히 지원하지 않는다. 즉, 상기 버스 구조의 고정성으로 인해 상기 칩 내의 IP를 부가하는 확장성은 지원되지 않는다. 상기와 같은 문제점을 해결하기 위한 방안으로 칩 내의 여러 IP들을 연결하는 방안으로 네트워크구조를 사용하는 방안이 제안되었다. 또한, 상기 네트워크구조는 상기 버스구조에 비해 소비전력이 작다는 이점을 가지고 있다. 이하 상기 네트워크구조를 갖는 SoC는 칩 네트워크(networks on chip: NoC)라 한다.
도 1은 본 발명에 따른 n×n 망사 토플리지를 이용한 칩 네트워크의 구조를 도시하고 있다. 이하 상기 도 1을 이용하여 n×n 망사 토플리지를 이용한 칩 네트워크의 구조에 대해 상세하게 알아본다. 특히, 상기 도 1은 일 예로 n이 4인 경우를 도시하고 있다. 상기 도 1에 도시되어 있는 바와 같이 NoC는 복수개의 IP들과 각 IP에 대응되는 스위치(switch: S)로 구성된다. 즉, 상기 도 1에 도시되어 있는 바와 같이 IP와 스위치는 일대일로 대응된다. 상기 스위치는 인접 스위치들과 상호 연결되어 있으며, 인접 스위치로부터 데이터를 전달받는다. 상기 전달받은 데이터의 도착지 어드레스(Destination Address)와 자신의 어드레스가 동일하다면, 상기 스위치는 수신한 데이터를 연결되어 있는 IP로 전달한다. 상기 수신한 데이터의 목적지 어드레스와 자신의 어드레스가 일치하지 않는다면 상기 수신한 데이터를 인접 라우터로 재 전송한다.
특정 시점에서 스위치(5)는 적어도 2개의 인접 스위치들로 전달할 데이터 발생되는 경우가 발생된다. 상기 데이터는 상기 IP(5)에서 직접 생성된 데이터이거나, 인접 스위치들로부터 전달받은 데이터이다. 이하, 상기 스위치(5)에서 스위치(1), 스위치(4), 스위치(6), 스위치(9)로 전달할 데이터 발생되었다고 가정한다. 상기 스위치(5)는 인접 스위치들로 전달할 데이터에 대한 우선 순위를 지정한다. 상기 우선순위는 사용자의 선택에 따라 달라진다. 즉, 데이터 용량에 따라 우선순위를 지정할 수 있다. 상기 스위치(5)가 상기 스위치(1), 스위치(4), 스위치(6), 스위치(9)순으로 우선순위를 지정하였다고 가정한다.
상기 스위치(5)는 우선순위에 따라 인접 스위치들로 해당 데이터를 전달한다. 즉, 상기 스위치(5)는 먼저 우선순위가 가장 높은 스위치(1)로 해당 데이터를 전달하며, 우선순위가 가장 낮은 스위치(9)로 해당 데이터를 가장 늦게 전달한다. 이 경우 우선순위에 의해 실시간으로 전달되지 않는 데이터(우선순위가 낮은 데이터)들은 데이터 손실을 방지하기 위해 상기 스위치(5)를 구성하고 있는 버퍼에 일시 저장된다.
하지만, NoC 환경 하에서 상기 버퍼의 크기를 기존의 일반적인 네트워크처럼 1000 패킷 이상으로 할 수 없다. 일반적인 네트워크처럼 버퍼의 크기를 1000 패킷 이상으로 한다면 버퍼의 사이즈는 증대된다. 상기 버퍼 사이즈의 증대됨에 따라 칩 사이즈의 역시 증대됨으로 인해 SoC 본래 기능을 상실하게 된다. 또한, 하나의 칩을 구성하는 IP의 개수가 증가될수록 송수신되는 데이터의 개수 역시 증가된다. 상기 송수신되는 데이터의 개수가 증가 역시 버퍼 사이즈의 증대와 칩의 복잡도 증가, 데이터의 전달시간 지연 등의 문제점이 발생한다. 따라서 상술한 바와 같은 문제점을 해결하기 위한 방안이 논의된다.
상기 문제점을 해결하기 위한 본 발명의 목적은 전달할 데이터들에 대한 버퍼의 저장시간을 단축함으로서 인접 스위치들로 해당 데이터를 실시간으로 전달하는 장치 및 방법을 제안함에 있다.
본 발명의 다른 목적은 버퍼에 저장되는 데이터 양을 감소시킴으로서 SoC의 사이즈를 감소시키는 장치 및 방법을 제안함에 있다.
본 발명의 또 다른 목적은 인접 스위치들로 전달되는 데이터에 대한 왜곡과 손실을 감소시킴으로서 데이터에 대한 신뢰도를 높이는 장치 및 방법을 제안함에 있다.
본 발명은 스위치가 인접 스위치들로 시분할 방식으로 해당 데이터를 전송하는 대신 코드분할 방식으로 인접 스위치들로 해당 데이터를 전송하는 방안을 제안한다.
상술한 본 발명의 목적들을 이루기 위해 적어도 하나의 스위치와 하나의 스위치에 연결되며 고유한 어드레스를 갖는 복수 개의 지능소자들 구성된 원칩 시스템(SoC)에서, 상기 적어도 하나의 스위치를 이용하여 상기 지능소자들간의 데이터를 송수신하기 위한 경로를 설정하는 방법에 있어서, 각 지능소자에 대해 상호 직교성을 갖는 직교코드를 할당하는 단계; 데이터를 전송할 경우 수신하는 지능소자가 할당받은 직교코드를 이용하여 상기 데이터를 확산하는 단계; 및, 상기 확산된 데이터를 상기 적어도 하나의 스위치를 이용하여 지능소자들로 브로드캐스트하는 단계;로 구성됨을 특징으로 한다.
본 발명의 목적들을 이루기 위해 고유한 어드레스를 갖는 복수 개의 지능소자들과 각 지능소자에 대응되는 스위치들로 구성된 n×n 망사 토플리지 구조를 갖는 원칩 시스템(SoC)에서, 상기 적어도 하나의 스위치를 이용하여 상기 지능소자들간의 데이터를 송수신하기 위해 상기 스위치에서 라우팅 경로를 설정하는 방법에 있어서, 각 데이터의 전송방향에 따라 직교성을 유지하는 직교코드를 할당받는 단계; 및 전송할 데이터에 대한 전송방향을 결정하고, 상기 결정된 전송방향에 할당된 직교코드를 이용하여 상기 데이터를 확산하는 단계;로 구성됨을 특징으로 한다.
본 발명의 목적들을 이루기 위해 적어도 하나의 스위치와 하나의 스위치에 연결되며 고유한 어드레스를 갖는 복수 개의 지능소자들 구성된 원칩 시스템(SoC)에서, 상기 적어도 하나의 스위치를 이용하여 상기 지능소자들간의 데이터를 송수신하기 위한 경로를 설정하는 장치에 있어서, 전송할 데이터를 할당받은 상호 직교성을 갖는 직교코드를 이용하여 확산하고, 상기 확산된 데이터를 연결되어 있는 스위치로 전달하는 지능소자; 및 상기 전달받은 데이터를 지능소자들로 브로트캐스트하는 스위치;로 구성됨을 특징으로 한다.
본 발명의 목적들을 이루기 위해 고유한 어드레스를 갖는 복수 개의 지능소자들과 각 지능소자에 대응되는 스위치들로 구성된 n×n 망사 토플리지 구조를 갖는 원칩 시스템(SoC)에서, 상기 적어도 하나의 스위치를 이용하여 상기 지능소자들간의 데이터를 송수신하기 위해 상기 스위치에서 라우팅 경로를 설정하는 장치에 있어서, 전송할 데이터에 대한 전송방향을 결정하고, 결정된 전송방향에 대응되는 직교코드를 할당받은 확산부로 상기 데이터를 전달하는 라우팅 경로 설정부; 할당받은 직교성을 갖는 직교코드를 이용하여 상기 데이터를 확산하는 상기 확산부;로 구성됨을 특징으로 한다.
이하 도면들을 이용하여 본 발명의 기술적 사상에 대해 상세하게 설명한다.
도 2는 본 발명에 따른 코드분할 방식을 이용하여 인접 IP들로 데이터를 전송하는 과정을 도시한 도면이다. 상기 도 2는 하나의 스위치를 적어도 2개의 IP들이 공유하는 스타(star) 토플리지를 도시하고 있다. 특히, 상기 도 2에서는 16개의 IP가 하나의 스위치를 공유하고 있다. 상기 16개의 IP는 IP(1) 내지 IP(15)로 구성된다. 상기 각 IP들은 고유한 어드레스를 할당받는다. 이하, 각 IP에서 할당받은 어드레스와 IP( )를 동일한 의미로 사용하기로 한다. 또한, 상기 각 IP들은 고유한 직교코드(Orthogonal Code)를 할당받는다. 하기 〈표 1〉은 일 예로 상기 각 IP들이 할당받은 직교코드를 나타내고 있다.
IP 어드레스 직교 코드
IP(0) 0000 0000 0000 0000(w0)
IP(1) 0101 0101 0101 0101(w1)
IP(2) 0011 0011 0011 0011(w2)
IP(3) 0110 0110 0110 0110(w3)
IP(4) 0000 1111 0000 1111(w4)
IP(5) 0101 1010 0101 1010(w5)
IP(6) 0011 1100 0011 1100(w6)
IP(7) 0110 1001 0110 1001(w7)
IP(8) 0000 0000 1111 1111(w8)
IP(9) 0101 0101 1010 1010(w9)
IP(10) 0011 0011 1100 1100(w10)
IP(11) 0110 0110 1001 1001(w11)
IP(12) 0000 1111 1111 0000(w12)
IP(13) 0101 1010 1010 0101(w13)
IP(14) 0011 1100 1100 0011(w14)
IP(15) 0110 1001 1001 0110(w15)
각 IP는 상기 〈표 1〉의 정보를 저장하고 있다. 이하 데이터를 전송하고자 하는 IP의 어드레스를 소스 어드레스(source address)라 하며, 데이터를 최종적으로 수신하는 IP의 어드레스를 목적지 어드레스(destination address)라 한다. 일 예로, IP(0)에서 IP(3)로 전달할 데이터가 발생되고, IP(6)에서 IP(9)로 전달할 데이터가 발생되었다고 가정한다. 상기 IP(0)는 상기 IP(3)가 할당받은 직교코드를 이용하여 발생된 데이터를 확산(spreading)한다. 상기 IP(0)는 확산한 데이터를 스위치로 전달한다. 상기 IP(6)는 상기 IP(9)가 할당받은 직교코드를 이용하여 발생된 데이터를 확산한다. 상기 IP(6)는 확산한 데이터를 스위치로 전달한다. 상기 스위치는 전달받은 데이터들을 가산한 후 연결되어 있는 인접 IP들로 브로드캐스트한다. 즉, 상기 스위치는 가산한 데이터를 IP(0) 내지 IP(15)로 전달한다.
상기 IP(0) 내지 IP(15)는 할당받은 직교코드를 이용하여 전달받은 데이터에 대한 역확산(despreading)을 수행한다. 역확산 과정을 수행함으로서 상기 IP(3)는 IP(0)이 전달한 데이터를 수신하며, 상기 IP(9)는 IP(6)이 전달한 데이터를 수신하게 된다. 상술한 바와 같은 코드 분할 방식을 사용함으로서 상기 스위치는 동일 시점에 복수 개의 데이터를 전송할 수 있게 된다.
도 3은 코드분할 방식에 의한 스위칭 과정을 도시한 도면이다. 상기 도 3은 16개의 IP로 구성된 NoC를 도시하고 있다. 이하, 상기 도 3을 이용하여 본 발명에 따른 코드분할 방식을 이용하는 NoC에 대해 상세하게 알아본다.
확산부(spreader)(300)는 데이터와 상기 데이터를 전달할 IP를 전달받는다. 상기 확산부(300)는 상기 데이터를 전달할 IP가 할당받은 직교 코드를 전달받는다. 즉, w(0) 내지 w(15) 중에서 상기 데이터를 전달할 IP가 할당받은 직교코드를 전달받는다. 상기 확산부(300)는 직교코드를 이용하여 상기 데이터를 확산한 후 스위치(310)로 전달한다. 확산부(302) 내지 확산부(304) 역시 상기 확산부(300)에서 수행되는 동작과 동일한 동작을 수행한다.
상기 가산부(310)는 전달받은 데이터들을 가산한 후 역확산부들(320 내지 324)로 전달한다. 상기 역확산부(320)는 할당받은 직교코드(w(0))를 이용하여 전달받은 데이터에 대한 역확산 과정을 수행한다. 상기 역확산부(320)에서 역확산 과정이 수행한 데이터를 누적부(330)로 전달한다. 상기 누적부(330)는 전달받은 데이터에 대한 누적 과정을 수행한다. 상기 역확산부(322)는 할당받은 직교코드(w(1))를 이용하여 전달받은 데이터에 대한 역확산 과정을 수행한다. 상기 역확산부(322)에서 역확산 과정이 수행한 데이터를 누적부(332)로 전달한다. 상기 누적부(332)는 전달받은 데이터에 대한 누적 과정을 수행한다. 상기 역확산부(324)는 할당받은 직교코드(w(15))를 이용하여 전달받은 데이터에 대한 역확산 과정을 수행한다. 상기 역확산부(324)에서 역확산 과정이 수행한 데이터를 누적부(334)로 전달한다. 상기 누적부(334)는 전달받은 데이터에 대한 누적 과정을 수행한다. 상기 누적부들(330 내지 334)에 누적된 데이터를 확인함으로 데이터 수신 여부를 알 수 있게 된다.
즉, 상기 확산부에서 사용한 직교코드와 동일한 직교코드를 사용하는 IP만이 데이터를 수신하게 되고, 확산부에서 사용한 직교코드와 동일하지 않은 직교코드를 사용하는 IP는 데이터를 수신할 수 없게 된다. 이는 코드 상호간 상관성이 없는 직교코드의 성질에 기인한다.
상기 도 2의 경우 IP의 개수가 증가될수록 각 IP에 할당되는 직교코드의 길이가 늘어난다는 단점을 가지고 있다. 상기 단점을 극복하기 위해 상기 도 1에 도시되어 있는 망사 토플리지 구조를 갖는 NoC에 대해 직교 코드를 할당하여 데이터를 전송하는 방안을 제안한다. 상기 도 1에서 도시되어 있는 바와 같이 각 스위치는 최대 4개의 인접 스위치들과 라우팅 경로를 설정할 수 있다. 따라서, 이하에서는 상기 도 2와 달리 각 경로에 따라 직교코드를 할당하는 방안을 제안한다.
도 4는 본 발명에 따른 각 경로에 따라 직교코드를 할당한 예를 도시하고 있다. 상술한 바와 같이 망사 토플리지 구조에서는 각 스위치는 최대 4개의 인접 스위치들과 라우팅 경로를 설정할 수 있다. 따라서, 망사 토플리지 구조를 갖는 NoC에서 필요한 직교코드의 개수는 4개이다. 상기 직교코드의 개수는 IP의 개수가 증가되더라도 일정하게 유지된다. 하기 〈표 2〉는 상기 각 경로(방향, 출력포트)별로 할당된 직교코드의 일 예를 나타내고 있다.
스위칭 방향 할당한 직교코드
상(북) 0000
하(남) 0101
좌(서) 0011
우(동) 0110
상기 〈표 2〉에서 나타내고 있는 바와 같이 직교코드는 IP 개수가 증가되더라도 일정한 길이를 갖게 된다. 상기 NoC를 구성하고 있는 각 스위치는 상기 〈표 2〉와 같은 정보들을 저장하고 있다. 이하 상기 〈표 2〉를 이용하여 데이터를 소스 어드레스를 갖는 IP에서 목적지 어드레스를 갖는 IP로 데이터를 전송하는 과정에 대해 알아보기로 한다.
도 5는 본 발명에 따른 스위치에서 수행되는 동작을 도시하고 있다. 상기 스위치는 상기 도 4에서 도시되어 있는 바와 같이 4개의 포트로 구성되며, 각 포트는 할당된 직교코드를 이용하여 역확산 과정을 수행하는 역확산부를 포함한다. 이하, 상기 스위치에서 수행되는 동작을 중심으로 설명하기로 한다.
S500단계에서 상기 스위치는 전송할 데이터가 발생되는 지 여부를 판단한다. 상기 판단 결과 전송할 데이터가 발생되었으면 S502단계로 이동하고, 상기 판단 결과 전송할 데이터가 발생되지 않았으면 S500단계로 이동한다. 상기 S502단계에서 상기 스위치는 수신된 데이터에 포함되어 있는 목적지 어드레스와 자신의 어드레스를 비교한다. 상기 비교 결과 목적지 어드레스와 자신의 어드레스가 동일하면 S504단계로 이동하고, 동일하지 않으면 S506단계로 이동한다. 상기 S504단계에서 상기 스위치는 전달받은 데이터를 연결되어 있는 IP로 전달한다.
상기 S506단계에서 상기 스위치는 a를 계산한다. 상기 a는 소스 어드레스와 n을 이용하여 계산한다. 하기 〈수학식 1〉에 의해 상기 a를 구할 수 있다. 이하 소스 어드레스는 상기 도 5과정을 수행하는 스위치와 연결되어 있는 IP의 어드레스를 의미하며, 오리지널 소스 어드레스(original source address)는 전달되는 데이터를 실제 생성한 IP의 어드레스를 의미한다.
a=소스어드레스%n
상기 %는 모듈로(modulo) 연산을 의미한다. 이하, 상기 소스 어드레스가 2이고 n이 4인 경우에 대해 알아보면, 상기 a는 2가 된다. S508단계에서 상기 스위치는 발생된 데이터의 전송 방향(포트)을 설정한다. 상기 발생된 데이터를 전송할 방향을 설정하는 과정에 대해서는 후술하기로 한다. S510단계에서 상기 스위치는 설정된 방향에 할당된 직교코드를 이용하여 데이터에 대한 확산 과정을 수행한다. S512단계에서 상기 스위치는 확산 과정을 수행한 데이터를 상기 스위치를 구성하고 있는 4개의 포트들로 전달한다. S514단계에서 상기 각 포트는 할당받은 직교코드를 이용하여 전달된 데이터에 대한 역확산 과정을 수행한다. S516단계에서 상기 각 포트는 역확산 과정을 수행한 데이터를 인접 스위치들로 전달한다.
상기 도 5에서 설명한 바와 같이 스위치는 1의 확산부와 4개의 역확산부들로 구성된다. 상기 확산부의 확산 과정은 스위치의 내부에서 수행되며, 역확산부의 역확산 과정은 스위치의 외부에 구성되어 있는 4개의 포트에서 각각 수행된다. 이와 같은 과정을 수행함으로서 상기 스위치는 4개의 포트들 중 하나의 포트로만 데이터를 전송하게 된다. 즉, 상기 확산부에서 사용한 직교코드와 동일한 코드를 사용하는 포트만이 데이터를 전송하게 된다. 상기 포트에서 전송되는 데이터에는 오리지널 소스 어드레스와 목적지 어드레스에 관한 정보가 포함됨은 자명하다.
도 6은 본 발명에 따른 데이터의 전송방향을 설정하는 과정을 도시하고 있다. S600단계에서 상기 스위치는 목적지 어드레스(dst)와 소스 어드레스(src)의 차(b)를 구한다. 상기 소스 어드레스는 2, 목적지 어드레스는 9라 가정하면, 상기 b는 7이 된다. S602단계에서 상기 스위치는 1≤b≤(n-1-a)를 만족하는 지 여부를 판단한다. 상기 1≤b≤(n-1-a)를 만족하면 S604단계로 이동하고, 만족하지 않으면 S606단계로 이동한다. 상기 S604단계에서 상기 스위치는 데이터의 전송 방향을 우(동)로 설정한다. S606단계에서 상기 스위치는 b≤(n-a)를 만족하는 지 여부를 판단한다. 상기 b≤(n-a)를 만족하면 S608단계로 이동하고, 만족하지 않으면 S610단계로 이동한다. 상기 S608단계에서 상기 스위치는 데이터의 전송 방향을 하(남)로 설정한다. S610단계에서 상기 스위치는 -a≤b≤-1을 만족하는 지 여부를 판단한다. 상기 -a≤b≤-1을 만족하면 S612단계로 이동하고, 만족하지 않으면 S614단계로 이동한다. 상기 S612단계에서 상기 스위치는 데이터의 전송 방향을 좌(서)로 설정한다. S614단계에서 상기 스위치는 데이터의 전송방향을 상(북)으로 설정한다.
상기 소스 어드레스가 2이며, 목적지 어드레스가 9, n=4인 경우 상기 스위치는 데이터의 전송방향을 하(남)로 설정하게 된다. 따라서 상기 스위치는 하(남)에 할당된 직교코드를 이용하여 데이터를 확산하며, 상기 확산된 데이터는 4개의 포트로 전달된다. 각 포트는 전달받은 데이터에 대한 역확산 과정을 수행한다. 상기 역확산 과정을 수행함으로서 하(남)측에 위치하고 있는 포트만이 데이터를 생성하고, 생성된 데이터를 전달한다.
상기 도 5와 도 6에서는 하나의 데이터가 송수신되는 과정에 대해 설명하였다. 하지만 상기 스위치에 목적지 어드레스가 다른 데이터가 적어도 2개 발생되는 경우가 있다. 이 경우 상기 스위치는 데이터별로 상기 도 5와 도 6 과정을 수행한다. 데이터별로 상기 도 5와 도 6 과정을 수행하기 위해서는 상기 스위치는 동일 시점에서 각 데이터별로 확산 과정을 수행하여야 한다. 따라서 데이터 개수와 동일 개수의 확산부를 구성하여야한다. 일 예로 첫 번째 데이터의 전송방향은 동이고, 두 번째 데이터의 전송방향은 남이라고 가정한다. 이 경우 상기 스위치는 첫 번째 데이터를 동에 할당된 직교코드를 이용하여 확산하며, 두 번째 데이터를 남에 할당된 직교코드를 이용하여 확산한다. 상기 스위치는 확산된 데이터들을 가산한 후 4개의 포트로 전달한다. 각 포트는 전달받은 데이터에 대한 역확산 과정을 수행한다. 상기 역확산 과정을 수행함으로서 동쪽에 위치하고 있는 포트는 첫 번째 데이터를 생성하고, 남쪽에 위치하고 있는 포트는 두 번째 데이터를 생성한다. 상기 생성된 각 데이터는 인접 스위치로 전달된다.
도 7은 본 발명에 따른 스위치에서 수행되는 동작을 도시하고 있다. 이하, 상기 도 7을 이용하여 본 발명에 따른 스위치에서 수행되는 동작에 대해 상세하게 알아본다. 상기 도 3에서 확산 과정과 역확산 과정은 IP에서 수행하나, 상기 도 7에서 확산 과정과 역확산 과정은 스위치에서 수행된다.
상기 스위치는 4개의 포트로부터 데이터를 수신할 수 있으므로 상기 도 7은 4개의 확산부를 구성한다. 각 포트는 입력포트와 출력포트로 구성된다. 상기 적어도 하나의 입력포트로 입력된 데이터들은 라우팅 경로 설정부(700)로 전달된다. 상기 도 7에서는 상기 라우팅 경로 설정부(700)는 4개의 입력포트로부터 데이터를 전달받지만, SoC의 형태에 따라 상기 라우팅 경로 설정부(700)로 전달되는 입력포트의 수는 달라질 수 있다.
상기 라우팅 경로 설정부(700)는 전달받은 데이터에 포함되어 있는 목적지 어드레스와 자신의 어드레스를 이용하여 상기 데이터를 전송할 출력포트를 결정한다. 상기 목적지 어드레스와 자신의 어드레스가 동일할 경우 상기 스위치는 전달받은 데이터를 IP로 전달한다. 상기 라우팅 경로 설정부(700)에서 출력포트를 결정하는 과정은 상기 도 4에서 설명한 바와 같다. 출력포트1로 상기 데이터를 출력하기로 결정하면 상기 라우팅 경로 설정부(700)는 전달받은 데이터를 확산부(710)로 전달한다. 출력포트2로 상기 데이터를 출력하기로 결정하면 상기 라우팅 경로 설정부(700)는 전달받은 데이터를 확산부(712)로 전달한다. 출력포트3으로 상기 데이터를 출력하기로 결정하면 상기 라우팅 경로 설정부(700)는 전달받은 데이터를 확산부(714)로 전달한다. 출력포트4로 상기 데이터를 출력하기로 결정하면 상기 라우팅 경로 설정부(700)는 전달받은 데이터를 확산부(716)로 전달한다.
상기 확산부(710)는 직교코드(w0)를 이용하여 전달받은 데이터에 대한 확산 과정을 수행한 후 가산부(720)로 전달한다. 상기 확산부(712)는 직교코드(w1)를 이용하여 전달받은 데이터에 대한 확산 과정을 수행한 후 가산부(720)로 전달한다. 상기 확산부(714)는 직교코드(w2)를 이용하여 전달받은 데이터에 대한 확산 과정을 수행한 후 가산부(720)로 전달한다. 상기 확산부(716)는 직교코드(w3)를 이용하여 전달받은 데이터에 대한 확산 과정을 수행한 후 가산부(720)로 전달한다. 상기 가산부(720)는 확산부들로부터 전달받은 확산된 데이터들에 대한 가산 과정을 수행한다.
상기 가산부(720)는 가산 과정을 수행한 확산된 데이터들을 출력포트를 구성하고 있는 역확산기들(730 내지 736)로 전달한다. 역확산부(730)는 직교코드(w0)를 이용하여 전달받은 데이터에 대한 역확산 과정을 수행한 후 누적부(740)로 전달한다. 역확산부(732)는 직교코드(w1)를 이용하여 전달받은 데이터에 대한 역확산 과정을 수행한 후 누적부(742)로 전달한다. 상기 역확산부(734)는 직교코드(w2)를 이용하여 전달받은 데이터에 대한 역확산 과정을 수행한 후 누적부(744)로 전달한다. 상기 역확산부(736)는 직교코드(w3)를 이용하여 전달받은 데이터에 대한 역확산 과정을 수행한 후 누적부(746)로 전달한다. 상기 누적부들(740 내지 756)은 전달받은 데이터에 대한 누적한 후 해당 출력포트를 이용하여 데이터를 인접 스위치로 전달한다.
모든 출력포트들에서 데이터를 출력하는 것이 아니라 라우팅 경로 설정부에서 결정한 출력포트만이 데이터를 출력한다. 상기 라우팅 경로 설정부가 출력포트0과 출력포트1로 데이터를 출력하기로 결정하였으면 상기 출력포트0과 출력포트1만이 데이터를 출력하게 된다.
상기한 바와 같이 본원 발명은 코드분할 방식을 이용하여 라우팅 경로를 설정하는 방안을 제안함으로 스위치를 구성하고 있는 버퍼 사이즈를 감소시킬 수 있게 된다. 또한, 직교코드를 이용하여 경로를 설정함으로서 데이터 전송에 소요되는 시간을 단축시킬 수 있게 된다. SoC를 구성하는 IP 개수가 증가되더라도 일정한 길이를 갖는 직교코드를 사용할 수 있게 된다.
도 1은 n×n 망사 토플리지 구조를 갖는 원칩 시스템을 도시한 도면,
도 2는 본 발명에 따른 코드분할 방식에 의해 데이터를 송수신하는 스타 토플리지 구조를 갖는 원칩 시스템을 도시한 도면,
도 3은 코드분할 방식으로 데이터를 스위칭하는 과정을 도시한 도면,
도 4는 본 발명에 따른 망사 토플리지 구조를 갖는 원칩 시스템에서 코드분할 방식을 적용한 스위치를 도시한 도면,
도 5는 본 발명에 따른 원칩 시스템을 구성하고 있는 스위치에서 수행되는 동작을 도시한 도면,
도 6은 본 발명에 따른 스위치에서 전송방향(출력포트)을 결정하는 과정을 도시한 도면, 및;
도 7은 본 발명에 따른 스위치의 구조를 도시한 도면.

Claims (20)

  1. 적어도 하나의 스위치와 하나의 스위치에 연결되며 고유한 어드레스를 갖는 복수 개의 지능소자들 구성된 원칩 시스템(SoC)에서, 상기 적어도 하나의 스위치를 이용하여 상기 지능소자들간의 데이터를 송수신하기 위한 경로를 설정하는 방법에 있어서,
    각 지능소자에 대해 상호 직교성을 갖는 직교코드를 할당하는 단계;
    데이터를 전송할 경우 수신하는 지능소자가 할당받은 직교코드를 이용하여 상기 데이터를 확산하는 단계; 및
    상기 확산된 데이터를 상기 적어도 하나의 스위치를 이용하여 지능소자들로 브로드캐스트하는 단계;로 구성됨을 특징으로 하는 상기 방법.
  2. 제 1항에 있어서, 상기 확산된 데이터를 수신한 각 지능소자는 할당받은 직교코드를 이용하여 상기 확산된 데이터에 대해 역확산함을 특징으로 하는 상기 방법.
  3. 제 1항에 있어서, 상기 원칩 시스템은 스타 토플리지 형태를 가짐을 특징으로 하는 상기 방법.
  4. 제 1항에 있어서, 상기 원칩 시스템은 망사 토플리지 형태를 가짐을 특징으로 하는 상기 방법.
  5. 고유한 어드레스를 갖는 복수 개의 지능소자들과 각 지능소자에 대응되는 스위치들로 구성된 n×n 망사 토플리지 구조를 갖는 원칩 시스템(SoC)에서, 상기 적어도 하나의 스위치를 이용하여 상기 지능소자들간의 데이터를 송수신하기 위해 상기 스위치에서 라우팅 경로를 설정하는 방법에 있어서,
    각 데이터의 전송방향에 따라 직교성을 유지하는 직교코드를 할당받는 단계; 및
    전송할 데이터에 대한 전송방향을 결정하고, 상기 결정된 전송방향에 할당된 직교코드를 이용하여 상기 데이터를 확산하는 단계;로 구성됨을 특징으로 하는 상기 방법.
  6. 제 5항에 있어서, 상기 확산된 데이터를 각 전송방향에 대응되는 출력포트들로 전달하고, 상기 전달받은 확산된 데이터를 할당받은 직교코드를 이용하여 역확산하는 단계:를 포함함을 특징으로 하는 상기 방법.
  7. 제 5항에 있어서, 상기 데이터는 상기 데이터를 생성한 지능소자의 어드레스와 상기 데이터의 목적지 어드레스를 포함하고 있음을 특징으로 하는 상기 방법.
  8. 제 7항에 있어서, 상기 목적지 어드레스와 자신의 어드레스가 동일하지 않으면 상기 데이터를 확산함을 특징으로 하는 상기 방법.
  9. 제 8항에 있어서, 상기 전송방향을 결정하는 단계는,
    상기 n을 이용하여 자신의 어드레스에 대한 모듈로 연산 값, 상기 목적지 어드레스와 자신의 어드레스의 차를 구하는 단계;
    상기 모듈로 연산 값과 상기 차를 이용하여 상기 데이터의 전송방향을 결정하는 단계;로 구성됨을 특징으로 하는 상기 방법.
  10. 제 5항에 있어서, 하나의 시점에서 적어도 2 이상의 데이터에 대해 각각 확산 과정을 수행하고, 상기 확산 과정을 수행한 데이터를 가산한 후 상기 출력포트드로 전달함을 특징으로 하는 상기 방법.
  11. 적어도 하나의 스위치와 하나의 스위치에 연결되며 고유한 어드레스를 갖는 복수 개의 지능소자들 구성된 원칩 시스템(SoC)에서, 상기 적어도 하나의 스위치를 이용하여 상기 지능소자들간의 데이터를 송수신하기 위한 경로를 설정하는 장치에 있어서,
    전송할 데이터를 할당받은 상호 직교성을 갖는 직교코드를 이용하여 확산하고, 상기 확산된 데이터를 연결되어 있는 스위치로 전달하는 지능소자; 및
    상기 전달받은 데이터를 지능소자들로 브로트캐스트하는 스위치;로 구성됨을 특징으로 하는 상기 장치.
  12. 제 11항에 있어서, 상기 지능소자는,
    전달받은 상기 브로드캐스트된 데이터를 할당받은 직교코드를 이용하여 역확산함을 특징으로 하는 상기 장치.
  13. 제 11항에 있어서, 상기 원칩 시스템은 스타 토플리지 형태를 가짐을 특징으로 하는 상기 장치.
  14. 제 11항에 있어서, 상기 원칩 시스템은 망사 토플리지 형태를 가짐을 특징으로 하는 상기 장치.
  15. 고유한 어드레스를 갖는 복수 개의 지능소자들과 각 지능소자에 대응되는 스위치들로 구성된 n×n 망사 토플리지 구조를 갖는 원칩 시스템(SoC)에서, 상기 적어도 하나의 스위치를 이용하여 상기 지능소자들간의 데이터를 송수신하기 위해 상기 스위치에서 라우팅 경로를 설정하는 장치에 있어서,
    전송할 데이터에 대한 전송방향을 결정하고, 결정된 전송방향에 대응되는 직교코드를 할당받은 확산부로 상기 데이터를 전달하는 라우팅 경로 설정부;
    할당받은 직교성을 갖는 직교코드를 이용하여 상기 데이터를 확산하는 상기 확산부;로 구성됨을 특징으로 하는 상기 장치.
  16. 제 15항에 있어서, 적어도 2개의 확산부로부터 전달된 데이터를 가산한 후 각 전송방향에 대응되는 출력포트들로 전달하는 가산부를 포함함을 특징으로 하는 상기 장치.
  17. 제 16항에 있어서, 상기 출력포트는 할당받은 직교코드를 이용하여 상기 가산부로부터 전달받은 데이터를 역확산하는 역확산부를 포함함을 특징으로 하는 상기 방법.
  18. 제 15항에 있어서, 상기 데이터는 상기 데이터를 생성한 지능소자의 어드레스와 상기 데이터의 목적지 어드레스를 포함하고 있음을 특징으로 하는 상기 장치.
  19. 제 18항에 있어서, 상기 목적지 어드레스와 자신의 어드레스가 동일하지 않으면 상기 데이터를 확산함을 특징으로 하는 상기 장치.
  20. 제 15항에 있어서, 상기 라우팅 경로 설정부는,
    상기 n을 이용하여 자신의 어드레스에 대한 모듈로 연산 값, 상기 목적지 어드레스와 자신의 어드레스의 차를 구하고,
    상기 모듈로 연산 값과 상기 차를 이용하여 상기 데이터의 전송방향을 결정함을 특징으로 하는 상기 장치.
KR1020040007721A 2004-02-06 2004-02-06 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법 KR100555753B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020040007721A KR100555753B1 (ko) 2004-02-06 2004-02-06 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
US10/998,571 US7539124B2 (en) 2004-02-06 2004-11-30 Apparatus and method for setting routing path between routers in chip
DE602004023323T DE602004023323D1 (de) 2004-02-06 2004-12-09 Vorrichtung und Verfahren zur Einstellung eines Routingpfades zwischen Routern auf einem Chip
EP06075944A EP1696336B1 (en) 2004-02-06 2004-12-09 Apparatus and method for setting routing path between routers in a chip
DE602004012061T DE602004012061T2 (de) 2004-02-06 2004-12-09 Vorrichtung und Verfahren zum Festlegen eines Routing-Weges zwischen Routern auf einem Chip
EP04257647A EP1562124B1 (en) 2004-02-06 2004-12-09 Apparatus and method for setting routing path between routers in chip
US12/385,622 US20090201925A1 (en) 2004-02-06 2009-04-14 Apparatus and method for setting routing path between routers in chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040007721A KR100555753B1 (ko) 2004-02-06 2004-02-06 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법

Publications (2)

Publication Number Publication Date
KR20050079458A true KR20050079458A (ko) 2005-08-10
KR100555753B1 KR100555753B1 (ko) 2006-03-03

Family

ID=34676008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040007721A KR100555753B1 (ko) 2004-02-06 2004-02-06 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법

Country Status (4)

Country Link
US (2) US7539124B2 (ko)
EP (2) EP1696336B1 (ko)
KR (1) KR100555753B1 (ko)
DE (2) DE602004023323D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554355B2 (en) 2005-12-07 2009-06-30 Electronics And Telecommunications Research Institute Crossbar switch architecture for multi-processor SoC platform

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9143255B2 (en) * 2002-10-18 2015-09-22 Microsoft Technology Licensing, Llc Orthogonal signaling for CDMA
KR100624641B1 (ko) * 2004-10-07 2006-09-15 삼성전자주식회사 기능 블록 코어-스위치 포인트 다중 매핑 온 칩 버스 구조및 이를 이용한 반도체 장치
EP1830268B1 (en) * 2006-03-03 2019-05-08 STMicroelectronics (Research & Development) Limited Multiple purpose integrated circuit
KR100785472B1 (ko) * 2006-09-19 2007-12-13 삼성전자주식회사 긴급 NoC 패킷 대기시간 관리 장치 및 그 방법
GB0701921D0 (en) * 2007-02-01 2007-03-14 Univ Edinburgh Encoding and decoding methods
US20090109996A1 (en) * 2007-10-29 2009-04-30 Hoover Russell D Network on Chip
US20090125706A1 (en) * 2007-11-08 2009-05-14 Hoover Russell D Software Pipelining on a Network on Chip
US20090125703A1 (en) * 2007-11-09 2009-05-14 Mejdrich Eric O Context Switching on a Network On Chip
US8261025B2 (en) 2007-11-12 2012-09-04 International Business Machines Corporation Software pipelining on a network on chip
US8526422B2 (en) * 2007-11-27 2013-09-03 International Business Machines Corporation Network on chip with partitions
US8473667B2 (en) * 2008-01-11 2013-06-25 International Business Machines Corporation Network on chip that maintains cache coherency with invalidation messages
US8490110B2 (en) * 2008-02-15 2013-07-16 International Business Machines Corporation Network on chip with a low latency, high bandwidth application messaging interconnect
US20090260013A1 (en) * 2008-04-14 2009-10-15 International Business Machines Corporation Computer Processors With Plural, Pipelined Hardware Threads Of Execution
US8423715B2 (en) 2008-05-01 2013-04-16 International Business Machines Corporation Memory management among levels of cache in a memory hierarchy
US8214845B2 (en) * 2008-05-09 2012-07-03 International Business Machines Corporation Context switching in a network on chip by thread saving and restoring pointers to memory arrays containing valid message data
US8392664B2 (en) * 2008-05-09 2013-03-05 International Business Machines Corporation Network on chip
US20090282211A1 (en) * 2008-05-09 2009-11-12 International Business Machines Network On Chip With Partitions
US8494833B2 (en) * 2008-05-09 2013-07-23 International Business Machines Corporation Emulating a computer run time environment
US20090282419A1 (en) * 2008-05-09 2009-11-12 International Business Machines Corporation Ordered And Unordered Network-Addressed Message Control With Embedded DMA Commands For A Network On Chip
US8230179B2 (en) * 2008-05-15 2012-07-24 International Business Machines Corporation Administering non-cacheable memory load instructions
US8040799B2 (en) * 2008-05-15 2011-10-18 International Business Machines Corporation Network on chip with minimum guaranteed bandwidth for virtual communications channels
US8438578B2 (en) * 2008-06-09 2013-05-07 International Business Machines Corporation Network on chip with an I/O accelerator
US8195884B2 (en) 2008-09-18 2012-06-05 International Business Machines Corporation Network on chip with caching restrictions for pages of computer memory
US8270316B1 (en) * 2009-01-30 2012-09-18 The Regents Of The University Of California On-chip radio frequency (RF) interconnects for network-on-chip designs
US8542691B2 (en) * 2009-06-30 2013-09-24 Oracle International Corporation Classes of service for network on chips
US8639862B2 (en) * 2009-07-21 2014-01-28 Applied Micro Circuits Corporation System-on-chip queue status power management
US8593960B2 (en) * 2010-06-30 2013-11-26 Intel Corporation Providing a bufferless transport method for multi-dimensional mesh topology
TWI447728B (zh) * 2011-03-03 2014-08-01 Mstar Semiconductor Inc 動態隨機存取記憶體之控制方法及控制器
WO2013143090A1 (zh) * 2012-03-28 2013-10-03 中兴通讯股份有限公司 一种实现多通道同步并行传输的方法和系统
CN107656895B (zh) * 2017-10-27 2023-07-28 上海力诺通信科技有限公司 一种1u标准高度的正交平台高密度计算架构
GB2586029B (en) * 2019-07-29 2022-07-27 Siemens Ind Software Inc Emulating broadcast in a network on chip

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4797882A (en) * 1985-10-02 1989-01-10 American Telephone And Telegraph Company, At&T Bell Laboratories Mesh-based switching network
US5896368A (en) * 1995-05-01 1999-04-20 Telefonaktiebolaget Lm Ericsson Multi-code compressed mode DS-CDMA systems and methods
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
JPH11150523A (ja) * 1997-11-17 1999-06-02 Oki Electric Ind Co Ltd スペクトラム拡散送信装置、スペクトラム拡散受信装置及びスペクトラム拡散通信システム
US6741552B1 (en) 1998-02-12 2004-05-25 Pmc Sierra Inertnational, Inc. Fault-tolerant, highly-scalable cell switching architecture
US6700881B1 (en) * 1998-03-02 2004-03-02 Samsung Electronics Co., Ltd. Rate control device and method for CDMA communication system
US6377607B1 (en) * 1999-05-13 2002-04-23 Qualcomm Incorporated System and method for performing accurate demodulation of turbo-encoded signals via pilot assisted coherent demodulation
US6912196B1 (en) * 2000-05-15 2005-06-28 Dunti, Llc Communication network and protocol which can efficiently maintain transmission across a disrupted network
JP4187377B2 (ja) * 2000-02-23 2008-11-26 富士通株式会社 無線送受信機及び電波放射方向制御方法
JP5079189B2 (ja) * 2001-04-13 2012-11-21 Kddi株式会社 多ビームセルラ無線基地局、移動機及びスペクトラム拡散信号送信方法
EP1436930B1 (en) * 2001-08-02 2008-03-26 Infineon Technologies AG Configurable terminal engine
US7280752B2 (en) * 2002-02-22 2007-10-09 Intel Corporation Network address routing using multiple routing identifiers
US20060095626A1 (en) * 2004-10-28 2006-05-04 Abocom Systems, Inc. Multifunction adapter
KR100594943B1 (ko) * 2004-11-30 2006-06-30 리전츠 오브 더 유니버스티 오브 미네소타 원칩시스템에서 데이터 변복조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554355B2 (en) 2005-12-07 2009-06-30 Electronics And Telecommunications Research Institute Crossbar switch architecture for multi-processor SoC platform

Also Published As

Publication number Publication date
US20050185642A1 (en) 2005-08-25
DE602004012061D1 (de) 2008-04-10
DE602004023323D1 (de) 2009-11-05
EP1696336B1 (en) 2009-09-23
KR100555753B1 (ko) 2006-03-03
EP1562124A3 (en) 2005-09-14
EP1696336A3 (en) 2006-09-20
DE602004012061T2 (de) 2008-06-12
US20090201925A1 (en) 2009-08-13
EP1696336A2 (en) 2006-08-30
EP1562124A2 (en) 2005-08-10
US7539124B2 (en) 2009-05-26
EP1562124B1 (en) 2008-02-27

Similar Documents

Publication Publication Date Title
KR100555753B1 (ko) 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
KR100601881B1 (ko) 원칩 시스템에서 라우터들간의 라우팅 경로 설정 장치 및방법
CN100527687C (zh) 通信网络中的分段式和分布式路径优化
US7177943B1 (en) System and method for processing packets in a multi-processor environment
JP4050464B2 (ja) Cdma移動通信に対する多段ダイバーシチ処理
CN100450197C (zh) 实现越区切换的移动通信系统和方法
CN111585725B (zh) 标识管理的方法和装置
JPH1079722A (ja) マルチコード符号分割多重アクセス受信器
Lusala et al. Combining sdm-based circuit switching with packet switching in a NoC for real-time applications
US6983333B2 (en) Method and device for controlling radio cell cluster using protocol stacks allocated to different multiprocessor modules
US7292839B2 (en) Macrodiversity system with signal combining in the base station
Lusala et al. A hybrid router combining sdm-based circuit swictching with packet switching for on-chip networks
Gerakoulis et al. Throughput evaluation of a satellite-switched CDMA (SS/CDMA) demand assignment system
Shan et al. Relieving hotspots in data center networks with wireless neighborways
JPH10271059A (ja) Cdma方式セルラー無線システム
Lusala et al. Combining circuit and packet switching with bus architecture in a NoC for real-time applications
Lusala et al. A hybrid router combining circuit switching and packet switching with bus architecture for on-chip networks
EP1359730A1 (en) A node of a communications bus
KR100594943B1 (ko) 원칩시스템에서 데이터 변복조 방법
KR100416193B1 (ko) 비동기 전송 모드 셀의 다중화/역다중화 장치를 이용한 호처리 장치
JP2004350098A (ja) 半導体集積回路用インタフェースおよびデータ転送方法
GB2441288A (en) Communication control system and communication control method
KR19980054739A (ko) 패킷교환망의 가상회선 형성방법
Chi et al. Efficient switches for network-on-chip based embedded systems
KR20010003070A (ko) 홈 위치등록기의 신호 프로토콜 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200131

Year of fee payment: 15