KR20050071899A - 반도체 기판 세정방법 - Google Patents

반도체 기판 세정방법 Download PDF

Info

Publication number
KR20050071899A
KR20050071899A KR1020040000292A KR20040000292A KR20050071899A KR 20050071899 A KR20050071899 A KR 20050071899A KR 1020040000292 A KR1020040000292 A KR 1020040000292A KR 20040000292 A KR20040000292 A KR 20040000292A KR 20050071899 A KR20050071899 A KR 20050071899A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
cleaning
boe
solution
deionized water
Prior art date
Application number
KR1020040000292A
Other languages
English (en)
Inventor
최백일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040000292A priority Critical patent/KR20050071899A/ko
Publication of KR20050071899A publication Critical patent/KR20050071899A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체 기판을 식각하여 콘택을 형성하는 등의 식각공정 후 수행하는 세정공정시 BOE(Buffered Oxide Etch) 용액만을 사용하여 반도체 기판을 세정하거나, BOE 용액을 처음 단계에서 사용하여 반도체 기판을 세정하는 방법을 개선하여, BOE 용액을 사용하여 세정하기 전 탈이온수(Deionized Water)를 사용하는 세정공정을 먼저 수행함으로써 반도체 기판에 발생하는 결함(defect)을 제거하기 위한 반도체 기판 세정방법에 관한 것이다.

Description

반도체 기판 세정방법{Method for Cleaning of Semiconductor Substrate}
본 발명은 반도체 기판 세정방법에 관한 것으로, 더욱 상세하게는 반도체 기판을 식각하여 콘택을 형성하는 등의 식각공정 후 수행하는 세정공정시 BOE (Buffered Oxide Etch) 용액만을 사용하여 반도체 기판을 세정하거나, BOE 용액을 처음 단계에서 사용하여 반도체 기판을 세정하는 방법을 개선하여, BOE 용액을 사용하여 세정하기 전 탈이온수(Deionized Water)를 사용하는 세정공정을 먼저 수행함으로써 반도체 기판에 발생하는 결함(defect)을 제거하기 위한 방법에 관한 것이다.
현재, 반도체 기판을 식각하여 콘택을 형성하는 등의 식각공정 후 수행하는 세정공정시 BOE 용액을 사용하는 경우, 각 단계별로 BOE 용액만을 사용하여 세정공정을 수행할 수도 있고, 황산(H2SO4)과 과수(H2O2)를 사용하는 세정공정 및 BOE 용액을 사용하는 세정공정을 수행할 수도 있으며, SC-1(NH4OH + H2O2 + H2 O) 용액을 사용하는 세정공정 및 BOE 용액을 사용하는 세정공정을 수행할 수 있다.
이때, BOE 용액만을 사용하거나, BOE 용액을 처음 단계에서 사용하여 세정공정을 수행하는 경우 반도체 기판 상에 V자 형태의 심각한 결함(defect)이 발생하는 문제점이 있다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 기판의 세정 결과를 나타내는 파티클 스캔 맵(particle scan map)으로서, 도 1a는 BOE 용액을 사용하여 약 300초간 반도체 기판을 세정한 결과를 나타내고, 도 1b는 상기 BOE 용액에 의해 세정되어진 반도체 기판을 탈이온수를 사용하여 약 600초간 세정한 결과를 나타내며, 도 1c는 상기 반도체 기판을 건조하였을 때의 결과를 나타내는 것으로, 반도체 기판 상에 모두 V자 형태의 심각한 결함이 발생한 것을 도시한다.
상기 결함(defect)은 공기 중에 존재하는 유기물이 반도체 기판에 부착하게 되고, 이렇게 유기물이 부착된 반도체 기판이 건조한 상태에서 BOE 용액과 직접 접촉하였을 때 BOE 용액 내에 포함되어 있는 계면활성제(surfactant) 또는 NH4F 계열의 석출물들이 반도체 기판 또는 유기물과 직접 반응하여 흡착됨으로 인해, 세정공정에 의해 제거되지 않아 나타나는 현상이다.
이는 장비별 특성에 의한 것이 아니며, 장비의 종류에 관계없이 BOE 용액을 처음 단계에서 사용하는 경우에는 항상 발생하는 것으로, 후속으로 파티클 및 유기물 제거를 위해 황산(H2SO4)과 과수(H2O2)를 사용하는 세정공정 또는 SC-1(NH4OH + H2O2 + H2O) 용액을 사용하는 세정공정을 수행하여도 제거되지 않는다.
본 발명은 상기 종래의 문제점을 해결하기 위한 것으로, BOE 용액만을 사용하여 반도체 기판을 세정하거나, BOE 용액을 처음 단계에서 사용하여 반도체 기판을 세정하는 방법을 개선하여, BOE 용액을 사용하여 세정하기 전 탈이온수 (Deionized Water)를 사용하는 세정공정을 먼저 수행함으로써 파티클 및 유기물이 반도체 기판에 부착되지 않도록 하여 결함(defect)이 발생이 발생하지 않는 반도체 기판 세정방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는 BOE(Buffered Oxide Etch) 용액만을 사용하여 반도체 기판을 세정하거나, BOE 용액을 처음 단계에서 사용하여 반도체 기판을 세정하는 공정을 포함하여 반도체 소자를 제조하는 방법에 있어서, 상기 BOE 용액을 사용하는 세정공정 전에 탈이온수(Deionized Water)를 사용하는 세정공정을 더 수행하는 것을 특징으로 하는 반도체 기판 세정방법을 제공한다.
본 발명에서는 반도체 기판을 식각하여 콘택을 형성하는 등의 식각공정 후 수행하는 세정공정시 BOE 용액만을 사용하여 반도체 기판을 세정하거나, BOE 용액을 처음 단계에서 사용하여 반도체 기판을 세정하는 대신, BOE 용액을 사용하여 세정하기 전 탈이온수를 사용하는 세정공정을 먼저 수행함으로써, 반도체 기판 표면의 유기물을 제거할 수 있고, 반도체 기판 표면에 완충 역할을 하는 얇은 수막을 형성시킨다.
그 결과, BOE 용액 내에 포함되어 있는 계면활성제(surfactant) 또는 NH4F 계열의 석출물들이 반도체 기판에 직접 흡착되는 것이 방지되기 때문에 결함이 발생하는 것을 방지할 수 있다.
상기 탈이온수를 사용하는 세정공정은 25 내지 65℃의 탈이온수를 사용하여 30 내지 300초간 수행하는 것이 바람직하다.
탈이온수의 온도가 65℃ 보다 높은 경우, 반도체 기판 표면에 산화막(SiO2)이 형성되어 후속공정에 영향을 줄 수 있는 문제점이 있고, 25℃보다 낮은 경우에는, 세정효과가 감소되는 문제점이 있다. 또한, 탈이온수를 이용한 세정공정을 30초 이하로 수행하면 수막 형성 효과가 감소되는 문제점이 있고, 300초 이상 수행하면 필요 이상의 손실(loss)이 발생하는 문제점이 있다.
도 2a 내지 도 2c는 본 발명에 따른 반도체 기판의 세정 결과를 나타내는 파티클 스캔 맵(particle scan map)으로서, 도 2a는 25℃의 탈이온수를 사용하여 약 30초간 반도체 기판을 세정한 결과를 나타내고, 도 2b는 상기 탈이온수에 의해 세정되어진 반도체 기판을 BOE 용액을 사용하여 약 600초간 세정한 다음, 다시 25℃의 탈이온수를 사용하여 약 600초간 반도체 기판을 세정한 결과를 나타내며, 도 2c는 상기 반도체 기판을 건조하였을 때의 결과를 나타내는 것으로, 각각의 반도체 기판 상에 디펙트가 발생하지 않음을 도시한다.
이상에서 설명한 바와 같이, 본 발명에서는 반도체 기판을 식각하여 콘택을 형성하는 등의 식각공정 후 수행하는 세정공정시 BOE 용액을 사용하여 세정하기 전 탈이온수를 사용하는 세정공정을 먼저 수행함으로써 파티클 및 유기물이 반도체 기판에 부착되지 않도록 하여 결함(defect)을 완벽하게 제거할 수 있어, 습식 세정장비의 안정적 운영과 공정상의 수율 향상에 크게 기여할 수 있다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 기판의 세정 결과를 나타내는 파티클 스캔 맵(particle scan map).
도 2a 내지 도 2c는 본 발명에 따른 반도체 기판의 세정 결과를 나타내는 파티클 스캔 맵(particle scan map).

Claims (3)

  1. BOE(Buffered Oxide Etch) 용액만을 사용하여 반도체 기판을 세정하거나, BOE 용액을 처음 단계에서 사용하여 반도체 기판을 세정하는 공정을 포함하여 반도체 기판을 세정하는 방법에 있어서, 상기 BOE 용액을 사용하는 세정공정 전에 탈이온수(Deionized Water)를 사용하는 세정공정을 더 수행하는 것을 특징으로 하는 반도체 기판 세정방법.
  2. 제 1 항에 있어서,
    상기 탈이온수는 온도가 25 내지 65℃인 것을 특징으로 하는 반도체 기판 세정방법.
  3. 제 1 항에 있어서,
    상기 탈이온수를 사용하는 세정공정은 30 내지 300초간 수행되는 것을 특징으로 하는 반도체 기판 세정방법.
KR1020040000292A 2004-01-05 2004-01-05 반도체 기판 세정방법 KR20050071899A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040000292A KR20050071899A (ko) 2004-01-05 2004-01-05 반도체 기판 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000292A KR20050071899A (ko) 2004-01-05 2004-01-05 반도체 기판 세정방법

Publications (1)

Publication Number Publication Date
KR20050071899A true KR20050071899A (ko) 2005-07-08

Family

ID=37261531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000292A KR20050071899A (ko) 2004-01-05 2004-01-05 반도체 기판 세정방법

Country Status (1)

Country Link
KR (1) KR20050071899A (ko)

Similar Documents

Publication Publication Date Title
US8691019B2 (en) Process for cleaning a compound semiconductor wafer
KR100721207B1 (ko) 이온주입된 포토레지스트 제거방법
JPH08264500A (ja) 基板の洗浄方法
JP2009543344A (ja) 液体メニスカスによるポストエッチウエハ表面洗浄
US6184134B1 (en) Dry process for cleaning residues/polymers after metal etch
KR100207469B1 (ko) 반도체기판의 세정액 및 이를 사용하는 세정방법
CN112928017A (zh) 有效去除硅片表面金属的清洗方法
CN108615673A (zh) 一种光刻返工过程中半导体表面处理方法
US8741066B2 (en) Method for cleaning substrates utilizing surface passivation and/or oxide layer growth to protect from pitting
CN108511316A (zh) 半导体晶片的清洗方法
JPH1187281A (ja) シリコンウエーハの洗浄方法
US20050045202A1 (en) Method for wafer surface cleaning using hydroxyl radicals in deionized water
KR20050071899A (ko) 반도체 기판 세정방법
CN114420558A (zh) 一种有效的选择性去除氮化硅的湿法蚀刻方法
KR100611008B1 (ko) 반도체 공정에서 웨이퍼 세정방법
JP4094323B2 (ja) 基板洗浄方法および半導体装置の製造方法
KR100732775B1 (ko) 더미 웨이퍼 재생을 위한 세정조 및 이를 이용한 세정방법
WO2004067692A1 (en) Solution for removal of post dry etching residues
CN107170665B (zh) 一种在氧化硅湿法刻蚀中降低硅损伤的方法
KR100865442B1 (ko) 줄무늬 디펙트를 제거하기 위한 웨이퍼 세정방법
KR100416794B1 (ko) 금속 건식 에쳐 부품의 세정제 및 세정 방법
KR20070001745A (ko) 게이트 산화막의 전처리 세정방법
CN110211864B (zh) 一种硅基底的清洗方法
KR101001307B1 (ko) 기판 세정 방법
KR100598287B1 (ko) 반도체 소자의 세정 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination