KR20050071024A - Method for fabricating the via hole and trench for dual damascene interconnection - Google Patents

Method for fabricating the via hole and trench for dual damascene interconnection Download PDF

Info

Publication number
KR20050071024A
KR20050071024A KR1020030101800A KR20030101800A KR20050071024A KR 20050071024 A KR20050071024 A KR 20050071024A KR 1020030101800 A KR1020030101800 A KR 1020030101800A KR 20030101800 A KR20030101800 A KR 20030101800A KR 20050071024 A KR20050071024 A KR 20050071024A
Authority
KR
South Korea
Prior art keywords
photoresist film
forming
via hole
trench
film
Prior art date
Application number
KR1020030101800A
Other languages
Korean (ko)
Other versions
KR100529637B1 (en
Inventor
최용준
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0101800A priority Critical patent/KR100529637B1/en
Priority to US11/024,685 priority patent/US7344992B2/en
Publication of KR20050071024A publication Critical patent/KR20050071024A/en
Application granted granted Critical
Publication of KR100529637B1 publication Critical patent/KR100529637B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명의 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법은, 금속간 절연막을 관통하는 비아홀을 형성하여 배선하고자 하는 하부 금속막 상부의 식각 정지막 일부 표면을 노출시키는 단계와, 비아홀 내부가 채워지도록 전면에 포토레지스트막을 형성하는 단계와, 포토레지스트막에 대한 현상 공정으로 포토레지스트막을 리세스시켜 금속간 절연막의 상부면 및 상부 측면을 노출시키는 단계와, 금속간 절연막의 노출 표면 및 포토레지스트막 위에 반사 방지 코팅막을 형성하는 단계와, 반사 방지 코팅막 위에 트랜치 형성용 마스크막 패턴을 형성하는 단계와, 트랜치 형성용 마스크막 패턴을 식각 마스크로 한 식각 공정으로 트랜치를 형성하는 단계와, 그리고 비아홀 내의 포토레지스트막을 완전히 제거하는 단계를 포함한다.The method of forming a via hole and a trench for dual damascene interconnection of the present invention includes forming a via hole penetrating an intermetallic insulating layer to expose a portion of the etch stop layer on the lower metal layer to be interconnected so as to fill the via hole. Forming a photoresist film on the entire surface, and recessing the photoresist film in a development process for the photoresist film to expose the upper and upper side surfaces of the intermetallic insulating film; Forming a trench by forming an antireflective coating film, forming a trench forming mask film pattern on the antireflective coating film, etching using the trench forming mask film pattern as an etching mask, and forming a photoresist in the via hole. Completely removing the resist film.

Description

듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법{Method for fabricating the via hole and trench for dual damascene interconnection}Method for fabricating the via hole and trench for dual damascene interconnection

본 발명은 반도체 소자의 금속 배선을 형성하는 방법에 관한 것으로서, 보다 상세하게는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법에 관한 것이다.The present invention relates to a method for forming a metal wiring of a semiconductor device, and more particularly, to a method of forming via holes and trenches for dual damascene wiring.

최근 전기적 특성이 알루미늄(Al)이나 텅스텐(W)보다 좋은 구리(Cu) 배선이 도입되면서, 구리에 대한 건식 식각의 어려움을 극복하기 위한 듀얼 다마신(dual damascene) 공정이 널리 사용되고 있다. 이 듀얼 다마신 공정에 따르면, 비아홀 및 트랜치를 먼저 형성한 후 비아홀 및 트랜치 내부를 구리막으로 채운 뒤에 평탄화 공정을 수행한다.Recently, as copper (Cu) wiring having better electrical characteristics than aluminum (Al) or tungsten (W) has been introduced, a dual damascene process for overcoming the difficulty of dry etching of copper has been widely used. According to the dual damascene process, via holes and trenches are first formed, and then the via holes and trenches are filled with a copper film, and then the planarization process is performed.

도 1은 종래의 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법의 일 예를 설명하기 위하여 나타내 보인 단면도이다. 그리고 도 2 및 도 3은 그 문제점들을 설명하기 위하여 나타내 보인 단면도들이다.1 is a cross-sectional view illustrating an example of a method of forming a via hole and a trench for a conventional dual damascene wiring. 2 and 3 are cross-sectional views shown to illustrate the problems.

먼저 도 1을 참조하면, 하부 금속막(110) 위에 식각 정지막(110) 및 금속간 절연막(120)을 순차적으로 형성하고, 이어서 비아홀 형성용 마스크막 패턴을 이용한 식각 공정을 수행하여 비아홀(130)을 형성한다. 다음에 비아홀(130) 내부가 완전히 채워지도록 전면에 반사 방지 코팅(BARC; Bottom Anti-Reflective Coating)막(140)을 형성한다. 다음에 반사 방지 코팅막(140) 위에 트랜치 형성용 마스크막 패턴(150)을 형성한다. 그리고 트랜치 형성용 마스크막 패턴(150)을 식각 마스크로 한 식각 공정으로 반사 방지 코팅막(140) 및 금속간 절연막(120)의 노출 부분을 일정 깊이로 식각하여 트랜치(미도시)를 형성한다.First, referring to FIG. 1, an etch stop layer 110 and an intermetallic insulating layer 120 are sequentially formed on a lower metal layer 110, and then an etching process using a mask layer pattern for forming a via hole is performed to form a via hole 130. ). Next, a bottom anti-reflective coating (BARC) film 140 is formed on the entire surface of the via hole 130 to completely fill the via hole 130. Next, a trench forming mask film pattern 150 is formed on the antireflective coating film 140. A trench (not shown) is formed by etching the exposed portions of the anti-reflective coating layer 140 and the intermetallic insulating layer 120 to a predetermined depth by an etching process using the trench forming mask layer pattern 150 as an etching mask.

그런데 이와 같은 방법은, 도 2에 도시된 바와 같이, 비아홀(130)의 존재로 인하여 반사 방지 코팅막(140)의 상부 평탄도가 좋지 않으며, 이에 따라 후속의 포토리소그라피 공정에서의 미스얼라인 발생 등과 같은 문제가 발생된다. 또한 비아홀(130) 내에 보이드(160)가 만들어지는 경우가 있으며, 이 경우 도 3에 도시된 바와 같이, 트랜치(170) 형성을 위한 식각 공정을 수행하게 되면, 도면에서 참조 부호 "a"로 표시한 바와 같이 펜스(fence)가 형성되는 문제가 발생한다.By the way, as shown in Figure 2, due to the presence of the via hole 130, the top flatness of the anti-reflective coating film 140 is not good, according to the misalignment in the subsequent photolithography process, etc. The same problem occurs. In addition, the void 160 may be formed in the via hole 130. In this case, as shown in FIG. 3, when the etching process for forming the trench 170 is performed, a reference numeral “a” is shown in the drawing. As described above, a problem occurs in that a fence is formed.

도 4는 상기와 같은 문제점을 극복하기 위한 종래의 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법의 다른 예를 설명하기 위하여 나타내 보인 플로우챠트이다. 그리고 도 5 내지 도 7은 도 4의 각 단계들을 설명하기 위하여 나타내 보인 단면도들이다.4 is a flowchart illustrating another example of a method of forming a via hole and a trench for a conventional dual damascene wiring to overcome the above problem. 5 to 7 are cross-sectional views illustrating each step of FIG. 4.

도 4를 참조하면, 먼저 도 5에 도시된 바와 같이 비아홀(130)을 형성한다(단계 410). 이 비아홀(130)은 금속간 절연막(220)을 관통하여 하부 금속막(200) 위의 식각 정지막(210)의 일부 표면을 노출시킨다. 다음에 비아홀(130) 내부를 완전히 채우도록 전면에 포토레지스트막(240)을 형성한다(단계 420). 다음에 도 6에 도시된 바와 같이, 포토레지스트막(240)에 대한 리세스(recess) 공정을 수행한다(단계 430). 다음에 도 7에 도시된 바와 같이, 백 사이드(back side) 클리닝 공정을 수행한 후에, 전면에 반사 방지 코팅막(250)을 형성한다(단계 440, 450). 그리고 반사 방지 코팅막(250) 위에 트랜치 형성용 마스크막 패턴(260)을 형성한다(단계 460). 이후 도면에 도시하지는 않았지만, 트랜치 형성용 마스크막 패턴(260)을 식각 마스크로 한 식각 공정으로 트랜치를 형성하고, 트랜치 형성용 마스크막 패턴(260) 및 반사 방지 코팅막(250)을 순차적으로 제거한 후에 비아홀(230) 내의 포토레지스트막(240)을 완전히 제거한다(단계 470, 480). 그리고 비아홀(230)에 의해 노출된 식각 정지막(210)의 노출 표면을 제거하면 듀얼 다마신 배선을 위한 비아홀 및 트랜치가 만들어진다.Referring to FIG. 4, first, a via hole 130 is formed as shown in FIG. 5 (step 410). The via hole 130 penetrates the intermetallic insulating layer 220 to expose a portion of the surface of the etch stop layer 210 on the lower metal layer 200. Next, a photoresist film 240 is formed on the entire surface of the via hole 130 so as to completely fill the inside of the via hole 130 (step 420). Next, as shown in FIG. 6, a recess process is performed on the photoresist film 240 (step 430). Next, as shown in FIG. 7, after performing a back side cleaning process, an antireflective coating film 250 is formed on the entire surface (steps 440 and 450). A trench forming mask film pattern 260 is formed on the antireflective coating film 250 (step 460). Although not shown in the drawings, a trench is formed by an etching process using the trench forming mask layer pattern 260 as an etching mask, and the trench forming mask layer pattern 260 and the antireflective coating layer 250 are sequentially removed. The photoresist film 240 in the via hole 230 is completely removed (steps 470 and 480). When the exposed surface of the etch stop layer 210 exposed by the via hole 230 is removed, via holes and trenches for dual damascene wiring are formed.

그런데 이와 같은 종래의 방법을 수행하기 위해서는 많은 반도체 제조 장비를 번갈아 가면서 사용해야 한다는 번거로움이 수반된다. 즉 상기 단계 410 및 420은 포토리소그라피 장비에서 수행되어야 하고, 단계 430은 애셔(asher) 장비에서 수행되어야 하고, 단계 440은 클리닝 챔버에서 수행되어야 하며, 상기 단계 470, 480은 다시 포토리소그라피 장비에서 수행되어야 한다. 이로 인하여 공정 시간이 길어져서 효율성이 떨어지며 특히 애싱 공정에 따른 표면 거칠기가 증대되고 폴리머 잔존에 의한 결함도 생길 수 있다는 문제가 발생한다.However, in order to perform such a conventional method, a number of semiconductor manufacturing equipments have to be used alternately. That is, the steps 410 and 420 should be performed in the photolithography equipment, the step 430 should be performed in the asher equipment, the step 440 should be performed in the cleaning chamber, and the steps 470 and 480 again performed in the photolithography equipment. Should be. This causes a problem that the process time is long, the efficiency is lowered, and in particular, the surface roughness according to the ashing process is increased and defects due to the remaining polymer may occur.

본 발명이 이루고자 하는 기술적 과제는, 비아홀을 채우는 포토레지스트막에 대한 리세스 공정을 간단하게 수행하여 전체 공정 단계를 축소시키고 하나의 장비에서 공정이 이루어질 수 있도록 하는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법을 제공하는 것이다.The technical problem to be achieved by the present invention is to simply perform the recess process for the photoresist film filling the via hole, thereby reducing the overall process step and via hole and trench for dual damascene wiring so that the process can be performed in one device. It is to provide a formation method.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법은, 금속간 절연막을 관통하는 비아홀을 형성하여 배선하고자 하는 하부 금속막 상부의 식각 정지막 일부 표면을 노출시키는 단계; 상기 비아홀 내부가 채워지도록 전면에 포토레지스트막을 형성하는 단계; 상기 포토레지스트막에 대한 현상 공정으로 상기 포토레지스트막을 리세스시켜 상기 금속간 절연막의 상부면 및 상부 측면을 노출시키는 단계; 상기 금속간 절연막의 노출 표면 및 포토레지스트막 위에 반사 방지 코팅막을 형성하는 단계; 상기 반사 방지 코팅막 위에 트랜치 형성용 마스크막 패턴을 형성하는 단계; 상기 트랜치 형성용 마스크막 패턴을 식각 마스크로 한 식각 공정으로 트랜치를 형성하는 단계; 및 상기 비아홀 내의 포토레지스트막을 완전히 제거하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, the via-hole and trench forming method for dual damascene wiring according to the present invention exposes a part of the surface of the etch stop layer on the lower metal film to be formed by forming a via-hole penetrating through the intermetallic insulating film. Making a step; Forming a photoresist film on an entire surface of the via hole to fill the via hole; Recessing the photoresist film in a development process with respect to the photoresist film to expose an upper surface and an upper side surface of the intermetallic insulating film; Forming an anti-reflective coating film on the exposed surface of the intermetallic insulating film and the photoresist film; Forming a trench layer mask layer pattern on the antireflective coating layer; Forming a trench by an etching process using the trench forming mask layer pattern as an etching mask; And completely removing the photoresist film in the via hole.

상기 포토레지스트막은 0.1-10000Å의 용해 속도를 갖는 ArF, KrF 또는 I-line 광원의 포토레지스트막인 것이 바람직하다. 이 경우 상기 ArF 또는 KrF 광원의 포토레지스트막은 레신의 보호그룹을 이용하여 상기 용해 속도를 조절할 수 있다. 상기 I-line 광원의 포토레지스트막은 노블락 레신 및 PAC(Photo Acid Compound)의 양을 이용하여 상기 용해 속도를 조절할 수 있다.The photoresist film is preferably a photoresist film of ArF, KrF or I-line light source having a dissolution rate of 0.1-10000 Pa. In this case, the dissolution rate of the photoresist film of the ArF or KrF light source may be controlled by using a protective group of resin. The dissolution rate of the photoresist film of the I-line light source may be controlled by using the amount of noblock resin and PAC (Photo Acid Compound).

상기 포토레지스트막에 대한 현상 공정은, 0.0001-100N 농도의 염기성 수용액을 사용하여 수행하는 것이 바람직하다. 이 경우 상기 염기성 수용액은 TMAH(tetramethyl ammonium hydroxide) 또는 KOH를 포함할 수 있다. 그리고 상기 포토레지스트막의 리세스 깊이는 최대 90000Å이 되도록 하는 것이 바람직하다.The developing process for the photoresist film is preferably performed using a basic aqueous solution having a concentration of 0.0001-100N. In this case, the basic aqueous solution may include tetramethyl ammonium hydroxide (TMAH) or KOH. In addition, the recess depth of the photoresist film is preferably set to 90000 mm maximum.

본 발명에 있어서, 상기 포토레지스트막에 대한 현상 공정 후에 탈이온수를 이용한 린스 공정을 수행하는 단계를 더 포함하는 것이 바람직하다.In the present invention, it is preferable to further include a step of performing a rinse step using deionized water after the developing step for the photoresist film.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 8은 본 발명에 따른 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법을 설명하기 위하여 나타내 보인 플로우챠트이다. 그리고 도 9 내지 도 13은 도 8의 각 단계들을 설명하기 위하여 나타내 보인 단면도들이다.8 is a flowchart illustrating a method of forming a via hole and a trench for dual damascene wiring according to the present invention. 9 to 13 are cross-sectional views illustrating each step of FIG. 8.

도 8을 참조하면, 먼저 도 9에 도시된 바와 같이, 금속간 절연막(320)을 관통하는 비아홀(330)을 형성하여 배선하고자 하는 하부 금속막(300) 상부의 식각 정지막(310) 일부 표면을 노출시킨다(단계 810). 보다 구체적으로 설명하면, 하부 금속막(300) 상부에 식각 정지막(310)을, 예컨대 실리콘질화막을 사용하여 형성한다. 그리고 식각 정지막(310) 위에 금속간 절연막(320)과, 비아홀 형성용 마스크막 패턴(미도시)을 순차적으로 형성한다. 다음에 이 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 식각 공정으로 비아홀(330)을 형성한다. 비아홀(330)을 형성한 후에는 상기 비아홀 형성용 마스크막 패턴을 제거한다.Referring to FIG. 8, first, as shown in FIG. 9, a part of the surface of the etch stop layer 310 formed on the lower metal layer 300 to be wired by forming the via hole 330 penetrating through the intermetallic insulating layer 320. (Step 810). In more detail, the etch stop layer 310 is formed on the lower metal layer 300 using, for example, a silicon nitride layer. The intermetallic insulating layer 320 and the via film forming mask layer pattern (not shown) are sequentially formed on the etch stop layer 310. Next, the via holes 330 are formed by an etching process using the via hole forming mask film pattern as an etching mask. After the via hole 330 is formed, the mask layer pattern for forming the via hole is removed.

다음에 비아홀(330) 내부가 채워지도록 전면에 포토레지스트막(340)을 형성한다(단계 820). 이 포토레지스트막(340)은 0.1-10000Å의 용해 속도(dissolution rate)를 갖는 ArF(파장이 193nm), KrF(파장이 248nm) 또는 I-line(파장이 365nm) 광원의 포토레지스트막으로 형성한다. 이 경우 ArF 또는 KrF 광원의 포토레지스트막은 레신(resin)의 보호그룹(protection group)을 이용하여 용해 속도를 조절할 수 있다. 그리고 I-line 광원의 포토레지스트막은 노블락 레신(Novolak resin) 및 PAC(Photo Acid Compound)의 양을 이용하여 용해 속도를 조절할 수 있다.Next, a photoresist film 340 is formed on the entire surface of the via hole 330 so as to fill up (step 820). The photoresist film 340 is formed of a photoresist film of ArF (wavelength 193 nm), KrF (wavelength 248 nm) or I-line (wavelength 365 nm) light source having a dissolution rate of 0.1-10000 GHz. . In this case, the dissolution rate of the photoresist film of the ArF or KrF light source may be controlled by using a protection group of resin. In addition, the dissolution rate of the photoresist film of the I-line light source may be controlled by using the amount of Novolak resin and PAC.

다음에 도 10에 도시된 바와 같이, 포토레지스트막(340)에 대한 현상(development) 공정으로 포토레지스트막(340)을 리세스시켜 금속간 절연막(320)의 상부면 및 상부 측면 일부를 노출시킨다(단계 830). 포토레지스트막(340)에 대한 현상 공정은, 0.0001-100N 농도의 염기성 수용액을 사용하여 수행할 수 있다. 이때 염기성 수용액은 TMAH(tetramethyl ammonium hydroxide) 또는 KOH를 포함할 수 있다. 포토레지스트막(340)의 리세스 깊이(d)는 최대 90000Å이 되도록 한다. 포토레지스트막(340)의 리세스 깊이(d)는 포토레지스트막(340)의 용해 속도를 조절함으로써 조절할 수 있다. 포토레지스트막(340)에 대한 현상 공정 후에는 탈이온수(DI water)를 이용한 린스 공정을 수행한다.Next, as shown in FIG. 10, the photoresist film 340 is recessed in a development process for the photoresist film 340 to expose a portion of the upper surface and the upper side surface of the intermetallic insulating film 320. (Step 830). The developing process for the photoresist film 340 may be performed using a basic aqueous solution having a concentration of 0.0001-100N. At this time, the basic aqueous solution may include TMAH (tetramethyl ammonium hydroxide) or KOH. The recessed depth d of the photoresist film 340 is at most 90000 kPa. The recess depth d of the photoresist film 340 may be adjusted by adjusting the dissolution rate of the photoresist film 340. After the developing process for the photoresist film 340, a rinse process using DI water is performed.

다음에 도 11에 도시된 바와 같이, 금속간 절연막(320)의 노출 표면 및 포토레지스트막(340) 위에 반사 방지 코팅(BARC)막(350)을 형성한다(단계 840). 그리고 반사 방지 코팅막(350) 위에 트랜치 형성용 마스크막 패턴(360)을, 예컨대 포토레지스트막 패턴으로 형성한다(단계 850).Next, as shown in FIG. 11, an antireflective coating (BARC) film 350 is formed on the exposed surface of the intermetallic insulating film 320 and the photoresist film 340 (step 840). Then, a trench forming mask film pattern 360 is formed on the antireflective coating film 350, for example, as a photoresist film pattern (step 850).

다음에 도 12에 도시된 바와 같이, 트랜치 형성용 마스크막 패턴(360)을 식각 마스크로 한 식각 공정으로 트랜치(370)를 형성한다(단계 860). 이 트랜치(370)는 비아홀(330)보다 큰 폭을 갖는다. 다음에 도 13에 도시된 바와 같이, 비아홀(330) 내의 포토레지스트막(340)을 제거한다(단계 870). 이때 트랜치 형성용 마스크막 패턴(360)도 또한 제거된다.Next, as shown in FIG. 12, the trench 370 is formed by an etching process using the trench forming mask film pattern 360 as an etching mask (step 860). The trench 370 has a larger width than the via hole 330. Next, as shown in FIG. 13, the photoresist film 340 in the via hole 330 is removed (step 870). At this time, the trench forming mask film pattern 360 is also removed.

이상의 설명에서와 같이, 본 발명에 따른 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법에 의하면, 비아홀 내를 채우는 포토레지스트막에 대한 리세스 공정을 포토리소그라피 장비에서 포토레지스트막에 대한 현상 공정을 사용하여 수행하므로, 백 사이드 클리닝 공정도 불필요하며, 여러 개의 장비에서 번갈아 가면서 공정을 진행할 필요 없이 하나의 포토리소그라피 장비에서 모든 공정을 진행시킬 수 있다. 더욱이 리세스 공정 후에 탈이온수를 이용한 린스 공정을 수행함으로써 결함 발생을 보다 더 억제시킬 수 있다는 이점도 제공한다.As described above, according to the method of forming a via hole and a trench for dual damascene wiring according to the present invention, a recess process for the photoresist film filling the via hole is used as a developing process for the photoresist film in photolithography equipment. Since the back side cleaning process is not necessary, all processes can be performed in one photolithography equipment without having to alternately process the processes in multiple equipments. Furthermore, it also provides the advantage that the occurrence of defects can be further suppressed by performing a rinse process using deionized water after the recess process.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the technical spirit of the present invention. Do.

도 1은 종래의 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법의 일 예를 설명하기 위하여 나타내 보인 단면도이다.1 is a cross-sectional view illustrating an example of a method of forming a via hole and a trench for a conventional dual damascene wiring.

도 2 및 도 3은 도 1의 방법이 갖는 문제점들을 설명하기 위하여 나타내 보인 단면도들이다.2 and 3 are cross-sectional views illustrating the problems of the method of FIG. 1.

도 4는 종래의 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법의 다른 예를 설명하기 위하여 나타내 보인 플로우챠트이다.4 is a flowchart illustrating another example of a method for forming a via hole and a trench for a dual damascene wiring according to the related art.

도 5 내지 도 7은 도 4의 각 단계들을 설명하기 위하여 나타내 보인 단면도들이다.5 to 7 are cross-sectional views illustrating each step of FIG. 4.

도 8은 본 발명에 따른 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법을 설명하기 위하여 나타내 보인 플로우챠트이다.8 is a flowchart illustrating a method of forming a via hole and a trench for dual damascene wiring according to the present invention.

도 9 내지 도 13은 도 8의 각 단계들을 설명하기 위하여 나타내 보인 단면도들이다.9 to 13 are cross-sectional views illustrating each step of FIG. 8.

Claims (8)

금속간 절연막을 관통하는 비아홀을 형성하여 배선하고자 하는 하부 금속막 상부의 식각 정지막 일부 표면을 노출시키는 단계;Forming a via hole penetrating the intermetallic insulating layer to expose a portion of the etch stop layer on the lower metal layer to be wired; 상기 비아홀 내부가 채워지도록 전면에 포토레지스트막을 형성하는 단계;Forming a photoresist film on an entire surface of the via hole to fill the via hole; 상기 포토레지스트막에 대한 현상 공정으로 상기 포토레지스트막을 리세스시켜 상기 금속간 절연막의 상부면 및 상부 측면을 노출시키는 단계;Recessing the photoresist film in a development process with respect to the photoresist film to expose an upper surface and an upper side surface of the intermetallic insulating film; 상기 금속간 절연막의 노출 표면 및 포토레지스트막 위에 반사 방지 코팅막을 형성하는 단계;Forming an anti-reflective coating film on the exposed surface of the intermetallic insulating film and the photoresist film; 상기 반사 방지 코팅막 위에 트랜치 형성용 마스크막 패턴을 형성하는 단계;Forming a trench layer mask layer pattern on the antireflective coating layer; 상기 트랜치 형성용 마스크막 패턴을 식각 마스크로 한 식각 공정으로 트랜치를 형성하는 단계; 및Forming a trench by an etching process using the trench forming mask layer pattern as an etching mask; And 상기 비아홀 내의 포토레지스트막을 완전히 제거하는 단계를 포함하는 것을 특징으로 하는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법.And completely removing the photoresist film in the via hole. 제 1항에 있어서,The method of claim 1, 상기 포토레지스트막은 0.1-10000Å의 용해 속도를 갖는 ArF, KrF 또는 I-line 광원의 포토레지스트막인 것을 특징으로 하는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법.And the photoresist film is a photoresist film of an ArF, KrF or I-line light source having a dissolution rate of 0.1-10000 kPa. 제 2항에 있어서,The method of claim 2, 상기 ArF 또는 KrF 광원의 포토레지스트막은 레신의 보호그룹을 이용하여 상기 용해 속도를 조절하는 것을 특징으로 하는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법.The photoresist film of the ArF or KrF light source is a via hole and trench forming method for dual damascene wiring, characterized in that for controlling the dissolution rate using a protective group of resin. 제 2항에 있어서,The method of claim 2, 상기 I-line 광원의 포토레지스트막은 노블락 레신 및 PAC(Photo Acid Compound)의 양을 이용하여 상기 용해 속도를 조절하는 것을 특징으로 하는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법.The photoresist film of the I-line light source is via hole and trench formation method for dual damascene wiring, characterized in that for controlling the dissolution rate by using the amount of Noble Resin and Photo Acid Compound (PAC). 제 1항에 있어서,The method of claim 1, 상기 포토레지스트막에 대한 현상 공정은, 0.0001-100N 농도의 염기성 수용액을 사용하여 수행하는 것을 특징으로 하는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법.The development process for the photoresist film, via holes and trench formation method for dual damascene wiring, characterized in that performed using a basic aqueous solution of 0.0001-100N concentration. 제 5항에 있어서,The method of claim 5, 상기 염기성 수용액은 TMAH(tetramethyl ammonium hydroxide) 또는 KOH를 포함하는 것을 특징으로 하는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법.The basic aqueous solution comprises tetramethyl ammonium hydroxide (TMAH) or KOH, via hole and trench formation method for dual damascene wiring. 제 5항에 있어서,The method of claim 5, 상기 포토레지스트막의 리세스 깊이는 최대 90000Å이 되도록 하는 것을 특징으로 하는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법.And a recess depth of the photoresist film to be 90000 Å at maximum. 제 1항에 있어서,The method of claim 1, 상기 포토레지스트막에 대한 현상 공정 후에 탈이온수를 이용한 린스 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법.And a rinsing process using deionized water after the developing process for the photoresist film.
KR10-2003-0101800A 2003-12-31 2003-12-31 Method for fabricating the via hole and trench for dual damascene interconnection KR100529637B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0101800A KR100529637B1 (en) 2003-12-31 2003-12-31 Method for fabricating the via hole and trench for dual damascene interconnection
US11/024,685 US7344992B2 (en) 2003-12-31 2004-12-30 Method for forming via hole and trench for dual damascene interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101800A KR100529637B1 (en) 2003-12-31 2003-12-31 Method for fabricating the via hole and trench for dual damascene interconnection

Publications (2)

Publication Number Publication Date
KR20050071024A true KR20050071024A (en) 2005-07-07
KR100529637B1 KR100529637B1 (en) 2005-11-17

Family

ID=37261023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0101800A KR100529637B1 (en) 2003-12-31 2003-12-31 Method for fabricating the via hole and trench for dual damascene interconnection

Country Status (1)

Country Link
KR (1) KR100529637B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702801B1 (en) 2005-12-06 2007-04-03 동부일렉트로닉스 주식회사 Method of fabricating metal lines by dual damascene process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Also Published As

Publication number Publication date
KR100529637B1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
US8728332B2 (en) Methods of patterning small via pitch dimensions
US6184128B1 (en) Method using a thin resist mask for dual damascene stop layer etch
KR100323161B1 (en) A method for forming self-aligned features
US6927495B2 (en) Semiconductor device and method of manufacturing same
US20010014512A1 (en) Ultra-thin resist shallow trench process using high selectivity nitride etch
JP2002373936A (en) Wiring formation method by dual damascene method
JP4532768B2 (en) Method for forming dual damascene wiring
US6867145B2 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
CN112017946A (en) Forming method of semiconductor structure and transistor
US7183202B2 (en) Method of forming metal wiring in a semiconductor device
US7344992B2 (en) Method for forming via hole and trench for dual damascene interconnection
KR100529637B1 (en) Method for fabricating the via hole and trench for dual damascene interconnection
KR20010017560A (en) Method for forming dual damascene structure
KR100545219B1 (en) Method for fabricating the via hole and trench for dual damascene interconnection
KR20090019133A (en) Method of forming a overlay vernier in semiconductor device
KR100529677B1 (en) Method for fabricating the via hole and trench for dual damascene interconnection
KR100598308B1 (en) Method of forming a damascene pattern in a semiconductor device
KR100405934B1 (en) Method for manufacturing a contact hole of semiconductor device
KR100598246B1 (en) Method for fabricating damascene pattern of semiconductor
KR20070034294A (en) Via hole formation method using dual damascene process
KR100527572B1 (en) Method for forming contact hole
JP2004253503A (en) Method for manufacturing semiconductor device
KR20010003687A (en) Improved dual damascene process in semiconductor device
KR101031480B1 (en) A method for forming a contact hole of a semiconductor device
KR20030002942A (en) Method for forming metal interconnection in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee