KR20050069045A

KR20050069045A - 횡전계모드 액정표시소자 및 그 제조방법

Info

Publication number: KR20050069045A
Application number: KR1020030100874A
Authority: KR
Inventors: 박철우; 박순영
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2005-07-05

Abstract

본 발명은 공정이 단순화되고 제조비용이 절감된 횡전계모드 액정표시소자에 관한 것으로, 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인과, 상기 화소내에 배치된 구동소자와, 상기 화소내에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 제1전극 및 제2전극과, 상기 게이트라인 근처에 배치되어 제1전극 및 제2전극이 접속되는 제1라인 및 제2라인과, 상기 제2라인을 따라 배치되고 상기 구동소자에 연장되어 축적용량을 생성하는 제1금속층으로 구성된다.

Description

횡전계모드 액정표시소자 및 그 제조방법{IN PLANE SWITCHING MODE LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}

본 발명은 횡전계모드 액정표시소자에 관한 것으로, 사용되는 마스크의 수를 절감하여 제조공정이 단순화되고 제조비용을 대폭 감축할 수 있는 횡전계모드 액정표시소자 및 그 제조방법에 관한 것이다.

근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.

이러한 액정표시소자는 액정분자의 배열에 따라 다양한 표시모드가 존재하지만, 현재에는 흑백표시가 용이하고 응답속도가 빠르며 구동전압이 낮다는 장점때문에 주로 TN모드의 액정표시소자가 사용되고 있다. 이러한 TN모드 액정표시소자에서는 기판과 수평하게 배향된 액정분자가 전압이 인가될 때 기판과 거의 수직으로 배향된다. 따라서, 액정분자의 굴절률 이방성(refractive anisotropy)에 의해 전압의 인가시 시야각이 좁아진다는 문제가 있었다.

이러한 시야각문제를 해결하기 위해, 근래 광시야각특성(wide viewing angle characteristic)을 갖는 각종 모드의 액정표시소자가 제안되고 있지만, 그중에서도 횡전계모드(In Plane Switching Mode)의 액정표시소자가 실제 양산에 적용되어 생산되고 있다. 상기 IPS모드 액정표시소자는 화소내에 평행으로 배열된 적어도 한쌍의 전극을 형성하여 기판과 실질적으로 평행한 횡전계를 형성함으로써 액정분자를 평면상으로 배향시키는 것이다.

도 1은 종래 IPS모드 액정표시소자의 구조를 나타내는 평면도이다. 도 1에 도시된 바와 같이, 액정패널(1)의 화소는 종횡으로 배치된 게이트라인(3) 및 데이터라인(4)에 의해 정의된다. 도면에는 비록 (n,m)번째의 화소만을 도시하고 있지만 실제의 액정패널(1)에는 상기한 게이트라인(3)과 데이터라인(4)이 각각 n개 및 m개 배치되어 액정패널(1) 전체에 걸쳐서 n×m개의 화소를 형성한다. 상기 화소내의 게이트라인(3)과 데이터라인(4)의 교차영역에는 박막트랜지스터(10)가 형성되어 있다. 상기 박막트랜지스터(10)는 게이트라인(3)으로부터 주사신호가 인가되는 게이트전극(11)과, 상기 게이트전극(11) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(12)과, 상기 반도체층(12) 위에 형성되어 데이터라인(4)을 통해 화상신호가 인가되는 소스전극(13) 및 드레인전극(14)으로 구성되어 외부로부터 입력되는 화상신호를 액정층에 인가한다.

화소내에는 데이터라인(4)과 실질적으로 평행하게 배열된 복수의 공통전극(5)과 화소전극(7)이 배치되어 있다. 또한, 화소의 중간에는 상기 공통전극(5)과 접속되는 공통라인(16)이 배치되어 있으며, 상기 공통라인(16) 위에는 화소전극(7)과 접속되는 화소전극라인(18)이 배치되어 있다. 상기 화소전극라인(18)은 컨택홀(17)을 통해 금속층(19)에 접속되어 있다. 상기 금속층(19)은 축적용량(storage capacitance)용 금속층으로서, 절연층을 사이에 두고 공통라인(16)과 오버랩되어 축적용량을 형성한다. 이때, 상기 금속층(19)은 박막트랜지스터(10)까지 연장되어 드레인전극(14)과 접속된다.

상기와 같이, 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(5) 및 화소전극(7)과 실질적으로 평행하게 배향되어 있다. 박막트랜지스터(10)가 작동하여 화소전극(7)에 신호가 인가되면, 공통전극(5)과 화소전극(7) 사이에는 액정패널(1)과 실질적으로 평행한 횡전계가 발생하게 된다. 액정분자는 상기 횡전계를 따라 동일 평면상에서 회전하게 되므로, 액정분자의 굴절률 이방성에 의한 계조반전을 방지할 수 있게 된다.

상기한 구조의 종래 IPS모드 액정표시소자를 도 2(a)및 도 2(b)의 단면도를 참조하여 더욱 상세히 설명하면 다음과 같다.

도 2(a)에 도시된 바와 같이, 제1기판(20) 위에는 게이트전극(11)이 형성되어 있으며, 상기 제1기판(20) 전체에 걸쳐 게이트절연층(22)이 적층되어 있다. 상기 게이트절연층(22) 위에는 반도체층(12)이 형성되어 있으며, 그 위에 소스전극(13) 및 드레인전극(14)이 형성되어 있다. 또한, 상기 제1기판(20) 전체에 걸쳐 보호층(passivation layer;24)이 형성되어 있다.

또한, 상기 제1기판(20) 위에는 복수의 공통전극(5)이 형성되어 있고 게이트절연층(22) 위에는 금속층(19) 및 데이터라인(4)이 형성되어 있으며, 상기 보호층(24) 위에는 복수의 화소전극(7)이 배치되어 상기 공통전극(5)과 화소전극(7) 사이에 횡전계(E)가 발생한다. 이때, 상기 보호층(24)은 BCB(Benzo Cyclo Butene)이나 포토아크릴(photo acryl)과 같은 유기물질로 이루어져 있으며, 화소전극(7)은 ITO(Indium Tin Oixde)나 IZO(Indium Zinc Oxide)와 같은 투명전극으로 이루어져 있다. 이와 같이, 화소전극(7)을 투명전극으로 형성함에 따라 액정표시소자의 개구율이 향상되고 휘도가 증가한다.

제2기판(30)에는 블랙매트릭스(32)와 컬러필터층(34)이 형성되어 있다. 상기 블랙매트릭스(32)는 액정분자가 동작하지 않는 영역으로 광이 누설되는 것을 방지하기 위한 것으로, 도면에 도시한 바와 같이 박막트랜지스터(10) 영역 및 화소와 화소 사이(즉, 게이트라인 및 데이터라인 영역)에 주로 형성된다. 컬러필터층(34)은 R(Red), B(Blue) ,G(Green)로 구성되어 실제 컬러를 구현하기 위한 것이다. 상기 제1기판(20) 및 제2기판(30) 사이에는 액정층(40)이 형성되어 액정패널(1)이 완성된다.

도 2(b)에 도시된 바와 같이, 공통라인(16)은 제1기판(20)에 배치되고 상기 축적용량용 금속층(19)은 게이트절연층(22) 위에 형성되어 상기 공통라인(16)과 금속층(19) 사이에 축적용량이 생성된다. 이때, 상기 금속층(19)은 박막트랜지스터(10)의 드레인전극(14)에 접속되어 있으므로, 박막트랜지스터(10)를 통해 인가되는 신호를 컨택홀(17)을 통해 접속되는 화소전극라인(18)에 인가한다.

일반적으로 액정표시소자는 주로 마스크를 이용하는 포토리소그래피공정과 같은 복잡한 공정에 의해 제작된다. 따라서, 이러한 복잡한 공정을 얼마나 단순화시키는가가 액정표시소자의 제조단가를 낮추고 수율을 증가시키기 위한 주요 요인이 된다.

상기 구조의 IPS모드 액정표시소자의 제조공정을 단순화하기 위한 많은 노력이 시도되어, 현재 게이트전극 및 공통전극 형성용 마스크, 반도체층 형성용 마스크, 소스전극 및 드레인전극 형성용 마스크, 컨택홀 형성용 마스크, 화소전극 형성용 마스크 등 총 5개의 마스크를 이용하여 IPS모드 액정표시소자를 제작하고 있다. 그러나, 현재까지 5개 미만의 마스크를 이용하여 IPS모드 액정표시소자를 제작하는 공정에 많은 연구가 이루어지고 있지만 현실적으로 아직 5개 미만의 마스크공정이 실현되지 않고 있는 실정이다.

본 발명은 상기한 점을 감안하여 이루어진 것으로, 축적용량을 생성하는 금속층을 게이트라인 근처에 배치하여 상기 금속층의 하부에 배치되는 반도체층의 길이를 짧게 함으로써 4-마스크공정에 의한 공정단순화와 제조비용의 절감이 가능한 횡전계모드 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위해, 본 발명에 따른 횡전계모드 액정표시소자는 복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인과, 상기 화소내에 배치된 구동소자와, 상기 화소내에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 제1전극 및 제2전극과, 상기 게이트라인 근처에 배치되어 제1전극 및 제2전극이 접속되는 제1라인 및 제2라인과, 상기 제2라인을 따라 배치되고 상기 구동소자에 연장되어 축적용량을 생성하는 제1금속층으로 구성된다.

상기 제1전극은 제1기판위에 형성된 공통전극이고 제2전극은 보호층 위에 형성된 화소전극인 경우 상기 제1금속층은 게이트절연층 위에 배치되어 보호층에 형성된 컨택홀을 통해 화소전극과 전기적으로 접속된다. 이때, 제1금속층 하부에는 상기 제1금속층보다 넓은 폭의 반도체층이 배치된다.

또한, 본 발명에 따른 횡전계모드 액정표시소자의 제조방법은 기판을 제공하는 단계와, 상기 기판 상에 게이트라인, 게이트전극, 공통전극 및 상기 게이트라인과 근접한 공통라인을 형성하는 단계와, 상기 기판 전체에 걸쳐서 게이트절연층, 반도체, 금속을 연속 적층하는 단계와, 회절마스크를 이용하여 금속과 반도체를 한꺼번에 식각하여 상기 게이트절연층 위에 반도체층과 소스전극 및 드레인전극을 형성하고, 상기 공통라인과 축적용량을 생성하는 축적용량용 제1금속층을 형성하는 단계와, 기판 전체에 걸쳐 보호층을 형성하는 단계와, 상기 보호층에 화소전극을 형성하는 단계로 구성된다.

본 발명에서는 회절마스크를 이용하여 2개의 패턴을 1회의 공정에 의해 형성함으로써 IPS모드 액정표시소자를 단순화시킨다. 회절마스크는 일반적으로 복수의 슬릿이 형성되어 투과되는 광을 회절시킨다. 이러한 회절마스크를 사용함에 따라 포토레지스트에 입사되는 광의 양을 달리하여 서로 다른 두께의 포토레지스트패턴을 형성할 수 있게 되며, 상기 포토레지스트패턴을 이용하여 패턴을 형성하는 것이다. 상기 회절마스크에 의해 박막트랜지스터의 반도체층과 소스전극 및 드레인전극을 형성하므로, 결국 상기 회절마스크를 사용함으로서 4-마스크공정이 가능하고 된다.

한편, 상기 4-마스크공정에 의해 제작되는 IPS모드 액정표시소자에서는 축적용량용 금속층의 하부에 반도체층이 남아 있게 되는데, 이러한 반도체층은 그 폭이 상기 금속층보다 넓기 때문에 액정층에 인가되는 횡전계를 왜곡하는 원인이 될 뿐만 아니라 개구율을 저하시키는 원인이 된다. 따라서, 본 발명에서는 축적용량을 형성하는 금속층을 최대한 게이트라인 근처에 형성함으로써 화소내에 형성되는 반도체층을 최소화한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 IPS모드 액정표시소자를 상세히 설명한다.

도 3은 본 발명의 제1실시예에 따른 IPS모드 액정표시소자를 나타내는 도면이다. 이때, 설명의 편의를 위해 도면에는 단지 하나의 화소만을 도시하였다.

도 3에 도시된 바와 같이, 액정패널(1)의 화소에는 종횡으로 배치된 게이트라인(103) 및 데이터라인(104)이 형성되어 있으며, 상기 게이트라인(103)과 데이터라인(104)의 교차영역에는 박막트랜지스터(110)가 형성되어 있다. 상기 박막트랜지스터(110)는 게이트라인(103)으로부터 주사신호가 인가되는 게이트전극(1)과, 상기 게이트전극(1) 위에 형성되어 주사신호가 인가됨에 따라 활성화되어 채널층을 형성하는 반도체층(2)과, 상기 반도체층(12) 위에 형성되어 데이터라인(104)을 통해 화상신호가 인가되는 소스전극(113) 및 드레인전극(114)으로 구성된다.

화소내에는 데이터라인(104)과 실질적으로 평행하게 배열된 복수의 공통전극(105)과 화소전극(107)이 배치되어 있다. 또한, 게이트라인(103)의 근처에는 상기 공통전극(105)과 접속되는 공통라인(116) 및 화소전극(107)과 전기적으로 접속되는 화소전극라인(118)이 배치되어 있다. 상기 화소전극라인(118)은 컨택홀(117)을 통해 축적용량용 금속층(119)에 접속된다. 상기 축적용량 금속층(119)은 절연층을 사이에 두고 공통라인(116)과 오버랩되어 축적용량을 형성한다. 또한, 상기 금속층(119)은 박막트랜지스터(110)까지 연장되어 드레인전극(114)과 전기적으로 접속된다. 이때, 연장되는 금속층(119)은 화소전극(107) 하부에 위치한다.

상기와 같이, 구성된 IPS모드 액정표시소자에서 액정분자는 공통전극(105) 및 화소전극(107)과 실질적으로 평행하게 배향되어 있으므로, 박막트랜지스터(110)가 작동하여 화소전극(107)에 신호가 인가되면, 공통전극(105)과 화소전극(107) 사이에는 액정패널(101)과 실질적으로 평행한 횡전계가 발생하게 된다.

상기한 구성의 IPS모드 액정표시소자에서는 축적용량용 금속층(119)이 게이트라인(103) 근처에 근접하여 배치되므로, 박막트랜지스터(110)의 드레인전극(114)과 접속되는 금속층(119)의 연장라인이 상대적으로 짧아진다.

도 4(a)∼도 4(f)에 상기 구조의 IPS모드 액정표시소자를 제조하는 방법이 도시되어 있다. 이때, 설명의 편의를 위하여 화소부와 게이트패드부 및 데이터패드부로 구분하여 설명한다.

우선, 도 4(a)에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 제1기판(120) 상에 Al이나 Al합금, Cu, Cr 등의 금속을 증착(evaporation)방법이나 스퍼터링(sputtering)방법에 의해 증착하고 마스크를 이용한 포토레지스트공정에 의해 식각하여 단일층 또는 복수의 층으로 이루어진 게이트전극(111) 및 공통전극(105)을 화소부에 형성한다. 이때, 게이트패드부에는 게이트패드(151)가 형성된다.

이어서, 도 6(b)에 도시된 바와 같이 제1기판(120) 상에 게이트절연층(122), 반도체층(112a), 금속층(113a)을 연속 적층한 후 상기 금속층(113a)위에 포토레지스트층(162)을 형성한다. 그 후, 상기 포토레지스트층(162) 위에 마스크(160)를 위치시킨 후 자외선과 같은 광을 조사한다.

게이트절연층(122)은 SiNx나 SiOx 등의 유기물질을 CVD(Chemical Vapor Deposition)방법에 의해 적층하며, 반도체층(112a)은 비정질실리콘(a-Si)이나 결정질실리콘을 적층함으로써 형성된다. 이때, 도면에는 도시하지 않았지만, 상기 반도체층(112a)의 상부에는 불순물이 도핑된 불순물층이 형성되어 있다. 금속층(113a)은 Mo나 Mo합금을 증착방법이나 스퍼터링방법에 의해 적층하여 형성된다.

상기 마스크(160)는 회절마스크로서, 복수의 슬릿이 형성되어 투과되는 광을 회절시키는 회절영역, 광이 투과되는 투과영역 및 광이 차단되는 차단영역으로 이루어진다. 따라서, 상기 투과영역과 회절영역을 투과하여 포토레지스트층(162)에 조사되는 광의 세기에는 차이가 나게 되므로, 광의 조사후 현상액에 의해 상기 포토레지스트층(162)을 현상하면, 금속층(113a) 위에는 도 4(c)와 같은 포토레지스트패턴(162a)이 형성된다. 상기 포토레지스트패턴(162a)을 이용하여 금속층(113a) 및 반도체층(112a)을 식각하면, 도 4(d)에 도시된 바와 같이 상기 포토레지스트패턴(162a)의 하부를 제외한 화소부의 금속층(113a) 및 반도체층(112a)을 제거하여 화소부에는 금속층(113b) 및 데이터라인(104)을 형성하고 데이터패드부에는 데이터패드(153)를 형성한다.

Mo나 Mo합금으로 이루어진 금속층(113a)은 건식식각이나 습식식각에 의해 제거된다. 반도체층(112a)은 상기 금속층(113a)을 건식식각이나 습식식각에 의해 식각한 후 건식식각에 의해 식각되는데, 상기 반도체층(112a)의 식각시 상기 금속층(113a)이 영향을 받아(Mo나 Mo합금은 건식식각에 의해 식각되므로), 상기 데이터라인(104) 및 데이터패드(153) 하부에는 각각 데이터라인(104)과 데이터패드(153)의 폭 보다 넓은 폭의 반도체층(156a,156b)이 남아 있게 된다.

이어서, 상기 포토레지스트패턴(162a)을 에이싱(ashing)하여 게이트전극(111) 상부의 포토레지스트를 제거하면, 상기 금속층(113b) 상부에는 도 4(e)에 도시된 바와 같은 포토레지스트패턴(162b)이 남아 있게 된다.

그 후, 상기 포토레지스트패턴(162b)에 의해 금속층(113b) 및 반도체층(112)의 일부(즉, 불순물층)를 제거하여, 도 4(f)에 도시된 바와 같이 상기 반도체층(112) 위에 소스전극(113) 및 드레인전극(114)을 형성한다. 이어서, 상기 포토레지스트패턴(162b)을 제거한 후 제1기판(120) 전체에 걸쳐 BCB나 포토아크릴과 같은 유기물질 또는 유기물질/무기물질로 이루어진 보호층(124)을 형성하고 마스크를 이용하여 식각하여 게이트패드 및 데이터패드에 각각 컨택홀(129a,129b)을 형성한다. 그리고, 상기 보호층(124) 위에 ITO나 IZO와 같은 투명전극을 적층하고 마스크를 이용하여 식각하여 화소부에 화소전극(107)을 형성하고 게이트패드부 및 데이터패드부에 각각 패드의 산화방지용 투명금속층(107a,107b)을 형성한다.

한편, 제2기판(130)에 블랙매트릭스(132)와 R,G,B의 컬러필터층(134)을 형성한 후, 상기 제1기판(120)과 제2기판(130)을 실링재에 의해 합착하고 상기 제1기판(120)과 제2기판(130) 사이에 액정층(140)을 형성하여 IPS모드 액정표시소자를 완성한다.

상기한 바와 같이, 본 발명의 IPS모드 액정표시소자는 게이트전극 및 공통전극 형성용 마스크, 회절마스크, 컨택홀 형성용 마스크, 화소전극 형성용 마스크 등 총 4개의 마스크를 이용하여 제작되므로, 제조공정을 대폭 단순화시킬 수 있게 되며, 그 결과 제조비용을 대폭 감축할 수 있게 된다.

그런데, 상기와 같은 4-마스크공정에 의해 제작되는 IPS 액정표시소자는 축적용량용 금속층(119)이 소스전극(113) 및 드레인전극(114)과 동일층(즉, 게이트절연층)에 형성되어 전기적으로 접속된다. 그리고, 상기 축적용량용 금속층(119)은 반도체층(112)과 연속공정에 의해 형성되므로, 상기 금속층(119) 하부에는 반도체층이 남아 있게 된다.

도 5는 도 3의 II-II'선 단면도로서, 화소전극(107)을 따라 금속층(119)이 박막트랜지스터(110)의 드레인전극(114)쪽으로 연장되는 부분의 구조를 나타내는 도면이다.

도 5에 도시된 바와 같이, 게이트절연층(122) 위에는 반도체층(156c)이 형성되어 있고 그 위에는 금속층(119)이 형성되어 있으며, 보호층(124)을 사이에 두고 화소전극(107)이 금속층(119)을 따라 형성된다. 이때, 상기 반도체층(156c)의 폭은 금속층(119)의 폭보다 큰데, 그 이유는 상술한 바와 같이 반도체층(156a)의 식각시 상기 금속층(119)이 영향을 받아 그 일부가 식각되기 때문이다.

이러한 반도체층(156)은 금속층(119) 전체를 따라 형성되는데, 다음과 같은 문제를 일으킬 수 있다. 화소전극(107)을 따라 배치되는 금속층(119), 엄밀하게 말하면 축적용량용 금속층(119)의 연장라인(박막트랜지스터(110)의 드레인(114)과 접속되는 금속층)은 실제 화상이 구현되는 화상표시영역에 배치된다. 따라서, 상기 금속층(119)의 폭보다 넓은 반도체층(156)은 화소전극(107)과 공통전극(105) 사이에 형성되는 전계에 영향을 미치게 된다. 또한, 상기 반도체층(156a)은 불투명한 층이기 때문에, 넓은 폭의 반도체층(156a)은 IPS모드 액정표시소자의 개구율을 저하시키는 원인이 된다.

도 1에 도시된 바와 같은 종래 IPS모드 액정표시소자에서는 공통라인(116)과 축적용량용 금속층(119)이 화소의 중간에 형성되기 때문에, 화소전극(107) 하부에 배치되어 박막트랜지스터(110)의 드레인전극(114)으로 연장되는 금속층(119)의 길이가 길게 된다. 따라서, 상기 금속층(119)의 하부에 배치되는 반도체층(156a) 역시 길어지게 되므로, 상기 반도체층(156a)에 의한 전계왜곡이 심해지고 개구율이 대폭 저하된다. 종래 IPS모드 액정표시소자의 제작시 4-마스크공정이 불가능했던 이유는 사실 상기 반도체층(156a)에 의해 전계가 왜곡되어 화질이 저하되고 개구율이 낮았기 때문이다.

그러나, 본 발명에서는 공통라인(116)과 금속층(119) 및 화소전극라인(118)을 게이트라인(103)의 근처에 배치하기 때문에, 반도체층(156a)의 길이가 짧게 되어 상기 반도체층(156a)에 의한 전계의 왜곡이나 개구율의 저하는 무시할 수 있을 정도로 미미하게 된다.

한편, 도 6은 본 발명의 다른 구조를 나타내는 도면이다. 도 6에 도시된 구조의 IPS모드 액정표시소자의 구조와 도 4(f)에 도시된 구조의 IPS모드 액정표시소자의 차이는 다음과 같다. 즉, 도 4(f)에 도시된 구조의 IPS모드 액정표시소자에서는 공통전극(105)이 불투명한 금속으로 이루어져 제1기판(120)에 형성되고 화소전극(107)은 투명전극으로 이루어져 보호층(124) 위에 형성되는 반면에, 도 6에 도시된 IPS모드 액정표시소자에서는 공통전극(105)과 화소전극(107)이 모두 투명전극이로 이루어져 보호층(124)에 배치된다. 이때, 축적용량은 제1기판(120)과 게이트절연층(122)위에 각각 배치되는 2개의 금속층에 의해 형성되는데, 상기 2개의 금속층은 각각 보호층/게이트절연층 및 보호층에 형성된 컨택홀을 통해 공통전극(105) 및 화소전극(107)에 접속된다.

이와 같이, 공통전극(105)과 화소전극(107)이 투명전극으로 이루어진 IPS모드 액정표시소자도 도 3에 도시된 구조와 동일하게 이루어질 뿐만 아니라 4-마스크공정에 의해 제작된다.

도 7은 본 발명의 제2실시예에 따른 IPS모드 액정표시소자의 구조를 나타내는 도면이다. 상기 제2실시예의 IPS모드 액정표시소자는 인접하는 화소와 시야각을 보상하여 시야각특성을 향상시킨다. 이때, 이 실시예의 IPS모드 액정표시소자는 제1실시예의 IPS모드 액정표시소자와는 그 구조가 유사하므로, 동일한 구성에 대해서는 설명을 생략하고 다른 구성에 대해서만 설명한다.

도 7에 도시된 바와 같이, 이 실시예의 IPS모드 액정표시소자(201)에서는 데이터라인(204)이 게이트라인(203)과는 일정한 각도로 배치된다. 이때, 해당 화소의 데이터라인(204)은 인접하는 화소의 데이터라인(204)과는 상기 게이트라인(203)은 중심으로 대칭으로 배치되어, 전체적으로 상기 데이터라인(204)은 지그재그형상으로 배치된다.

상기 화소내에는 공통전극(205)과 화소전극(207)이 배치되어 횡전계를 형성하는데, 상기 공통전극(205)과 화소전극(207)은 데이터라인(204)과 실질적으로 평행하게 배치되어 전체적으로 지그재그형상으로 배치된다. 또한, 게이트라인(203)의 근처에는 상기 공통전극(205)과 연결되는 공통라인(216) 및 화소전극라인(207)과 연결되는 화소전극라인(218)이 배치되어 있으며, 상기 화소전극라인(207) 하부에는 상기 공통라인(216)과 축적용량을 형성하는 금속층(219)이 형성되어 있다. 이 실시예에서도 상기 금속층(219)이 게이트라인(203) 근처에 배치되므로, 4-마스크공정에 의해 IPS모드 액정표시소자를 제작했을 때 금속층(219) 하부에 배치되는 반도체층이 상대적으로 짧게 되어 횡전계를 왜곡시키지 못할 뿐만 아니라 개구율을 저하시키지도 않게 된다.

상기와 같이, 이 실시예에서는 각 화소의 공통전극(205) 및 화소전극(207)이 인접하는 화소의 공통전극(205) 및 화소전극(207)과는 일정 각도로 배치되므로, 각 화소는 하나의 도메인을 형성하는 것이다. 따라서, 서로 인접하는 화소내에서 생성되는 횡전계의 방향이 다르게 되어 인접하는 화소에서의 시야각이 서로 보상되며, 그 결과 시야각특성이 향상되어 특정 방향으로의 색변환을 방지할 수 있게 되는 것이다.

상기한 바와 같이, 본 발명에서는 축적용량을 형성하는 공통라인과 금속층 및 화소전극라인을 게이트라인 근처에 배치함으로서 4-마스크공정이 가능하게 된다. 이때, 도면에서는 각 화소내에 3개의 공통전극과 2개의 화소전극이 배치된 4블럭(여기서, 블럭은 횡전계가 형성되어 실제 화상이 구현되는 영역이다) 구조의 IPS모드 액정표시소자만이 도시되어 있지만, 본 발명은 6블럭(4개의 공통전극과 3개의 화소전극이 배치된 구조)이나 그 이상의 블럭을 가지는 IPS모드 액정표시소자에도 적용 가능할 것이다. 또한, 도면 및 상기한 설명에서 기재된 구조의 IPS모드 액정표시소자는 본 발명을 한정하기 위한 것이 아니라 본 발명을 설명하기 위한 일례이다. 실질적으로 본 발명의 권리 범위는 본 발명의 개념을 기초로 당업계 종사하는 사람이라면 누구나 용이하게 창안할 수 있는 다른 예나 변형예를 포함할 것이다. 따라서, 본 발명의 권리의 범위는 상기한 상세한 설명에 의해 결정되는 것이 아니라 첨부한 특허청구범위에 의해 결정되어야만 할 것이다.

상술한 바와 같이, 본 발명이 IPS모드 액정표시소자에서는 공통라인과 화소전극라인 및 축적용량용 금속층을 게이트라인의 근처에 배치한다. 따라서, 4-마스크공정에 의해 금속층 하부에 배치01되는 반도체층의 길이가 짧게 되므로, 횡전계의 왜곡이 방지되고 개구율저하를 방지할 수 있게 되어 4-마스크를 이용한 공정의 단순화를 실현할 수 있게 된다.

도 1은 종래 횡전계모드 액정표시소자의 구조를 나타내는 평면도.

도 2(a)는 도 1의 I-I'선 단면도.

도 2(b)는 도 1의 II-II'선 단면도.

도 3은 본 발명의 제1실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 평면도.

도 4(a)∼도 4(f)는 본 발명에 따른 횡전계모드 액정표시소자의 제조방법을 나타내는 도면.

도 5는 도 3의 III-III'선 단면도를 나타내는 도면.

도 6은 본 발명에 따른 횡전계모드 액정표시소자의 다른 예를 나타내는 단면도.

도 7은 본 발명의 제2실시예에 따른 횡전계모드 액정표시소자의 구조를 나타내는 평면도.

* 도면의 주요부분에 대한 부호의 설명 *

103 : 게이트라인 104 : 데이터라인

105 : 공통전극 107 : 화소전극

110 : 박막트랜지스터 111 : 게이트전극

112 ; 반도체층 113 ; 소스전극

114 : 드레인전극 116 : 공통라인

117 : 컨택홀 118 : 화소전극라인

119 : 축적용량용 금속층 120,130 : 기판

122 : 게이트절연층 124 : 보호층

132 : 블랙매트릭스 134 : 컬러필터층

140 : 액정층 151,153 : 패드

Claims

복수의 화소영역을 정의하는 복수의 게이트라인 및 데이터라인;

상기 화소내에 배치된 박막트랜지스터;

상기 화소내에 실질적으로 평행하게 배치되어 횡전계를 형성하는 적어도 하나의 제1전극 및 제2전극;

상기 게이트라인 근처에 배치되어 제1전극 및 제2전극이 접속되는 제1라인 및 제2라인; 및

상기 제2라인을 따라 배치되고 상기 박막트랜지스터에 연장되어 축적용량을 생성하는 제1금속층으로 구성된 횡전계모드 액정표시소자.
제2항에 있어서, 상기 박막트랜지스터는,

제1기판 위에 형성된 게이트전극;

상기 제1기판 전체에 걸쳐 형성된 게이트절연층;

상기 게이트절연층 위에 형성된 소스전극 및 드레인전극; 및

상기 제1기판 위에 형성된 보호층으로 이루어진 것을 특징으로 하는 횡전계모드 액정표시소자.
제2항에 있어서, 상기 보호층은 BCB(Benzo Cyclo Butene) 또는 포토아크릴 유기물질로 이루어진 유기보호층인 것을 특징으로 하는 횡전계모드 액정표시소자.
제2항에 있어서, 상기 제1전극은 제1기판위에 형성된 공통전극이고 제2전극은 보호층 위에 형성된 화소전극인 것을 특징으로 하는 횡전계모드 액정표시소자.
제4항에 있어서, 상기 제1금속층은 게이트절연층 위에 배치되는 것을 특징으로 하는 횡전계모드 액정표시소자.
제5항에 있어서, 상기 제1금속층 하부에는 반도체층이 배치된 것을 특징으로 하는 횡전계모드 액정표시소자.
제6항에 있어서, 상기 반도체층은 제1금속층보다 넓은 폭으로 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.
제2항에 있어서, 상기 제1전극은 보호층 위에 형성된 공통전극이고 제2전극은 보호층 위에 형성된 화소전극인 것을 특징으로 하는 횡전계모드 액정표시소자.
제8항에 있어서, 상기 제1금속층은 게이트절연층 위에 배치되고 상기 제1기판에는 공통전극과 컨택홀을 통해 전기적으로 접속되는 제2금속층이 형성되어, 상기 제1금속층과 제2금속층에 의해 축적용량을 생성하는 것을 특징으로 하는 횡전계모드 액정표시소자.
제9항에 있어서, 상기 제1금속층 하부에는 반도체층이 배치된 것을 특징으로 하는 횡전계모드 액정표시소자.
제10항에 있어서, 상기 반도체층은 제1금속층보다 넓은 폭으로 형성된 것을 특징으로 하는 횡전계모드 액정표시소자.
제1항에 있어서, 상기 화소는 일정 각도로 기울어져 인접하는 화소와 게이트라인을 중심으로 대칭으로 배치되어 시야각을 보상하는 것을 특징으로 하는 횡전계모드 액정표시소자.
기판을 제공하는 단계;

상기 기판 상에 게이트라인, 게이트전극, 공통전극 및 상기 게이트라인과 근접한 공통라인을 형성하는 단계;

상기 기판 전체에 걸쳐서 게이트절연층, 반도체, 금속을 연속 적층하는 단계;

회절마스크를 이용하여 금속과 반도체를 한꺼번에 식각하여 상기 게이트절연층위에 반도체층과 소스전극 및 드레인전극을 형성하고, 상기 공통라인과 축적용량을 생성하는 축적용량용 제1금속층을 형성하는 단계;

기판 전체에 걸쳐 보호층을 형성하는 단계;

상기 보호층에 화소전극을 형성하는 단계로 구성된 횡전계모드 액정표시소자 제조방법.
제13항에 있어서, 상기 제1금속층의 하부에는 반도체층이 배치되는 것을 특징으로 하는 방법.
제13항에 있어서, 화소전극과 제1금속층을 접속시키기 위해 상기 보호층을 식각하여 컨택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
기판을 제공하는 단계;

상기 기판 상에 게이트라인, 게이트전극 및 제1금속층을 형성하는 단계;

상기 기판 전체에 걸쳐서 게이트절연층, 반도체, 금속을 연속 적층하는 단계;

회절마스크를 이용하여 금속과 반도체를 한꺼번에 식각하여 상기 게이트절연층위에 반도체층과 소스전극 및 드레인전극을 형성하고, 상기 제1금속층과 축적용량을 생성하는 제2금속층을 형성하는 단계;

기판 전체에 걸쳐 보호층을 형성하는 단계;

상기 보호층에 공통전극 및 화소전극을 형성하는 단계로 구성된 횡전계모드 액정표시소자 제조방법.
제16항에 있어서, 상기 제2금속층의 하부에는 반도체층이 배치되는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 공통전극과 제1금속층을 접속시키기 위해 게이트절연층 및 보호층을 식각하여 제1컨택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.
제16항에 있어서, 상기 화소전극을 제2금속층에 접속시키기 위해 보호층을 식각하여 제2컨택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 방법.