KR20050067245A - 액정표시장치와 그 제조방법 - Google Patents

액정표시장치와 그 제조방법 Download PDF

Info

Publication number
KR20050067245A
KR20050067245A KR1020030098123A KR20030098123A KR20050067245A KR 20050067245 A KR20050067245 A KR 20050067245A KR 1020030098123 A KR1020030098123 A KR 1020030098123A KR 20030098123 A KR20030098123 A KR 20030098123A KR 20050067245 A KR20050067245 A KR 20050067245A
Authority
KR
South Korea
Prior art keywords
contact hole
pad
data
lower electrode
gate
Prior art date
Application number
KR1020030098123A
Other languages
English (en)
Other versions
KR101147260B1 (ko
Inventor
이주복
김영식
권재창
이선용
김종대
김철태
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030098123A priority Critical patent/KR101147260B1/ko
Publication of KR20050067245A publication Critical patent/KR20050067245A/ko
Application granted granted Critical
Publication of KR101147260B1 publication Critical patent/KR101147260B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 이방성 도전 필름 압착시 도전볼의 접촉특성을 향상시킬 수 있는 액정표시장치와 그 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정표시장치는 액정표시패널의 신호라인과 접속된 패드 하부전극과, 패드 하부전극 위에 형성되는 적어도 하나의 절연층과, 절연층을 관통하여 패드 하부전극을 노출시키며 패드 끝단부와 중앙부 중 적어도 어느 한 영역에 형성되는 적어도 하나 이상의 메인 콘택홀과, 절연층을 관통하여 패드 하부전극을 노출시키며 메인 콘택홀 형성된 영역 이외의 영역에 형성된 메인 콘택홀보다 면적이 작은 다수의 멀티 콘택홀과, 메인 콘택홀과 멀티 콘택홀을 통해 패드 하부전극과 전기적으로 접속되는 패드 상부전극을 구비한다.

Description

액정표시장치와 그 제조방법{Liquid Crystal Display and Fabricating Method thereof}
본 발명은 액정표시장치에 관한 것으로, 특히 이방성 도전 필름 압착시 도전볼의 접촉특성을 향상시킬 수 있는 액정표시장치와 그 제조방법에 관한 것이다.
통상적인 액정표시장치는 전계를 이용하여 유전 이방성을 가지는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다. 액정표시패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련된다. 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; 이하, "TFT"라 함)에 접속된다. 화소전극은 박막 트랜지스터를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다. 구동 회로는 액정표시패널의 게이트라인들을 구동하기 위한 게이트 드라이버와, 데이터라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 상기 액정표시패널과 상기 구동 회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다.
도 1을 참조하면, 종래의 액정표시장치는 액정표시패널(6)과, 게이트 및 데이터 인쇄회로보드(Prined Circuit Board : 이하 "PCB"라 함)(10, 20)와, 액정표시패널(6)과 게이트 및 데이터 PCB(10, 20) 사이에 설치되는 게이트 및 데이터 테이프 캐리어 패키지(Tape Carrier Package : 이하 "TCP"라 함)(12, 22)와, 게이트 및 데이터 TCP(12, 22)에 실장되는 게이트 드라이브 IC(Integrated Circuit : 이하 "IC"라 함)들(14) 및 데이터 드라이브 IC들(24)을 구비한다.
액정표시패널(6)은 하부기판(2)과 상부기판(4) 사이에 액정을 주입한 후 합착함으로써 이루어진다. 액정표시패널(6)에는 도시되지 않은 게이트라인들(GL)과 데이터라인들(DL) 사이의 화소 영역에 액정셀들이 매트릭스 형태로 배치된다. 액정표시패널(6)의 하부기판(2) 일측 가장자리에 도시되지 않은 다수의 게이트 패드가 형성되고, 액정표시패널(6)의 하부기판(2) 상단 가장자리에는 도시되지 않은 다수의 데이터 패드가 형성된다.
액정표시패널(6) 상에 형성된 게이트 패드 및 데이터 패드는 테이프 오토메이티드 본딩(Tape Automated Bonding ; 이하, "TAB"이라 함) 방식으로 게이트 및 데이터 TCP(12, 22)와 전기적으로 접속된다.
게이트 및 데이터 TCP(12, 22)는 출력부와 입력부의 연결을 위한 입/출력 패드가 형성된 폴리이미드 베이스 필름과 그 위에 실장되는 게이트 및 데이터 구동 IC들(14, 24)을 포함한다. 이를 위해, 게이트 및 데이터 TCP(12, 22)의 출력부는 게이트 및 데이터 패드에 접합된다. 게이트 및 데이터 TCP(12, 22)의 입력부는 게이트 및 데이터 PCB(10, 20)에 접합된다.
게이트 드라이브 IC들(14)은 게이트 TCP(12) 및 액정표시패널(6)의 게이트 패드를 경유하여 게이트라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(10)은 게이트 하이 전압(Vgh)의 스캔신호를 게이트라인들(GL)에 순차적으로 공급한다. 또한, 게이트 드라이브 IC들(10)은 게이트 하이전압(Vgh)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(Vgl)을 게이트라인들(GL)에 공급한다. 이를 위하여, 게이트 드라이브 IC들(14)은 게이트 PCB(10)를 통해 도시되지 않은 메인 PCB 상의 타이밍 제어부로부터의 게이트 제어신호들과 전원부로부터의 전원 신호들을 공급받게 된다.
데이터 드라이브 IC들(24)은 데이터 PCB(20)로부터 공급되는 적색, 녹색, 청색(R,G,B) 데이터를 데이터라인들(DL)에 공급하는 역할을 하게 된다. 이를 위하여, 데이터 드라이브 IC들(24)은 데이터 PCB(20)와 도시되지 않은 메인 PCB 상의 타이밍 제어부로부터의 데이터 제어신호들 및 화소데이터와 전원부로부터의 전원 신호들을 공급받게 된다.
도 2 및 도 3a를 참조하면, 데이터 패드는 데이터 라인(DL)과 접속된 데이터 패드 하부전극(30)과, 데이터 콘택홀(34)을 통해 데이터 패드 하부전극(30)과 접속되는 데이터 패드 상부전극(32)으로 구성된다.
데이터 패드 상부전극(32)은 이방성 도전필름(Anisotropic Conductive Film : 이하, "ACF"라 함, 42)에 의해 데이터 TCP(22)의 베이스 필름(22a) 상에 형성된 출력 패드(22b)와 전기적으로 접속된다.
ACF(42)는 점성이 있는 접착층(42b)에 수 ㎛ 이하의 도전볼(42a)이 첨가되어 형성된다. 여기서, 도전볼(42a)은 데이터 TCP(22)의 출력패드(22b)와 데이터 패드 상부전극(32)의 전기적인 접촉을 이루게 하는 중간자 역할을 하게 된다.
액정표시패널(6)의 데이터 패드부와 데이터 TCP(22) 사이의 전기적인 접속을 위한 TAB 방식을 살펴보면 다음과 같다.
먼저, 액정표시패널(6) 상의 데이터 패드 상부전극(32) 상에 ACF(42)를 붙인다. 그리고, 데이터 TCP(22)의 출력 패드(22b)를 데이터 패드 하부전극(30)과 중첩되게끔 얼라인(align)한 후 가압한다. 그러면, ACF(42) 내에 포함된 도전볼(42a)이 출력 패드(22b)와 데이터 패드 상부전극(32)에 접촉되어 전기적인 접속이 이루어진다.
이와 동일하게 도시되지 않은 게이트 패드도 상기 데이터 패드와 같이 ACF의 도전볼을 통해 게이트 TCP(12)의 출력패드와 게이트 패드 상부전극이 전기적으로 접속된다.
그런데, 도 3a에 도시된 바와 같이 출력 패드(22b)와 데이터 패드 상부전극(32)의 전기적인 접속을 위하여 형성된 데이터 콘택홀(34)은 데이터 패드 하부전극(30)의 형태를 따라 하나의 통구조로 형성된다. 데이터 콘택홀(34)을 형성함으로써 출력 패드(22b)와 데이터 패드 상부전극(32) 사이의 전기적 접속을 만들어 주었지만, 데이터 콘택홀(34)을 통구조로 패터닝하게 되면 그만큼 출력 패드(22b)와 데이터 패드 상부전극(32) 사이의 간격이 벌어짐에 따라 ACF(42) 내의 도전볼(42a)이 출력 패드(22b)와 데이터 패드 상부전극(32) 사이에서 접촉하지 못하게 된다. 다시 말하면, 데이터 하부전극(30) 상에 형성된 보호층(38)을 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutene) 및 PFCB(perfluorocyclobutane) 등의 유기 절연물질 등으로 형성하는 경우, 데이터 콘택홀(34)의 깊이가 대략 1.6 ~ 1.8㎛ 정도 깊어지게 되므로 데이터 콘택홀(34) 내부에 빠진 도전볼(42a)은 실제로 데이터 TCP(12)와 액정표시패널(6)의 패드 간 전기적 접속에 기여하지 못하게 되고, 데이터 콘택홀(34) 이외의 영역에 위치한 도전볼(42a)만이 패드 간 전기적 접속에 기여하게 된다. 이와 마찬가지로, 도 3b에 도시된 바와 같이 도전볼(42a)의 크기가 도 3a의 도전볼(42a)보다 큰 경우에도 콘택홀(34)의 깊이가 깊으면 도전볼(42a)의 패드 간 전기적 접속에 기여하는 접촉 면적이 크게 떨어지게 된다.
또한, 공정 편차 상 데이터 콘택홀(34)의 크기가 다르게 형성되기 때문에 도 4 및 도 5에 도시된 바와 같이 데이터 콘택홀(34)의 크기가 데이터 패드 하부전극(30)의 크기와 거의 비슷하게 되는 경우가 발생하게 된다. 이 경우, 데이터 콘택홀(34) 영역이 데이터 패드 하부전극(30)의 크기와 거의 비슷하게 되므로 실질적으로 도전볼(42a)이 패드 간 접속에 기여할 수 있는 영역이 줄어들게 된다.
따라서, 패드 간 전기적 접촉 면적이 줄어들게 되어 패드간 접촉 특성이 저하되며, 패드간 접촉 불량에 따른 신호 전달이 제대로 이루어지지 않게 되어 액정표시장치의 화면 품위를 저하시키게 된다.
이러한 문제점을 해결하기 위해서, 종래에는 도 6에 도시된 바와 같은 데이터 패드부가 제시되었다.
도 6 및 도 7을 참조하면, 종래의 또 다른 데이터 패드는 게이트 절연막(36)이 노출되게끔 패터닝된 데이터 패드 하부전극(50)과, 데이터 콘택홀(54)을 통해 데이터 패드 하부전극(50)과 측면 접속되는 데이터 패드 상부전극(52)으로 구성된다.
데이터 콘택홀(54)은 데이터 패드의 중앙부에 통자 형태로 형성된 메인 콘택홀(54a)과, 메인 콘택홀(54a)의 크기보다 작게끔 데이터 패드 양 끝단에 형성된 멀티 콘택홀(54b)로 구성된다.
메인 콘택홀(54a)은 데이터 패드 상부전극(52)과 데이터 패드 하부전극(50) 사이의 접촉 저항을 줄여 전기적인 접속을 원할하게 한다. 멀티 콘택홀(54b)은 보호층(38)과 데이터 패드 상부전극(52)의 콘택 면적을 최소화하고, 데이터 패드 상부전극(52)과 게이트 절연막(36)을 직접 접촉시킴으로써 데이터 패드 상부전극(52)이 안정적으로 형성된다.
이와 같이, 데이터 패드 양 끝단에 멀티 콘택홀(54b)을 형성하게 되면 데이터 TCP(22)와 액정표시패널(6) 사이의 패드 간 도전볼(42a)의 접촉 면적이 증가하게 되지만, 도 7에 도시된 바와 같이 여전히 메인 콘택홀(54a)에 의한 패드 간 전기적 접촉 면적이 작은 문제점이 남아있게 되고, 접촉 불량에 따른 라인 디펙트(line defect) 현상이 발생하게 된다.
본 발명은 패드부의 콘택홀을 멀티홀로 형성함으로써 이방성 도전 필름 압착시 도전볼의 접촉특성을 향상시킬 수 있는 액정표시장치와 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 액정표시패널의 신호라인과 접속된 패드 하부전극과, 패드 하부전극 위에 형성되는 적어도 하나 이상의 절연층과, 절연층을 관통하여 패드 하부전극을 노출시키며 패드 끝단부와 중앙부 중 적어도 어느 한 영역에 형성되는 적어도 하나 이상의 메인 콘택홀과, 절연층을 관통하여 패드 하부전극을 노출시키며 메인 콘택홀 형성된 영역 이외의 영역에 형성된 메인 콘택홀보다 면적이 작은 다수의 멀티 콘택홀과, 메인 콘택홀과 멀티 콘택홀을 통해 패드 하부전극과 전기적으로 접속되는 패드 상부전극을 구비하는 것을 특징으로 한다.
상기 멀티 콘택홀의 면적 대비 메인 콘택홀의 면적비는 1 대 5 인 것을 특징으로 한다.
상기 메인 콘택홀과 멀티 콘택홀은 상기 패드 하부전극을 관통하여 상기 패드 하부전극과 패드 상부전극을 측면 접속시키는 것을 특징으로 한다.
상기 패드 상부전극은 이방성 도전필름에 의해 테이프 캐리어 패키지와 접속되는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정표시장치의 제조방법은 액정표시패널의 신호라인과 접속된 패드 하부전극을 기판 상에 형성하는 단계와, 패드 하부전극 위에 적어도 하나 이상의 절연층을 형성하는 단계와, 절연층에 패드 끝단부와 중앙부 중 적어도 어느 한 영역에 형성되는 적어도 하나 이상의 메인 콘택홀을 형성하여 패드 하부전극을 노출시키는 단계와, 절연층에 메인 콘택홀 형성된 영역 이외의 영역에 상기 메인 콘택홀보다 면적이 작은 다수의 멀티 콘택홀을 형성하여 패드 하부전극을 노출시키는 단계와, 메인 콘택홀과 멀티 콘택홀을 통해 패드 하부전극과 전기적으로 접속되는 패드 상부전극을 메인 콘택홀과 멀티 콘택홀 및 상기 절연층 상에 형성하는 단계와; 패드 상부전극과 테이프케리어 패키지를 이방성 도전필름을 매개로 하여 접착시키는 단계를 포함하는 것을 특징으로 한다.
상기 신호라인은 데이터전압이 공급되는 데이터라인 및 스캔신호가 공급되는 게이트 라인중 어느 하나인 것을 특징으로 한다.
상기 절연층은 상기 데이터라인을 덮는 보호막인 것을 특징으로 한다.
상기 절연층을 형성하는 단계는 상기 게이트라인을 덮는 게이트 절연막을 형성하는 단계와; 상기 데이터라인을 덮도록 상기 게이트 절연막 상에 보호막을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들을 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 8 내지 도 16을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 8을 참조하면, 본 발명의 실시 예에 따른 액정표시장치는 중앙부에 멀티홀로 패터닝된 패드부를 가지는 액정 표시 패널(106)과, 액정 표시 패널(106)과 접속되며 데이터 구동 IC가 실장된 데이터 TCP(140)와, 액정 표시 패널(106)과 접속되며 게이트 구동 IC가 실장된 게이트 TCP(120)를 구비한다.
데이터 TCP(140)에는 데이터 드라이브 IC가 실장되고, 그 데이터 드라이브 IC와 전기적으로 접속된 도시되지 않은 입력패드들 및 출력패드들(140b)이 형성된다. 데이터 TCP(140)의 입력패드들은 데이터 PCB 출력패드들과 전기적으로 접속되고, 출력패드들(140b)은 하부기판 상의 데이터패드들(DP)과 전기적으로 접속된다. 이러한 데이터 TCP의 입력패드는 메인 PCB 상의 타이밍 제어부로부터의 데이터 제어신호들 및 화소데이터와, 전원부로부터의 전원신호를 데이터 PCB로부터 공급받아 데이터 드라이브 IC에 공급한다. 데이터 드라이브 IC는 화소 데이터를 아날로그 화소신호로 변환하여 데이터 TCP의 출력패드(140b)와 접속된 데이터패드(DP)를 통해 데이터라인(DL)에 공급한다.
게이트 TCP(120)에는 게이트 드라이브 IC가 실장되고, 그 게이트 드라이브 IC와 전기적으로 접속된 입력패드들 및 출력패드들(120b)이 형성된다. 게이트 TCP(120)의 입력패드들은 게이트 PCB의 출력패드들과 전기적으로 접속되고, 출력패드들(120b)은 하부기판 상의 게이트패드들(GP)과 전기적으로 접속된다. 이러한 게이 TCP의 입력패드는 메인 PCB 상의 타이밍 제어부로부터의 게이트 제어신호들 및 화소데이터와, 전원부로부터의 전원신호를 게이트 PCB로부터 공급받아 게이트 드라이브 IC에 공급한다. 게이트 드라이브 IC는 화소 데이터를 아날로그 화소신호로 변환하여 게이트 TCP의 출력패드(120b)와 접속된 게이트패드(GP)를 통해 게이트 라인(GL)에 공급한다.
액정 표시 패널(106)은 하부기판(102)과 상부기판(104)이 액정을 사이에 두고 합착된다.
이러한 액정 표시 패널(106)의 표시영역에는 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.
액정 표시 패널(106)의 외곽 영역에는 게이트라인(GL)과 접속된 게이트패드(GP)와, 데이터라인(DL)과 접속된 데이터패드(DP)가 형성된다.
도 9 및 도 10을 참조하면, 데이터패드(DP)는 패드 양 끝단부에 형성된 메인 콘택홀(134a)과 패드 중앙부에 형성된 멀티 콘택홀(134b)로 구성된 데이터 콘택홀(134)과, 데이터 콘택홀(134)을 통해 게이트 절연막(136)이 노출되게끔 패터닝된 데이터 패드 하부전극(130)과, 데이터 패드 하부전극(130)의 측면과 접속되는 데이터 패드 상부전극(132)을 구비한다.
종래의 콘택홀의 면적을 100라고 할 때, 본 발명에 따른 데이터 콘택홀(134)의 면적은 대략 70 정도로 줄어들게 된다.
메인 콘택홀(134a)은 데이터패드(DP) 양 끝단부에서 하나의 통자 형태로 형성되어 보호막(138)과 데이터 패드 상부전극(132) 사이의 접착력을 강화시키는 역할을 한다.
멀티 콘택홀(134b)은 데이터패드(DP) 중앙부에서 메인 콘택홀(134a)의 크기보다 작게끔 다수의 홀로 패터닝되며, 메인 콘택홀(134a)의 폭과 동일한 폭을 가지게끔 패터닝된다. 이때, 메인 콘택홀(134a) 대비 멀티 콘택홀(134b)의 면적비는 대략 5 대 1 이다.
이와 같이 데이터 콘택홀(134) 중앙부를 다수 홀로 형성함으로써 데이터 패드 상부전극(132)과 출력패드(140b), 즉 패드 간 접촉되는 ACF(142)의 도전볼(142a)의 수가 증가하게 된다. 다시 말하면, 멀티 콘택홀(134b)에 의해 ACF(142)의 도전볼(142a)이 데이터 패드 상부전극(132)과 데이터 TCP(140)의 출력패드(140b) 사이에서 직접 접촉할 수 있는 영역을 충분히 확보할 수 있게 되며, 액정 표시 패널(106)과 데이터 TCP(140) 패드간 접촉 특성이 향상된다.
이러한 본 발명의 실시 예에 따른 액정표시장치의 제조방법을 도 11a 내지 도 11c와 결부하여 설명하기로 한다.
도 11a을 참조하면, 하부기판(102) 상에 게이트절연막(136)을 형성하고 그 게이트 절연막(136) 상에 데이터 패드 하부전극(130) 및 보호막(138)을 순차적으로 형성한다. 그리고, 게이트 절연막(136)이 노출되게끔 데이터 패드 하부전극(130) 및 보호막(138)을 관통하는 메인 및 멀티 콘택홀(134a, 134b)을 형성한다. 여기서, 도 12에 도시된 바와 같이 데이터 패드 하부전극(130)을 패터닝하지 않고 메인 및 멀티 콘택홀(134a, 134b)을 형성함으로써 데이터 패드 하부전극(130)과 데이터 패드 상부전극(132) 사이의 전기적 접속을 원할히 할 수도 있다.
이때, 게이트절연막(136)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx)으로 형성되고, 데이터 패드 하부전극(130)은 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다. 보호막(138)으로는 BCB(benzocyclobutene) 및 PFCB(perfluorocyclobutane) 등의 유기 절연물질 등이 이용된다.
이어서, 도 11b에 도시된 바와 같이 메인 및 멀티 콘택홀(134a, 134b)을 통해 데이터 패드 하부전극(130)과 측면 접속하는 데이터 패드 상부전극(132)을 형성한다. 데이터 패드 상부전극(132)은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : ITZO) 등으로 이루어진다.
이후, 도 11c에 도시된 바와 같이 데이터 패드 상부전극(132) 상에 ACF(142)를 붙이고, 데이터 TCP(140)의 출력 패드(140b)를 데이터 패드 하부전극(130)과 중첩되게끔 얼라인(align)한 후 가압한다. 그러면, ACF(142) 내에 포함된 도전볼(142a)이 출력 패드(140b)와 데이터 패드 상부전극(132) 사이에 접촉되어 전기적인 접속이 이루어진다.
이러한 데이터패드(DP)와 동일한 구조를 가지는 게이트패드(GP)는 도 13에 도시된 바와 같이 패드 양 끝단부에 형성된 메인 콘택홀(114a)과 패드 중앙부에 형성된 멀티 콘택홀(114b)로 구성된 게이트 콘택홀(114)과, 게이트라인(GL)과 연결되며 게이트 콘택홀(114)에 의해 하부기판(102)이 노출되게끔 패터닝된 게이트 패드 하부전극(110)과, 게이트 콘택홀(114)을 통해 게이트 패드 하부전극(110)의 측면과 접속되는 게이트 패드 상부전극(112)을 구비한다.
게이트 패드(GP)의 게이트 콘택홀(114) 형성시 도 14에 도시된 바와 같이 게이트 패드 하부전극(110)을 패터닝하지 않고 게이트 콘택홀(114)을 형성함으로써 게이트 패드 하부전극(110)과 게이트 패드 상부전극(112) 사이의 전기적 접속을 원할히 할 수도 있다.
종래의 콘택홀의 면적을 100라고 할 때, 본 발명에 따른 게이트 콘택홀(114)의 면적은 대략 70 정도로 줄어들게 된다.
메인 콘택홀(114a)은 게이트패드(GP) 양 끝단부에서 하나의 통자 형태로 형성되어 보호막(118)과 게이트 패드 상부전극(112) 사이의 접착력을 강화시키는 역할을 한다.
멀티 콘택홀(114b)은 게이트패드(GP) 중앙부에서 메인 콘택홀(114a)의 크기보다 작게끔 다수의 홀로 패터닝되며, 메인 콘택홀(114a)의 폭과 동일한 폭을 가지게끔 패터닝된다. 이때, 메인 콘택홀(114a) 대비 멀티 콘택홀(114b)의 면적비는 대략 5 대 1 이다.
이와 같이 게이트 콘택홀(114) 중앙부를 다수 홀로 형성함으로써 게이트 패드 상부전극(112)과 출력패드(120b), 즉 패드 간 접촉되는 ACF(142)의 도전볼(142a)의 수가 증가하게 된다. 다시 말하면, 멀티 콘택홀(114b)에 의해 ACF(142)의 도전볼(142a)이 게이트 패드 상부전극(112)과 게이트 TCP(120)의 출력패드(120b) 사이에서 직접 접촉할 수 있는 영역을 충분히 확보할 수 있게 되며, 액정 표시 패널(106)과 게이트 TCP(120) 패드간 접촉 특성이 향상된다.
도 15를 참조하면, 본 발명의 다른 실시 예에 따른 액정표시장치는 메인 콘택홀(164a)이 패드 일측에 형성되고 이외의 영역에 멀티 콘택홀(164b)이 형성된 데이터패드를 구비한다. 이하, 데이터패드와 게이트패드 거의 유사한 구조를 가지므로 게이트패드에 대한 설명은 생략하기로 한다.
데이터패드는 메인 콘택홀(164a)과 멀티 콘택홀(164b)로 구성된 데이터 콘택홀(164)과, 데이터 콘택홀(164)을 통해 데이터 패드 하부전극(160)과 접속되는 데이터 패드 상부전극(162)을 구비한다.
데이터 콘택홀(164) 형성시 데이터 패드 하부전극(160)을 패터닝하여 데이터 패드 하부전극(160)과 데이터 패드 상부전극(162)을 측면 접속시킬 수 있으며, 데이터 패드 하부전극(160)을 패터닝하지 않고 데이터 패드 상부전극(162)과 접속시킬 수도 있다.
종래의 콘택홀의 면적을 100라고 할 때, 본 발명에 따른 데이터 콘택홀(164)의 면적은 대략 70 정도로 줄어들게 된다.
메인 콘택홀(164a)은 데이터패드 일측 끝단부에 하나의 통자 형태로 형성되어 도시되지 않은 보호막과 게이트 패드 상부전극(162) 사이의 접착력을 강화시키는 역할을 한다.
멀티 콘택홀(164b)은 메인 콘택홀(164a)의 크기보다 작게끔 다수의 홀로 패터닝되며, 메인 콘택홀(164a) 대비 멀티 콘택홀(164b)의 면적비는 대략 5 대 1 이다.
이렇게 데이터 콘택홀(164)을 형성하게 되면, 데이터 패드 상부전극(162)과 도시되지 않은 데이터 TCP의 출력패드 사이를 접착시키는 도시되지 않은 ACF의 도전볼의 수가 증가하게 되며, 액정 표시 패널과 데이터 TCP 패드간 접촉 특성이 향상된다.
도 16을 참조하면, 본 발명의 또 다른 실시 예에 따른 액정표시장치는 메인 콘택홀(164a)을 패드의 끝단부와 중앙부 중 어느 하나의 영역에 위치시키고 이외의 영역에 멀티 콘택(164b)이 형성된 데이터패드를 구비한다.
데이터패드는 메인 콘택홀(164a)과 멀티 콘택홀(164b)로 구성된 데이터 콘택홀(164)과, 데이터 콘택홀(164)을 통해 데이터 패드 하부전극(160)과 접속되는 데이터 패드 상부전극(162)을 구비한다.
데이터 콘택홀(164) 형성시 데이터 패드 하부전극(160)을 패터닝하여 데이터 패드 하부전극(160)과 데이터 패드 상부전극(162)을 측면 접속시킬 수 있으며, 데이터 패드 하부전극(160)을 패터닝하지 않고 데이터 패드 상부전극(162)과 접속시킬 수도 있다.
종래의 콘택홀의 면적을 100라고 할 때, 본 발명에 따른 데이터 콘택홀(164)의 면적은 대략 70 정도로 줄어들게 된다.
메인 콘택홀(164a)은 데이터패드 일측 끝단부 혹은 패드 중앙부에 하나의 통자 형태로 형성되어 도시되지 않은 보호막과 게이트 패드 상부전극(152) 사이의 접착력을 강화시키는 역할을 한다. 일례로, 도 16에서는 메인 콘택홀(164a)이 패드 상측 끝단에 형성되고, 바로 이웃한 패드에서는 중앙부에 형성되며 또 바로 이웃한 패드에서는 하측 끝단에 형성된 것을 보여준다.
멀티 콘택홀(164b)은 메인 콘택홀(164a)의 크기보다 작게끔 다수의 홀로 패터닝되며, 메인 콘택홀(164a) 대비 멀티 콘택홀(164b)의 면적비는 대략 5 대 1 이다.
이렇게 데이터 콘택홀(164)을 형성하게 되면, 데이터 패드 상부전극(162)과 도시되지 않은 데이터 TCP의 출력패드 사이를 접착시키는 도시되지 않은 ACF의 도전볼의 수가 증가하게 되며, 액정 표시 패널과 데이터 TCP 패드간 접촉 특성이 향상된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치와 그 제조방법은 게이트 패드 및 데이터 패드부의 패드 끝단 또는 중앙부에 메인 콘택홀을 형성하고 이외의 영역에 멀티 콘택홀을 형성함으로써 액정 표시 패널와 TCP 사이에 접착되는 ACF 도전볼의 접촉 면적을 보다 넓게 확보할 수 있다. 이에 따라, 패드부 간 접촉 특성을 향상시킬 수 있어 패드간 전기적인 접속을 원할히 할 수 있다.
이상 설명한 내용을 통해 당업자잘면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 액정표시장치를 나타내는 평면도이다.
도 2는 도 1에 도시된 데이터 패드부를 상세히 나타내는 평면도이다.
도 3a 및 도 3b는 도 2에 도시된 선 A-A'을 따라 절취하여 나타낸 데이터 패드부의 단면도들이다.
도 4는 도 1에 도시된 다른 데이터 패드부를 나타내는 평면도이다.
도 5는 도 4에 도시된 선 B-B'을 따라 절취하여 나타낸 데이터 패드부의 단면도이다.
도 6은 종래의 다른 데이터 패드부를 나타내는 평면도이다.
도 7은 도 6에 도시된 선 C-C'을 따라 절취하여 나타낸 데이터 패드부의 단면도이다.
도 8은 본 발명의 실시 예에 따른 액정표시장치를 나타내는 평면도이다.
도 9는 도 8에 도시된 데이터 패드부를 나타내는 평면도이다.
도 10은 도 9에 도시된 선 D-D'을 따라 절취하여 나타낸 데이터 패드부의 단면도이다.
도 11a 내지 도 11c는 도 10에 도시된 데이터 패드부의 제조방법을 나타내는 단면도들이다.
도 12는 도 10에 도시된 데이터 패드부의 다른 예를 나타내는 단면도이다.
도 13은 도 8에 도시된 게이트 패드부를 나타내는 단면도이다.
도 14는 도 13에 도시된 게이트 패드부의 다른 예를 나타내는 단면도이다.
도 15는 본 발명의 다른 실시 예에 따른 액정표시장치를 나타내는 평면도이다.
도 16은 본 발명의 또 다른 실시 예에 따른 액정표시장치를 나타내는 평면도이다.
<도면의 주요 부분에 대한 설명>
6,106 : 액정 표시 패널 10,20 : PCB
12,22,120,140 : TCP 14,24 : IC
36,136 : 게이트 절연막 38,138 : 보호막
42,142 : ACF
30,50,110,130,150,160 : 패드 하부전극
32,52,112,132,152,162 : 패드 상부전극
34,54,114,134,154,164 : 콘택홀

Claims (14)

  1. 액정표시패널의 신호라인과 접속된 패드 하부전극과,
    상기 패드 하부전극 위에 형성되는 적어도 하나의 절연층과,
    상기 절연층을 관통하여 상기 패드 하부전극을 노출시키며 상기 패드 끝단부와 중앙부 중 적어도 어느 한 영역에 형성되는 적어도 하나의 메인 콘택홀과,
    상기 절연층을 관통하여 상기 패드 하부전극을 노출시키며 상기 메인 콘택홀 형성된 영역 이외의 영역에 형성된 상기 메인 콘택홀보다 면적이 작은 다수의 멀티 콘택홀과,
    상기 메인 콘택홀과 상기 멀티 콘택홀을 통해 상기 패드 하부전극과 전기적으로 접속되는 패드 상부전극을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 신호라인은 데이터전압이 공급되는 데이터라인인 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 절연층은 상기 데이터라인을 덮는 보호막인 것을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 신호라인은 스캔신호가 공급되며 상기 데이터라인과 교차되는 게이트라인인 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 절연층은 상기 게이트라인을 덮은 게이트 절연막과;
    상기 데이터라인을 덮도록 상기 게이트 절연막 상에 적층되는 보호막을 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 멀티 콘택홀의 면적 대비 메인 콘택홀의 면적비는 1 대 5 인 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 메인 콘택홀과 멀티 콘택홀은 상기 패드 하부전극을 관통하여 상기 패드 하부전극과 패드 상부전극을 측면 접속시키는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 패드 상부전극은 이방성 도전필름에 의해 테이프 캐리어 패키지와 접속되는 것을 특징으로 하는 액정표시장치.
  9. 액정표시패널의 신호라인과 접속된 패드 하부전극을 기판 상에 형성하는 단계와,
    상기 패드 하부전극 위에 적어도 하나의 절연층을 형성하는 단계와,
    상기 절연층에 상기 패드 끝단부와 중앙부 중 적어도 어느 한 영역에 형성되는 적어도 하나 이상의 메인 콘택홀을 형성하여 상기 패드 하부전극을 노출시키는 단계와,
    상기 절연층에 상기 메인 콘택홀 형성된 영역 이외의 영역에 상기 메인 콘택홀보다 면적이 작은 다수의 멀티 콘택홀을 형성하여 상기 패드 하부전극을 노출시키는 단계와,
    상기 메인 콘택홀과 상기 멀티 콘택홀을 통해 상기 패드 하부전극과 전기적으로 접속되는 패드 상부전극을 상기 메인 콘택홀과 멀티 콘택홀 및 상기 절연층 상에 형성하는 단계와;
    상기 패드 상부전극과 테이프케리어 패키지를 이방성 도전필름을 매개로 하여 접착시키는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 멀티 콘택홀의 면적 대비 메인 콘택홀의 면적비는 1 대 5 인 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 9 항에 있어서,
    상기 메인 콘택홀과 멀티 콘택홀은 상기 패드 하부전극을 관통하여 상기 패드 하부전극과 패드 상부전극을 측면 접속시키는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 9 항에 있어서,
    상기 신호라인은 데이터전압이 공급되는 데이터라인 및 스캔신호가 공급되는 게이트 라인중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 9 항에 있어서,
    상기 절연층은 상기 데이터라인을 덮는 보호막인 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 12 항에 있어서,
    상기 절연층을 형성하는 단계는
    상기 게이트라인을 덮는 게이트 절연막을 형성하는 단계와;
    상기 데이터라인을 덮도록 상기 게이트 절연막 상에 보호막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020030098123A 2003-12-27 2003-12-27 액정표시장치와 그 제조방법 KR101147260B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030098123A KR101147260B1 (ko) 2003-12-27 2003-12-27 액정표시장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030098123A KR101147260B1 (ko) 2003-12-27 2003-12-27 액정표시장치와 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050067245A true KR20050067245A (ko) 2005-07-01
KR101147260B1 KR101147260B1 (ko) 2012-05-18

Family

ID=37257995

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030098123A KR101147260B1 (ko) 2003-12-27 2003-12-27 액정표시장치와 그 제조방법

Country Status (1)

Country Link
KR (1) KR101147260B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147265B1 (ko) * 2005-09-28 2012-05-18 엘지디스플레이 주식회사 액정 표시 장치
KR20130037613A (ko) * 2011-10-06 2013-04-16 엘지디스플레이 주식회사 평판 표시장치
KR20200024378A (ko) * 2018-08-27 2020-03-09 삼성디스플레이 주식회사 표시 패널, 및 이를 포함하는 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859464B1 (ko) * 2000-12-29 2008-09-23 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널 및 그 제조방법
KR100737626B1 (ko) * 2001-03-28 2007-07-10 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147265B1 (ko) * 2005-09-28 2012-05-18 엘지디스플레이 주식회사 액정 표시 장치
KR20130037613A (ko) * 2011-10-06 2013-04-16 엘지디스플레이 주식회사 평판 표시장치
KR20200024378A (ko) * 2018-08-27 2020-03-09 삼성디스플레이 주식회사 표시 패널, 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
KR101147260B1 (ko) 2012-05-18

Similar Documents

Publication Publication Date Title
US6937314B2 (en) Liquid crystal display having terminals arranged for securing connection to driving circuit
KR100763408B1 (ko) 액정 표시 장치
US7636145B2 (en) Display apparatus and method of manufacturing the same
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101182521B1 (ko) 액정 표시 장치 및 이의 제조 방법
US8325311B2 (en) Liquid crystal display device and method of fabricating the same
JP4178366B2 (ja) 液晶表示装置及びその製造方法
US20070164948A1 (en) Liquid crystal display
KR101016284B1 (ko) Cog 방식 액정표시소자 및 그 제조방법
US6839120B2 (en) Reflective or transflective liquid crystal display device and method for manufacturing the same
KR20090010900A (ko) 배선 기판, 그 제조 방법 및 표시장치
KR101002307B1 (ko) 액정표시장치와 그 제조방법
KR101147260B1 (ko) 액정표시장치와 그 제조방법
KR101682363B1 (ko) 평판 표시장치 및 그의 제조 방법
KR100839149B1 (ko) 액정표시장치 및 그 제조방법
KR20120113850A (ko) 액정 표시 장치 및 이의 제조 방법
KR101010394B1 (ko) 액정표시장치 및 그 제조 방법
JP2006278985A (ja) 回路基板
KR20050043134A (ko) 액정 표시 장치 및 그 제조방법
KR20080057913A (ko) 액정표시장치
KR20050056431A (ko) 티에프티 액정표시장치의 패드 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110217

Effective date: 20120113

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 8