KR20050066643A - Fabrication method of transreflective liquid crystal display device - Google Patents

Fabrication method of transreflective liquid crystal display device Download PDF

Info

Publication number
KR20050066643A
KR20050066643A KR1020030097953A KR20030097953A KR20050066643A KR 20050066643 A KR20050066643 A KR 20050066643A KR 1020030097953 A KR1020030097953 A KR 1020030097953A KR 20030097953 A KR20030097953 A KR 20030097953A KR 20050066643 A KR20050066643 A KR 20050066643A
Authority
KR
South Korea
Prior art keywords
forming
layer
pixel electrode
source
electrode
Prior art date
Application number
KR1020030097953A
Other languages
Korean (ko)
Inventor
조덕용
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030097953A priority Critical patent/KR20050066643A/en
Publication of KR20050066643A publication Critical patent/KR20050066643A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반투과형 액정표시장치의 제조방법에 관한 것으로써 제 1 마스크를 적용하여 액티브층을 형성하는 단계, 제 2 마스크를 적용하여 게이트 라인 및 데이터 라인을 형성하는 단계, 제 3 마스크를 적용하여 컨택홀 및 화소전극을 형성하는 단계 및 제 4 마스크를 적용하여 반사전극을 형성하는 단계로 구성되는 것을 특징으로 하는 것으로 액정표시장치를 제조하는데 적용되는 마스크 수를 줄이는 효과를 얻을 수 있다.The present invention relates to a method of manufacturing a transflective liquid crystal display device, comprising: forming an active layer by applying a first mask, forming a gate line and a data line by applying a second mask, and applying a third mask Forming a contact hole and a pixel electrode and forming a reflective electrode by applying a fourth mask can reduce the number of masks applied to manufacture the liquid crystal display.

Description

반투과형 액정표시장치 제조방법{FABRICATION METHOD OF TRANSREFLECTIVE LIQUID CRYSTAL DISPLAY DEVICE}Manufacturing method of transflective liquid crystal display {FABRICATION METHOD OF TRANSREFLECTIVE LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 반투과형 액정표시소자에 적용되는 스위칭 소자의 제조방법에 관한 것으로, 특히 저 마스크를 적용하여 반투과형 액정표시소자의 스위칭 소자 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a switching element applied to a transflective liquid crystal display device, and more particularly, to a method of manufacturing a switching element of a transflective liquid crystal display device by applying a low mask.

최근 영상표시장치에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 활발하게 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 적용되고 있다.Recently, with increasing interest in image display devices and increasing demand for using portable information carriers, lightweight panel displays (FPDs), which replace the existing display devices, the Cathode Ray Tube (CRT) Research and commercialization is actively being done. In particular, among such flat panel display devices, the liquid crystal display device is an apparatus for representing an image by using optical anisotropy of liquid crystal, and is applied to a notebook or a desktop monitor because of excellent resolution, color display, and image quality.

액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display device is largely composed of a color filter substrate, which is a first substrate, an array substrate, which is a second substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.

상기 액정표시장치의 스위칭소자로는 일반적으로 박막트랜지스터를 사용하며, 상기 박막트랜지스터의 채널층으로 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 사용할 수 있다. 특히, 고속 동작 특성을 요하는 스위칭 소자를 제조하기 위하여는 전기적 이동도가 비정질 실리콘에 비해 월등히 빠른 폴리실리콘을 채널층으로 주로 사용한다.In general, a thin film transistor is used as the switching element of the liquid crystal display, and amorphous silicon or polycrystalline silicon may be used as a channel layer of the thin film transistor. In particular, in order to manufacture a switching device that requires high-speed operating characteristics, polysilicon, which is significantly faster than amorphous silicon, is mainly used as a channel layer.

한편, 상기 액정표시장치의 제조공정은 기본적으로 박막트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography)공정을 필요로 하므로 생산성 면에서 상기 마스크 공정의 수를 줄이는 방법이 요구되고 있다.On the other hand, the manufacturing process of the liquid crystal display device basically requires a plurality of mask processes (ie, photolithography process) for the fabrication of the array substrate including a thin film transistor, the method of reducing the number of mask processes in terms of productivity This is required.

도 1은 일반적인 반투과형 액정표시장치의 어레이 기판 일부 구조를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트 라인과 M개의 데이터 라인이 교차하여 N×M개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 하나의 화소만을 나타내었다.FIG. 1 is a plan view showing a structure of an array substrate of a general transflective liquid crystal display device. In an actual liquid crystal display device, N gate lines and M data lines intersect, where there are N × M pixels. For the sake of illustration, only one pixel is shown.

도면에 도시된 바와 같이, 상기 어레이 기판은 화소영역 위에 형성된 반사전극(18), 상기 화소영역의 일부에 형성되는 투과영역(30), 상기 기판 위에 종횡으로 배열된 게이트 라인(16)과 데이터 라인(17), 그리고 상기 게이트 라인(16)과 데이터 라인(17)의 교차영역에 형성된 스위칭소자인 박막트랜지스터로 이루어 진다. 또한 상기 화소영역에는 투명한 화소전극(20)이 형성되어 있다.As shown in the drawing, the array substrate includes a reflective electrode 18 formed on a pixel region, a transmission region 30 formed on a portion of the pixel region, gate lines 16 and data lines arranged vertically and horizontally on the substrate. (17) and a thin film transistor, which is a switching element formed at the intersection of the gate line 16 and the data line 17. In the pixel region, a transparent pixel electrode 20 is formed.

상기 박막트랜지스터는 게이트 라인(16)에 연결된 게이트 전극(21), 데이터 라인(17)에 연결된 소오스 전극(22) 및 화소전극(미도시)에 연결된 드레인 전극(23)으로 구성된다. 또한, 상기 박막트랜지스터는 게이트 전극(21)과 소오스/드레인 전극(22, 23)의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트 전극(21)에 공급되는 게이트 전압에 의해 소오스 전극(22)과 드레인 전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.The thin film transistor includes a gate electrode 21 connected to the gate line 16, a source electrode 22 connected to the data line 17, and a drain electrode 23 connected to a pixel electrode (not shown). In addition, the thin film transistor is supplied to a first insulating film (not shown), a second insulating film (not shown), and the gate electrode 21 for insulating the gate electrode 21 and the source / drain electrodes 22 and 23. An active layer 24 is formed to form a conductive channel between the source electrode 22 and the drain electrode 23 by the gate voltage.

이 때, 상기 제 1 절연막과 제 2 절연막에 형성된 제 1 콘택홀(40a)을 통해 상기 소오스 전극(22)은 액티브층(24)의 소오스 영역과 전기적으로 접속하며 상기 드레인 전극(23)은 액티브층(24)의 드레인 영역과 전기적으로 접속하게 된다. 또한, 상기 드레인 전극(23) 위에는 제 2 콘택홀(40b)이 형성된 제 3 절연막(미도시)이 있어, 상기 제 2 콘택홀(40b)을 통해 상기 드레인 전극(23)과 화소전극(20)이 전기적으로 접속되게 된다.At this time, the source electrode 22 is electrically connected to the source region of the active layer 24 through the first contact hole 40a formed in the first insulating film and the second insulating film, and the drain electrode 23 is active. It is in electrical connection with the drain region of layer 24. In addition, a third insulating film (not shown) having a second contact hole 40b is formed on the drain electrode 23, so that the drain electrode 23 and the pixel electrode 20 are formed through the second contact hole 40b. This is to be electrically connected.

이하, 도 2a 내지 도 2f를 참조하여 종래의 액정표시소자의 제조공정을 자세히 설명한다.Hereinafter, a manufacturing process of a conventional liquid crystal display device will be described in detail with reference to FIGS. 2A to 2F.

도 2a 내지 도 2f는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 나타내는 수순도이다.2A to 2F are flowcharts illustrating a manufacturing process along line II ′ of the liquid crystal display shown in FIG. 1.

먼저, 도 2a에 도시된 바와 같이, 유리와 같은 투명 기판(10) 위에 포토리소그래피 공정을 이용하여 폴리실리콘으로 이루어진 액티브층(24)을 형성한다.First, as shown in FIG. 2A, an active layer 24 made of polysilicon is formed on a transparent substrate 10 such as glass using a photolithography process.

다음으로, 도 2b에 도시된 바와 같이, 상기 액티브층(24)이 형성된 기판(10) 전면에 차례대로 제 1 절연막(15a)과 도전성 금속막을 증착한다.Next, as shown in FIG. 2B, the first insulating film 15a and the conductive metal film are sequentially deposited on the entire surface of the substrate 10 on which the active layer 24 is formed.

다음으로 포토리소그래피 공정을 이용하여 상기 도전성 금속막을 패터닝함으로써 상기 액티브층(24) 위에 제 1 절연막(15a)이 개재된 게이트 전극(21)을 형성한다.Next, the conductive metal film is patterned using a photolithography process to form the gate electrode 21 having the first insulating film 15a interposed therebetween.

이후, 상기 게이트 전극(21)을 마스크로 적용하여 상기 액티브층(24)의 소정영역에 p+ 또는 n+의 고농도의 불순물 이온을 주입하여 소오스/드레인 영역(24a, 24b)을 형성한다. 상기 소오스/드레인 영역(24a, 24b)은 소오스/드레인 전극과의 오믹-콘택(ohmic contact)을 위해 형성한다.Subsequently, source / drain regions 24a and 24b are formed by applying the gate electrode 21 as a mask to implant a high concentration of impurity ions of p + or n + into a predetermined region of the active layer 24. The source / drain regions 24a and 24b form for ohmic contact with the source / drain electrodes.

다음으로, 도 2c에 도시된 바와 같이, 상기 게이트 전극(21)이 형성된 기판(10) 전면에 층간 절연막으로써 제 2 절연막(15b)을 증착한 후 포토리소그래피 공정을 통해 상기 제 1 절연막(15a)과 제 2 절연막(15b)을 일부 제거하여 소오스/드레인 영역(24a, 24b)과 소오스/드레인 전극 간의 전기적 접속을 위한 제 1 콘택홀(40a)을 형성한다.Next, as shown in FIG. 2C, the second insulating film 15b is deposited as an interlayer insulating film on the entire surface of the substrate 10 on which the gate electrode 21 is formed, and then the first insulating film 15a is formed through a photolithography process. And the second insulating layer 15b are partially removed to form a first contact hole 40a for electrical connection between the source / drain regions 24a and 24b and the source / drain electrode.

이 후, 도 2d에 도시된 바와 같이, 도전성 금속을 기판(10) 전면에 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(40a)을 통해 소오스 영역(24a)과 연결되는 소오스 전극(22) 및 드레인 영역(24b)과 연결되는 드레인 전극(23)을 형성한다. 이 때, 상기 소오스 전극(22)을 구성하는 도전성 금속의 일부는 연장되어 데이터 라인을 구성하게 된다.After that, as shown in FIG. 2D, a conductive electrode is deposited on the entire surface of the substrate 10 and then connected to the source region 24a through the first contact hole 40a using a photolithography process ( 22 and a drain electrode 23 connected to the drain region 24b are formed. At this time, a part of the conductive metal constituting the source electrode 22 is extended to form a data line.

다음으로, 도 2e에 도시된 바와 같이, 상기 기판(10) 전면에 아크릴(Acryl)과 같은 유기절연막인 제 3 절연막(15c)을 증착한 하고 상기 제 3 절연막(15c) 상에 반사효율이 우수한 반사판(18)을 형성한다. 상기 반사판(18)은 단위화소 영역마다 형성되며 일부는 절개되여 하부로 부터 진행하는 빛이 투과할 수 있도록 투과영역을 포함한다.Next, as shown in FIG. 2E, the third insulating film 15c, which is an organic insulating film such as acrylic, is deposited on the entire surface of the substrate 10, and the reflection efficiency is excellent on the third insulating film 15c. The reflecting plate 18 is formed. The reflecting plate 18 is formed for each unit pixel area and includes a transmission area so that a part of the reflection plate 18 is cut so that light propagated from the lower part can be transmitted.

마지막으로, 도 2f에 도시된 바와 같이, 상기 제 3 절연막(15c)이 형성된 기판(10) 전면에 아크릴(Acryl)과 같은 유기절연막인 제 4 절연막(15d)를 형성하고 상기 드레인 전극(23)의 상부에 제 2 컨택홀(40b)을 형성한다. 상기 제 2 컨택홀(40b)을 형성한 다음, 상기 컨택홀 및 제 4 절연막(15d) 상에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 제 2 콘택홀(40b)을 통해 드레인 전극(23)과 연결되는 화소전극(30)을 형성한다.Finally, as shown in FIG. 2F, a fourth insulating film 15d, which is an organic insulating film such as acrylic, is formed on the entire surface of the substrate 10 on which the third insulating film 15c is formed, and the drain electrode 23 is formed. The second contact hole 40b is formed in the upper portion of the second contact hole 40b. After forming the second contact hole 40b, a transparent conductive material such as indium tin oxide (ITO) is deposited on the contact hole and the fourth insulating layer 15d, and then a photolithography process is performed. The pixel electrode 30 is connected to the drain electrode 23 through the second contact hole 40b.

상기한 바와 같이 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자의 제조에는 액티브 패턴, 게이트 전극, 제 1 콘택홀, 소오스/드레인 전극, 반사판,제 2 콘택홀 및 화소전극 등을 패터닝하는데 포토리소그래피 공정을 필요로 한다.As described above, in the manufacture of the liquid crystal display device including the polysilicon thin film transistor, a photolithography process is performed to pattern an active pattern, a gate electrode, a first contact hole, a source / drain electrode, a reflector, a second contact hole, and a pixel electrode. in need.

상기 포토리소그래피 공정은 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상 공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피 공정은 생산 수율을 떨어뜨리며 형성된 박막트랜지스터에 결함이 발생될 확률을 높이게 하는 등 문제점이 있었다.The photolithography process is a series of processes in which a pattern drawn on a mask is transferred onto a substrate on which a thin film is deposited to form a desired pattern. The photolithography process includes a plurality of processes such as photoresist coating, exposure, and development. As a result, many photolithography processes have problems such as lowering the production yield and increasing the probability of defects in the formed thin film transistors.

특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있었다.In particular, the mask designed to form the pattern is very expensive, there is a problem that the manufacturing cost of the liquid crystal display device increases in proportion to the increase in the number of masks applied to the process.

본 발명은 상기한 문제점을 해결하고자 폴리실리콘을 박막트랜지스터의 채널층으로 사용하는 액정표시장치를 제조함에 있어서 적용되는 마스크 수를 줄이고자 하는 것을 목적으로 한다. 또한, 제조공정에 적용되는 마스크 수를 줄이므로써 제조비용을 감소시키고 수율을 향상시키는 것을 목적으로 한다.An object of the present invention is to reduce the number of masks applied in manufacturing a liquid crystal display device using polysilicon as a channel layer of a thin film transistor to solve the above problems. It is also an object to reduce the manufacturing cost and improve the yield by reducing the number of masks applied to the manufacturing process.

상기의 목적을 달성하기 위하여 본 발명의 반투과형 액정표시장치의 제조공정은 기판 상에 액티브층을 형성하는 단계; 상기 액티브층 상에 게이트 라인, 데이터 라인 및 스토리지 라인을 형성하는 단계; 상기 액티브층에 소오스 및 드레인 영역을 형성하는 단계; 상기 게이트 라인, 데이터 라인 및 스토리지 라인 상에 절연층 및 화소전극 물질을 연속하여 형성하는 단계; 상기 화소전극 물질 상에 하나의 마스크를 적용하여 화소전극 및 컨택홀을 형성하는 단계; 상기 화소전극 상에 반사전극을 형성하는 단계를 포함하는 것을 특징으로 한다. In order to achieve the above object, the manufacturing process of the transflective liquid crystal display device of the present invention comprises the steps of forming an active layer on the substrate; Forming a gate line, a data line and a storage line on the active layer; Forming a source and a drain region in the active layer; Continuously forming an insulating layer and a pixel electrode material on the gate line, the data line and the storage line; Forming a pixel electrode and a contact hole by applying a mask on the pixel electrode material; And forming a reflective electrode on the pixel electrode.

특히, 상기 게이트 라인, 데이터 라인 및 스토리지 라인은 동일 층 상에 동시에 형성되는 것을 특징으로 하며 상기 게이트 라인 및 스토리지 라인이 형성되는 단계에서 상기 게이트 라인 및 스토리지 라인은 일부가 분리되는 분리영역을 포함하는 것을 특징으로 한다. In particular, the gate line, the data line and the storage line are formed on the same layer at the same time, the gate line and the storage line is formed in the step of forming the gate line and the storage line includes a separation region which is partially separated It is characterized by.

또한, 상기 화소전극 및 컨택홀을 형성하는 단계는 상기 화소전극 물질 상에 감광성 유기막을 형성하는 단계; 상기 화소전극 물질을 식각하여 화소전극을 형성하는 단계; 상기 감광성 유기막을 에싱하는 단계; 상기 소오스 및 드레인 영역 상의 절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 한다.The forming of the pixel electrode and the contact hole may include forming a photosensitive organic layer on the pixel electrode material; Etching the pixel electrode material to form a pixel electrode; Ashing the photosensitive organic film; And removing the insulating film on the source and drain regions.

이하 도 3을 통하여 본 발명의 제 1 실시 예에 의한 반투과형 액정표시장치의 구조를 평면도를 통하여 살펴보고 도 4를 통하여 그 제조공정을 살펴본다.Hereinafter, the structure of the transflective liquid crystal display according to the first embodiment of the present invention will be described with reference to FIG. 3 through a plan view, and the manufacturing process thereof through FIG. 4.

도 3에 도시된 바와 같이, 본 발명의 반투과형 액정표시장치는 기판 상에 게이트 라인(304a) 및 스토리지 라인(305a)이 평행하게 배열되며 상기 게이트 라인(304a) 및 스토리지 라인(305a)과 서로 수직한 데이터 라인(306a)이 배열된다. 상기 게이트 라인(304a) 및 스토리지 라인(305a)은 일부가 단선된 분리영역을 구비하며 상기 분리영역을 상기 데이터 라인(306a)이 통과한다. 그러므로 상기 게이트 라인(304a)및 스토리지 라인(305a)은 상기 데이터 라인(306a)과 동일 층 상에 형성되지만 서로 전기적으 절연되어 있다.As shown in FIG. 3, in the transflective liquid crystal display of the present invention, the gate line 304a and the storage line 305a are arranged in parallel on the substrate, and the gate line 304a and the storage line 305a are mutually arranged. Vertical data lines 306a are arranged. The gate line 304a and the storage line 305a have isolation regions in which portions thereof are disconnected, and the data lines 306a pass through the isolation regions. Therefore, the gate line 304a and the storage line 305a are formed on the same layer as the data line 306a but are electrically insulated from each other.

또한, 상기 분리영역을 포함하는 상기 게이트 라인(304a)은 컨택홀(310c,310d)을 통하고 반사전극(309)에 의해서 서로 연결되어 있다. 분리영역을 포함하는 상기 스토리지 라인(305a)도 게이트 라인(304a)과 같이 컨택홀을 통하고 반사전극에 의해 서로 연결되어 있다.In addition, the gate line 304a including the isolation region is connected to each other through the contact holes 310c and 310d and by the reflective electrode 309. The storage line 305a including the isolation region is also connected to each other by a reflective electrode through a contact hole like the gate line 304a.

한편, 상기 게이트 라인(304a) 및 데이터 라인(306a)에 의해 정의되는 단위화소 영역에는 반사전극(309)이 형성되어 있으며 상기 반사전극(309)의 일부는 절개되어 반투과형 액정표시장치의 투과영역(360)을 형성한다. 상기 반사전극(309)은 단위화소를 스위칭하는 박막트랜지스터의 드레인 전극과 제 2 컨택홀(310b)에 통해서 서로 연결되어 있다.On the other hand, a reflective electrode 309 is formed in the unit pixel area defined by the gate line 304a and the data line 306a, and a part of the reflective electrode 309 is cut away to transmit a transmissive area of the transflective liquid crystal display. 360 is formed. The reflective electrode 309 is connected to each other through the drain electrode of the thin film transistor switching unit pixels and the second contact hole 310b.

또 한편, 상기 화소영역의 일 측에는 상기 스위칭 소자로써 박막트랜지스터의 채널층을 구성하는 액티브층(302)이 형성되어 있다. 상기 액티브층(302)은 폴리실리콘으로 구성되며 이온주입에 의해 형성되는 소오스 및 드레인 영역을 구비한다.On the other hand, an active layer 302 constituting a channel layer of a thin film transistor is formed on one side of the pixel region as the switching element. The active layer 302 is made of polysilicon and has source and drain regions formed by ion implantation.

또한, 상기 액티브층(302) 상에는 커패시터를 형성하기 위한 스토리지 전극(305)이 형성되어 있으며 상기 스토리지 전극(305)은 게이트 라인 및 데이터 라인과 동일 층 상에 형성되어 있다.In addition, a storage electrode 305 for forming a capacitor is formed on the active layer 302, and the storage electrode 305 is formed on the same layer as the gate line and the data line.

한편, 액정에 전계를 인가하는 화소전극은 도면에 도시되지 않았지만 상기 화소영역 전체에 걸쳐 형성되어 있다.On the other hand, the pixel electrode for applying the electric field to the liquid crystal is formed over the entire pixel region, although not shown in the figure.

이하 상기 구조를 가지는 본 발명의 반투과형 액정표시장치의 제조공정을 도 3에 도시된 J-J' 및 K-K'를 절단선으로 하여 설명한다.Hereinafter, the manufacturing process of the transflective liquid crystal display device of the present invention having the above structure will be described with the cut lines J-J 'and K-K' shown in FIG.

도 4a에 도시된 바와 같이, 유리 등과 같이 투명한 기판(301) 상에 액티브층(302)을 형성한다. As shown in FIG. 4A, an active layer 302 is formed on a transparent substrate 301 such as glass.

도 4a에 도시된 바와 같이, 투명한 기판(301) 상에 폴리실리콘으로 구성되는 액티브층(302)를 형성한다.As shown in FIG. 4A, an active layer 302 made of polysilicon is formed on the transparent substrate 301.

액티브층을 형성하기에 앞서 비정질 실리콘을 결정화하는 과정에서 발생할 수 있는 기판(301)내의 불순물이 상기 실리콘층 내로 확산하는 것을 방지하기 위하여 실리콘 산화막(Si02) 또는 실리콘 질화막(SiNx)의 버퍼층을 형성할 수 있다.Prior to forming the active layer, a buffer layer of a silicon oxide film (Si0 2 ) or a silicon nitride film (SiNx) is formed to prevent diffusion of impurities in the substrate 301 into the silicon layer, which may occur during crystallization of amorphous silicon. can do.

한편, 상기 액티브층 형성 단계는 기판(301) 상에 비정질의 실리콘층을 형성하는 단계, 상기 비정질 실리콘층을 가열하여 탈수소하는 단계, 상기 비정질 실리콘층을 결정화하는 단계, 상기 결정화된 실리콘층을 패턴닝하는 단계로 구성된다.The forming of the active layer may include forming an amorphous silicon layer on the substrate 301, heating the amorphous silicon layer to dehydrogenating it, crystallizing the amorphous silicon layer, and patterning the crystallized silicon layer. Ning consists of steps.

상기 공정을 더욱 자세히 설명하면, 버퍼층(미도시)이 형성된 기판(301)상에 비정질의 실리콘층을 플라즈마화학기상층착(Plasma Enhanced Chemical Vapor Deposition,PECVD)방식에 의해 소정의 두께로 형성한다. In more detail, the amorphous silicon layer is formed to a predetermined thickness on the substrate 301 on which the buffer layer (not shown) is formed by a plasma enhanced chemical vapor deposition (PECVD) method.

다음으로 먼저 형성된 비정질실리콘층 내에 포함된 수소를 제거하는 탈 수소 공정을 진행한다. 즉, 상기 비정질실리콘층을 가열로에 넣고 400℃내외에서 가열함으로 수소를 제거한다. 상기 비정질실리콘층은 형성과정에서 분자들 결합이 불안정한 비정질로 형성되며 각 분자는 잉여 결합기를 가지고 상기 결합기 내에 수소 이온등이 결합되어 있다. 상기 수소이온들은 비정질실리콘을 결정화하는 과정에서 불순물(defect)로 작용하며 결정화 과정에서 폭발하여 실리콘층을 손상시킬 수 있으므로 미리 제거한다.Next, a dehydrogenation process of removing hydrogen contained in the amorphous silicon layer formed first is performed. That is, the amorphous silicon layer is placed in a heating furnace to remove hydrogen by heating at about 400 ℃. The amorphous silicon layer is formed in an amorphous state in which the bonds of molecules are unstable in the formation process, and each molecule has an excess bond group, and hydrogen ions are bonded to the bond group. The hydrogen ions act as a defect in the process of crystallizing amorphous silicon and are removed in advance because they may explode and damage the silicon layer during the process of crystallization.

탈 수소 공정 다음으로, 상기 비정질실리콘층을 결정화하는 공정을 진행한다. 결정화 방법에는 고온의 가열로 내에서 비정질실리콘층을 가열하는 가열방식과 엑시머 레이저 에너지를 이용하여 비정질실리콘층을 순간적으로 가열하고 결정화 하는 레이저 결정화 방법이 사용될 수 있다. After the dehydrogenation process, the process of crystallizing the amorphous silicon layer is performed. As the crystallization method, a heating method of heating the amorphous silicon layer in a high temperature furnace and a laser crystallization method of heating and crystallizing the amorphous silicon layer instantaneously using excimer laser energy may be used.

특히, 레이저 결정화 방법은 결정화 과정에서 그레인의 크기를 크게 형성할 수 있으므로 전기 이동도 측면에서 가열방식에 의한 결정화 방법보다 전기 이동도를 크게 향상시킬 수 있어 고속 동작을 요하는 TFT를 형성하고자 할 때 효과적이다.In particular, since the laser crystallization method can greatly increase the grain size during the crystallization process, it is possible to greatly improve the electric mobility compared to the crystallization method by the heating method in terms of electric mobility. effective.

상기 비정질의 실리콘층을 결정화 한 다음, 제 1 마스크를 적용하여 상기 폴리실리콘층을 액티브층으로 패터닝한다. 상기 액티브층 패터닝 공정은 사진식각 공정에 의해 형성될 수 있다.After crystallizing the amorphous silicon layer, the polysilicon layer is patterned as an active layer by applying a first mask. The active layer patterning process may be formed by a photolithography process.

즉, 폴리실리콘층 상에 감광막을 도포하고 상기 감광막 상에 상기 제 1 마스크를 적용하여 노광공정, 현상공정 및 폴리실리콘층 식각 공정을 진행한다. 상기 폴리실리콘층은 건식각에 의해서 효과적으로 패터닝될 수 있다.That is, the photosensitive film is coated on the polysilicon layer and the first mask is applied on the photosensitive film to perform an exposure process, a developing process, and a polysilicon layer etching process. The polysilicon layer may be effectively patterned by dry etching.

액티브층(302)을 형성한 다음, 도 4b에 도시된 바와 같이, 상기 액티브층(302)층을 포함하는 기판 전면에 실리콘산화막 또는 실리콘질화막으로 구성되는 제 1 절연막(303a)을 PECVD방법에 의하여 형성한다.After the active layer 302 is formed, as shown in FIG. 4B, a first insulating film 303a including a silicon oxide film or a silicon nitride film is formed on the entire surface of the substrate including the active layer 302 layer by PECVD. Form.

또한, 상기 제 1 절연막(303a) 상에 도전층을 스퍼터링 방법에 의해 형성한다. 상기 도전층은 게이트 라인, 데이터 라인 및 스토리지 라인을 형성하기 위한 것으로 알루미늄(Al) 또는 몰리브덴(Mo)을 사용할 수 있고 상기 알루미늄과 몰리브덴의 이중 층을 사용할 수도 있다.In addition, a conductive layer is formed on the first insulating film 303a by a sputtering method. The conductive layer may be formed of aluminum (Al) or molybdenum (Mo) to form a gate line, a data line, and a storage line, and a double layer of aluminum and molybdenum may be used.

상기 도전층이 제 1 절연층(303a) 상에 형성된 후, 상기 도전층 상에 감광막(미도시)을 코팅하고 제 2 마스크를 적용하고 사진식각하여 게이트 전극(304), 스토리지 전극(305) 및 소오스 전극(306)을 동시에 형성한다. After the conductive layer is formed on the first insulating layer 303a, a photosensitive film (not shown) is coated on the conductive layer, a second mask is applied, and a photolithography is performed to etch the gate electrode 304, the storage electrode 305, and The source electrode 306 is formed at the same time.

이때 게이트 전극(304)을 포함하는 게이트 라인과 소오스 전극(306)을 포함하는 데이터 라인은 서로 수직하게 교차하는데, 교차영역에서 상기 게이트 라인 및 데이터 라인이 서로 전기적으로 접속하지 않도록 게이트 라인의 일부를 제거한 게이트 라인 분리영역을 형성한다. 상기 스토리지 전극(305)을 포함하는 스토리지 라인도 상기 게이트 라인과 평행하게 상기 기판(301) 상에 형성되기 때문에 데이터 라인과의 접속이 발생할 수 있으므로 상기 스토리지 라인의 일부도 제거하여 분리영역을 형성한다. 도 4b의 ii는 도 3의 K-K'선을 절단선으로 하여 분리영역의 게이트 라인(304a) 및 데이터 라인(306a)의 형성공정을 나타내는 것으로 게이트 라인의 분리영역에 형성된 데이터 라인(306a)의 단면도를 볼 수 있다. In this case, the gate line including the gate electrode 304 and the data line including the source electrode 306 vertically intersect each other, and a portion of the gate line is disposed so that the gate line and the data line are not electrically connected to each other at an intersection area. The removed gate line isolation region is formed. Since the storage line including the storage electrode 305 is also formed on the substrate 301 in parallel with the gate line, a connection with a data line may occur, so that a part of the storage line is also removed to form an isolation region. . 4B illustrates a process of forming the gate line 304a and the data line 306a of the isolation region using the K-K ′ line of FIG. 3 as a cutting line, and the data line 306a formed in the isolation region of the gate line. You can see a cross section of

게이트 전극, 소오스 전극 및 스토리지 전극이 형성된 다음, 상기 액티브층(302) 상에 형성된 상기 게이트 전극(304), 소오스 전극(306) 및 스토리지 전극(305)를 마스크로 적용하여 상기 액티브층(302)에 소오스(320) 및 드레인 영역(330)을 형성한다. 상기 소오스(320) 및 드레인 영역(330)은 상기 액티브층 상에 불순물 이온을 주입하므로써 형성될 수 있는데, P형의 박막트랜지스터를 형성하기 위하여는 주입하는 불순물로 3족의 이온을 사용할 수 있고, N형의 박막트랜지스터를 형성하기 위해서는 주입되는 불순물로 5족의 이온을 사용할 수 있다.After the gate electrode, the source electrode, and the storage electrode are formed, the active layer 302 is formed by applying the gate electrode 304, the source electrode 306, and the storage electrode 305 formed on the active layer 302 as a mask. The source 320 and the drain region 330 are formed. The source 320 and the drain region 330 may be formed by implanting impurity ions on the active layer. In order to form a P-type thin film transistor, group 3 ions may be used as impurities to be implanted. In order to form an N-type thin film transistor, ions of Group 5 may be used as impurities to be implanted.

상기 액티브층(302)에 소오스(302) 및 드레인 영역(330)을 형성하는 것은 상기 액티브층에 불순물을 주입하므로써 액티브층을 메탈화하여 소오스 및 드레인 전극과의 오믹(Ohmic)접촉이 가능하게 하기 위함이다.Forming the source 302 and the drain region 330 in the active layer 302 allows the ohmic contact with the source and drain electrodes by metalizing the active layer by injecting impurities into the active layer. For sake.

이온 주입에 의해 소오스 및 드레인 영역이 형성된 다음, 도 4 c에 도시된 바와 같이, 상기 게이트 전극(304), 소오스 전극(306) 및 스토리지 전극(305) 상에 제 2 절연층(303b)을 형성한다. 상기 제 2 절연층(303b)은 층간 절연층으로써 실리콘 산화막 또는 실리콘 질화막으로 구성되거나 실리콘 산화막 또는 실리콘 질화막의 이중층을 사용할 수 있다.After the source and drain regions are formed by ion implantation, a second insulating layer 303b is formed on the gate electrode 304, the source electrode 306, and the storage electrode 305, as shown in FIG. 4C. do. The second insulating layer 303b may be formed of a silicon oxide film or a silicon nitride film as an interlayer insulating layer, or a double layer of a silicon oxide film or a silicon nitride film may be used.

상기 제 2 절연층을 형성한 다음, 공정 진행 중 손상을 입은 액티브층(302)을 안정화 시키기 위하여 수소화 열처리를 한다. 상기 수소화 열처리는 액티브층 내에 수소이온을 주입시켜 공정 진행 중 발생된 폴리실리콘 내의 잉여 결합기와 수소를 결합시킴으로써 폴리실리콘층을 안정화시키는 것이다.After forming the second insulating layer, hydrogenation heat treatment is performed to stabilize the damaged active layer 302 during the process. The hydrogenation heat treatment is to stabilize the polysilicon layer by injecting hydrogen ions into the active layer to combine hydrogen with the excess bond in the polysilicon generated during the process.

수소화 열처리 공정 후, 도 4c에 도시된 바와 같이, 상기 제 2 절연층(303b) 상에 화소전극 물질을 형성한다. 상기 화소전극 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어진 투명한 전극 물질로써 스퍼터링 방법에 의해 상기 제 2 절연층(303b) 상에 형성될 수 있다.After the hydrogenation heat treatment process, as illustrated in FIG. 4C, a pixel electrode material is formed on the second insulating layer 303b. The pixel electrode material is a transparent electrode material made of indium tin oxide (ITO) or indium zinc oxide (IZO), and may be formed on the second insulating layer 303b by a sputtering method.

상기 화소전극 물질(307)을 형성한 다음, 상기 화소전극 물질을 패턴닝 하여 화소전극을 형성하고 상기 소오스 및 드레인 영역 상부에 컨택홀을 형성한다.After the pixel electrode material 307 is formed, the pixel electrode material is patterned to form a pixel electrode, and contact holes are formed on the source and drain regions.

먼저 화소전극을 형성하기 위하여 도 4d에 도시된 바와 같이, 상기 화소전극 물질(307) 상에 감광성 유기막(308)을 형성하고 마스크를 적용하여 제 1 노광 및 현상 공정을 진행한다. 상기 제 1 노광 및 현상 공정은 상기 감광성 유기막의 표면을 요철 처리하기 위한 것으로써 요철처리된 상기 감광성 유기막 상에 반사전극이 형성되면 반사모드에서 균일한 반사특성을 가지는 액정표시소자를 얻을 수 있다.First, to form a pixel electrode, as shown in FIG. 4D, a photosensitive organic layer 308 is formed on the pixel electrode material 307 and a mask is applied to perform a first exposure and development process. The first exposure and development process is to roughen the surface of the photosensitive organic film. When the reflective electrode is formed on the unevenly treated photosensitive organic film, a liquid crystal display device having uniform reflection characteristics in the reflective mode may be obtained. .

다음으로, 상기 제 1 노광 및 현상 공정에 의해 요철처리된 상기 감광성 유기막(308) 상에 제 2 노광 및 현상 공정을 진행한다. 상기 제 2 노광 및 현상 공정 결과, 상기 화소전극 물질의 일부가 노출된다. 상기 노출되는 화소전극 물질 영역은 소오스, 드레인 영역 상부 및 게이트 라인 및 데이터 라인의 상부가 될 수 있다.Next, a second exposure and development process is performed on the photosensitive organic film 308 which is unevenly processed by the first exposure and development process. As a result of the second exposure and development process, a portion of the pixel electrode material is exposed. The exposed pixel electrode material region may be a source, a drain region, and a gate line and a data line.

도 4d는 상기 소오스 및 드레인 영역 상부의 화소전극 물질이 노출되고 식각된 모습을 도시하고 있으며 도 4d의 ii에 도시된 바와 같이, 화소전극 물질을 식각할 때 분리영역을 포함하는 게이트 라인 상부의 화소전극 물질도 함께 제거된다.FIG. 4D illustrates an example in which the pixel electrode material on the source and drain regions is exposed and etched, and as illustrated in ii of FIG. 4D, the pixel on the gate line including the isolation region when the pixel electrode material is etched. The electrode material is also removed together.

다음므로, 도 4e에 도시된 바와 같이, 상기 감광성 유기막(308)을 에싱하여 상기 화소전극(307)의 일부를 노출시킨다. 특히, 드레인 영역(330) 상부에 형성되는 컨택홀(310b)과 인접한 영역의 화소전극을 노출시킨다.Next, as shown in FIG. 4E, a portion of the pixel electrode 307 is exposed by ashing the photosensitive organic layer 308. In particular, the pixel electrode of the region adjacent to the contact hole 310b formed on the drain region 330 is exposed.

상기 화소전극의 일부를 노출시키는 것은 상기 화소전극의 상부는 감광성 유기막에 의해 절연되어 있으므로 컨택홀 형성공정의 후 공정으로 진행되는 반사전극 형성공정에서 드레인 영역과 화소전극을 전기적으로 연결시키기 위함이다.Exposing a part of the pixel electrode is to electrically connect the drain region and the pixel electrode in the reflective electrode forming process, which is performed after the contact hole forming process because the upper portion of the pixel electrode is insulated by the photosensitive organic film. .

다음으로 에싱된 상기 감광성 유기막(308)을 마스크로 적용하여 상기 소오스 및 드레인 영역(320,330)상부의 제 1 절연층(303a) 및 제 2 절연층(303b)를 제거하여 제 1 컨택홀(310a) 및 제 2 컨택홀(310b)를 형성한다. 상기 제 1,2 컨택홀이 형성됨과 동시에 분리영역을 포함하는 게이트 라인(304a)의 상부에도 제 3 컨택홀(310c)및 제 4 컨택홀(310d)이 형성된다. 도면에는 도시되지 않았지만 상기 제 3,4 컨택홀이 형성됨과 동시에 분리영역을 포함하는 스토리지 라인 상에도 컨택홀이 형성된다.Next, the first contact layer 310a is removed by applying the ashed photosensitive organic layer 308 as a mask to remove the first insulating layer 303a and the second insulating layer 303b on the source and drain regions 320 and 330. ) And the second contact hole 310b. A third contact hole 310c and a fourth contact hole 310d are also formed on the gate line 304a including the isolation region while the first and second contact holes are formed. Although not shown in the drawing, the third and fourth contact holes are formed and the contact holes are also formed on the storage line including the isolation region.

특히, 상기 소오스 영역(320) 상부의 컨택홀은 소오스 전극(306)과 소오스 영역이 동시에 노출될 수 있도록 형성됨이 바람직하다. 즉, 상기 소오스 전극(306)과 상기 소오스 영역은 제 1 절연층(303a)에 의해 절연되어 있으므로 상기 제 1 컨택홀을 형성할 때 이후 형성되어질 반사전극 물질에 의해 전기적으로 연결될 수 있도록 노출시킨다.In particular, the contact hole on the source region 320 is preferably formed so that the source electrode 306 and the source region can be simultaneously exposed. That is, since the source electrode 306 and the source region are insulated by the first insulating layer 303a, the source electrode 306 and the source region are exposed to be electrically connected by a reflective electrode material to be formed later when forming the first contact hole.

컨택홀 형성 공정이 다음으로, 도 4f에 도시된 바와 같이, 상기 컨택홀 및 화소전극 상에 반사전극(309)을 형성한다.Next, as shown in FIG. 4F, the contact hole forming process forms a reflective electrode 309 on the contact hole and the pixel electrode.

반사전극은 반사특성이 좋은 몰리브덴(M0) 또는 AlNd를 사용할 수 있는데, 상기 몰리브덴 및 AlNd은 도전성 및 액티브층과의 오믹특성이 우수하다. The reflective electrode may use molybdenum (M0) or AlNd having good reflection characteristics. The molybdenum and AlNd have excellent ohmic characteristics with respect to the conductive and active layers.

그러므로, 상기 몰리브덴 또는 AlNd로 구성되는 반사전극 물질을 화소전극 및 컨택홀이 형성된 기판 전면에 증착한 다음, 상기 반사전극 물질을 사진식각공정을 진행하여 패턴닝 한다. 상기 패턴닝 결과, 도 4f에 도시된 바와 같이, 소오스 영역 상의 제 1 컨택홀(310a)내에 반사전극이 패턴닝되어 소오스 전극(306)과 소오스 영역(320)을 전기적으로 연결하고, 상기 드레인 영역(330) 상의 제 2 컨택홀(310b), 화소전극(307) 및 상기 화소전극 상의 감광성 유기막(308) 상에도 반사전극(309)이 형성된다. 상기 반사전극에 의해 드레인 영역(330)과 화소전극(307)은 전기적으로 연결된다.Therefore, a reflective electrode material made of molybdenum or AlNd is deposited on the entire surface of the substrate on which the pixel electrode and the contact hole are formed, and then the reflective electrode material is patterned by performing a photolithography process. As a result of the patterning, as shown in FIG. 4F, a reflective electrode is patterned in the first contact hole 310a on the source region to electrically connect the source electrode 306 and the source region 320 to the drain region. The reflective electrode 309 is also formed on the second contact hole 310b on the 330, the pixel electrode 307, and the photosensitive organic layer 308 on the pixel electrode. The drain region 330 and the pixel electrode 307 are electrically connected by the reflective electrode.

특히, 상기 반사전극(309)은 상기 화소영역중 일부에 형성됨으로써 투과 영역을 확보한다.In particular, the reflective electrode 309 is formed in a part of the pixel area to secure the transmission area.

한편, 도 4f의 ii에 도시된 바와 같이, 분리영역을 포함하는 게이트 라인(304a)은 컨택홀(310c,310d) 및 반사전극에 의해 서로 연결된다.Meanwhile, as shown in ii of FIG. 4F, the gate lines 304a including the isolation regions are connected to each other by the contact holes 310c and 310d and the reflective electrodes.

상기 공정을 통하여 폴리실리콘을 박막트랜지스터의 채널층으로 사용하는 반투과형 액정표시장치가 완성된다.Through the above process, a semi-transmissive liquid crystal display device using polysilicon as the channel layer of the thin film transistor is completed.

다음으로 도 5a~5f를 참조하여 본 발명의 제 2 실시 예로써 5마스크에 의한 반투과형 액정표시소자의 제조공정에 대해서 살펴본다.Next, a manufacturing process of a transflective liquid crystal display device using 5 masks as a second embodiment of the present invention will be described with reference to FIGS. 5A to 5F.

도 5a에 도시된 바와 같이, 유리 등과 같이 투명한 기판(301) 상에 액티브층(302)을 형성한다. As shown in FIG. 5A, an active layer 302 is formed on a transparent substrate 301 such as glass.

액티브층을 형성하기에 앞서 비정질 실리콘을 결정화하는 과정에서 발생할 수 있는 기판(301)내의 불순물이 상기 실리콘층 내로 확산하는 것을 방지하기 위하여 실리콘 산화막(Si02) 또는 실리콘 질화막(SiNx)의 버퍼층을 형성할 수 있다.Prior to forming the active layer, a buffer layer of a silicon oxide film (Si0 2 ) or a silicon nitride film (SiNx) is formed to prevent diffusion of impurities in the substrate 301 into the silicon layer, which may occur during crystallization of amorphous silicon. can do.

한편, 상기 액티브층 형성 단계는 기판(301) 상에 비정질의 실리콘층을 형성하는 단계, 상기 비정질 실리콘층을 가열하여 탈수소하는 단계, 상기 비정질 실리콘층을 결정화하는 단계, 상기 결정화된 실리콘층을 패턴닝하는 단계로 구성된다.The forming of the active layer may include forming an amorphous silicon layer on the substrate 301, heating the amorphous silicon layer to dehydrogenating it, crystallizing the amorphous silicon layer, and patterning the crystallized silicon layer. Ning consists of steps.

상기 공정을 더욱 자세히 설명하면, 버퍼층(미도시)이 형성된 기판(301)상에 비정질의 실리콘층을 플라즈마화학기상층착(Plasma Enhanced Chemical Vapor Deposition,PECVD)방식에 의해 소정의 두께로 형성한다. In more detail, the amorphous silicon layer is formed to a predetermined thickness on the substrate 301 on which the buffer layer (not shown) is formed by a plasma enhanced chemical vapor deposition (PECVD) method.

다음으로 먼저 형성된 비정질실리콘층 내에 포함된 수소를 제거하는 탈 수소 공정을 진행한다. 즉, 상기 비정질실리콘층을 가열로에 넣고 400℃내외에서 가열함으로 수소를 제거한다. 상기 비정질실리콘층은 형성과정에서 분자들 결합이 불안정한 비정질로 형성되며 각 분자는 잉여 결합기를 가지고 상기 결합기 내에 수소 이온등이 결합되어 있다. 상기 수소이온들은 비정질실리콘을 결정화하는 과정에서 불순물(defect)로 작용하며 결정화 과정에서 폭발하여 실리콘층을 손상시킬 수 있으므로 미리 제거한다.Next, a dehydrogenation process of removing hydrogen contained in the amorphous silicon layer formed first is performed. That is, the amorphous silicon layer is placed in a heating furnace to remove hydrogen by heating at about 400 ℃. The amorphous silicon layer is formed in an amorphous state in which the bonds of molecules are unstable in the formation process, and each molecule has an excess bond group, and hydrogen ions are bonded to the bond group. The hydrogen ions act as a defect in the process of crystallizing amorphous silicon and are removed in advance because they may explode and damage the silicon layer during the process of crystallization.

탈 수소 공정 다음으로, 상기 비정질실리콘층을 결정화하는 공정을 진행한다. 결정화 방법에는 고온의 가열로 내에서 비정질실리콘층을 가열하는 가열방식과 엑시머 레이저 에너지를 이용하여 비정질실리콘층을 순간적으로 가열하고 결정화 하는 레이저 결정화 방법이 사용될 수 있다. After the dehydrogenation process, the process of crystallizing the amorphous silicon layer is performed. As the crystallization method, a heating method of heating the amorphous silicon layer in a high temperature furnace and a laser crystallization method of heating and crystallizing the amorphous silicon layer instantaneously using excimer laser energy may be used.

특히, 레이저 결정화 방법은 결정화 과정에서 그레인의 크기를 크게 형성할 수 있으므로 전기 이동도 측면에서 가열방식에 의한 결정화 방법보다 전기 이동도를 크게 향상시킬 수 있어 고속 동작을 요하는 TFT를 형성하고자 할 때 효과적이다.In particular, since the laser crystallization method can greatly increase the grain size during the crystallization process, it is possible to greatly improve the electric mobility compared to the crystallization method by the heating method in terms of electric mobility. effective.

상기 비정질의 실리콘층을 결정화 한 다음, 제 1 마스크를 적용하여 상기 폴리실리콘층을 액티브층으로 패터닝한다. 상기 액티브층 패터닝 공정은 사진식각 공정에 의해 형성될 수 있다.After crystallizing the amorphous silicon layer, the polysilicon layer is patterned as an active layer by applying a first mask. The active layer patterning process may be formed by a photolithography process.

즉, 폴리실리콘층 상에 감광막을 도포하고 상기 감광막 상에 상기 제 1 마스크를 적용하여 노광공정, 현상공정 및 폴리실리콘층 식각 공정을 진행한다. 상기 폴리실리콘층은 건식각에 의해서 효과적으로 패터닝될 수 있다.That is, the photosensitive film is coated on the polysilicon layer and the first mask is applied on the photosensitive film to perform an exposure process, a developing process, and a polysilicon layer etching process. The polysilicon layer may be effectively patterned by dry etching.

액티브층(302)을 형성한 다음, 도 5b에 도시된 바와 같이, 상기 액티브층(302)층을 포함하는 기판 전면에 실리콘산화막 또는 실리콘질화막으로 구성되는 제 1 절연막(303a)을 PECVD방법에 의하여 형성한다.After the active layer 302 is formed, as shown in FIG. 5B, the first insulating film 303a including the silicon oxide film or the silicon nitride film is formed on the entire surface of the substrate including the active layer 302 layer by PECVD. Form.

또한, 상기 제 1 절연막(303a) 상에 도전층을 스퍼터링 방법에 의해 형성한다. 상기 도전층은 게이트 라인, 데이터 라인 및 스토리지 라인을 형성하기 위한 것으로 알루미늄(Al) 또는 몰리브덴(Mo)을 사용할 수 있고 상기 알루미늄과 몰리브덴의 이중 층을 사용할 수도 있다.In addition, a conductive layer is formed on the first insulating film 303a by a sputtering method. The conductive layer may be formed of aluminum (Al) or molybdenum (Mo) to form a gate line, a data line, and a storage line, and a double layer of aluminum and molybdenum may be used.

상기 도전층이 제 1 절연층(303a) 상에 형성된 후, 상기 도전층 상에 감광막(미도시)을 코팅하고 제 2 마스크를 적용하고 사진식각하여 게이트 전극(304), 스토리지 전극(305) 및 소오스 전극(306)을 동시에 형성한다. After the conductive layer is formed on the first insulating layer 303a, a photosensitive film (not shown) is coated on the conductive layer, a second mask is applied, and a photolithography is performed to etch the gate electrode 304, the storage electrode 305, and The source electrode 306 is formed at the same time.

이때 게이트 전극(304)을 포함하는 게이트 라인과 소오스 전극(306)을 포함하는 데이터 라인은 서로 수직하게 교차하는데, 교차영역에서 상기 게이트 라인 및 데이터 라인이 서로 전기적으로 접속하지 않도록 게이트 라인의 일부를 제거한 게이트 라인 분리영역을 형성한다. 상기 스토리지 전극(305)을 포함하는 스토리지 라인도 상기 게이트 라인과 평행하게 상기 기판(301) 상에 형성되기 때문에 데이터 라인과의 접속이 발생할 수 있으므로 상기 스토리지 라인의 일부도 제거하여 분리영역을 형성한다. 도 5b의 ii는 도 3의 K-K'선을 절단선으로 하여 분리영역의 게이트 라인(304a) 및 데이터 라인(306a)의 형성공정을 나타내는 것으로 게이트 라인의 분리영역에 형성된 데이터 라인(306a)의 단면도를 볼 수 있다.In this case, the gate line including the gate electrode 304 and the data line including the source electrode 306 vertically intersect each other, and a portion of the gate line is disposed so that the gate line and the data line are not electrically connected to each other at an intersection area. The removed gate line isolation region is formed. Since the storage line including the storage electrode 305 is also formed on the substrate 301 in parallel with the gate line, a connection with a data line may occur, so that a part of the storage line is also removed to form an isolation region. . Ii of FIG. 5B shows a process of forming the gate line 304a and the data line 306a of the isolation region using the K-K 'line of FIG. 3 as a cutting line, and the data line 306a formed in the isolation region of the gate line. You can see a cross section of

게이트 전극, 소오스 전극 및 스토리지 전극이 형성된 다음, 상기 액티브층(302) 상에 형성된 상기 게이트 전극(304), 소오스 전극(306) 및 스토리지 전극(305)를 마스크로 적용하여 상기 액티브층(302)에 소오스(320) 및 드레인 영역(330)을 형성한다. 상기 소오스(320) 및 드레인 영역(330)은 상기 액티브층 상에 불순물 이온을 주입하므로써 형성될 수 있는데, P형의 박막트랜지스터를 형성하기 위하여는 주입하는 불순물로 3족의 이온을 사용할 수 있고, N형의 박막트랜지스터를 형성하기 위해서는 주입되는 불순물로 5족의 이온을 사용할 수 있다.After the gate electrode, the source electrode, and the storage electrode are formed, the active layer 302 is formed by applying the gate electrode 304, the source electrode 306, and the storage electrode 305 formed on the active layer 302 as a mask. The source 320 and the drain region 330 are formed. The source 320 and the drain region 330 may be formed by implanting impurity ions on the active layer. In order to form a P-type thin film transistor, group 3 ions may be used as impurities to be implanted. In order to form an N-type thin film transistor, ions of Group 5 may be used as impurities to be implanted.

상기 액티브층(302)에 소오스(302) 및 드레인 영역(330)을 형성하는 것은 상기 액티브층에 불순물을 주입하므로써 액티브층을 메탈화하여 소오스 및 드레인 전극과의 오믹(Ohmic)접촉이 가능하게 하기 위함이다.Forming the source 302 and the drain region 330 in the active layer 302 allows the ohmic contact with the source and drain electrodes by metalizing the active layer by injecting impurities into the active layer. For sake.

이온 주입에 의해 소오스 및 드레인 영역이 형성된 다음, 도 5 c에 도시된 바와 같이, 상기 게이트 전극(304), 소오스 전극(306) 및 스토리지 전극(305) 상에 제 2 절연층(303b)을 형성한다. 상기 제 2 절연층(303b)은 층간 절연층으로써 실리콘 산화막 또는 실리콘 질화막으로 구성되거나 실리콘 산화막 또는 실리콘 질화막의 이중층을 사용할 수 있다.After the source and drain regions are formed by ion implantation, as shown in FIG. 5C, a second insulating layer 303b is formed on the gate electrode 304, the source electrode 306, and the storage electrode 305. do. The second insulating layer 303b may be formed of a silicon oxide film or a silicon nitride film as an interlayer insulating layer, or a double layer of a silicon oxide film or a silicon nitride film may be used.

상기 제 2 절연층을 형성한 다음, 공정 진행 중 손상을 입은 액티브층(302)을 안전화 시키기 위하여 수소화 처리를 한다. 상기 수소화 처리는 액티브층 내에 수소이온을 주입시키고 공정 진행 중 발생된 폴리실리콘 내의 결합기와 수소를 결합시킴으로써 폴리실리콘층을 안정화시키는 것이다.After forming the second insulating layer, hydrogenation is performed to secure the active layer 302 that is damaged during the process. The hydrogenation treatment stabilizes the polysilicon layer by injecting hydrogen ions into the active layer and bonding hydrogen to a bond group in the polysilicon generated during the process.

다음으로, 도 5d에 도시된 바와 같이, 상기 소오스(320) 및 드레인 영역(330) 상에 제 1 및 제 2 컨택홀(309,310)을 형성한다.Next, as shown in FIG. 5D, first and second contact holes 309 and 310 are formed on the source 320 and the drain region 330.

상기 컨택홀 형성 단계는 상기 제 2 절연층(303b) 상에 감광성 유기막(350)을 도포하는 단계, 상기 감광성 유기막(350) 상에 마스크를 적용하여 제 1 노광하는 단계, 상기 감광성 유기막(350)을 현상하는 단계, 상기 패턴닝된 감광성 유기막(350) 상에 마스크를 적용하여 제 2 노광하는 단계, 상기 제 2 노광된 감광성 유기막(350)을 현상하는 단계, 상기 감광막을 마스크로 적용하여 상기 소오스 및 드레인 영역(320,330) 위의 제 2 절연층 및 제 1 절연층을 제거하는 단계를 포함하여 형성될 수 있다.The forming of the contact hole may include applying a photosensitive organic layer 350 to the second insulating layer 303b, applying a mask to the photosensitive organic layer 350, and then exposing the first photosensitive organic layer to the photosensitive organic layer 350. Developing 350, performing a second exposure by applying a mask on the patterned photosensitive organic film 350, developing the second exposed photosensitive organic film 350, masking the photosensitive film And removing the second insulating layer and the first insulating layer on the source and drain regions 320 and 330.

이때, 도 5d의 ii에 도시된 바와 같이, 상기 분리영역을 포함하는 게이트 라인(304a) 상에도 제 3 및 제 4 컨택홀(310d,310d)을 형성한다. 상기 제 3 및 제 4 컨택홀(310d,310d)은 상기 소오스 및 드레인 영역(320,330) 상에 형성되는 컨택홀과 동시에 형성된다. 도면에는 도시되지 않았지만 분리영역의 스토리지 라인 상에도 컨택홀을 형성한다.In this case, as illustrated in ii of FIG. 5D, third and fourth contact holes 310d and 310d are formed on the gate line 304a including the isolation region. The third and fourth contact holes 310d and 310d are formed simultaneously with the contact holes formed on the source and drain regions 320 and 330. Although not shown in the drawing, a contact hole is also formed on the storage line of the isolation region.

한편, 상기 컨택홀을 형성하는 공정에서 상기 감광성 유기막(350)에는 두 번의 노광 공정이 적용되는데, 상기 제 1 노광 및 현상공정을 통해서는 상기 감광성 유기막(350) 표면을 요철(embossing)처리한다. 상기 감광성 유기막(350)을 요철처리하는 것은 상기 감광성 유기막(350) 상에 형성되는 반사전극에 의한 반사광이 균일하게 반사되도록 하기 위한 것이다.Meanwhile, two exposure processes are applied to the photosensitive organic layer 350 in the process of forming the contact hole, and the surface of the photosensitive organic layer 350 is embossed through the first exposure and development process. do. The uneven treatment of the photosensitive organic layer 350 is to allow the reflected light of the reflective electrode formed on the photosensitive organic layer 350 to be uniformly reflected.

제 1 노광 및 현상공정을 통하여 상기 감광성 유기막 표면을 요철처리한 다음, 제 2 노광 및 현상공정을 통하여 소오스 및 드레인 영역 상의 감광성 유기막을 제거하여 제 2 절연층(303b)를 노출시킨다.The surface of the photosensitive organic film is unevenly processed through the first exposure and development process, and then the second insulating layer 303b is exposed by removing the photosensitive organic film on the source and drain regions through the second exposure and development process.

상기 제 2 노광 및 현상공정을 통하여 패터닝된 감광성 유기막(350)을 마스크로 적용하여 소오스 및 드레인 영역 상부에 형성된 제 1 절연막(303a) 및 제 2 절연막(303b)를 제거하여 컨택홀을 형성한다.The contact hole is formed by removing the first insulating layer 303a and the second insulating layer 303b formed over the source and drain regions by applying the photosensitive organic layer 350 patterned through the second exposure and development process as a mask. .

이때, 상기 컨택홀 중 소오스 영역 상부의 제 1 컨택홀(310a)은 상기 소오스 전극(306)과 소오스 영역(320)이 함께 노출되도록 형성한다. 즉, 상기 소오스 전극(306)과 소오스 영역(320)은 제 1 절연층(303a)에 의해서 서로 절연되어 있으므로 제 1 컨택홀(310a) 상에 도전층을 형성하여 서로 연결시킨다.In this case, the first contact hole 310a on the source region of the contact hole is formed to expose the source electrode 306 and the source region 320 together. That is, since the source electrode 306 and the source region 320 are insulated from each other by the first insulating layer 303a, a conductive layer is formed on the first contact hole 310a to be connected to each other.

한편, 도 5d의 ii에 도시된 바와 같이, 분리영역을 포함하는 게이트 라인(304a) 및 스토리지 라인(미도시) 상에도 상기 제 1 컨택홀(310a) 및 제 2 컨택홀(310b) 형성과 동시에 제 3,4 컨택홀(310c,310d)를 형성한다.Meanwhile, as illustrated in ii of FIG. 5D, the first contact hole 310a and the second contact hole 310b are simultaneously formed on the gate line 304a and the storage line (not shown) including the isolation region. Third and fourth contact holes 310c and 310d are formed.

상기 컨택홀이 형성된 다음, 상기 요철처리된 감광성 유기막(307) 및 상기 컨택홀을 포함하는 기판 전면에 화소전극 물질을 스퍼터링 방법에 의해 형성한다.After the contact hole is formed, a pixel electrode material is formed on the entire surface of the substrate including the uneven photosensitive organic layer 307 and the contact hole by a sputtering method.

다음으로, 도 5e에 도시된 바와 같이, 상기 화소전극 물질을 사진 식각 공정을 적용하여 패턴닝하므로써 화소전극(307)을 형성한다. 상기 사진 식각 결과, 상기 컨택홀 내에는 화소전극 물질이 제거되고 화소영역에만 화소전극이 형성된다.Next, as illustrated in FIG. 5E, the pixel electrode material is patterned by applying a photolithography process to form the pixel electrode 307. As a result of the photo etching, the pixel electrode material is removed from the contact hole, and the pixel electrode is formed only in the pixel region.

컨택홀 내에 형성되는 화소전극을 제거하는 것은 화소전극 물질은 도전성을 가지지만 액티브층 및 소오스 전극과 컨택 특성이 좋지 않기 때문에 제거하고 오믹 컨택 특성이 우수한 다른 물질을 증착하여 소오스 전극과 액티브층을 서로 연결한다.The removal of the pixel electrode formed in the contact hole is performed because the pixel electrode material has conductivity, but the active layer and the source electrode have poor contact characteristics. Therefore, the source electrode and the active layer are deposited by depositing another material having excellent ohmic contact characteristics. Connect.

상기와 같이, 화소전극(307)이 형성된 다음, 반사전극(309) 형성 공정을 진행한다.As described above, the pixel electrode 307 is formed, and then the reflective electrode 309 is formed.

반사전극은 반사특성이 좋은 몰리브덴(M0) 또는 AlNd를 사용할 수 있는데, 상기 몰리브덴 및 AlNd은 도전성 및 액티브층과의 오믹특성이 우수하다.The reflective electrode may use molybdenum (M0) or AlNd having good reflection characteristics. The molybdenum and AlNd have excellent ohmic characteristics with respect to the conductive and active layers.

그러므로, 상기 몰리브덴 또는 AlNd로 구성되는 반사전극 물질을 화소전극 및 컨택홀이 형성된 기판 전면에 증착한 다음, 상기 반사전극 물질을 사진식각공정을 진행하여 패턴닝 한다. 상기 패턴닝 결과, 도 4f에 도시된 바와 같이, 소오스 영역 상의 제 1 컨택홀(310a)내에 반사전극이 패턴닝되어 소오스 전극과 소오스 영역을 전기적으로 연결하고 상기 드레인 영역(330) 상의 제 2 컨택홀(310b) 및 화소전극의 일부에 걸쳐 향성되는 반사전극(309)이 형성된다. 상기 반사전극에 의해 드레인 영역과 화소전극을 전기적으로 연결된다.Therefore, a reflective electrode material made of molybdenum or AlNd is deposited on the entire surface of the substrate on which the pixel electrode and the contact hole are formed, and then the reflective electrode material is patterned by performing a photolithography process. As a result of the patterning, as shown in FIG. 4F, a reflective electrode is patterned in the first contact hole 310a on the source region to electrically connect the source electrode and the source region, and to form a second contact on the drain region 330. A reflective electrode 309 is formed over the hole 310b and a part of the pixel electrode. The drain electrode and the pixel electrode are electrically connected by the reflective electrode.

상기 반사전극은 상기 화소전극의 일부에 형성됨으로써 화소영역중 투과 영역을 확보한다.The reflective electrode is formed on a portion of the pixel electrode to secure a transmissive region of the pixel region.

한편, 도 5f의 ii에 도시된 바와 같이, 분리영역을 포함하는 게이트 라인은 컨택홀(310c,310d)를 통하고 반사전극에 의해 서로 연결된다.Meanwhile, as illustrated in ii of FIG. 5F, gate lines including isolation regions are connected to each other through contact holes 310c and 310d and by reflective electrodes.

상기의 결과, 본 발명에 의한 반투과형 액정표시장치는 저감된 사진식각공정을 적용하고도 효과적으로 반투과형 액정표시소자를 제조하는 것이 가능하다. 특히, 액정표시소자의 제조에 있어서, 사용되는 마스크 공정은 노광, 현상공정 및 세정공정등의 일련의 공정을 진행하여야 하므로 마스크 공정을 줄임으로 생산량을 증대시킬 수 있고, 생산공정상 발생할 수 있는 불량을 감소시킬 수 있다. 또한, 액정표시장치에 사용되는 마스크는 고가인데 마스크 수를 줄임으로 생산 비용을 절감할 수 있다.As a result, the transflective liquid crystal display device according to the present invention can effectively produce the transflective liquid crystal display device even when the reduced photolithography process is applied. In particular, in the manufacturing of the liquid crystal display device, the mask process to be used has to go through a series of processes such as exposure, development process and cleaning process, so that the yield can be increased by reducing the mask process, and defects that may occur in the production process Can be reduced. In addition, although the mask used in the liquid crystal display is expensive, the production cost can be reduced by reducing the number of masks.

도 1은 일반적인 반투과형 액정표시장치의 어레이 기판 일부를 나타내는 평면도.1 is a plan view showing a part of an array substrate of a general transflective liquid crystal display device;

도 2a ~ 도 2f는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 나타내는 수순도.2A to 2F are flowcharts showing a manufacturing process along line II ′ of the liquid crystal display shown in FIG. 1.

도 3은 본 발명의 반투과형 액정표시장치의 어레이 기판 일부를 나타내는 평면도.3 is a plan view showing a part of an array substrate of a transflective liquid crystal display of the present invention;

도 4a~4f는 본 발명의 제 1 실시 예에 의한 액정표시소자 제조공정을 나타내는 수순도.4A to 4F are flowcharts illustrating a process of manufacturing a liquid crystal display device according to a first embodiment of the present invention.

도 5a~5f는 본 발명의 제 2 실시 예에 의한 액정표시소자 제조공정을 나타내는 수순도.5A to 5F are flowcharts illustrating a process of manufacturing a liquid crystal display device according to a second embodiment of the present invention.

********** 도면의 주요부분에 대한 부호의 설명 ******************** Explanation of symbols for the main parts of the drawings **********

301:기판 302:액티브층301: substrate 302: active layer

303a,303b:절연층 304:게이트 전극303a and 303b Insulation layer 304 Gate electrode

305:스토리지 전극 306:소오스 전극305: storage electrode 306: source electrode

310a,310b,310c,310d:컨택홀 310a, 310b, 310c, 310d: contact hole

350:감광성 유기막 307:화소전극350: photosensitive organic film 307: pixel electrode

309:반사전극 320:소오스 영역 309: reflecting electrode 320: source region

Claims (20)

기판 상에 액티브층을 형성하는 단계;Forming an active layer on the substrate; 상기 액티브층 상에 게이트 라인, 데이터 라인 및 스토리지 라인을 형성하는 단계;Forming a gate line, a data line and a storage line on the active layer; 상기 액티브층에 소오스 및 드레인 영역을 형성하는 단계;Forming a source and a drain region in the active layer; 상기 게이트 라인, 데이터 라인 및 스토리지 라인 상에 절연층 및 화소전극 물질을 연속하여 형성하는 단계;Continuously forming an insulating layer and a pixel electrode material on the gate line, the data line and the storage line; 상기 화소전극 물질 상에 하나의 마스크를 적용하여 화소전극 및 컨택홀을 형성하는 단계;Forming a pixel electrode and a contact hole by applying a mask on the pixel electrode material; 상기 화소전극 상에 반사전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반투과형 액정표시장치 제조방법.And forming a reflective electrode on the pixel electrode. 기판 상에 액티브층을 형성하는 단계;Forming an active layer on the substrate; 상기 액티브층 상에 게이트 라인, 데이터 라인 및 스토리지 라인을 형성하는단계;Forming a gate line, a data line and a storage line on the active layer; 상기 액티브층 상에 소오스 영역 및 드레인 영역을 형성하는 단계;Forming a source region and a drain region on the active layer; 상기 게이트 전극, 소오스 전극 및 스토리지 전극 상에 절연층을 형성하는 단계;Forming an insulating layer on the gate electrode, the source electrode, and the storage electrode; 상기 절연층 상에 감광성 유기막을 형성하는 단계;Forming a photosensitive organic film on the insulating layer; 상기 소오스 및 드레인 영역 상에 컨택홀을 형성하는 단계;Forming contact holes on the source and drain regions; 상기 감광성 유기막 상에 화소전극을 형성하는 단계;Forming a pixel electrode on the photosensitive organic film; 상기 컨택홀 및 화소전극 상에 반사전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반투과형 액정표시장치 제조방법.And forming a reflective electrode on the contact hole and the pixel electrode. 제 1 항 또는 제 2항에 있어서, 상기 액티브층을 형성하는 단계는The method of claim 1, wherein the forming of the active layer is performed. 기판 상에 비정질 실리콘층을 형성하는 단계;Forming an amorphous silicon layer on the substrate; 상기 비정질 실리콘층을 탈 수소화하는 단계;Dehydrogenating the amorphous silicon layer; 상기 비정질 실리콘층을 결정화하는 단계;Crystallizing the amorphous silicon layer; 상기 결정화된 실리콘층을 패턴닝하는 단계를 포함하는 것을 특징으로 하는 반투과형 액정표시장치 제조방법.Patterning the crystallized silicon layer comprising a semi-transmissive liquid crystal display device. 제 3 항에 있어서, 상기 결정화 단계는 상기 비정질 실리콘층 상에 레이저를 조사함으로써 이루어지는 것을 특징으로 하는 반투과형 액정표시장치 제조방법.The method of claim 3, wherein the crystallization step is performed by irradiating a laser onto the amorphous silicon layer. 제 1 항 또는 제 2항에 있어서, 상기 게이트 라인, 데이터 라인 및 스토리지 라인은 동일 층 상에 동시에 형성되는 것을 특징으로 하는 반투과형 액정표시장치 제조방법.The method of claim 1 or 2, wherein the gate line, the data line, and the storage line are simultaneously formed on the same layer. 제 1 항 또는 제 2 항에 있어서, 상기 게이트 라인 및 스토리지 라인이 형성되는 단계에서 상기 게이트 라인 및 스토리지 라인은 일부가 분리되는 분리영역을 포함하는 것을 특징으로 하는 반투과형 액정표시장치 제조방법.The method of claim 1, wherein the gate line and the storage line comprise a separation region in which portions of the gate line and the storage line are separated. 제 1 항 또는 제 2항에 있어서, 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반투과형 액정표시장치 제조방법.3. The method of claim 1 or 2, further comprising forming a buffer layer on the substrate. 제 6항에 있어서, 상기 분리영역을 포함하는 게이트 라인 및 스토리지 라인은 컨택홀을 포함하는 것을 특징으로 하는 반투과형 액정표시장치 제조방법.7. The method of claim 6, wherein the gate line and the storage line including the isolation region include contact holes. 제 8 항에 있어서, 상기 게이트 라인 및 스토리지 라인 상에 형성되는 컨택홀은 상기 소오스 및 드레인 영역 상에 형성되는 컨택홀과 동시에 형성되는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.10. The method of claim 8, wherein the contact holes formed on the gate line and the storage line are formed simultaneously with the contact holes formed on the source and drain regions. 제 6 항에 있어서, 상기 분리영역을 포함하는 게이트 라인 및 스토리지 라인은 상기 화소전극에 의해 연결되는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.7. The method of claim 6, wherein the gate line and the storage line including the isolation region are connected by the pixel electrode. 제 1 항 또는 제 2항에 있어서, 상기 소오스 및 드레인 영역을 형성하는 단계는The method of claim 1, wherein the forming of the source and drain regions is performed. 상기 액티브층 상에 불순물 이온을 주입하는 단계를 포함하여 형성되는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.A method of manufacturing a transflective liquid crystal display device comprising the step of implanting impurity ions on the active layer. 제 1 항에 있어서, 상기 화소전극 및 컨택홀을 형성하는 단계는 The method of claim 1, wherein the forming of the pixel electrode and the contact hole is performed. 상기 화소전극 물질 상에 감광성 유기막을 형성하는 단계;Forming a photosensitive organic layer on the pixel electrode material; 상기 화소전극 물질을 식각하여 화소전극을 형성하는 단계;Etching the pixel electrode material to form a pixel electrode; 상기 감광성 유기막을 에싱하는 단계;Ashing the photosensitive organic film; 상기 소오스 및 드레인 영역 상의 절연막을 제거하는 단계를 포함하는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.And removing the insulating film on the source and drain regions. 제 12항에 있어서, 상기 화소전극을 형성하는 단계는The method of claim 12, wherein forming the pixel electrode 상기 감광성 유기막을 제 1 노광 및 현상하는 단계;First exposing and developing the photosensitive organic film; 상기 감광성 유기막을 제 2 노광 및 현상하는 단계;Second exposure and development of the photosensitive organic film; 상기 화소전극 물질을 식각하는 단계를 포함하는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.A method of manufacturing a transflective liquid crystal display device comprising etching the pixel electrode material. 제 12 항에 있어서, 상기 에싱공정에 의해 상기 화소전극의 일부가 노출되는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.The method of claim 12, wherein a part of the pixel electrode is exposed by the ashing process. 제 1 항에 있어서, 상기 화소전극과 반사전극 사이에 감광성 유기막이 더 형성되는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.The method of claim 1, wherein a photosensitive organic film is further formed between the pixel electrode and the reflective electrode. 제 2 항에 있어서, 상기 컨택홀을 형성하는 단계는The method of claim 2, wherein the forming of the contact hole is performed. 상기 감광성 유기막에 제 1 노광 및 제 2 노광하는 단계를 포함하는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.And a first exposure and a second exposure to the photosensitive organic film. 제 16 항에 있어서, 상기 제 1 노광에 의해 상기 감광막은 요철되는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.The method of manufacturing a transflective liquid crystal display device according to claim 16, wherein the photosensitive film is uneven by the first exposure. 제 2 항에 있어서, 상기 컨택홀은 데이터 라인에서 분기되어 형성되는 소오스 전극 및 상기 소오스 영역 상에 형성되는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.The method of claim 2, wherein the contact hole is formed on a source electrode formed by branching from a data line and on the source region. 제 2 항에 있어서, 상기 반사판은 단위화소영역의 일부에 형성되는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.The method of claim 2, wherein the reflecting plate is formed in a part of a unit pixel area. 제 1항 또는 제 2 항에 있어서, 상기 절연층 형성 단계 다음으로 상기 액티브층을 수소화 처리하는 것을 특징으로 하는 반투과형 액정표시소자 제조방법.The method of manufacturing a transflective liquid crystal display device according to claim 1 or 2, wherein the active layer is hydrogenated next to the insulating layer forming step.
KR1020030097953A 2003-12-26 2003-12-26 Fabrication method of transreflective liquid crystal display device KR20050066643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097953A KR20050066643A (en) 2003-12-26 2003-12-26 Fabrication method of transreflective liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097953A KR20050066643A (en) 2003-12-26 2003-12-26 Fabrication method of transreflective liquid crystal display device

Publications (1)

Publication Number Publication Date
KR20050066643A true KR20050066643A (en) 2005-06-30

Family

ID=37257692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097953A KR20050066643A (en) 2003-12-26 2003-12-26 Fabrication method of transreflective liquid crystal display device

Country Status (1)

Country Link
KR (1) KR20050066643A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365118B1 (en) * 2007-02-22 2014-02-25 삼성디스플레이 주식회사 Display substrate, method of manufacturing the same and display device having the display substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365118B1 (en) * 2007-02-22 2014-02-25 삼성디스플레이 주식회사 Display substrate, method of manufacturing the same and display device having the display substrate

Similar Documents

Publication Publication Date Title
US5793072A (en) Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
US7407841B2 (en) Liquid crystal display panel and method of fabricating thereof
KR101243667B1 (en) Polysilicon liquid crystal display device and method for fabricating thereof
US7790582B2 (en) Method for fabricating polysilicon liquid crystal display device
KR100606448B1 (en) Fabrication method of liquid crystal display device using 2 mask
JP4455986B2 (en) Liquid crystal display element and manufacturing method thereof
US20060033854A1 (en) Liquid crystal display device and fabrication method thereof
WO2013123786A1 (en) Thin film transistor array substrate and producing method thereof
KR101013715B1 (en) Liquid crystal display device and method of fabricating the same
US7348197B2 (en) Liquid crystal display device and fabrication method thereof
KR20000052006A (en) Thin film transistor with polycrystalline/amorphous double active layers
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR20050066643A (en) Fabrication method of transreflective liquid crystal display device
KR20110066452A (en) Method for forming patterns and method for manufacturing thin film transistor substrate
KR20050066642A (en) Fabrication method of liquid crystal display device
US6482685B1 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step
KR101086136B1 (en) Fabrication method of liquid crystal display device
WO2018218769A1 (en) Thin film transistor manufacturing method and array substrate manufacturing method
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR20050064382A (en) Fabrication method of liquid crystal display device
TWI330502B (en) Method of manufacturing an amoled
KR20050068197A (en) Fabrication method of liquid crystal display device
KR20020091313A (en) Method for crystallizing Silicon and method for manufacturing Thin Film Transistor (TFT) using the same
KR100545028B1 (en) Thin film patterning method and manufacturing method of thin film transistor array substrate
KR20030074990A (en) Thin film transistor substrate for reflective type liquid crystal display and a method of manufacturing the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid