KR20050066415A - Common input ic - Google Patents

Common input ic Download PDF

Info

Publication number
KR20050066415A
KR20050066415A KR1020030097701A KR20030097701A KR20050066415A KR 20050066415 A KR20050066415 A KR 20050066415A KR 1020030097701 A KR1020030097701 A KR 1020030097701A KR 20030097701 A KR20030097701 A KR 20030097701A KR 20050066415 A KR20050066415 A KR 20050066415A
Authority
KR
South Korea
Prior art keywords
input
chip
semiconductor device
wafer
input pad
Prior art date
Application number
KR1020030097701A
Other languages
Korean (ko)
Other versions
KR100641471B1 (en
Inventor
김정집
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030097701A priority Critical patent/KR100641471B1/en
Publication of KR20050066415A publication Critical patent/KR20050066415A/en
Application granted granted Critical
Publication of KR100641471B1 publication Critical patent/KR100641471B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 반도체 소자의 입력 IC 구조에 관한 것으로, 반도체 소자의 IC 칩들을 개별화하기 위해 웨이퍼를 구분하는 스크라이브 라인(scribe line)과, 반도체 소자의 제 1 IC 칩의 입력 패드와, 반도체 소자의 제 2 IC 칩의 입력 패드와, 제 1 IC 칩의 입력 패드와 제 2 IC 칩의 입력 패드를 웨이퍼 레벨에서 스크라이브 라인을 통과하여 연결되도록 하는 공통 입력 라인(common input line)을 포함한다. 본 발명에 의하면, 웨이퍼 상에서 개별 IC간 입력 단자의 공통 사용을 가능하게 하여 테스트 시에 디바이스 간 공통되는 드라이버 핀 수만큼의 테스터 드라이버 소스의 수를 줄임은 물론 테스트 시간을 줄여 생산성에 기여하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input IC structure of a semiconductor device, comprising: a scribe line for dividing a wafer to individualize IC chips of the semiconductor device; an input pad of the first IC chip of the semiconductor device; And a common input line for connecting the input pad of the second IC chip, the input pad of the first IC chip, and the input pad of the second IC chip through the scribe line at the wafer level. According to the present invention, it is possible to use common input terminals between individual ICs on a wafer, thereby reducing the test time as well as the number of tester driver sources by the number of driver pins that are common between devices at the time of test, and contributing to productivity. have.

Description

반도체 소자의 입력 ＩＣ 구조{COMMON INPUT IC}Input IC structure of semiconductor device {COMMON INPUT IC}

본 발명은 반도체 소자의 입력 IC 구조에 대한 것으로, 특히 웨이퍼 상에서 개별 IC간 공통 입력단을 구현하는데 적합한 반도체 소자의 입력 IC 구조에 관한 것이다.The present invention relates to an input IC structure of a semiconductor device, and more particularly, to an input IC structure of a semiconductor device suitable for implementing a common input stage between individual ICs on a wafer.

일반적으로, 웨이퍼라 불리는 순수한 반도체 기판 상에서 각각 독특한 특성을 갖는 반도체 박막 공정들을 수행함으로써 웨이퍼 상에 복수 개의 IC 칩들(integrated circuit chips)이 형성된다.In general, a plurality of integrated circuit chips are formed on a wafer by performing semiconductor thin film processes each having unique characteristics on a pure semiconductor substrate called a wafer.

그리고 제조 공정이 완료된 후, IC 칩들을 개별화하기 위해서 웨이퍼가 절단되는데, 이를 위해 IC 칩과 IC 칩 사이에는 빈 공간이 마련된다. 즉, 인접한 IC 칩들 사이에는 절단에 필요한 빈 공간이 형성되며, 이러한 빈 공간을 스크라이브 라인(scribe line) 영역이라 부른다. 이러한 스크라이브 라인 영역에는 IC 칩을 구성하는 소자들은 형성되지 않는다.After the manufacturing process is completed, the wafer is cut to individualize the IC chips, and an empty space is provided between the IC chips and the IC chips. That is, an empty space for cutting is formed between adjacent IC chips, and this empty space is called a scribe line region. In this scribe line region, elements constituting the IC chip are not formed.

IC 칩을 구성하는 각종 소자들의 전기적인 특성들을 알아보기 위해서, 측정 소자들(measuring elements) 또는 테스트 소자들(test elements)의 소정의 패턴(소위, 테스트 소자 그룹(test element group, TEG)이라 불림)이 반도체 웨이퍼의 스크라이브 라인 영역 상에 형성된다. 그 다음에, 테스트 소자 그룹이 웨이퍼 상에 형성된 IC 칩들 내의 소자들이 적절하게 형성되는지의 여부를 결정하기 위해 전기적으로 테스트된다.In order to understand the electrical characteristics of the various elements constituting the IC chip, a predetermined pattern of measuring elements or test elements (so-called test element group, TEG) is called. ) Is formed on the scribe line region of the semiconductor wafer. The test device group is then electrically tested to determine whether the devices in the IC chips formed on the wafer are formed properly.

즉, 도 1에 도시된 바와 같이 스크라이브 라인 영역은 입력 패드(10)(12) 등이 형성되는 제 1 및 제 2 IC 칩(100)(102)을 둘러쌓고 있으며, 각각의 입력 패드(10)(12)의 구성은 테스트하고자 하는 IC 별로 스크라이브 라인(104)에 의해 별개로 구성되어지는 것이 일반적이다.That is, as shown in FIG. 1, the scribe line region surrounds the first and second IC chips 100 and 102 in which the input pads 10 and 12 are formed, and each input pad 10 is formed. The configuration of (12) is generally configured separately by the scribe line 104 for each IC to be tested.

따라서, 웨이퍼 상에서 개별 IC(100)(102)에 대응하는 테스트 드라이버 소스가 필요하며, 테스트에 소요되는 시간도 길어질 수밖에 없다는 한계가 있다.Therefore, a test driver source corresponding to the individual ICs 100 and 102 is required on the wafer, and there is a limitation that the time required for the test may be long.

본 발명은 상술한 종래 기술의 한계를 극복하기 위해 구현한 것으로, 웨이퍼 상에서 개별 IC간 이력 단자의 공동 사용을 가능케 하며, 테스트 시에 디바이스간 공통되는 드라이브 핀 수만큼의 테스트 드라이버 소스를 줄일 수 있는 반도체 소자의 입력 IC 구조를 제공하는데 그 목적이 있다.The present invention has been implemented to overcome the above-mentioned limitations of the prior art, and enables the common use of the history terminals between individual ICs on the wafer, and can reduce the test driver source by the number of drive pins common between devices during the test. Its purpose is to provide an input IC structure of a semiconductor device.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 반도체 소자의 입력 IC 구조에 있어서, 상기 반도체 소자의 IC 칩들을 개별화하기 위해 웨이퍼를 구분하는 스크라이브 라인과, 상기 반도체 소자의 제 1 IC 칩의 입력 패드와, 상기 반도체 소자의 제 2 IC 칩의 입력 패드와, 상기 제 1 IC 칩의 입력 패드와 상기 제 2 IC 칩의 입력 패드를 웨이퍼 레벨에서 상기 스크라이브 라인을 통과하여 연결되도록 하는 공통 입력 라인을 포함하는 반도체 소자의 입력 IC 구조를 제공한다.According to a preferred embodiment of the present invention for achieving the above object, in the input IC structure of the semiconductor device, a scribe line for dividing the wafer for individualizing the IC chips of the semiconductor device, and the first IC chip of the semiconductor device A common input for connecting an input pad of the second IC chip of the semiconductor element, an input pad of the first IC chip, and an input pad of the second IC chip to pass through the scribe line at a wafer level An input IC structure of a semiconductor device including a line is provided.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자의 입력 IC 구조에 대한 구성도이다.2 is a configuration diagram of an input IC structure of a semiconductor device according to a preferred embodiment of the present invention.

도 2에 도시한 바와 같이 본 발명에 따른 반도체 소자의 입력 IC 구조는, 반도체 소자의 IC 칩들을 개별화하기 위해 웨이퍼를 구분하는 스크라이브 라인(204)과, 반도체 소자의 제 1 IC 칩(200)의 입력 패드(20)와, 반도체 소자의 제 2 IC 칩(202)의 입력 패드(22)와, 제 1 IC 칩(200)의 입력 패드(20)와 제 2 IC 칩(202)의 입력 패드(22)를 웨이퍼 레벨에서 스크라이브 라인(204)을 통과하여 연결되도록 하는 공통 입력 라인(common input line)(206)을 포함한다.As shown in FIG. 2, the input IC structure of the semiconductor device according to the present invention includes a scribe line 204 for dividing a wafer to individualize IC chips of the semiconductor device, and a first IC chip 200 of the semiconductor device. The input pad 20, the input pad 22 of the second IC chip 202 of the semiconductor element, the input pad 20 of the first IC chip 200, and the input pad of the second IC chip 202 ( And a common input line 206 to connect 22 through the scribe line 204 at the wafer level.

따라서, 두 반도체 IC(200)(202)의 공통 입력에 대해서는 하나의 드라이브 소스로 두 개의 입력 처리가 가능하게 된다.Therefore, two input processes are possible with one drive source for the common input of the two semiconductor ICs 200 and 202.

본 발명에 의하면, 웨이퍼 상에서 개별 IC간 입력 단자의 공통 사용을 가능하게 하여 테스트 시에 디바이스 간 공통되는 드라이버 핀 수만큼의 테스터 드라이버 소스의 수를 줄임은 물론 테스트 시간을 줄여 생산성에 기여하는 효과가 있다.According to the present invention, it is possible to use common input terminals between individual ICs on a wafer, thereby reducing the test time as well as the number of tester driver sources by the number of driver pins that are common between devices at the time of test, and contributing to productivity. have.

이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위내에서 여러 가지 변형이 가능한 것은 물론이다.As mentioned above, although this invention was concretely demonstrated based on the Example, this invention is not limited to this Example, Of course, various changes are possible within the range which does not deviate from the summary.

도 1은 종래의 반도체 소자의 입력 IC 구조에 대한 구성도,1 is a configuration diagram of an input IC structure of a conventional semiconductor device;

도 2는 본 발명의 바람직한 실시예에 따른 반도체 소자의 입력 IC 구조에 대한 구성도.2 is a configuration diagram of an input IC structure of a semiconductor device according to a preferred embodiment of the present invention.

Claims (1)

반도체 소자의 입력 IC 구조에 있어서,In the input IC structure of the semiconductor element, 상기 반도체 소자의 IC 칩들을 개별화하기 위해 웨이퍼를 구분하는 스크라이브 라인(scribe line)과,A scribe line for dividing a wafer to individualize IC chips of the semiconductor device; 상기 반도체 소자의 제 1 IC 칩의 입력 패드와,An input pad of the first IC chip of the semiconductor element, 상기 반도체 소자의 제 2 IC 칩의 입력 패드와,An input pad of a second IC chip of the semiconductor element, 상기 제 1 IC 칩의 입력 패드와 상기 제 2 IC 칩의 입력 패드를 웨이퍼 레벨에서 상기 스크라이브 라인을 통과하여 연결되도록 하는 공통 입력 라인(common input line)을 포함하는 반도체 소자의 입력 IC 구조.And a common input line connecting the input pad of the first IC chip and the input pad of the second IC chip to pass through the scribe line at a wafer level.
KR1020030097701A 2003-12-26 2003-12-26 Common input ic KR100641471B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097701A KR100641471B1 (en) 2003-12-26 2003-12-26 Common input ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097701A KR100641471B1 (en) 2003-12-26 2003-12-26 Common input ic

Publications (2)

Publication Number Publication Date
KR20050066415A true KR20050066415A (en) 2005-06-30
KR100641471B1 KR100641471B1 (en) 2006-10-31

Family

ID=37257495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097701A KR100641471B1 (en) 2003-12-26 2003-12-26 Common input ic

Country Status (1)

Country Link
KR (1) KR100641471B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102179035B1 (en) 2014-03-07 2020-11-16 삼성전자주식회사 Semiconductor device

Also Published As

Publication number Publication date
KR100641471B1 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
KR100466984B1 (en) Integrated circuit chip having test element group circuit and method of test the same
JP4359576B2 (en) Method for disposing chip of first substrate on second substrate
JPH02211648A (en) Semiconductor device
US9716031B2 (en) Semiconductor wafer and method of concurrently testing circuits formed thereon
TWI595248B (en) Test Device Using Switch Switching Connections between Single Signal Channel and Multiple Pads
KR20090002843A (en) Dual mirror chip, wafer including the same, and multi-chip package including the same
KR100641471B1 (en) Common input ic
TWI616658B (en) Chip testing method
JPH0541429A (en) Semiconductor ic wafer and manufacture of semiconductor ic
US7106084B2 (en) Method of screening semiconductor device
KR20020045641A (en) Semiconductor device
US11257723B2 (en) Inspection system and method for inspecting semiconductor package, and method of fabricating semiconductor package
JPH02299216A (en) Semiconductor device
JP4572564B2 (en) Semiconductor device
KR100608146B1 (en) Probe card for semiconductor device test
JP4633447B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2005072252A (en) Semiconductor device and its manufacturing method
JPH113940A (en) Semiconductor device, evaluation of device and configuration of fundamental element circuit for characteristics evaluation
KR20090003745A (en) Multi chip package and test method thereof
JPH027449A (en) Semiconductor device
JP2001144152A (en) Manufacturing method of wafer and semiconductor device
TW201305577A (en) Parallel test method
JPS62179755A (en) Semiconductor integrated circuit with built-in test circuit
JP2007042865A (en) Semiconductor device, method of inspecting same, and semiconductor wafer
KR20050028740A (en) Method for testing semiconductor chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100915

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee