KR20050066201A - Method for forming gate-oxides of semiconductor devices - Google Patents
Method for forming gate-oxides of semiconductor devices Download PDFInfo
- Publication number
- KR20050066201A KR20050066201A KR1020030097453A KR20030097453A KR20050066201A KR 20050066201 A KR20050066201 A KR 20050066201A KR 1020030097453 A KR1020030097453 A KR 1020030097453A KR 20030097453 A KR20030097453 A KR 20030097453A KR 20050066201 A KR20050066201 A KR 20050066201A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- forming
- gate oxide
- low voltage
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 게이트 산화막 형성 방법에 관한 것으로서, 고전압용 소자에 적용 가능한 듀얼 게이트 산화막(dual gate oxide)의 형성시 고전압 소자부를 정의하는 감광막을 제거하기 위하여 O2 플라즈마를 이용한 건식 제거방법을 적용함으로써 셀(Cell) 전압 변화 폭을 감소시켜 공정수율 및 소자의 신뢰성을 향상시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a gate oxide film of a semiconductor device, and to applying a dry removal method using an O 2 plasma to remove a photoresist film defining a high voltage device when forming a dual gate oxide that is applicable to a high voltage device. As a result, the cell voltage variation range can be reduced, thereby improving process yield and device reliability.
Description
본 발명은 반도체 소자의 게이트 산화막 형성 방법에 관한 것으로서, 특히 고전압용 소자에 적용 가능한 듀얼 게이트 산화막(dual gate oxide)의 형성시 고전압 소자부를 정의하는 감광막을 제거하기 위하여 O2 플라즈마를 이용한 건식 제거방법을 적용함으로써 셀(Cell) 전압 변화 폭을 감소시켜 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 게이트 산화막 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a gate oxide film of a semiconductor device. In particular, a dry removal method using an O2 plasma is used to remove a photoresist film defining a high voltage device portion when a dual gate oxide is applicable to a high voltage device. The present invention relates to a method for forming a gate oxide film of a semiconductor device capable of improving a process yield and device reliability by reducing a cell voltage variation range.
일반적으로 고전압 소자부의 게이트 산화막 두께는 매우 두꺼운데 반하여 저전압 소자부의 게이트 산화막 두께는 매우 얇다. 기존의 방법을 적용하여 듀얼 게이트 산화막을 형성하면 초기에 성장시킨 저전압 소자부의 게이트 산화막 식각시 소자분리 산화막의 손실이 심하여 저전압 소자의 게이트 산화막 특성이 열화된다.In general, the gate oxide film thickness of the high voltage device portion is very thick, while the gate oxide film thickness of the low voltage device portion is very thin. When the dual gate oxide film is formed using the conventional method, the loss of the device isolation oxide film during the etching of the gate oxide film of the initially grown low voltage device portion is severe, resulting in deterioration of the gate oxide film characteristic of the low voltage device.
현재 개발되고 있는 듀얼 게이트 산화막 형성공정에서는 BOE(buffered oxide etchant)를 이용한 습식 딥-아웃(dip-out) 공정 이후 고전압 소자부에 존재하는 감광막을 제거하기 위한 공정으로 황산과 과수의 희석용액을 사용한 습식 세정공정을 진행한다.The dual gate oxide film forming process currently being developed is a process for removing a photoresist film in a high voltage device part after a wet dip-out process using a buffered oxide etchant (BOE). Wet cleaning process.
하지만, 종래 기술의 모든 세정 장비들이 습식 감광막 제거 공정을 적용하지 않고 있고, 산화막 습식 딥-아웃 공정과 동시에 습식 감광막 제거 공정을 진행하기 위해서는 추가의 습식 세정장비의 투입이 반드시 요구된다.However, all the cleaning apparatuses of the prior art do not apply the wet photoresist removal process, and additional wet cleaning equipment is required to proceed with the wet photoresist removal process simultaneously with the oxide wet dip-out process.
이와 더불어 현재 제2차 게이트 산화막 성장 전 세정과정에서 적용되는 암모니아와 과수, DI의 희석용액의 경우 세정과정에서 금속이온이 포함된 케미컬 산화막(chemical oxide)이 성장되며, 이로 인해 동작속도를 더 빠르게 하기 위해 저전압 소자부상의 게이트 산화막의 두께를 더 낮출 경우 전체 게이트 산화막의 두께에서 케미컬 산화막이 차지하는 비율이 점점 증가되어, 게이트 산화막의 신뢰성에 문제가 발생되어 소자의 오동작을 유발시킨다는 문제점이 있다.In addition, in the case of diluting solutions of ammonia, fruit water, and DI, which are currently applied during the cleaning process before the growth of the second gate oxide film, chemical oxides containing metal ions are grown during the cleaning process, thereby increasing the operation speed. In order to reduce the thickness of the gate oxide film on the low voltage device portion, the ratio of the chemical oxide film to the thickness of the entire gate oxide film is gradually increased, resulting in a problem in the reliability of the gate oxide film, which causes a malfunction of the device.
도 1a 내지 도 1g 는 종래 기술에 따른 반도체 소자의 게이트 산화막 형성 공정도이다.1A to 1G are flowcharts illustrating gate oxide film formation of a semiconductor device according to the related art.
도 1a 를 참조하면, 반도체 기판(10) 상에 제1 산화막(12)을 형성한다.Referring to FIG. 1A, a first oxide film 12 is formed on a semiconductor substrate 10.
도 1b 를 참조하면, 상기 구조의 전표면에 평탄화된 감광막(도시안됨)을 형성한다. 그다음, 고전압 소자부(14)을 정의하는 마스크(도시안됨)를 이용한 선택적 노광 및 현상 공정으로 저전압 소자부(16)상의 상기 감광막을 제거하여 제1 산화막(12)을 노출시킨다. 여기서, 고전압 소자부(14)상에 감광막 패턴(18)이 형성된다.Referring to FIG. 1B, a planarized photoresist film (not shown) is formed on the entire surface of the structure. Next, the first oxide film 12 is exposed by removing the photoresist film on the low voltage device portion 16 by a selective exposure and development process using a mask (not shown) defining the high voltage device portion 14. Here, the photosensitive film pattern 18 is formed on the high voltage element portion 14.
도 1c 를 참조하면, 상기 구조상의 스컴(scum)을 제거하기 위하여 세정공정을 실시한다.Referring to FIG. 1C, a cleaning process is performed to remove the structural scum.
도 1d 를 참조하면, 저전압 소자부(16)상의 제1 산화막(12)을 제거하여 반도체 기판(10)을 노출시킨다. 여기서, 제1 산화막(12)의 제거는 습식 식각방법으로 제거한다. 그리고, 상기 습식 식각방법은 BOE를 사용하는 것이 바람직하다.Referring to FIG. 1D, the first oxide film 12 on the low voltage device portion 16 is removed to expose the semiconductor substrate 10. In this case, the first oxide film 12 is removed by a wet etching method. In addition, it is preferable to use BOE for the wet etching method.
도 1e 를 참조하면, 고전압 소자부(14)상에 형성된 감광막 패턴(18)을 제거한다. 여기서, 감광막 패턴(18)의 제거도 또한 습식 식각방법으로 제거한다.Referring to FIG. 1E, the photosensitive film pattern 18 formed on the high voltage device unit 14 is removed. Here, the removal of the photosensitive film pattern 18 is also removed by the wet etching method.
도 1f 를 참조하면, 상기 구조에 세정공정을 실시한다.Referring to Fig. 1F, the structure is subjected to a cleaning process.
도 1g 를 참조하면, 상기 구조의 전표면에 제2 산화막(20)을 형성한다.Referring to FIG. 1G, a second oxide film 20 is formed on the entire surface of the structure.
상기와 같은 종래 기술에 따른 반도체 소자의 게이트 산화막 형성 방법은, 습식식각 방법으로 저전압 소자부 영역 상의 산화막을 제거하여 반도체 기판을 노출시키는데, 후속 감광막 패턴 제거공정에서 반도체 기판 상에 케미컬 산화막이 형성되어 소자의 오동작 등으로 소자의 신뢰성을 떨어뜨리는 문제점이 있다. The gate oxide film forming method of a semiconductor device according to the prior art as described above, by using a wet etching method to remove the oxide film on the low-voltage device portion region to expose the semiconductor substrate, a chemical oxide film is formed on the semiconductor substrate in a subsequent photosensitive film pattern removal process There is a problem of lowering the reliability of the device due to malfunction of the device.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 고전압용 소자에 적용 가능한 듀얼 게이트 산화막(dual gate oxide)의 형성시 고전압 소자부를 정의하는 감광막을 제거하기 위하여 O2 플라즈마를 이용한 건식 제거방법을 적용함으로써 셀(Cell) 전압 변화 폭을 감소시켜 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 게이트 산화막 형성 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to dry using O2 plasma to remove a photosensitive film that defines a high voltage element when forming a dual gate oxide applicable to a high voltage element. The present invention provides a method for forming a gate oxide film of a semiconductor device capable of improving process yield and device reliability by reducing a cell voltage variation by applying a removal method.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법의 특징은,The present invention is to achieve the above object, the characteristics of the gate oxide film forming method of a semiconductor device according to the present invention,
반도체 소자의 게이트 산화막 형성 방법에 있어서,In the method of forming a gate oxide film of a semiconductor device,
반도체 기판 상에 제1 산화막을 형성하는 공정과,Forming a first oxide film on the semiconductor substrate,
저전압 소자부 상의 산화막을 노출시키는 감광막 패턴을 형성하는 공정과,Forming a photosensitive film pattern exposing the oxide film on the low voltage element portion;
상기 구조의 표면에 제1 세정을 실시하는 공정과,Performing a first cleaning on the surface of the structure;
상기 감광막 패턴을 마스크로 상기 저전압 소자부 상의 제1 산화막을 일정두께 식각하는 공정과Etching a first thickness of the first oxide layer on the low voltage element unit using the photosensitive layer pattern as a mask;
상기 감광막 패턴을 O2 플라즈마를 이용하여 제거하는 공정과,Removing the photoresist pattern using an O2 plasma;
상기 구조의 표면에 제2 세정을 실시하는 공정과,Performing a second cleaning on the surface of the structure;
상기 구조의 전면에 제2 산화막을 형성하는 공정을 구비함에 있다.And forming a second oxide film on the entire surface of the structure.
또한 본 발명의 다른 특징은, 상기 저전압 소자부 상의 제1 산화막 식각 공정은 H2O : HF 의 비율이 100 : 1 인 용액을 이용하는 것과, 상기 저전압 소자부 상의 제1 산화막 식각 공정은 상기 제1 산화막의 두께가 10 Å이 될 때까지 식각하는 것과, 상기 감광막 패턴의 제거 공정은 100 ~ 150 ℃의 온도조건하의 O2 분위기에서 1000 ~ 2000 W의 파워를 가한 플라즈마 방식으로 제거하는 것과, 상기 제2 세정공정은 황산(H2SO4)과 과수(H2O2)의 희석용액을 사용하여 세정하는 제1단계와, H2O : HF 의 비율이 100 : 1 인 용액을 이용하여 세정하는 제2단계를 포함하는 것을 특징으로 한다.In another aspect of the present invention, the first oxide film etching process on the low-voltage device unit uses a solution having a ratio of H 2 O: HF of 100: 1, and the first oxide film etching process on the low-voltage device unit includes the first oxide film. Etching to a thickness of 10 kPa, removing the photoresist pattern, removing the photosensitive film pattern by a plasma method applied with a power of 1000 to 2000 W in an O 2 atmosphere under a temperature condition of 100 to 150 ° C., and performing the second cleaning step. And a first step of washing using a dilute solution of silver sulfuric acid (H 2 SO 4) and fruit water (H 2 O 2), and a second step of washing using a solution having a ratio of H 2 O: HF of 100: 1.
이하 본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법에 관하여 첨부도면을 참조하여 상세히 설명하기로 한다.Hereinafter, a method of forming a gate oxide film of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2g 는 본 발명에 따른 반도체 소자의 게이트 산화막 형성 공정도이다.2A to 2G are flowcharts of gate oxide film formation of a semiconductor device according to the present invention.
도 2a 를 참조하면, 반도체 기판(40) 상에 제1 산화막(42)을 형성한다. 여기서, 제1 산화막(42)의 두께는 후속 공정에서의 손실(loss)를 고려하여 10 Å 높게 형성한다.Referring to FIG. 2A, a first oxide film 42 is formed on the semiconductor substrate 40. Here, the thickness of the first oxide film 42 is formed to be 10 Å higher in consideration of losses in subsequent steps.
도 2b 를 참조하면, 상기 구조의 전표면에 감광막(도시안됨)을 형성한다. 그다음, 고전압 소자부(44)을 정의하는 마스크(도시안됨)를 이용한 선택적 노광 및 현상 공정으로 저전압 소자부(46)상의 상기 감광막을 제거하여 저전압 소자부(46)의 제1 산화막(42)을 노출시킨다. 여기서, 고전압 소자부(44)상에만 감광막 패턴(48)이 남는다.Referring to FIG. 2B, a photosensitive film (not shown) is formed on the entire surface of the structure. Then, the first oxide film 42 of the low voltage device portion 46 is removed by removing the photosensitive film on the low voltage device portion 46 by a selective exposure and development process using a mask (not shown) defining the high voltage device portion 44. Expose Here, the photosensitive film pattern 48 remains only on the high voltage element portion 44.
도 2c 를 참조하면, 상기 구조상의 스컴(scum)을 제거하기 위하여 세정공정을 실시한다.Referring to FIG. 2C, a cleaning process is performed to remove the structural scum.
도 2d 를 참조하면, 저전압 소자부(46)상의 제1 산화막(42)을 일정 두께 식각한다. 여기서, 상기 식각공정은 H2O : HF 의 부피 비율이 100 : 1 인 용액을 이용하는 것이 바람직하다. 또한, 상기 식각된 제1 산화막(42)의 두께는 10 Å 인 것이 바람직하다.Referring to FIG. 2D, the first oxide film 42 on the low voltage device portion 46 is etched by a predetermined thickness. Here, it is preferable that the etching process uses a solution having a volume ratio of H 2 O: HF of 100: 1. In addition, the thickness of the etched first oxide film 42 is preferably 10 kPa.
불화수소(HF) 수용액은 종래 기술에서 사용하는 BOE 보다 산화막의 제거에 있어 제거량을 조절하는 것이 더 용이하다.Hydrogen fluoride (HF) aqueous solution is easier to control the removal amount in the removal of the oxide film than the BOE used in the prior art.
도 2e 를 참조하면, 감광막 패턴(48)을 O2 플라즈마를 이용하여 제거한다. 여기서, 상기 제거공정은 100 ~ 150 ℃의 온도조건하의 O2 분위기에서 1000 ~ 2000 W의 파워를 가한 플라즈마 방식인 것이 바람직하다.Referring to FIG. 2E, the photoresist pattern 48 is removed using an O 2 plasma. Here, it is preferable that the removal process is a plasma method in which power of 1000 to 2000 W is applied in an O 2 atmosphere under a temperature condition of 100 to 150 ° C.
도 2f 를 참조하면, 상기 구조에 세정공정을 실시한다. 여기서, 상기 세정공정은 2단계로 수행되는데, 제1단계는 상기 플라즈마에 의한 감광막(48) 제거 공정에서 발생하는 잔류물을 황산(H2SO4)과 과수(H2O2)의 희석용액을 사용하여 제거하는 것이고, 제2단계는 노출된 반도체 기판 상의 잔류물을 H2O : HF 의 부피 비율이 100 : 1 인 용액을 이용하여 제거하는 것이다.Referring to Fig. 2F, the above structure is subjected to a cleaning process. Here, the cleaning process is carried out in two steps, the first step is to remove the residue generated in the process of removing the photosensitive film 48 by the plasma using a dilute solution of sulfuric acid (H2SO4) and fruit water (H2O2). In the second step, the residue on the exposed semiconductor substrate is removed using a solution having a volume ratio of H 2 O: HF of 100: 1.
도 2g 를 참조하면, 상기 구조의 전표면에 제2 산화막(50)을 형성한다.Referring to FIG. 2G, a second oxide film 50 is formed on the entire surface of the structure.
도 3 은 종래 기술과 본 발명에 따른 게이트 산화막의 두께 비교도이다.Figure 3 is a comparison of the thickness of the gate oxide film according to the prior art and the present invention.
도 3 을 참조하면, 각각의 공정 진행에 따라 게이트 산화막의 두께가 변동되는 것을 볼 수 있고, 특히, 습식 식각방법과 건식 식각방법을 사용하여 감광막 패턴을 제거했을 때의 게이트 산화막의 두께 변동을 관측할 수 있다.Referring to FIG. 3, it can be seen that the thickness of the gate oxide film is changed according to the progress of each process. In particular, the thickness variation of the gate oxide film is observed when the photoresist pattern is removed using a wet etching method and a dry etching method. can do.
이상에서 설명한 본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법은, 저전압 소자부상의 산화막을 10 Å 남겨 후속 감광막 제거 공정에서의 반도체 기판의 손상을 방지하는 한편, 세정공정을 통해 남겨진 산화막에 형성된 케미컬 산화막(chemical oxide)을 제거함으로써, 결함없는 게이트 산화막을 형성할 수 있으므로 소자의 신뢰성을 향상시킬 수 있다.The method for forming a gate oxide film of a semiconductor device according to the present invention as described above leaves 10 Å of the oxide film on the low voltage device portion to prevent damage to the semiconductor substrate in a subsequent photoresist removal process, while the chemical oxide film formed on the oxide film left through the cleaning process. By removing the (chemical oxide), a gate oxide film without defects can be formed, so that the reliability of the device can be improved.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 게이트 산화막 형성 방법은, 고전압용 소자에 적용 가능한 듀얼 게이트 산화막(dual gate oxide)의 형성시 고전압 소자부를 정의하는 감광막을 제거하기 위하여 O2 플라즈마를 이용한 건식 제거방법을 적용함으로써 셀(Cell) 전압 변화 폭을 감소시켜 공정수율 및 소자의 신뢰성을 향상시킬 수 있는 효과가 있다.As described above, the method for forming a gate oxide film of the semiconductor device according to the present invention uses an O2 plasma to remove the photosensitive film defining the high voltage device portion in forming a dual gate oxide applicable to the high voltage device. By applying the dry removal method, it is possible to reduce the width of the cell voltage and improve process yield and device reliability.
도 1a 내지 도 1g 는 종래 기술에 따른 반도체 소자의 게이트 산화막 형성 공정도.1A to 1G show a process of forming a gate oxide film of a semiconductor device according to the prior art.
도 2a 내지 도 2g 는 본 발명에 따른 반도체 소자의 게이트 산화막 형성 공정도.2A to 2G are diagrams showing a process for forming a gate oxide film of a semiconductor device according to the present invention.
도 3 은 종래 기술 및 본 발명에 따른 게이트 산화막의 두께 비교도.Figure 3 is a comparison of the thickness of the gate oxide film according to the prior art and the present invention.
< 도면의 주요한 부분에 대한 부호의 설명><Description of the reference numerals for the main parts of the drawings>
10,40 : 반도체 기판 12,20,42,50 : 산화막10,40: semiconductor substrate 12,20,42,50: oxide film
14,44 : 고전압 소자부 16,46 : 저전압 소자부14,44: high voltage element portion 16,46: low voltage element portion
18,48 : 감광막 패턴18,48: photoresist pattern
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097453A KR100557611B1 (en) | 2003-12-26 | 2003-12-26 | Method for forming gate-oxides of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030097453A KR100557611B1 (en) | 2003-12-26 | 2003-12-26 | Method for forming gate-oxides of semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050066201A true KR20050066201A (en) | 2005-06-30 |
| KR100557611B1 KR100557611B1 (en) | 2006-03-10 |
Family
ID=37257308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030097453A KR100557611B1 (en) | 2003-12-26 | 2003-12-26 | Method for forming gate-oxides of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100557611B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678321B1 (en) * | 2005-12-14 | 2007-02-02 | 동부일렉트로닉스 주식회사 | Method for fabricating gate dielectric layers of different thickness |
| KR20190005422A (en) | 2017-07-06 | 2019-01-16 | 주식회사 브리슨 | Rice Polisher |
-
2003
- 2003-12-26 KR KR1020030097453A patent/KR100557611B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100678321B1 (en) * | 2005-12-14 | 2007-02-02 | 동부일렉트로닉스 주식회사 | Method for fabricating gate dielectric layers of different thickness |
| KR20190005422A (en) | 2017-07-06 | 2019-01-16 | 주식회사 브리슨 | Rice Polisher |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100557611B1 (en) | 2006-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040002299A (en) | Manufacturing Method of Semiconductor Device | |
| CN102931073B (en) | Method for manufacturing semiconductor device | |
| JP4201646B2 (en) | Manufacturing method of semiconductor device | |
| KR100732591B1 (en) | Method for manufacturing semiconductor device | |
| CN102956484B (en) | A kind of manufacture method of semiconductor device | |
| KR100557611B1 (en) | Method for forming gate-oxides of semiconductor devices | |
| CN110060919B (en) | Semiconductor device and method of forming the same | |
| KR100255665B1 (en) | Method for fabricating semiconductor device which havig a different thickness gate oxide structure in a semiconductor substrate | |
| US6989331B2 (en) | Hard mask removal | |
| JP4152271B2 (en) | Manufacturing method of semiconductor device | |
| US8187942B2 (en) | Method for manufacturing semiconductor device having a dual gate insulation layer | |
| JP4101130B2 (en) | Manufacturing method of semiconductor device | |
| JP3740792B2 (en) | Manufacturing method of semiconductor device | |
| KR100543016B1 (en) | Method for fabricating Thin Film Transitor | |
| KR0150668B1 (en) | Fabricating method of a semiconductor device | |
| KR100447261B1 (en) | Method for manufacturing semiconductor device using nitride layer as etch stop layer | |
| KR20090027105A (en) | Method for forming dual gate dielectrics | |
| KR100265849B1 (en) | A method for fabricating MOSFET | |
| KR100838483B1 (en) | Method for etching a gate in semiconductor device | |
| KR20050068363A (en) | Method for fabricating thin pattern using the hard mask | |
| KR20010003046A (en) | method for forming self-align contact hole in semiconductor device | |
| KR100599044B1 (en) | Method For Manufacturing Semiconductor Device | |
| KR100861312B1 (en) | Method of manufacturing semiconductor device | |
| KR20000025228A (en) | Method for forming gate insulator of semiconductor devices | |
| KR100800944B1 (en) | Gate electrode manufacturing method for flash memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |