JP4101130B2

JP4101130B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4101130B2
Application number: JP2003201027A
Authority: JP
Inventors: 洋北島; 浩之伊藤
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2003-07-24
Filing date: 2003-07-24
Publication date: 2008-06-18
Anticipated expiration: 2023-07-24
Also published as: JP2005044888A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、より詳細には、高誘電率の絶縁膜を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置における高集積化が大きく進展しており、ＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）型半導体装置では高集積化に対応するためのトランジスタ等の素子の微細化、高性能化が図られている。特に、ＭＯＳ構造を構成する要素の一つであるゲート絶縁膜に関しては、上記トランジスタの微細化、高速動作および低電圧化に対応すべく薄膜化が急速に進んでいる。
【０００３】
ゲート絶縁膜を構成する材料としては、従来よりシリコン酸化膜（ＳｉＯ_２膜）が用いられてきた。一方、ゲート電極の微細化に伴いゲート絶縁膜の薄膜化が進むと、キャリア（電子および正孔）がゲート絶縁膜を直接トンネリングすることによって生じるトンネル電流、すなわちゲートリーク電流が増大するようになる。例えば、１３０ｎｍノードのデバイスで要求されるゲート絶縁膜の膜厚はＳｉＯ_２膜で２ｎｍ程度であるが、この領域はトンネル電流が流れ始める領域である。したがって、ゲート絶縁膜としてＳｉＯ_２膜を用いた場合には、ゲートリーク電流を抑制することができずに消費電力の増大を招くことになる。
【０００４】
そこで、ＳｉＯ_２膜に代えて、より誘電率の高い材料をゲート絶縁膜として使用する研究が行われている。高誘電率の絶縁膜（以下、Ｈｉｇｈ−ｋ膜という。）は、電気的には薄いが、物理的には厚くてリーク電流の少ない膜である。こうしたＨｉｇｈ−ｋ膜の実用化に際しては、良好な特性とともに良好な特性を実現できる加工技術が重要となる。
【０００５】
【発明が解決しようとする課題】
ＨｆＯ_２膜は、現在有望と考えられているＨｉｇｈ−ｋ膜の１つである。従来、Ｈｉｇｈ−ｋ膜のエッチングにはフッ酸（ＨＦ）系の薬液が使用されてきた。一部のＨｉｇｈ−ｋ膜ではフッ酸以外の他の薬液も見出されつつあるが、ＨｆＯ_２膜ではこれまでのところフッ酸を主成分とした薬液しか用いられていない。
【０００６】
フッ酸を主成分とする薬液を用いた場合に問題となるのは、Ｈｉｇｈ−ｋ膜とともにＳｉＯ_２膜もエッチングされる点である。例えば、Ｈｉｇｈ−ｋ膜の下地には、シリコン基板上に形成された素子分離領域が存在する。この素子分離領域はＳｉＯ_２からなるので、Ｈｉｇｈ−ｋ膜をエッチングする際に下地の素子分離領域もエッチングされてしまうという問題があった。また、Ｈｉｇｈ−ｋ膜とシリコン基板との間にＳｉＯ_２膜を形成する場合にも、このＳｉＯ_２膜がエッチングされてしまうという問題があった。
【０００７】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、ＳｉＯ_２膜のエッチングを抑制してＨｆＯ_２膜を選択的にエッチングすることのできる半導体装置の製造方法を提供することにある。
【０００８】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【０００９】
【課題を解決するための手段】
本発明は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置の製造方法において、ゲート絶縁膜の形成は、シリコン基板上にＨｆＯ_２膜を形成する工程と、ゲート電極下を残してＨｆＯ_２膜をウェットエッチングする工程とを有し、ウェットエッチングは、シリコンを含むｐＨ４以下のＨＦ水溶液を用いて行うことを特徴とするものである。
【００１０】
また、本発明は、シリコン基板上に形成されたゲート絶縁膜と、このゲート絶縁膜の上に形成されたゲート電極とを有する半導体装置の製造方法において、ゲート絶縁膜の形成は、シリコン基板上にＳｉＯ_２膜を形成する工程と、ＳｉＯ_２膜の上にＨｆＯ_２膜を形成する工程と、ゲート電極下を残してＨｆＯ_２膜をウェットエッチングする工程とを有し、ウェットエッチングは、シリコンを含むｐＨ４以下のＨＦ水溶液を用いて行うことを特徴とするものである。
【００１１】
本発明の半導体装置の製造方法において、ＨＦ水溶液のｐＨは２以上４以下であることが好ましい。
【００１２】
また、本発明の半導体装置の製造方法において、ＨＦ水溶液はＨ_２ＳｉＦ_６を含むものとすることができる。ここで、Ｈ_２ＳｉＦ_６の濃度は、０．００１ｍｏｌ／ｌ〜０．１ｍｏｌ／ｌの範囲内にあることが好ましい。
【００１３】
【発明の実施の形態】
フッ酸によってＳｉＯ_２膜をエッチングする場合の反応式は、式（１）によって表わされる。
【００１４】
【化１】

【００１５】
一方、フッ酸によってＨｆＯ_２膜をエッチングする場合の反応式は、必ずしも明らかにされているわけではない。しかしながら、反応生成物の解析結果から、ＳｉＯ_２膜の場合と同様の反応によってエッチングが進行すると考えられる（式（２））。
【００１６】
【化２】

【００１７】
ゲート絶縁膜として用いられる場合のＨｆＯ_２膜の膜厚は、通常３〜５ｎｍ以下の薄膜である。したがって、式（１）の反応速度が式（２）の反応速度と同じであるか、または式（２）の反応速度よりも小さい場合には、ＨｆＯ_２膜のエッチングと同時にＳｉＯ_２膜のエッチングが起きても実用上問題となることはない。しかしながら、実際には、式（１）の反応速度は、式（２）の反応速度の３〜５倍以上であることが実験によって確認されている。
【００１８】
例えば、ＳｉＯ_２膜上に形成されたＨｆＯ_２膜をＨＦ水溶液を用いてウェットエッチングする場合において、ＨｆＯ_２膜のエッチング速度が１ｎｍ／分であるのに対し、ＳｉＯ_２膜のエッチング速度は３ｎｍ／分〜４ｎｍ／分と大きな値を示す。ここで、ＳｉＯ_２膜のエッチング速度は、加熱処理の条件や形成方法に起因する膜質の違いなどによっても変化し、場合によっては１０ｎｍ／分程度の値を有することもある。
【００１９】
本発明者は鋭意研究した結果、式（２）の反応に対して式（１）の反応を抑制することによって、ＳｉＯ_２膜に対してＨｆＯ_２膜を選択的にエッチングできることを見出した。具体的には、式（１）の反応が可逆反応であることに着目し、生成物であるＨ_２ＳｉＦ_６（フッ化ケイ素酸）を薬液中に予め加えておくことにより、式（１）の平衡をずらしてＳｉＯ_２とＨＦとが反応するのを抑制することができる。この場合、Ｈ_２ＳｉＦ_６の添加は式（２）の反応に殆ど影響を及ぼさないので、相対的に式（２）の反応速度を大きくしてＨｆＯ_２膜を選択的にエッチングすることが可能となる。
【００２０】
以下、本発明の実施の形態について、図面を参照しながら具体的に説明する。図２および図３は、本実施の形態による半導体装置の製造工程を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
【００２１】
まず、シリコン基板１０１上に公知の方法を用いて素子分離領域１０２，１０３を形成する。
【００２２】
次に、ゲート絶縁膜となるＳｉＯ_２膜およびＨｆＯ_２膜をこの順に形成する。尚、本実施の形態においては、ゲート絶縁膜はＨｆＯ_２膜のみからなっていてもよいし、ＨｆＯ_２膜の上に他のＨｉｇｈ−ｋ膜が形成された積層膜からなっていてもよい。
【００２３】
まず、素子分離領域１０２と素子分離領域１０３によって挟まれた領域に熱酸化法によってＳｉＯ_２膜１０４を形成する。ＳｉＯ_２膜１０４の膜厚は、例えば１ｎｍ程度とすることができる。ここで、ＳｉＯ_２膜１０４は、熱酸化法に限らず他の方法によって形成されてもよい。
【００２４】
次に、素子分離領域１０２，１０３およびＳｉＯ_２膜１０４の上にＨｆＯ_２膜１０５を形成する。ここで、ＨｆＯ_２膜とは化学的な特性がＨｆＯ_２によって決定される膜であればよく、例えばパーセント（％）オーダーの濃度で他の物質が含まれていてもよい。
【００２５】
ＨｆＯ_２膜１０５の膜厚は、例えば３ｎｍ〜７ｎｍ程度とすることができる。尚、ＨｆＯ_２膜１０５を成膜した後は、膜の緻密化および不純物濃度低減のために熱処理を加えることが好ましい。熱処理の条件は、例えば７００℃で３０秒間程度とすることができる。
【００２６】
次に、図２（ａ）に示すように、ＨｆＯ_２膜１０５の上に、ゲート電極となる多結晶シリコン膜１０６を形成する。尚、多結晶シリコン膜の代わりにアモルファスシリコン膜または多結晶シリコンゲルマニウム膜などを用いてもよい。
【００２７】
多結晶シリコン膜１０６を形成した後は、これをパターニングしてゲート電極を形成する。
【００２８】
ゲート電極の形成方法は、例えば、多結晶シリコン膜上にレジスト膜を形成し、これを露光・現像することにより形成したレジストパターンをマスクとして多結晶シリコン膜をエッチングすることによって形成することができる。また、多結晶シリコン膜上にシリコン酸化膜、レジスト膜を順に形成した後、シリコン酸化膜にレジストパターンを転写してハードマスクを形成し、このハードマスクを用いて多結晶シリコン膜をエッチングすることによっても形成することができる。
【００２９】
図２は、ハードマスクを用いて多結晶シリコン膜をエッチングする例である。
【００３０】
図１（ａ）に示すように、多結晶シリコン膜１０６上にハードマスクとなるＳｉＯ_２膜１０７、反射防止膜１０８およびレジスト膜１０９をこの順に形成する。反射防止膜１０８は、レジスト膜１０９をパターニングする際に、レジスト膜１０９を透過した露光光を吸収することによって、レジスト膜１０９と反射防止膜１０８との界面における露光光の反射をなくす役割を果たす。反射防止膜１０８としては有機物を主成分とする膜を用いることができ、例えば、スピンコート法などによって形成することができる。尚、本実施の形態においては、反射防止膜１０８はなくてもよい。
【００３１】
次に、フォトリソグラフィ法によって所望の線幅を有するレジストパターン１１０を形成し、図１（ｂ）の構造とする。
【００３２】
次に、レジストパターン１１０をマスクとして反射防止膜１０８およびＳｉＯ_２膜１０７を順にエッチングする。その後、不要となったレジストパターン１１０を除去する。尚、反射防止膜１０８のエッチングが進行してＳｉＯ_２膜１０７が露出すると略同時に、レジストパターン１１０がエッチングによって消失するようにエッチング条件を設定してもよい。この場合、ＳｉＯ_２膜１０７のエッチングは、反射防止膜パターン（図示せず）をマスクとして行う。ハードマスクとしてのＳｉＯ_２膜パターン１１０が形成された後は、例えば、酸素ガスを用いたプラズマ処理を行うことによって反射防止膜パターンを除去することができる。図１（ｃ）は、ＳｉＯ_２膜パターン１１１形成後の様子を示す断面図である。
【００３３】
次に、ＳｉＯ_２膜パターン１１１をマスクとして、多結晶シリコン膜１０６のエッチングを行い、図２（ａ）に示す構造とする。図において、多結晶シリコン膜パターン１１２はゲート電極である。
【００３４】
一方、レジストパターンをマスクとしてゲート電極を形成する場合には、図１（ａ）において、多結晶シリコン膜１０６の上にレジスト膜のみを形成する。次に、レジスト膜を露光・現像することによってレジストパターンを形成し、このレジストパターンをマスクとした多結晶シリコン膜１０６のエッチングによってゲート電極を形成することができる。
【００３５】
レジストパターンをマスクとして多結晶シリコン膜をエッチングする方が、工程数が少なくなり簡便である。これに対して、ハードマスクを用いる方法は、微細な電極パターンを形成するのに適している。
【００３６】
次に、ゲート電極下を残してＨｆＯ_２膜をウェットエッチングする。すなわち、図２（ａ）において、ＳｉＯ_２膜パターン１１１をマスクとしてＨｆＯ_２膜１０５のエッチングを行う。本実施の形態においては、Ｈ_２ＳｉＦ_６を添加したＨＦ水溶液を薬液として用い、ＨｆＯ_２膜１０５のウェットエッチングを行う。薬液は４以下のｐＨを有することが好ましく、２以上４以下のｐＨを有することがより好ましい。薬液の温度を室温（２５℃程度）とした場合には、Ｈ_２ＳｉＦ_６の添加量は０．００１ｍｏｌ／ｌ〜０．１ｍｏｌ／ｌの範囲内（すなわち、０．００１ｍｏｌ／ｌ以上０．１ｍｏｌ／ｌ以下。以下、同様。）にあることが好ましい。
【００３７】
１つの例として、ＨＦ水溶液にＨ_２ＳｉＦ_６を０．０１ｍｏｌ／ｌの濃度で添加したｐＨ３の薬液を用い、液温を２５℃としてＨｆＯ_２膜１０５のエッチングを行った。この場合、ＨｆＯ_２膜１０５のエッチング速度は１ｎｍ／分程度であったのに対し、ＳｉＯ_２膜１０４のエッチング速度は０．３ｎｍ／分〜０．４ｎｍ／分程度であり、ＨｆＯ_２膜１０５を選択的にエッチングすることができた。
【００３８】
比較のために、Ｈ_２ＳｉＦ_６を添加しないｐＨ３のＨＦ水溶液を用い、液温を２５℃としてＨｆＯ_２膜１０５のエッチングを行った。この場合、ＨｆＯ_２膜１０５のエッチング速度は１ｎｍ／分程度と変化しなかったのに対し、ＳｉＯ_２膜１０４のエッチング速度は３ｎｍ／分〜４ｎｍ／分程度と大きく増加した。
【００３９】
本実施の形態において、Ｈ_２ＳｉＦ_６の添加量はＨＦ濃度および液温などによって適宜調整することが好ましい。ここで、Ｈ_２ＳｉＦ_６の添加量が多くなるとＳｉＯ_２膜のエッチング速度は低下する一方、Ｈ_２ＳｉＦ_６の添加量が少なくなるとＳｉＯ_２膜のエッチング速度は上昇する。具体的には、液温が２５℃でｐＨ３のＨＦ水溶液では、Ｈ_２ＳｉＦ_６の添加量は０．００１ｍｏｌ／ｌ〜０．１ｍｏｌ／ｌの範囲内にあることが好ましい。
【００４０】
また、エッチング速度はＨＦ水溶液のｐＨによっても変化する。具体的には、ＨＦ水溶液のｐＨが大きくなるとエッチング速度はＨｆＯ_２膜、ＳｉＯ_２膜ともに小さくなる。一方、ＨＦ水溶液のｐＨが小さくなるとこれらの膜のエッチング速度は大きくなる。エッチング速度の低下はスループットの低下に繋がり、エッチング速度の上昇は制御性の低下に繋がる。したがって、スループットおよび制御性を比較考量してｐＨを決定することが好ましい。
【００４１】
例えば、ｐＨ４のＨＦ水溶液ではｐＨ３の場合に比較してエッチング速度は低下する。この場合、問題となるのはＨｆＯ_２膜のエッチング速度の低下である。しかし、ＨｆＯ_２膜のエッチング速度は加熱処理の条件によっても変動する。具体的には、高温の熱処理を加えればエッチング速度は遅くなる一方、低温の熱処理であればエッチング速度は速くなる。したがって、ＨｆＯ_２膜の熱処理条件を適宜設定することによって、ｐＨ４のＨＦ水溶液でも十分使用可能なものとすることができる。
【００４２】
例えば、７００℃程度の熱処理を加えたＨｆＯ_２膜にｐＨ４のＨＦ水溶液を用いた場合、エッチング速度が小さくなることによってスループットは低下する。一方、５００℃〜６００℃程度の熱処理を加えたＨｆＯ_２膜ではエッチング速度が速くなるので、ｐＨ４であっても実用上問題のないスループットとすることができる。この場合、添加するＨ_２ＳｉＦ_６の量は０．００１ｍｏｌ／ｌ〜０．０１ｍｏｌ／ｌとすることが好ましい。
【００４３】
また、ｐＨ２のＨＦ水溶液ではｐＨ３の場合に比較してエッチング速度は上昇する。したがって、エッチングの制御性、特にＳｉＯ_２膜のエッチングの制御性が問題となる。しかし、下地のＳｉＯ_２膜が露出しない程度のエッチング、すなわち、ＨｆＯ_２膜のエッチングの初期段階に限定するのであればｐＨ２であっても十分に使用可能であり、かえってスループットの点から有利なものとなる。この場合、添加するＨ_２ＳｉＦ_６の量は０．０１ｍｏｌ／ｌ〜０．１ｍｏｌ／ｌとすることが好ましい。
【００４４】
尚、本実施の形態において、ＨＦ水溶液に添加する物質はＨ_２ＳｉＦ_６に限定されるものではない。すなわち、Ｓｉ（シリコン）を含む物質であればＨ_２ＳｉＦ_６以外のものであってもよい。Ｓｉを含む化合物をＨＦ水溶液に添加した場合、ＳｉとＨＦとが反応することによって水溶液中にはＨ_２ＳｉＦ_６が生成する。したがって、Ｈ_２ＳｉＦ_６を直接加えた場合と同様の効果を得ることができる。
【００４５】
また、本実施の形態によれば、ＳｉＯ_２膜のみならずＳｉのエッチングも抑制することができる。したがって、図１および図２の構成において、ＳｉＯ_２膜１０４を設けずにシリコン基板１０１の上にＨｆＯ_２膜１０５を直接形成してもよい。この場合、シリコン基板１０１のエッチングを抑制して選択的にＨｆＯ_２膜１０５をエッチングすることが可能である。
【００４６】
以上の工程によって、図２（ｂ）に示す構造を得ることができる。尚、図２（ｂ）において、ゲート電極上にはＳｉＯ_２膜パターン１１１が形成されているが、レジストパターンをマスクとして多結晶シリコン膜１０６をエッチングする場合にはＳｉＯ_２膜パターン１１１が形成されないことはいうまでもない。この場合、ＨｆＯ_２膜１０５のエッチングは、多結晶シリコン膜パターン１１２をマスクとして行う。
【００４７】
ＨｆＯ_２膜１０５のエッチング終了後は、ＨＦ水溶液を用いたウェットエッチング法によってＳｉＯ_２膜１０４を除去し、図２（ｃ）に示す構造とする。この場合のＨＦ水溶液には、Ｈ_２ＳｉＦ_６などのシリコンを含む化合物が添加されている必要はない。また、ＳｉＯ_２膜１０４はＨｆＯ_２膜１０５よりも薄い上に、ＨＦ水溶液中でのエッチング速度がＨｆＯ_２膜に比較してＳｉＯ_２膜の方が数倍速いことは上述の通りであるので、ＳｉＯ_２膜１０４の除去の際にＨｆＯ_２膜１０５がエッチングされることは考慮しなくてよい。
【００４８】
ＳｉＯ_２膜１０４を除去した後は、層間絶縁膜、コンタクトおよび配線層の形成などの他、半導体装置の製造に必要な公知の工程を経ることによって本発明による半導体装置を製造することができる。
【００４９】
本実施の形態においてはＨｉｇｈ−ｋ膜としてＨｆＯ_２膜を用いたが、本発明はこれに限られるものではない。ＨｆＯ_２膜以外の他のＨｉｇｈ−ｋ膜、例えばＺｒＯ_２膜、Ｌａ_２Ｏ_３膜、Ｙ_２Ｏ_３膜およびＡｌ_２Ｏ_３膜などにも本発明を適用することができる。
【００５０】
【発明の効果】
本発明によれば、シリコンを含むｐＨ４以下のＨＦ水溶液を用いることにより、ＳｉＯ_２膜およびシリコン基板のエッチングを抑制して選択的にＨｆＯ_２膜をエッチングすることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本実施の形態による半導体装置の製造工程を示す断面図である。
【図２】（ａ）〜（ｃ）は、本実施の形態による半導体装置の製造工程を示す断面図である。
【符号の説明】
１０１シリコン基板、１０２，１０３素子分離領域、１０４ＳｉＯ_２膜、１０５Ｈｉｇｈ−ｋ膜、１０６多結晶シリコン膜、１０７ＳｉＯ_２膜、１０８反射防止膜、１０９レジスト膜、１１０レジストパターン、１１１ＳｉＯ_２膜パターン、１１２多結晶シリコン膜パターン。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a high dielectric constant insulating film.
[0002]
[Prior art]
2. Description of the Related Art In recent years, high integration in semiconductor integrated circuit devices has greatly advanced, and in a MOS (Metal Oxide Semiconductor) type semiconductor device, elements such as transistors and the like for achieving high integration have been miniaturized and improved in performance. Yes. In particular, with regard to the gate insulating film which is one of the elements constituting the MOS structure, the thinning is rapidly progressing to cope with the miniaturization, high speed operation and low voltage of the transistor.
[0003]
As a material constituting the gate insulating film, a silicon oxide film (SiO ₂ film) has been conventionally used. On the other hand, when the gate insulating film becomes thinner with the miniaturization of the gate electrode, the tunnel current generated by the carriers (electrons and holes) directly tunneling through the gate insulating film, that is, the gate leakage current increases. . For example, the thickness of the gate insulating film required for a 130 nm node device is about 2 nm for a SiO ₂ film, but this region is a region where a tunnel current starts to flow. Therefore, when the SiO ₂ film is used as the gate insulating film, the gate leakage current cannot be suppressed and the power consumption is increased.
[0004]
In view of this, research has been conducted in which a material having a higher dielectric constant is used as the gate insulating film instead of the SiO ₂ film. An insulating film having a high dielectric constant (hereinafter referred to as a High-k film) is electrically thin but physically thick and has little leakage current. In putting such a High-k film into practical use, a processing technique capable of realizing good characteristics as well as good characteristics is important.
[0005]
[Problems to be solved by the invention]
The HfO ₂ film is one of High-k films that is currently considered promising. Conventionally, hydrofluoric acid (HF) -based chemicals have been used for etching High-k films. In some High-k films, other chemicals other than hydrofluoric acid are being found, but in the HfO ₂ film, only chemicals mainly containing hydrofluoric acid have been used so far.
[0006]
A problem when using a chemical solution containing hydrofluoric acid as a main component is that the SiO ₂ film is etched together with the high-k film. For example, an element isolation region formed on a silicon substrate exists under the High-k film. Since this element isolation region is made of SiO ₂ , there is a problem in that the underlying element isolation region is also etched when the High-k film is etched. Further, when the SiO ₂ film is formed between the high-k film and the silicon substrate, there is a problem that the SiO ₂ film is etched.
[0007]
The present invention has been made in view of such problems. That is, an object of the present invention is to provide a method of manufacturing a semiconductor device capable of selectively etching an HfO ₂ film while suppressing etching of the SiO ₂ film.
[0008]
Other objects and advantages of the present invention will become apparent from the following description.
[0009]
[Means for Solving the Problems]
The present invention relates to a method of manufacturing a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film, wherein the gate insulating film is formed on the silicon substrate by HfO. A step of forming _two films and a step of performing wet etching of the HfO ₂ film while leaving the gate electrode, and the wet etching is performed using an HF aqueous solution containing silicon and having a pH of 4 or less. is there.
[0010]
The present invention also provides a method for manufacturing a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film, wherein the gate insulating film is formed on the silicon substrate. Forming a SiO ₂ film on the SiO ₂ film, forming a HfO ₂ film on the SiO ₂ film, and wet etching the HfO ₂ film while leaving under the gate electrode. It is characterized by using an aqueous HF solution having a pH of 4 or less.
[0011]
In the semiconductor device manufacturing method of the present invention, the pH of the HF aqueous solution is preferably 2 or more and 4 or less.
[0012]
In the method for manufacturing a semiconductor device of the present invention, the HF aqueous solution may contain H ₂ SiF ₆ . Here, the concentration of H ₂ SiF ₆ is preferably in the range of 0.001 mol / l to 0.1 mol / l.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
The reaction formula in the case of etching the SiO ₂ film with hydrofluoric acid is represented by the formula (1).
[0014]
[Chemical 1]

[0015]
On the other hand, the reaction formula when the HfO ₂ film is etched with hydrofluoric acid is not necessarily clarified. However, from the analysis result of the reaction product, it is considered that etching proceeds by the same reaction as in the case of the SiO ₂ film (formula (2)).
[0016]
[Chemical 2]

[0017]
When used as a gate insulating film, the film thickness of the HfO ₂ film is usually a thin film of 3 to 5 nm or less. Therefore, when the reaction rate of the formula (1) is the same as the reaction rate of the formula (2) or smaller than the reaction rate of the formula (2), the etching of the SiO ₂ film is performed simultaneously with the etching of the HfO ₂ film. If this happens, there is no practical problem. However, in practice, it has been confirmed by experiments that the reaction rate of the formula (1) is 3 to 5 times or more the rate of the formula (2).
[0018]
For example, when the HfO ₂ film formed on the SiO ₂ film is wet-etched using an HF aqueous solution, the etching rate of the HfO ₂ film is 1 nm / min, whereas the etching rate of the SiO ₂ film is 3 nm / min. A large value of min to 4 nm / min is shown. Here, the etching rate of the SiO ₂ film also varies depending on the difference in film quality due to conditions and method of forming the heat treatment, in some cases, it has a value of about 10 nm / min.
[0019]
As a result of diligent research, the present inventors have found that the HfO ₂ film can be selectively etched with respect to the SiO ₂ film by suppressing the reaction of the expression (1) with respect to the reaction of the expression (2). Specifically, paying attention to the fact that the reaction of the formula (1) is a reversible reaction, the product H ₂ SiF ₆ (fluorinated silicon acid) is added in advance to the chemical solution, whereby the formula (1) It is possible to suppress the reaction between SiO ₂ and HF by shifting the equilibrium of the above. In this case, since the addition of H ₂ SiF ₆ has little influence on the reaction of the formula (2), it is possible to selectively etch the HfO ₂ film by relatively increasing the reaction rate of the formula (2). It becomes.
[0020]
Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings. 2 and 3 are cross-sectional views showing the manufacturing process of the semiconductor device according to the present embodiment. In these drawings, the same reference numerals indicate the same parts.
[0021]
First,

element isolation regions

102 and 103 are formed on a silicon substrate 101 using a known method.
[0022]
Next, an SiO ₂ film and an HfO ₂ film to be a gate insulating film are formed in this order. In this embodiment, the gate insulating film may consist only HfO ₂ film, may comprise a laminated film other High-k film on the HfO ₂ film is formed.
[0023]
First, a SiO ₂ film 104 is formed by thermal oxidation in a region sandwiched between the element isolation region 102 and the element isolation region 103. The thickness of the SiO ₂ film 104 can be set to about 1 nm, for example. Here, the SiO ₂ film 104 may be formed not only by the thermal oxidation method but also by other methods.
[0024]
Next, an HfO ₂ film 105 is formed on the

element isolation regions

102 and 103 and the SiO ₂ film 104. Here, the HfO ₂ film may be a film whose chemical characteristics are determined by HfO ₂ , and may contain other substances, for example, at a concentration of percent (%) order.
[0025]
The film thickness of the HfO ₂ film 105 can be set to about 3 nm to ₇ nm, for example. Note that after the HfO ₂ film 105 is formed, it is preferable to perform heat treatment for densification of the film and reduction of impurity concentration. The conditions for the heat treatment can be, for example, about 700 ° C. for about 30 seconds.
[0026]
Next, as shown in FIG. 2A, a polycrystalline silicon film 106 to be a gate electrode is formed on the HfO ₂ film 105. Note that an amorphous silicon film or a polycrystalline silicon germanium film may be used instead of the polycrystalline silicon film.
[0027]
After the polycrystalline silicon film 106 is formed, it is patterned to form a gate electrode.
[0028]
The gate electrode can be formed, for example, by forming a resist film on the polycrystalline silicon film and etching the polycrystalline silicon film using a resist pattern formed by exposing and developing the resist film as a mask. . In addition, a silicon oxide film and a resist film are sequentially formed on the polycrystalline silicon film, a resist pattern is transferred to the silicon oxide film to form a hard mask, and the polycrystalline silicon film is etched using the hard mask. Can also be formed.
[0029]
FIG. 2 shows an example of etching a polycrystalline silicon film using a hard mask.
[0030]
As shown in FIG. 1A, an SiO ₂ film 107, an antireflection film 108, and a resist film 109, which serve as a hard mask, are formed in this order on the polycrystalline silicon film 106. The antireflection film 108 absorbs exposure light transmitted through the resist film 109 when patterning the resist film 109, thereby eliminating exposure light reflection at the interface between the resist film 109 and the antireflection film 108. . As the antireflection film 108, a film containing an organic substance as a main component can be used, and for example, it can be formed by a spin coating method or the like. In the present embodiment, the antireflection film 108 may be omitted.
[0031]
Next, a resist pattern 110 having a desired line width is formed by photolithography to obtain the structure of FIG.
[0032]
Next, the antireflection film 108 and the SiO ₂ film 107 are sequentially etched using the resist pattern 110 as a mask. Thereafter, the resist pattern 110 that is no longer needed is removed. Note that the etching conditions may be set so that the resist pattern 110 disappears almost simultaneously with the etching of the antireflection film 108 and the SiO ₂ film 107 being exposed. In this case, the SiO ₂ film 107 is etched using an antireflection film pattern (not shown) as a mask. After the SiO ₂ film pattern 110 as the hard mask is formed, the antireflection film pattern can be removed by performing plasma treatment using oxygen gas, for example. FIG. 1C is a cross-sectional view showing a state after the SiO ₂ film pattern 111 is formed.
[0033]
Next, the polycrystalline silicon film 106 is etched using the SiO ₂ film pattern 111 as a mask to obtain the structure shown in FIG. In the figure, a polycrystalline silicon film pattern 112 is a gate electrode.
[0034]
On the other hand, when the gate electrode is formed using the resist pattern as a mask, only the resist film is formed on the polycrystalline silicon film 106 in FIG. Next, a resist pattern is formed by exposing and developing the resist film, and a gate electrode can be formed by etching the polycrystalline silicon film 106 using the resist pattern as a mask.
[0035]
Etching the polycrystalline silicon film using the resist pattern as a mask is simple because the number of steps is reduced. On the other hand, the method using a hard mask is suitable for forming a fine electrode pattern.
[0036]
Next, the HfO ₂ film is wet-etched leaving the gate electrode. That is, in FIG. 2A, the HfO ₂ film 105 is etched using the SiO ₂ film pattern 111 as a mask. In this embodiment, wet etching of the HfO ₂ film 105 is performed using an HF aqueous solution to which H ₂ SiF ₆ is added as a chemical solution. The chemical solution preferably has a pH of 4 or less, and more preferably has a pH of 2 or more and 4 or less. When the temperature of the chemical solution is room temperature (about 25 ° C.), the amount of H ₂ SiF ₆ added is within the range of 0.001 mol / l to 0.1 mol / l (that is, 0.001 mol / l or more and 0.1 mol). / L or less. The same shall apply hereinafter.)
[0037]
As one example, the HfO ₂ film 105 was etched using a pH 3 chemical solution in which H ₂ SiF ₆ was added to an HF aqueous solution at a concentration of 0.01 mol / l and the liquid temperature was 25 ° C. In this case, while the etch rate of HfO ₂ film 105 was about 1 nm / min, the etching rate of the SiO ₂ film 104 is 0.3 nm / min ～0.4Nm / min approximately, an HfO ₂ film 105 It was possible to etch selectively.
[0038]
For comparison, the HfO ₂ film 105 was etched using a pH 3 HF aqueous solution to which no H ₂ SiF ₆ was added and the liquid temperature was 25 ° C. In this case, the etching rate of the HfO ₂ film 105 did not change to about 1 nm / min, whereas the etching rate of the SiO ₂ film 104 greatly increased to about 3 nm / min to 4 nm / min.
[0039]
In the present embodiment, it is preferable that the amount of H ₂ SiF ₆ added is appropriately adjusted according to the HF concentration, the liquid temperature, and the like. Here, when the amount of H ₂ SiF ₆ added increases, the etching rate of the SiO ₂ film decreases, while when the amount of H ₂ SiF ₆ decreases, the etching rate of the SiO ₂ film increases. Specifically, in an HF aqueous solution having a liquid temperature of 25 ° C. and a pH of 3, the amount of H ₂ SiF ₆ added is preferably in the range of 0.001 mol / l to 0.1 mol / l.
[0040]
The etching rate also changes depending on the pH of the HF aqueous solution. Specifically, as the pH of the HF aqueous solution increases, the etching rate decreases for both the HfO ₂ film and the SiO ₂ film. On the other hand, when the pH of the aqueous HF solution decreases, the etching rate of these films increases. A decrease in the etching rate leads to a decrease in throughput, and an increase in the etching rate leads to a decrease in controllability. Therefore, it is preferable to determine the pH by comparing the throughput and controllability.
[0041]
For example, the etching rate is lower in the pH 4 HF aqueous solution than in the case of pH 3. In this case, the problem is a decrease in the etching rate of the HfO ₂ film. However, the etching rate of the HfO ₂ film varies depending on the heat treatment conditions. Specifically, if a high temperature heat treatment is applied, the etching rate is reduced, while if a low temperature heat treatment is performed, the etching rate is increased. Therefore, by appropriately setting the heat treatment conditions for the HfO ₂ film, even a pH 4 HF aqueous solution can be sufficiently used.
[0042]
For example, when an aqueous HF solution having a pH of 4 is used for an HfO ₂ film that has been heat-treated at about 700 ° C., the throughput is lowered due to a decrease in the etching rate. On the other hand, an HfO ₂ film subjected to a heat treatment at about 500 ° C. to 600 ° C. has a high etching rate, so that even if the pH is 4, a throughput having no practical problem can be achieved. In this case, the amount of H ₂ SiF ₆ to be added is preferably 0.001 mol / l to 0.01 mol / l.
[0043]
Further, the etching rate increases in the pH 2 HF aqueous solution as compared with the pH 3. Therefore, controllability of etching, particularly controllability of etching of the SiO ₂ film becomes a problem. However, if the etching is performed to such an extent that the underlying SiO ₂ film is not exposed, that is, it is limited to the initial stage of etching of the HfO ₂ film, it can be sufficiently used even at pH 2, and is advantageous from the viewpoint of throughput. It becomes. In this case, the amount of H ₂ SiF ₆ to be added is preferably 0.01 mol / l to 0.1 mol / l.
[0044]
In the present embodiment, the substance added to the HF aqueous solution is not limited to H ₂ SiF ₆ . That is, other than H ₂ SiF _{6 as} long as it contains Si (silicon). When a compound containing Si is added to the HF aqueous solution, H ₂ SiF ₆ is generated in the aqueous solution due to the reaction between Si and HF. Therefore, the same effect as when H ₂ SiF ₆ is added directly can be obtained.
[0045]
Further, according to the present embodiment, not only the SiO ₂ film but also etching of Si can be suppressed. Therefore, the HfO ₂ film 105 may be formed directly on the silicon substrate 101 without providing the SiO ₂ film 104 in the configuration of FIGS. In this case, it is possible to selectively etch the HfO ₂ film 105 while suppressing the etching of the silicon substrate 101.
[0046]
Through the above steps, the structure shown in FIG. 2B can be obtained. In FIG. 2B, the SiO ₂ film pattern 111 is formed on the gate electrode. However, when the polycrystalline silicon film 106 is etched using the resist pattern as a mask, the SiO ₂ film pattern 111 is not formed. Needless to say. In this case, the HfO ₂ film 105 is etched using the polycrystalline silicon film pattern 112 as a mask.
[0047]
After the etching of the HfO ₂ film 105 is completed, the SiO ₂ film 104 is removed by a wet etching method using an HF aqueous solution to obtain a structure shown in FIG. In this case, it is not necessary to add a silicon-containing compound such as H ₂ SiF ₆ to the HF aqueous solution. Further, on the SiO ₂ film 104 is thinner than the HfO ₂ film 105, since the etching rate in HF solution that is several times faster the SiO ₂ film as compared to the HfO ₂ film is as described above, It is not necessary to consider that the HfO ₂ film 105 is etched when the SiO ₂ film 104 is removed.
[0048]
After the SiO ₂ film 104 is removed, the semiconductor device according to the present invention can be manufactured by performing known processes necessary for manufacturing the semiconductor device in addition to the formation of the interlayer insulating film, the contact and the wiring layer.
[0049]
In this embodiment, an HfO ₂ film is used as the High-k film, but the present invention is not limited to this. The present invention can also be applied to other High-k films other than HfO ₂ films, such as ZrO ₂ films, La ₂ O ₃ films, Y ₂ O ₃ films, and Al ₂ O ₃ films.
[0050]
【The invention's effect】
According to the present invention, by using a HF aqueous solution containing silicon and having a pH of 4 or less, etching of the SiO ₂ film and the silicon substrate can be suppressed and the HfO ₂ film can be selectively etched.
[Brief description of the drawings]
FIGS. 1A to 1C are cross-sectional views showing a manufacturing process of a semiconductor device according to the present embodiment.
FIGS. 2A to 2C are cross-sectional views illustrating the manufacturing steps of the semiconductor device according to the present embodiment.
[Explanation of symbols]
101 silicon substrate, 102, 103 element isolation region, 104 SiO ₂ film, 105 High-k film, 106 polycrystalline silicon film, 107 SiO ₂ film, 108 antireflection film, 109 resist film, 110 resist pattern, 111 SiO ₂ film Pattern, 112 Polycrystalline silicon film pattern.

Claims

In a method for manufacturing a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film,
The gate insulating film is formed by forming an HfO ₂ film on the silicon substrate;
Wet etching the HfO ₂ film leaving the gate electrode underneath,
The method of manufacturing a semiconductor device, wherein the wet etching is performed using an HF aqueous solution containing silicon and having a pH of 4 or less.

In a method for manufacturing a semiconductor device having a gate insulating film formed on a silicon substrate and a gate electrode formed on the gate insulating film,
The gate insulating film is formed by forming a SiO ₂ film on the silicon substrate;
Forming a HfO ₂ film on the SiO ₂ film;
Wet etching the HfO ₂ film leaving the gate electrode underneath,
The method of manufacturing a semiconductor device, wherein the wet etching is performed using an HF aqueous solution containing silicon and having a pH of 4 or less.

The method for manufacturing a semiconductor device according to claim 1, wherein the pH of the aqueous HF solution is 2 or more and 4 or less.

The method for manufacturing a semiconductor device according to claim 1, wherein the HF aqueous solution contains H ₂ SiF ₆ .

The method for manufacturing a semiconductor device according to claim 4, wherein the concentration of H ₂ SiF ₆ is in a range of 0.001 mol / l to 0.1 mol / l.