KR20050060730A

KR20050060730A - 액정 표시 장치

Info

Publication number: KR20050060730A
Application number: KR1020030092431A
Authority: KR
Inventors: 백승수; 김동규
Original assignee: 삼성전자주식회사
Priority date: 2003-12-17
Filing date: 2003-12-17
Publication date: 2005-06-22
Also published as: KR100993823B1

Abstract

시야각에 따라 발생되는 시인성 왜곡을 최소화하기 위한 액정 표시 장치가 개시된다. 제1 및 제2 스위칭 소자는 게이트 라인 및 데이터 라인 각각에 연결되고, 제1 서브 픽셀은 제1 액정 캐패시터 및 제1 스토리지 캐패시터를 포함하고, 커플링 캐패시터는 제2 스위칭 소자에 연결되며, 제2 서브 픽셀은 제2 액정 캐패시터 및 제2 스토리지 캐패시터를 포함한다. 이때, 제2 서브 픽셀에는 인가되는 전압은

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}

본 발명은 액정 표시 장치에 관한 것으로, 보다 상세하게는 시야각에 따라 발생되는 시인성 왜곡을 최소화하기 위한 액정 표시 장치에 관한 것이다.

일반적으로 액정 표시 장치(Liquid Crystal Display)는 슬림한 디자인, 저소비전력, 고해상도 등의 장점을 바탕으로, 노트북 컴퓨터용, 모니터용 등의 각종 응용 제품이 출시되고 있다. 특히, 액정 패널의 대형화가 가능해지면서 TV용으로 급격이 부각되고 있다.

이러한 액정 표시 장치는 화면을 관찰하는 방향에 따라서 명암과 색상이 바뀌는 시야각 특성에 큰 단점이 있다. 이러한 단점을 극복하는 방법들이 제안되고 있다.

예를들어, 상기 액정 표시 장치의 시야각 특성을 향상을 위해서는 도광판 표면에 프리즘판을 붙여 백라이트로부터 입사광의 직진성을 향상시켜, 수직 방향의 휘도를 30% 이상 향상시키는 방식이 실용화되고 있고, 네거티브 광보상판을 부착하여 시야각을 넓히는 방법을 적용 중에 있다.

또한, 인 플레인 스위칭(In Plane Switching) 모드가 개발되어 상하좌우 시야각이 160°로 거의 CRT 수준의 광시야각화가 이루어졌으나, 개구율이 상대적으로 낮아 이에 대한 개선이 필요하다.

이밖에도 OCB(Optical Compensated Birefringency)방식, PDLC(Polymer DispersedLiquid Crystal)방식, DHF(Deformed Helix Ferroelectric)방식 등을 TFT로 구동하여 시야각을 개선하는 노력 등 많은 시도가 이루어지고 있다.

이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 시야각에 따라 발생되는 시인성 왜곡을 최소화하기 위한 액정 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치는, 게이트 신호를 전달하는 게이트 라인과, 데이터 신호를 전달하는 데이터 라인간에 연결되어, 상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 스위칭부; 일단이 상기 스위칭부에 연결되어, 상기 데이터 신호에 대응하여 화상을 표시하는 제1 서브 픽셀; 일단이 상기 스위칭부에 연결되어, 상기 데이터 신호에 대응하는 전압을 다운시키는 커플링 캐패시터; 및 일단이 상기 커플링 캐패시터에 연결되어, 상기 커플링 캐패시터에 저장된 데이터 신호에 대응하여 화상을 표시하는 제2 서브 픽셀을 포함한다.

또한, 상기한 본 발명의 목적을 실현하기 위한 다른 하나의 특징에 따른 액정 표시 장치는, 제어 전극이 게이트 라인에 연결되고, 제1 전류 전극이 데이터 라인에 연결된 제1 스위칭 소자; 제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 제2 스위칭 소자; 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 액정 캐패시터와, 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 스토리지 캐패시터를 포함하는 제1 서브 픽셀; 일단이 상기 제2 스위칭 소자에 연결된 커플링 캐패시터; 및 상기 커플링 캐패시터의 타단에 연결된 제2 액정 캐패시터와, 상기 커플링 캐패시터의 타단에 연결된 제2 스토리지 캐패시터를 포함하는 제2 서브 픽셀을 포함하고, 상기 제2 서브 픽셀에는 인가되는 전압은 (여기서, 상기 Vsd1은 상기 제1 서브 픽셀에 인가되는 전압이고, 상기 Ccp는 커플링 커패시턴스이며, 상기 Clc2는 제2 액정 커패시턴스이고, 상기 Cst2는 제2 스토리지 커패시턴스)를 만족하는 것을 특징으로 한다.

이러한 액정 표시 장치에 의하면, 서브 픽셀간의 화상신호 전압차이는 그대로 유지하면서, 두 서브 픽셀간의 킥백 전압 차이가 없도록 하여 플리커를 개선할 수 있다.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.

도 1은 본 발명에 따른 액정 표시 장치를 설명하기 위한 도면이다.

도 1을 참조하면, 본 발명의 실시예에 따른 액정 표시 장치는 타이밍 제어부(100), 데이터 구동부(200), 게이트 구동부(300), 전압 발생부(400) 및 액정 패널(500)을 포함한다.

타이밍 제어부(100)는 데이터 구동용 신호(LOAD, STH, R, G, B)를 데이터 구동부(200)에 출력하고, 게이트 구동용 신호(Gate Clk, STV)를 게이트 구동부(300)에 출력하며, 외부로부터 인가되는 수직 동기 신호(Vsync)와, 수평 동기 신호(Hsync)와 메인 클럭 신호(MCLK)에 따라 공통 전압(VCOM)의 주기와 진폭을 정의하는 제1 타이밍 신호(101)를 전압 발생부(400)에 출력한다.

데이터 구동부(200)는 상기 데이터 구동용 신호(LOAD, STH, R, G, B)를 근거로 데이터 신호(D1, D2, ..., Dm)를 액정 패널(500)에 각각 출력한다.

게이트 구동부(300)는 상기 게이트 구동용 신호(Gate Clk, Vstart)와 전압 발생부(400)로부터 제공되는 게이트 온 전압(VON), 게이트 오프 전압(VOFF)을 근거로 게이트 신호(G1, G2, ..., Gn)를 액정 패널(500)에 출력한다.

전압 발생부(400)는 공통 전압(VCOM)의 주기와 진폭을 정의하는 제1 타이밍 신호(101)를 제공받아 상기 제1 타이밍 신호(101)의 전압 레벨을 업 또는 다운하며, 상기 게이트 신호(G1, G2, ..., Gn)에 일정 주기로 동조하여 공통 전압(VCOM)을 출력한다.

액정 패널(500)은 게이트 신호를 전달하는 하나 이상의 게이트 라인(GL)과, 상기 게이트 라인(GL)과 교차하여 데이터 신호를 전송하는 하나 이상의 데이터 라인(DL)과, 게이트 라인(GL) 및 상기 데이터 라인(DL)에 의해 둘러싸인 영역에 형성되어 각각의 게이트 라인(GL) 및 데이터 라인(DL)에 연결된 스위칭부(S/W)를 포함한다.

또한, 액정 패널(500)은 일단이 상기 스위칭부(S/W)에 연결된 제1 서브 픽셀(SP1)과, 일단이 상기 스위칭부(S/W)에 연결된 커플링 캐패시터(Ccp)와, 일단이 상기 커플링 캐패시터(Ccp)의 타단에 연결된 제2 서브 픽셀(SP2)을 포함한다.

구체적으로, 제1 서브 픽셀(SP1)은 상기 스위칭부(TFT)의 턴-온 동작에 따라 상기 데이터 신호에 대응하는 데이터 전압에 비례하여 화상을 표시한다. 커플링 캐패시터(Ccp)는 일단이 상기 스위칭 소자(TFT)에 연결되고, 타단이 제2 서브 픽셀(SP2)에 연결되어, 상기 데이터 전압의 레벨을 다운시켜 제2 서브 픽셀(SP2)에 제공한다. 제2 서브 픽셀(SP2)의 일단은 상기 커플링 캐패시터(Ccp)의 타단에 연결되어, 레벨 다운된 데이터 전압에 비례하여 화상을 표시한다.

또한, 액정 패널(500)은 상기 액정 캐패시터(Clc)의 타단에 연결되어, 상기 전압 발생부(400)로부터 제공되는 제1 공통 전압(VCOM1) 또는 제2 공통 전압(VCOM2)을 전달하는 공통 라인(COML)과, 상기 스토리지 캐패시터(Cst)의 타단에 연결되어, 상기 스토리지 기준 전압(VST)을 전달하는 스토리지 라인(STL)을 포함한다. 상기 공통 라인(COML)은 통상적으로 액정 패널(500)을 구성하는 컬러 필터 기판에 형성되고, 상기 데이터 라인과 평행하게 형성되는 것이 바람직하다.

도 2는 본 발명의 일 실시예에 따른 단위 픽셀을 설명하기 위한 도면이다.

도 2를 참조하면, 본 발명의 일 실시예에 따른 단위 픽셀은 제1 서브 픽셀(SP1), 커플링 캐패시터(Ccp) 및 제2 서브 픽셀(SP2)을 포함하여, 스위칭 소자(QS)에 연결된다.

스위칭 소자(QS)는 서로 인접하는 2개의 데이터 라인(DLp, DLp+1)과 서로 인접하는 2개의 게이트 라인(GLp, GLp+1)에 의해 정의되는 영역에 형성되어, 게이트를 통해 인가되는 게이트 신호에 응답하여 턴-온되어 소오스를 통해 인가되는 데이터 신호를 제1 서브 픽셀(SP1) 및 커플링 캐패시터(Ccp)에 제공한다.

제1 서브 픽셀(SP1)은 일단이 상기 스위칭 소자의 드레인에 연결되고, 타단이 공통 전압(VCOM)에 연결되어, 상기 스위칭 소자(QS)의 턴-온 동작에 따라 데이터 신호에 비례하여 광을 투과하는 제1 액정 캐패시터(Clc1)와, 일단이 상기 스위칭 소자(QS)에 연결되고 타단이 스토리지 전압(VST)에 연결되어, 상기 스위칭 소자(QS)의 턴-온시 상기 데이터 신호, 즉, 데이터 구동 전압을 축적하고, 상기 스위칭 소자(QS)의 턴-오프시 축적된 데이터 구동 전압을 제1 액정 캐패시터(Clc1)에 인가하는 제1 스토리지 캐패시터(Cst1)를 포함한다.

커플링 캐패시터(Ccp)는 일단이 상기 스위칭 소자(QS)에 연결되고, 타단이 제2 서브 픽셀(SP2)에 연결된다.

제2 서브 픽셀(SP2)은 일단이 상기 커플링 캐패시터(Ccp)에 연결되고, 타단이 공통 전압(VCOM)에 연결되어, 상기 스위칭 소자(QS)의 턴-온 동작에 따라 레벨 다운된 데이터 신호에 비례하여 광을 투과하는 제2 액정 캐패시터(Clc2)와, 일단이 상기 스위칭 소자(QS)에 연결되고 타단이 스토리지 전압(VST)에 연결되어, 상기 스위칭 소자(QS)의 턴-온시 상기 레벨 다운된 데이터 신호, 즉, 레벨 다운된 데이터 구동 전압을 축적하고, 상기 스위칭 소자(QS)의 턴-오프시 축적된 데이터 구동 전압을 제2 액정 캐패시터(Clc2)에 인가하는 제2 스토리지 캐패시터(Cst2)를 포함한다.

도 2에 도시한 바와 같이, 단위 픽셀을 제1 서브 픽셀(SP1)과 제2 서브 픽셀(SP2)로 분할하고, 분할된 두 개의 서브 픽셀(SP1, SP2)을 커플링 캐패시터(Ccp)로 연결한다. 이때, 제2 서브 픽셀(SP2)에 인가되는 전압은 하기하는 수학식 1과 같다.

여기서, Vd1은 제1 서브 픽셀(SP1)에 인가되는 전압이고, Vd2는 제2 서브 픽셀(SP2)에 인가되는 전압이며, Ccp는 커플링 캐패시터이고, Clc2는 제2 서브 픽셀(SP2)에 구비되는 액정 캐패시터이며, Cst2는 제2 서브 픽셀(SP2)에 구비되는 스토리지 캐패시터이다.

상기한 수학식 1에서 알 수 있듯이, 제2 서브 픽셀(SP2)에 인가되는 전압(Vd2)은 제1 서브 픽셀(SP1)에 인가되는 전압(Vd1)보다 낮아지게 된다.

따라서, 노멀리 블랙 모드(Normally Black-Mode)의 경우, 제2 서브 픽셀(SP2)이 제1 서브 픽셀(SP1)에 비해 휘도가 저감되고, 노멀리 화이트 모드(Normally White-Mode)의 경우, 제2 서브 픽셀(SP2)이 제1 서브 픽셀(SP1)에 비해 휘도가 높아지게 된다.

이와 같은 방식으로 단위 픽셀을 2개의 서브 픽셀로 구분하고, 두 서브 픽셀 사이에 커플링 캐패시터(Ccp)만으로 형성하는 것으로 두 서브 픽셀간에 차등 전압을 인가할 수 있게 된다. 하지만, 상기한 구조는 간단한 구조이나, 구조적으로 플리커 등에 취약한 구조이다.

그 이유를 설명하면 다음과 같다.

2개의 서브 픽셀에 걸리는 전압의 차이는 단순히 화상 신호에 국한되는 것이 아니라, 킥백 전압의 경우에도 2개의 서브 픽셀간에 차이가 발생하게 된다. 이를 표현하면 하기하는 수학식 2와 같다.

상기한 수학식 2에서 알 수 있듯이, Ccp를 통해 스위칭 소자(QS)의 소오스와 연결된 제2 서브 픽셀의 킥백 전압은 항상 제1 서브 픽셀의 킥백 전압보다 낮아지게 된다.

이러한 현상은 결국 2개의 서브 픽셀간의 최적의 공통전극 전압(VCOM)의 레벨에 차이로 나타나고, 결국 플리커에 취약하다.

그러면, 단위 픽셀에 형성된 제1 및 제2 서브 픽셀에 서로 다른 데이터 전압을 인가하더라도 상기한 플리커를 극복하기 위한 실시예를 설명한다.

도 3은 본 발명의 다른 실시예에 따른 단위 픽셀을 설명하기 위한 도면이다.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 단위 픽셀은 제1 서브 픽셀(SP1), 커플링 캐패시터(Ccp) 및 제2 서브 픽셀(SP2)을 포함하되, 제1 서브 픽셀(SP1)은 제1 스위칭 소자(QS1)에 연결되고, 제2 서브 픽셀(SP2)은 커플링 캐패시터(Ccp)를 경유하여 제2 스위칭 소자(QS2)에 연결된다.

제1 스위칭 소자(QS1)는 서로 인접하는 2개의 데이터 라인(DLp, DLp+1)과 서로 인접하는 2개의 게이트 라인(GLp, GLp+1)에 의해 정의되는 영역에 형성되어, 게이트를 통해 인가되는 게이트 신호에 응답하여 턴-온되어 소오스를 통해 인가되는 데이터 신호를 제1 서브 픽셀(SP1)에 제공한다.

제1 서브 픽셀(SP1)은 일단이 상기 제1 스위칭 소자(QS1)의 드레인에 연결되고, 타단이 공통 전압(VCOM)에 연결되어, 상기 제1 스위칭 소자(QS1)의 턴-온 동작에 따라 데이터 신호에 비례하여 광을 투과하는 제1 액정 캐패시터(Clc1)와, 일단이 상기 스위칭 소자(QS)에 연결되고 타단이 스토리지 전압(VST)에 연결되어, 상기 제1 스위칭 소자(QS1)의 턴-온시 상기 데이터 신호, 즉, 데이터 구동 전압을 축적하고, 상기 제1 스위칭 소자(QS1)의 턴-오프시 축적된 데이터 구동 전압을 제1 액정 캐패시터(Clc1)에 인가하는 제1 스토리지 캐패시터(Cst1)를 포함한다.

제2 스위칭 소자(QS2)는 서로 인접하는 2개의 데이터 라인(DLp, DLp+1)과 서로 인접하는 2개의 게이트 라인(GLp, GLp+1)에 의해 정의되는 영역에 형성되어, 게이트를 통해 인가되는 게이트 신호에 응답하여 턴-온되어 소오스를 통해 인가되는 데이터 신호를 커플링 캐패시터(Ccp)에 제공한다.

커플링 캐패시터(Ccp)는 일단이 상기 제2 스위칭 소자(QS2)에 연결되고, 타단이 제2 서브 픽셀(SP2)에 연결된다.

제2 서브 픽셀(SP2)은 일단이 상기 커플링 캐패시터(Ccp)에 연결되고, 타단이 공통 전압(VCOM)에 연결되어, 상기 제2 스위칭 소자(QS2)의 턴-온 동작에 따라 레벨 다운된 데이터 신호에 비례하여 광을 투과하는 제2 액정 캐패시터(Clc2)와, 일단이 상기 제2 스위칭 소자(QS2)에 연결되고 타단이 스토리지 전압(VST)에 연결되어, 상기 제2 스위칭 소자(QS2)의 턴-온시 상기 레벨 다운된 데이터 신호, 즉, 레벨 다운된 데이터 구동 전압을 축적하고, 상기 제2 스위칭 소자(QS2)의 턴-오프시 축적된 데이터 구동 전압을 제2 액정 캐패시터(Clc2)에 인가하는 제2 스토리지 캐패시터(Cst2)를 포함한다.

이처럼, 제1 및 제2 스위칭 소자(QS1, QS2)는 서로 다른 서브 픽셀을 별도로 구동한다. 제1 실시예에 따른 구조에서는 제1 및 제2 서브 픽셀간에 직접 커플링 캐패시터를 형성하여 하나의 스위칭 소자로 구동하였으나, 제2 실시예에 따른 구도에서는 제1 및 제2 서브 픽셀을 별도의 스위칭 소자로 구동하므로써, 최적의 공통전극 전압(VCOM)의 레벨 차이를 최소화할 수 있어 플리커가 발생하는 것을 차단할 수 있다.

동작시, 2개의 서브 픽셀의 충전이 완료되는 시점에서 제1 및 제2 스위칭 소자의 소오스 전압은 데이터 라인의 화상 신호와 같거나 거의 동일하다(100%충전이라고 가정하는 경우).

이때 제1 서브 픽셀(SP1)에는 화상 신호에 대응하는 전압이 그대로 인가되지만, 제2 서브 픽셀(SP2)에는 하기하는 수학식 3과 같은 전압이 인가된다.

상기한 수학식 3은 상기한 수학식 2와 동일한 식이다. 결국 충전되는 화상 신호가 커플링 캐패시터(Ccp)에 의해 제2 서브 픽셀(SP2)에는 제1 서브 픽셀(SP1)과 다른 전압이 들어가고, 시인성 개선 효과는 제1 실시예에 따른 구조와 동일하게 유지된다.

하지만, 제1 실시예에 따른 구조와 달리 제1 및 제2 스위칭 소자(QS1, QS2)의 소오스 각각에 발생하는 킥백 전압은 제1 스위칭 소자(QS1)의 게이트-소오스 기생 커패시턴스(Cgs1), 제2 스위칭 소자(QS2)의 게이트-소오스 기생 커패시턴스(Cgs2)에 따라 달라진다. 이를 수학식으로 설명하면 하기하는 수학식 4 및 5와 같다.

여기서, Ctot1 = Clc1 + Cst1이다.

여기서, Ctot2 = Clc2 + Cst21이다.

따라서, 제1 스위칭 소자(QS1)의 소오스에 발생되는 제1 킥백 전압(Vkb1)과, 제2 스위칭 소자(QS2)의 소오스에 발생되는 제2 킥백 전압(Vkb2)을 동일하게 하려면 하기하는 수학식 6을 만족하면 된다.

따라서, 제1 스위칭 소자(QS1)의 게이트 소오스간 커플링 캐패시터(Cgs1)와 제2 스위칭 소자(QS2)의 게이트-소오스 기생 커패시턴스(Cgs2)를 조정하여주면, 제1 킥백 전압(Vkb1)과 제2 킥백 전압(Vkb2)을 동일하게 설정할 수 있다.

상기한 제1 스위칭 소자(QS1)의 게이트-소오스 기생 커패시턴스(Cgs1)나 제2 스위칭 소자(QS2)의 게이트-소오스 기생 커패시턴스(Cgs2)는 W/L 등에 의해 조정이 가능하다. 따라서, 픽셀 설계 파라메타를 설정하는 것도 용이하게 할 수 있다.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

이상에서 설명한 바와 같이, 본 발명에 따르면 단위 픽셀내에 두 개의 스위칭 소자를 구비하고, 상기 두 개의 스위칭 소자는 동일한 데이터 라인에 연결되어 분할된 두 개의 서브 픽셀에 서로 다른 화소 전압을 인가하므로써, 플리커의 발생을 방지할 수 있다.

<도면의 주요부분에 대한 부호의 설명>

100 : 타이밍 제어부 200 : 데이터 구동부

300 : 게이트 구동부 400 : 전압 발생부

500 : 액정 패널 SP1 : 제1 서브 픽셀

SP2 : 제2 서브 픽셀 Ccp : 커플링 캐패시터

Claims

게이트 신호를 전달하는 게이트 라인과, 데이터 신호를 전달하는 데이터 라인간에 연결되어, 상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 스위칭부;

일단이 상기 스위칭부에 연결되어, 상기 데이터 신호에 대응하여 화상을 표시하는 제1 서브 픽셀;

일단이 상기 스위칭부에 연결되어, 상기 데이터 신호에 대응하는 전압을 다운시키는 커플링 캐패시터; 및

일단이 상기 커플링 캐패시터에 연결되어, 상기 커플링 캐패시터에 저장된 데이터 신호에 대응하여 화상을 표시하는 제2 서브 픽셀을 포함하는 액정 표시 장치.
제1항에 있어서, 상기 스위칭부는,

제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 스위칭 소자인 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 스위칭부는,

제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 제1 스위칭 소자; 및

제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 제2 스위칭 소자를 포함하는 액정 표시 장치.
제1항에 있어서, 상기 제1 서브 픽셀이 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 액정 캐패시터와, 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 스토리지 캐패시터를 포함하고,

상기 제2 서브 픽셀이 상기 커플링 캐패시터의 타단에 연결된 제2 액정 캐패시터와, 상기 커플링 캐패시터의 타단에 연결된 제2 스토리지 캐패시터를 포함하며,

상기 제2 서브 픽셀에는 인가되는 전압은 (여기서, 상기 Vsd1은 상기 제1 서브 픽셀에 인가되는 전압이고, 상기 Ccp는 커플링 커패시턴스이며, 상기 Clc2는 제2 액정 커패시턴스이고, 상기 Cst2는 제2 스토리지 커패시턴스)를 만족하는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 제1 스위칭 소자의 제1 킥백 전압과 상기 제2 스위칭 소자의 제2 킥백 전압을 동일하게 하기 위해 제1 스위칭 소자의 게이트-소오스 기생 커패시턴스와, 제2 스위칭 소자의 게이트-소오스 기생 커패시턴스를 조정하는 것을 특징으로 하는 액정 표시 장치.
제5항에 있어서, 상기 제1 스위칭 소자의 제1 킥백 전압(Vkb1)은 (여기서, 상기 Cgs1은 상기 제1 스위칭 소자의 게이트-소오스 기생 커패시턴스의 커패시턴스이고, 상기 Cgs2는 제2 스위칭 소자의 게이트-소오스 기생 커패시턴스의 커패시턴스이며, 상기 Ctot1은 제1 액정 커패시턴스와 제1 스토리지 커패시턴스의 합)에 의해 정의되고, 상기 제2 스위칭 소자의 제2 킥백 전압(Vkb2)은 (여기서, 상기 Ctot2는 제2 액정 커패시턴스와 제2 스토리지 커패시턴스의 합)에 의해 정의되며,

상기 제1 킥백 전압과 상기 제2 킥백 전압을 동일하게 하기 위해 의 조건을 만족하는 것을 특징으로 하는 액정 표시 장치.
제어 전극이 게이트 라인에 연결되고, 제1 전류 전극이 데이터 라인에 연결된 제1 스위칭 소자;

제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 제2 스위칭 소자;

상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 액정 캐패시터와, 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 스토리지 캐패시터를 포함하는 제1 서브 픽셀;

일단이 상기 제2 스위칭 소자에 연결된 커플링 캐패시터; 및

상기 커플링 캐패시터의 타단에 연결된 제2 액정 캐패시터와, 상기 커플링 캐패시터의 타단에 연결된 제2 스토리지 캐패시터를 포함하는 제2 서브 픽셀을 포함하고,

상기 제2 서브 픽셀에는 인가되는 전압은(여기서, 상기 Vsd1은 상기 제1 서브 픽셀에 인가되는 전압이고, 상기 Ccp는 커플링 커패시턴스이며, 상기 Clc2는 제2 액정 커패시턴스이고, 상기 Cst2는 제2 스토리지 커패시턴스)를 만족하는 것을 특징으로 하는 액정 표시 장치.
제7항에 있어서, 상기 제1 스위칭 소자의 제1 킥백 전압(Vkb1)은 (여기서, 상기 Cgs1은 상기 제1 스위칭 소자의 게이트-소오스 기생 커패시턴스의 커패시턴스이고, 상기 Cgs2는 제2 스위칭 소자의 게이트-소오스 기생 커패시턴스의 커패시턴스이며, 상기 Ctot1은 제1 액정 커패시턴스와 제1 스토리지 커패시턴스의 합)에 의해 정의되고, 상기 제2 스위칭 소자의 제2 킥백 전압(Vkb2)은 (여기서, 상기 Ctot2는 제2 액정 커패시턴스와 제2 스토리지 커패시턴스의 합)에 의해 정의되며,

상기 제1 킥백 전압과 상기 제2 킥백 전압을 동일하게 하기 위해 의 조건을 만족하는 것을 특징으로 하는 액정 표시 장치.