KR101186252B1 - 액정 디스플레이 패널 - Google Patents

액정 디스플레이 패널 Download PDF

Info

Publication number
KR101186252B1
KR101186252B1 KR1020050132284A KR20050132284A KR101186252B1 KR 101186252 B1 KR101186252 B1 KR 101186252B1 KR 1020050132284 A KR1020050132284 A KR 1020050132284A KR 20050132284 A KR20050132284 A KR 20050132284A KR 101186252 B1 KR101186252 B1 KR 101186252B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel voltage
voltage
pixel
voltage node
Prior art date
Application number
KR1020050132284A
Other languages
English (en)
Other versions
KR20070069801A (ko
Inventor
김정현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050132284A priority Critical patent/KR101186252B1/ko
Publication of KR20070069801A publication Critical patent/KR20070069801A/ko
Application granted granted Critical
Publication of KR101186252B1 publication Critical patent/KR101186252B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 시야각 특성을 향상시킬 수 있는 액정 디스플레이 패널에 관한 것이다.
이 액정 디스플레이 패널은 게이트라인과; 상기 게이트라인과 교차되는 데이터라인과; 상기 게이트라인으로부터의 스캔신호에 응답하여 상기 데이터라인으로부터의 데이터전압을 제1 화소전압노드에 공급하는 제1 박막트랜지스터와; 상기 제1 화소전압노드의 전압을 충전하는 제1 액정셀과; 상기 게이트라인으로부터의 스캔신호에 응답하여 상기 제1 화소전압노드의 전압을 제2 화소전압노드에 공급하는 제2 박막트랜지스터와; 상기 제2 화소전압노드의 전압을 충전하는 제2 액정셀을 구비한다.

Description

액정 디스플레이 패널{Liquid Crystal Display Panel}
도 1은 종래의 수직 배향 모드 액정 디스플레이 패널을 나타내는 도면.
도 2는 도 1 에 도시된 액정셀의 그레이별 투과율 특성을 나타내는 도면.
도 3은 본 발명의 실시예에 따른 액정 디스플레이 패널을 나타내는 도면.
도 4는 도 3에 도시된 서브픽셀의 등가회로를 나타내는 도면.
도 5는 도 3 및 도 4에 도시된 서브픽셀의 구동 전압 특성을 나타내는 도면.
도 6은 도 3 및 도 4에 도시된 제1 및 제2 액정셀의 그레이별 투과율 특성을 나타내는 도면.
<도면의 주요 부호에 대한 설명>
GL : 게이트라인
DL : 데이터라인
CL1 : 제1 공통전극라인
CL2 : 제2 공통전극라인
TFT, TFT1, TFT2 : 박막트랜지스터
Clc, Clc1, Clc2 : 액정셀
Cst, Cst1, Cst1 : 스토리지 커패시터
Cgs, Cgs1, Cgs2 : 박막트랜지스터의 게이트-소스간 커패시턴스
본 발명은 액정 디스플레이 패널에 관한 것으로, 특히 시야각 특성을 향상시킬 수 있는 액정 디스플레이 패널에 관한 것이다.
도 1은 종래의 수직 배향((Vertically Aligned: VA) 모드 액정 디스플레이 패널을 나타내는 도면이다..
도 1을 참조하면, 종래의 수직 배향 모드 액정 디스플레이 패널의 각 서브화소(sub-Px)는 상호 교차하는 게이트라인(GL) 및 데이터라인(DL)과, 게이트라인(GL)으로부터의 스캔신호에 응답하여 데이터라인(DL)으로부터의 데이터전압을 화소전압노드(Np)에 공급하는 박막트랜지스터(TFT)와, 화소전압노드(Np) 상의 전압으로 충던되는 액정셀(Clc)과, 화소전압노드(Np) 상의 전압을 유지시키기 위한 스토리지 커패시터(Cst)를 구비한다.
게이트라인(GL) 및 데이터라인(DL)은 상호 교차하도록 형성된다. 액정 디스플레이 패널의 하판에 형성된다. 또한, 이 하판에는 게이트라인(GL)으로부터의 스캔신호에 응답하여 데이터라인(DL)으로부터의 데이터전압을 화소전압노드(Np)에 공급하는 박막트랜지스터(TFT)가 형성된다. 이 박막트랜지스터(TFT)의 게이트전극은 게이트라인(GL)에 접속되고, 드레인전극은 데이터라인(DL)에 접속되며, 소스전극은 화소전압노드(Np)에 접속된다. 액정셀(Clc)의 화소전극은 하판의 화소전압노드(Np)와 접속되고, 공통전극은 제1 공통전압(Vcom1)이 공급되는 상판의 제1 공통전극라인(CL1)에 접속된다. 액정셀(Clc)은 화소전압노드(Np) 상의 전압, 즉, 화소전압(Vp)과 제1 공통전압(Vcom1)의 전위차에 의해 투과율이 조절된다. 화소전압노드(Np)와 도시하지 않은 제2 공통전극라인 사이에는 화소전압(Vp)을 한 프레임 동안 유지시키기 위한 스토리지 커패시터(Cst)가 형성된다. 제2 공통전극라인에는 스토리지 커패시터(Cst)의 화소전압(Vp) 충전을 위한 제2 공통전압(Vcom2 : Storage Vcom)이 공급된다. 이 제2 공통전압(Vcom2)은 제1 공통전압(Vcom1)과 동전위를 가질 수 있다.
한편, 액정은 액정분자의 장축 방향에 대한 굴절률과 단축 방향에 대한 굴절율이 서로 상이한 굴절율 이방성을 가지는 물질이다. 이러한 액정의 굴절율 이방성으로 인해 액정셀(Clc)을 투과하는 광은 액정셀(Clc)에 대한 입사각에 따라 그 투과율이 달라지게 된다. 때문에, 액정 디스플레이 패널은 시야각에 따라, 즉, 표시화면을 바라보는 각도에 따라 휘도와 색도가 다르게 표현되는 문제점을 가진다.
도 2는 일반적인 수직 배향 모드 액정 디스플레이 패널의 시야각에 따른 계조(Gray)별 투과율 특성을 나타낸다.
도 2를 참조하면, 0°시야각에 대한 투과율(T1)과 45°시야각에서의 투과율(T2)이 계조별로 다른 편차(ΔT)를 나타내며, 특히 제1 계조(G1)에서의 0°시야각에 대한 45°시야각의 투과율 편차(ΔT1)가 제2 및 제3 계조(G2, G3)에서의 0°시 야각에 대한 45°시야각의 투과율 편차(ΔT2, ΔT3)보다 두드러지게 나타남을 알 수 있다. 시야각에 따른 투과율 편차(ΔT)가 크다는 것은 그만큼 휘도 또는 색도가 크게 왜곡되어 보인다는 것을 의미하며, 이는 시야각 특성이 좋지 않다는 것을 의미한다.
따라서, 본 발명의 목적은 시야각에 따른 투과율 편차를 줄임으로써 시야각 특성을 향상시킬 수 있는 수직 배향 모드 액정 디스플레이 패널을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 액정 디스플레이 패널은 게이트라인과; 상기 게이트라인과 교차되는 데이터라인과; 상기 게이트라인으로부터의 스캔신호에 응답하여 상기 데이터라인으로부터의 데이터전압을 제1 화소전압노드에 공급하는 제1 박막트랜지스터와; 상기 제1 화소전압노드의 전압을 충전하는 제1 액정셀과; 상기 게이트라인으로부터의 스캔신호에 응답하여 상기 제1 화소전압노드의 전압을 제2 화소전압노드에 공급하는 제2 박막트랜지스터와; 상기 제2 화소전압노드의 전압을 충전하는 제2 액정셀을 구비한다.
상기 제1 트랜지스터는 상기 게이트라인에 게이트전극, 상기 데이터라인에 드레인전극, 상기 제1 화소전압노드에 소스전극이 접속되고; 상기 제2 트랜지스터 는 상기 게이트라인에 게이트전극, 상기 제1 화소전압노드에 드레인전극, 상기 제2 화소전압노드에 소스전극이 접속된다.
상기 액정셀의 화소전극은 상기 제1 화소전압노드에 접속되고, 상기 제2 액정셀의 화소전극은 상기 제2 화소전압노드에 접속된다.
상기 본 발명에 따른 액정 디스플레이 패널은 상기 제1 및 제2 액정셀의 공통전극과 접속된 공통전압이 공급되는 공통전극라인을 더 구비한다.
상기 본 발명에 따른 액정 디스플레이 패널은 상기 제1 화소전압노드의 전압을 유지시키기 위한 제1 스토리지 커패시터와; 상기 제2 화소전압노드의 전압을 유지시키기 위한 제2 스토리지 커패시터를 더 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시예에 대한 설명을 통하여 명백히 드러나게 될 것이다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3을 참조하면, 본 발명의 실시예에 따른 액정 디스플레이 패널의 각 서브화소(sub-Px)는 상호 교차하는 게이트라인(GL) 및 데이터라인(DL)과, 게이트라인(GL)으로부터의 스캔신호에 응답하여 데이터라인(DL)으로부터의 데이터전압을 제1 화소전압노드(Np1)에 공급하는 제1 박막트랜지스터(TFT1)와, 제1 화소전압노드(Np1) 상의 전압으로 충전되는 제1 액정셀(Clc1)과, 제1 화소전압노드(Np1) 상의 전압을 유지시키기 위한 제1 스토리지 커패시터(Cst1)와, 게이트라인(GL)으로부터의 스캔신호에 응답하여 제1 화소전압노드(Np1) 상의 전압을 제2 화소전압노드 (Np2)에 공급하는 제2 박막트랜지스터(TFT2)와, 제2 화소전압노드(Np2) 상의 전압(Vp2)으로 충전되는 제2 액정셀(Clc2)과, 제2 화소전압노드(Np2) 상의 전압을 유지시키기 위한 제1 스토리지 커패시터(Cst2)를 구비한다.
게이트라인(GL) 및 데이터라인(DL)은 액정 디스플레이 패널의 하판에 상호 교차하도록 형성된다.
제1 박막트랜지스터(TFT1)의 게이트전극은 게이트라인(GL)에 접속되고, 드레인전극은 데이터라인(DL)에 접속되며, 소스전극은 제1 화소전압노드(Np1)에 접속된다. 제1 화소전압노드(Np1)에는 제1 액정셀(Clc1)의 화소전극이 접속되고, 제1 액정셀(Clc1) 공통전극은 제1 공통전압(Vcom1 : 상판 Vcom)이 공급되는 제1 공통전극라인(CL1)에 접속된다. 제1 화소전압노드(Np1)과 도시하지 않은 제2 공통전극라인 사이에는 제1 스토리지 커패시터(Cst1)가 형성된다. 제2 공통전극라인에 공급되는 제2 공통전압(Vcom2 : Storage Vcom)은 제1 공통전압(Vcom)과 동전위의 전압일 수 있다. 제2 박막트랜지스터(TFT2)의 게이트전극은 게이트라인(GL)에 접속되고, 드레인전극은 제1 화소전압노드(Np1)에 접속되며, 소스전극은 제2 화소전압노드(Np2)에 접속된다. 제2 화소전압노드(Np1)에는 제2 액정셀(Clc2)의 화소전극이 접속되고, 제2 액정셀(Clc1) 공통전극은 제1 공통전압(Vcom)이 공급되는 제1 공통전극라인(CL1)에 접속된다. 제2 화소전압노드(Np1)과 도시하지 않은 제2 공통전극라인 사이에는 제2 스토리지 커패시터(Cst2)가 형성된다.
도 4는 도 3에 도시된 서브화소(sub-Px)의 등가회로를 나타낸다.
도 4를 참조하면, 제1 박막트랜지스터(TFT1)는 게이트라인(GL)으로부터의 스 캔신호에 응답하여 데이터라인(DL)으로부터의 데이터전압을 제1 액정셀(Clc1)을 충전시키기 위한 제1 화소전압(Vp)으로써 제1 화소전압노드(Np1)에 공급한다. 제1 화소전압(Vp1)은 제1 스토리지 커패시터(Cst1)에 의해 한 프레임동안 유지된다.
제2 박막트랜지스터(TFT2)는 게이트라인(GL)으로부터의 스캔신호에 응답하여 제1 화소전압(Vp1)을 제2 액정셀(Clc2)을 충전시키기 위한 제2 화소전압(Vp2)으로써 제2 화소전압노드(Np2)에 공급한다. 제2 화소전압(Vp2)은 제2 스토리지 커패시터(Cst2)에 의해 한 프레임동안 유지된다.
여기서, 제1 화소전압(Vp1)과 제2 화소전압(Vp2)은 간의 전위차는 제1 박막트랜지스터(TFT1)의 게이트-소스 간 기생 커패시턴스(Cst1)와 제2 박막트랜지스터(TFT2)의 게이트-소스 간 기생 커패시턴스(Cst2)에 의해 결정되는데, 도 5를 참조하면, 서브픽셀(sub-Px) 내의 소자들이 아래의 조건 1 내지 조건 7을 만족하는 환경에서 약 12V의 데이터전압이 인가되는 경우 제1 화소전압(Vp1)과 제2 화소전압(Vp2)은 약 1.25V의 전위차를 가지게 되는 것을 알 수 있다.
조건 1. 제1 박막트랜지스터(TFT)의 채널폭/채널길이(W/L) = 제2 박막트랜지스터(TFT)의 채널폭/채널길이(W/L) = 도 1에 도시된 박막트랜지스터(TFT)의 채널폭/채널길이(W/L) = 46/4
조건 2. 제1 박막트랜지스터(TFT1)의 게이트-소스 간 기생 커패시턴스(Cgs1) = 제2 박막트랜지스터(TFT2의 게이트-소스 간 기생 커패시턴스(Cgs2) = 도 1에 도시된 박막트랜지스터(TFT)의 게이트-소스 간 기생 커패시턴스(Cgs1)
조건 3. 제1 공통전압(Vcom1) = 제2 공통전압(Vcom2)
조건 4. 제1 스토리지 커패시터(Cst1)의 커패시턴스 + 제2 스토리지 커패시터(Cst2)의 커패시턴스 = 도 1에 도시된 스토리지 커패시터(Cst)의 커패시턴스
조건 5. 제1 스토리지 커패시터(Cst1)의 커패시턴스 = 제2 스토리지 커패시터(Cst2)의 커패시턴스
조건 6. 제1 액정셀(Clc1)의 커패시턴스 + 제2 액정셀(Clc2)의 커패시턴스 = 도 1에 도시된 액정셀(Clc)의 커패시턴스
조건 7. 제1 액정셀(Clc1)의 커패시턴스 = 제2 액정셀(Clc2)의 커패시턴스
상술한 바와 같이 서로 다른 화소전압(Vp1, Vp2) 구동되는 제1 및 제2 액정셀(Clc1, Clc2)은 서로 다른 계조를 표시하게 된다. 따라서, 이 제1 및 제2 액정셀(Clc1, Clc2)을 포함하는 서브화소(sub_Px)에 표시되는 계조는 제1 액정셀(Clc1)에 표시되는 계조와 제2 액정셀(Clc)에 표시되는 계조의 평균으로 나타나게 된다.
이와 같은 화소구조를 가지는 본 발명의 실시예에 따른 액정 디스플레이 패널은 도 6에서 보는 바와 같이 0°시야각에 대한 45°시야각의 투과율 편차가 가장 두드러지는 제1 계조(G1)를 서브화소(sub-Px)에 표시함에 있어서, 제1 및 제2 액정셀(Clc1, Clc2) 중 어느 하나에는 제1 계조(G1)보다 0°시야각에 대한 45°시야각의 투과율 편차가 작은 제2 계조(G2)를 표시하고, 다른 하나에는 제1 계조(G1)보다 0°시야각에 대한 45°시야각의 투과율 편차가 작은 제2 계조(G2)를 표시한다. 결과적으로 서브화소(sub-Px)에 표시되는 제1 계조(G1)의 0°시야각에 대한 45°시야각의 투과율 편차(ΔTf)는 제2 계조(G2)의 0°시야각에 대한 45°시야각의 투과율 편차(ΔT2)와 제3 계조(G2)의 0°시야각에 대한 45°시야각의 투과율 편차(ΔT3)의 평균 으로 나타나게 된다. 따라서, 본 발명의 실시예에 따른 액정 디스플레이 패널은종래의 액정 디스플레이 패널과 동일한 제1 계조(G1)를 표시하는 경우 투과율 편차가 줄어들게 되어 좋은 시야각 특성을 가지게 된다.
상술한 바와 같은 본 발명의 실시예에 따른 액정 디스플레이 패널은 각 서브화소가 동일한 데이터전압에 대하여 서로 다른 계조를 표시하는 제1 및 제2 액정셀을 구비하여 투과율 편차가 큰 값을 가지는 제1 계조를 적어도 어느 하나는 제1 계조에 비하여 투과율 편차가 적은 제2 및 제3 계조의 평균으로 표시함으로써, 즉, 제1 및 제2 액정셀 중 어느 하나로 제2 계조를 표시하고 다른 하나로 제3 계조를 표시하여 제2 및 제3 계조의 평균으로 제1 계조를 표시함으로써 종래의 액정 디스플레이 패널에 비해 동일한 제1 계조 표현 시 투과율 편차가 줄어 시야각 특성이 향상되게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 게이트라인과;
    상기 게이트라인과 교차되는 데이터라인과;
    상기 게이트라인으로부터의 스캔신호에 응답하여 상기 데이터라인으로부터의 데이터전압을 제1 화소전압노드에 공급하는 제1 박막트랜지스터와;
    상기 제1 화소전압노드의 전압을 충전하는 제1 액정셀과;
    상기 제1 액정셀에 충전된 제1 화소전압을 유지하는 제1 스토리지 캐패시터와;
    제1 공통전압을 상기 제1 스토리지 캐패시터에 공급하는 제1 공통전극 라인과;
    상기 게이트라인으로부터의 스캔신호에 응답하여 상기 제1 화소전압노드의 전압을 제2 화소전압노드에 공급하는 제2 박막트랜지스터와;
    상기 제2 화소전압노드의 전압을 충전하는 제2 액정셀과;
    상기 제2 액정셀에 충전된 제2 화소전압을 유지하는 제2 스토리지 캐패시터와;
    상기 제1 공통전압과 동전위의 제2 공통전압을 상기 제2 스토리지 캐패시터에 공급하는 제2 공통전극 라인;을을 구비하고,
    상기 제1 화소전압은 상기 제1 박막트랜지스터의 기생 커패시턴스와 상기 제2 박막트랜지스터의 기생 커패시턴스의 차이에 의해 상기 제2 화소전압과 다른 것을 특징으로 하는 액정 디스플레이 패널.
  2. 제 1 항에 있어서,
    상기 제1 트랜지스터는 상기 게이트라인에 게이트전극, 상기 데이터라인에 드레인전극, 상기 제1 화소전압노드에 소스전극이 접속되고;
    상기 제2 트랜지스터는 상기 게이트라인에 게이트전극, 상기 제1 화소전압노드에 드레인전극, 상기 제2 화소전압노드에 소스전극이 접속되는 것을 특징으로 하는 액정 디스플레이 패널.
  3. 제 2 항에 있어서,
    상기 제1 액정셀의 화소전극은 상기 제1 화소전압노드에 접속되고, 상기 제2 액정셀의 화소전극은 상기 제2 화소전압노드에 접속되는 것을 특징으로 하는 액정 디스플레이 패널.
  4. 제 3 항에 있어서,
    상기 제1 및 제2 액정셀의 공통전극과 접속된 공통전압이 공급되는 공통전극라인을 더 구비하는 것을 특징으로 하는 액정 디스플레이 패널.
  5. 제 4 항에 있어서,
    상기 제1 화소전압노드의 전압을 유지시키기 위한 제1 스토리지 커패시터와;
    상기 제2 화소전압노드의 전압을 유지시키기 위한 제2 스토리지 커패시터를 더 구비하는 것을 특징으로 하는 액정 디스플레이 패널.
KR1020050132284A 2005-12-28 2005-12-28 액정 디스플레이 패널 KR101186252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132284A KR101186252B1 (ko) 2005-12-28 2005-12-28 액정 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132284A KR101186252B1 (ko) 2005-12-28 2005-12-28 액정 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20070069801A KR20070069801A (ko) 2007-07-03
KR101186252B1 true KR101186252B1 (ko) 2012-09-27

Family

ID=38505375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132284A KR101186252B1 (ko) 2005-12-28 2005-12-28 액정 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR101186252B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991371B1 (ko) 2012-06-22 2019-06-21 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR20070069801A (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
US7916108B2 (en) Liquid crystal display panel with color washout improvement and applications of same
KR101538320B1 (ko) 표시 장치
JP3564704B2 (ja) アクティブマトリクス型液晶表示装置及びその駆動方法
KR101427582B1 (ko) 표시판 및 이를 포함하는 액정 표시 장치
CN100461253C (zh) 液晶显示器及其驱动方法
KR101595817B1 (ko) 액정 표시 장치
KR20020060161A (ko) 액티브 매트릭스형 표시장치, 그 구동방법 및 표시소자
KR20090123738A (ko) 표시판 및 이를 포함하는 액정 표시 장치 및 그 제조 방법
KR20090130610A (ko) 액정 표시 장치
US20100045884A1 (en) Liquid Crystal Display
US8115715B2 (en) Liquid crystal display device and method of driving the same
JP4592384B2 (ja) 液晶表示装置
US20080239182A1 (en) Multi-domain vertical alignment liquid crystal display
JP2006506683A (ja) 液晶表示装置及びその駆動方法
KR100993823B1 (ko) 액정 표시 장치
WO2012029365A1 (ja) 画素回路及び表示装置
KR102164311B1 (ko) 액정 표시 장치
CN102317841A (zh) 液晶显示面板和液晶显示装置
KR101186252B1 (ko) 액정 디스플레이 패널
US20040189884A1 (en) Liquid crystal display
JPH02216121A (ja) 液晶表示装置
US7123225B2 (en) Method of driving active matrix liquid crystal display for restraining image sticking
KR20100060578A (ko) 액정패널 및 이를 구비한 액정표시장치
KR101232438B1 (ko) 액정표시장치 및 그의 구동방법
KR101340998B1 (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 7