KR20050060279A - 2차 주파수 체배기 및 그 설계방법 - Google Patents

2차 주파수 체배기 및 그 설계방법 Download PDF

Info

Publication number
KR20050060279A
KR20050060279A KR1020030091861A KR20030091861A KR20050060279A KR 20050060279 A KR20050060279 A KR 20050060279A KR 1020030091861 A KR1020030091861 A KR 1020030091861A KR 20030091861 A KR20030091861 A KR 20030091861A KR 20050060279 A KR20050060279 A KR 20050060279A
Authority
KR
South Korea
Prior art keywords
signal
transmission line
frequency multiplier
frequency
microstrip transmission
Prior art date
Application number
KR1020030091861A
Other languages
English (en)
Inventor
김철동
정용채
Original Assignee
세원텔레텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세원텔레텍 주식회사 filed Critical 세원텔레텍 주식회사
Priority to KR1020030091861A priority Critical patent/KR20050060279A/ko
Publication of KR20050060279A publication Critical patent/KR20050060279A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/003—Coplanar lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
    • H03B19/06—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes
    • H03B19/14—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source by means of discharge device or semiconductor device with more than two electrodes by means of a semiconductor device

Landscapes

  • Amplifiers (AREA)

Abstract

본 발명은 2차 주파수 체배기에 관한 것으로서, 기본 주파수 신호를 억압하는 피드포워드 구조와 3차 이상의 고조파 신호들을 억압하는 DGS 마이크로스트립 전송선로를 이용하여 불요파 신호들을 효과적으로 용이하게 억압할 수 있는 피드포워드 구조와 DGS 마이크로스트립 전송선로를 이용한 새로운 2차 주파수 체배기 및 이를 용이하게 설계할 수 있는 설계방법을 제공한다.

Description

2차 주파수 체배기 및 그 설계방법{2nd Order Frequency Doubler and Design Method thereof}
본 발명은 2차 주파수 체배기에 관한 것으로서, 특히 피드포워드 구조와 DGS 마이크로스트립 전송선로를 이용하여, 기본 주파수 신호 및 3차 이상의 고조파 신호들을 억압함으로써 불요파 신호들을 효과적으로 억압할 수 있는 2차 주파수 체배기 및 그의 설계방법에 관한 것이다.
일반적으로 마이크로파 통신(Microwave communication), 밀리미터파 통신(Millimeter wave communication) 및 레이더 시스템(Radar System)에서는 높은 안정도와 저위상 잡음의 깨끗한 신호원이 요구된다. 이러한 신호원은 상대적으로 좋은 위상 잡음특성을 가지고 있는 낮은 주파수의 신호원을 체배하여 얻을 수 있다.
낮은 주파수의 신호원으로부터 안정된 고주파 전원을 얻기 위해서 사용되는 체배기 중, 능동 체배기는 낮은 차수의 하모닉(Harmonic) 체배의 경우에 변환 이득을 얻을 수 있으며, 리액턴스(Reactance) 성분의 비선형 요소를 사용하여 하모닉을 발생시키는 바랙터 다이오드(Varactor Diode)에 비해 더 넓은 대역폭을 갖는다.
이중, FET(Field Effect Transistor)를 이용하는 능동 체배기는 보통 핀치오프(Pinch-Off) 근처의 바이어스(Bias)에서 사용되며, 비선형 트랜스 컨덕턴스(Trans Conductance; gm)는 고조파 생성에 가장 중요한 요소가 된다.
그러나, 일반적인 체배기의 출력 단에서는 체배된 주파수 성분 이외에 기본 주파수 성분과 기타 하모닉 성분들을 포함하고 있어서, 설계된 체배기를 다른 초고주파 회로(예로써, 혼합기, 증폭기 등)와 연결하면 여러 가지 문제를 일으킨다.
이를 위해 체배기의 출력 단에 λ/4개방 선로를 부착하거나 평형 체배기를 사용함으로써 기본 주파수 성분을 제거하고 있지만, 25dB 정도가 일반적인 한계로 나타나고 있다.
또한 대역통과 여파기를 연결하여 기본 주파수 성분과 여러 고조파 신호들을 제거 할 수도 있지만, 대역통과 여파기의 삽입손실로 인해 체배신호 레벨의 감소와 전체회로 크기의 증가를 일으키며, 전체 송수신기를 집적회로로 만들 경우 여파기로 인하여 제작이 불가능하게 되는 문제점이 있다.
따라서, 상기한 문제점을 해결하기 위한 본 발명의 목적은 대역통과 여파기를 사용하지 않고 체배기의 출력 단에서 발생되는 기본 주파수 성분과 3차 이상의 고조파 신호성분들을 제거할 수 있는 새로운 구조의 2차 주파수 체배기 및 그의 설계방법을 제공하는데 있다.
본 발명의 다른 목적은 전력증폭기의 혼변조 왜곡성분들을 효과적으로 제거하는 방법인 피드포워드 방식을 이용해서 기본신호를 제거하고, 마이크로스트립 전송선로의 접지면의 일부를 식각함으로써 저역통과 전달특성을 갖는 DGS(Defected Ground Structure) 마이크로스트립 전송선로를 이용해서 3차 이상의 고조파 성분들을 제거할 수 있는 새로운 구조의 2차 주파수 체배기 및 그의 설계방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 2차 주파수 체배기에 있어서,
입력신호를 체배하고, 피드포워드 구조를 구비하여 상기 체배된 입력신호로부터 기본 주파수 신호를 제거하는 피드포워드 2차 주파수 체배기와;
마이크로스트립 전송선로의 접지면의 일부를 식각하여 얻어지는 저역통과 전달특성에 따라, 상기 피드포워드 2차 주파수 체배기의 출력신호를 인가 받아 3차 이상의 고조파 성분들을 제거하여 2차 체배 신호만을 출력하는 DGS 마이크로스트립 전송선로;로 이루어짐을 특징으로 하는 2차 주파수 체배기를 제공한다.
본 발명에 따른 2차 주파수 체배기의 상기 피드포워드 2차 주파수 체배기는,
상기 입력신호를 주경로와 보조경로로 분배하고, 상기 체배기 전/후에 있는 결합기의 결합계수와 상기 보조경로에 있는 가변 위상변환기의 위상을 제어하여 상기 입력신호의 기본 주파수 신호를 제거하는 피드포워드 구조와,
상기 주경로로 분배된 상기 입력신호의 기본 주파수 신호에 대하여 체배된 주파수 신호의 진폭이 출력단에서 최대가 되도록 정합하는 입력 정합부와,
상기 입력 정합부에서 정합된 신호를 체배하는 증폭기와,
상기 증폭기에서 체배된 신호를 해당 체배 주파수로 정합하는 출력 정합부로 이루어짐을 특징한다.
또한, 본 발명에 따른 2차 주파수 체배기의 상기 DGS 마이크로스트립 전송선로는,
접지면의 일부를 식각한 셀의 크기를 조절하여 2차 체배 주파수까지 저역통과 특성을 조절하고, 마이크로스트립 전송선로의 폭을 조절하여 2차 체배 주파수까지 저역통과 특성을 조절하는 것을 특징으로 한다.
한편, 본 발명은 전계효과 트랜지스터를 구비하여 입력신호를 체배하고, 피드포워드 구조를 구비하여 상기 체배된 입력신호로부터 기본 주파수 신호를 제거하는 피드포워드 2차 주파수 체배기 및 마이크로스트립 전송선로의 접지면의 일부를 식각하고, 상기 피드포워드 2차 주파수 체배기의 출력신호를 인가 받아 3차 이상의 고조파 성분들을 제거하여 2차 체배 신호만을 출력하는 DGS 마이크로스트립 전송선로를 포함하여 구성되는 2차 주파수 체배기 설계방법에 있어서,
상기 트랜지스터의 출력전류 파형을 입력신호의 전도각에 따라 나타내고, 이를 참조하여 직류전류, 기본파 및 고조파 신호들의 발생특성을 푸리에 급수를 이용하여 나타내는 과정과;
상기 푸리에 급수로부터 전도각에 따른 직류전류, 기본파 및 고조파 신호의 진폭을 구하고, 2차 고조파 신호의 진폭이 최대가 되는 전도각을 구하는 과정과;
상기 2차 고조파 신호의 진폭이 최대가 되는 전도각으로부터 상기 트랜지스터의 출력전류 파형을 결정하는 과정과;
상기 결정된 출력전류 파형에 따라, 상기 트랜지스터의 바이어스를 상기 트랜지스터가 핀치오프 전압 근처에서 동작되도록 결정하는 과정과;
상기 피드포워드 2차 주파수 체배기 전/후에 있는 결합기의 결합계수와 가변 위상 변환기의 위상을 제어하여 기본 주파수 신호성분을 제거하는 과정과;
상기 기본 주파수 신호성분이 제거된 신호로부터 3차 이상의 고조파 신호를 제거할 수 있도록 상기 DGS 마이크로스트립 전송선로의 접지면을 식각하고, 상기 식각된 셀의 파라미터값을 조절하여 원하는 저역통과 특성을 갖도록 조절하는 과정;으로 이루어짐을 특징으로 하는 2차 주파수 체배기 설계방법을 제공한다.
또한, 본 발명에 따른 2차 주파수 체배기 설계방법은 상기 저역통과 특성을 조절하는 과정은,
상기 DGS 마이크로스트립 전송선로의 폭을 조절하는 과정;을 더 구비함을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명에 따른 2차 주파수 체배기의 설계방법을 도 1 내지 도 6을 참조하여 상세히 설명하고, 이에 따른 효과를 도 7 내지 도 14를 참조하여 기술한다.
우선, 도 1 및 도 2를 참조하여 일반적인 2차 주파수 체배기의 설계과정을 설명한다. 도 1은 트랜지스터의 입력 전압에 대한 출력전류 파형을 전도각에 따라 나타낸 도면이고, 도 2는 전도각에 따른 dc 및 기본파와 5차까지의 고조파 신호의 진폭을 나타낸 도면이다.
도 1을 참조하여 바이어스에 의한 고조파 신호들의 발생 특성을 <수학식 1> 및 <수학식 2>과 같이, 푸리에 급수(Fourier Series)를 이용하여 나타낼 수 있다.
이때 α는 트랜지스터 입력신호의 전도각(Conduction Angle)을 나타낸다.
도 2는 <수학식 1>, <수학식 2>를 이용하여 전도각에 따른 dc 및 기본파와 5차까지의 고조파 신호의 진폭을 나타낸 것이다.
도 2에 도시된 바와 같이, 2차 고조파 신호 진폭의 최대점은 전도각이 120˚일 때이고, 전도각에 따라 도 1의 출력전류 파형이 결정되며, 트랜지스터의 바이어스를 B급과 C급 중간 지점인 핀치오프 전압 근처에서 동작시켜야 한다.
바이어스를 결정한 후, 입력단은 기본 주파수(f0)에 대해 정합을 하되, 체배된 신호의 진폭이 출력단에서 최대가 되도록 정합을 하고, 출력단은 체배된 주파수(2f0)에서 정합이 되도록 한다.
도 3은 피드포워드 구조를 적용한 2차 주파수 체배기의 블록도를 나타낸 것으로, 도 3의 피드포워드(Feedforward) 구조는 전력 증폭기의 혼변조 왜곡성분을 효과적으로 제거하는 기술로 널리 사용되고 있으며 다른 선형화 방식에 비해 넓은 주파수 특성을 가지면서, 발진 가능성이 거의 없다는 특징이 있다.
피드포워드 구조는 본 발명에서 기본 주파수 성분을 제거하기 위한 방법으로 사용된 것으로서, 보통 능동 주파수 체배기는 체배 후에 기본 주파수 신호 레벨이 감쇠되므로, 체배기 전후에 있는 결합기의 결합계수와 가변 위상 변환기의 위상을 제어함으로써 원하지 않는 기본 주파수 신호성분을 억압할 수 있다.
그러나 선형전력증폭기를 피드포워드 구조로 구현할 때, 주 신호 제거 루프에서는 주 신호만 제거되듯이 피드포워드 구조를 적용한 2차 주파수 체배기에서는 3차 이상의 체배신호들을 제거할 수 없게 된다.
도 4a 내지 도 4c는 일반적인 마이크로스트립 전송선로와 본 발명에 적용되는 DGS 마이크로스트립 전송선로의 물리적 구조와 그 전기적 특성을 보이고 있다.
도 4a 및 도 4b에 도시된 바와 같이, 마이크로스트립 전송선로의 접지면을 일부 식각해 내는 DGS 마이크로스트립 전송선로는 전송선로 등가회로의 직렬 인덕턴스를 증가시키는 것과 같다.
따라서, 접지면을 식각하지 않은 경우와 동일한 특성 임피던스를 유지하기 위해서는 DGS 마이크로스트립 전송선로의 폭이 넓어져야 하는데, 이는 전송선로의 단락 캐패시턴스를 증가시키는 것과 같다.
이러한 등가 직렬 인덕턴스와 단락 캐패시턴스의 증가는 위상 상수의 증가와 전파지연 효과를 유발한다. 따라서 DGS 마이크로스트립 전송선로는 회로 소형화에 기여할 수 있다.
도 4c에 도시된 바와 같이, 4 GHz 이하인 주파수 대역에서는 일반적인 마이크로스트립 전송선로와 DGS 마이크로스트립 전송선로의 전달 특성이 거의 같지만, 그 전파지연 특성은 다르게 나타남을 볼 수 있다. 즉, 동작 주파수가 커질수록 다른 전파지연 효과가 나타남을 보이고 있다. 또한 4 GHz 이상에서는 신호 감쇄 특성이 강해져서 저역 통과 여파 특성이 나타남을 알 수 있다. 이때 DGS의 셀 파라미터 값을 조절함으로 주파수 특성을 제어할 수 있다.
따라서, 주파수 체배기의 출력단에 DGS 마이크로스트립 전송선로를 사용하여 그 저역 통과 여파특성을 이용한다면, 주파수 체배기의 3차 이상 고조파 신호들을 효과적으로 제거할 수 있다.
상술한 피드포워드 구조와 DGS 마이크로스트립 전송선로를 이용하여 기본 주파수 신호 및 3차 이상의 고조파 신호들을 억압함으로써, 불요파 신호들을 효과적으로 쉽게 억압할 수 있는 2차 주파수 체배기를 도 5 및 도 6을 참조하여 설명한다.
도 5는 본 발명에 따른 피드포워드 구조와 DGS 마이크로스트립 전송선로를 적용한 주파수 체배기의 블록도이며, 도 6은 본 발명에 따라 설계된 DGS 마이크로스트립 전송선로의 구조를 보인 도면이다.
기본 주파수뿐만 아니라 3차 이상의 고조파 신호들을 억압시키기 위해서 본 발명에서는 피드포워드 기법과 DGS 마이크로스트립 전송선로를 이용하였으며, 도 5에 그 구조도와 예상 주파수 스펙트럼을 보였다.
도 6에 도시된 본 발명에 따라 설계된 DGS 마이크로스트립 전송선로의 구조에서 식각된 셀의 크기는 a=4mm, b=3.5 mm, d=9.3mm, g=0.5mm, W=2.38mm, Wdgs= 4.37mm이다. 식각된 접지면의 크기를 조절하여 2차 체배 주파수까지 저역통과 특성을 갖도록 설계 가능하며, Ansoft사의 HFSS V.8 등을 사용하여 그 제작 특성을 예측할 수 있다.
이하, 본 발명의 2차 주파수 체배기의 타당성을 보이기 위한 실시 예로서, 1.87GHz의 신호원을 3.74GHz로 체배하는 2차 주파수 체배기를 도 7 내지 도 14를 참조하여 설명한다.
설계에 사용된 트랜지스터는 HP사의 ATF10136 MESFET(Metal Semiconductor Field Effect Transistor)이고, 드레인 전압은 1.2V, 게이트 전압은 -1.24V로 하여 2차 고조파 성분이 가장 많이 발생하도록 B급과 C급 사이의 핀치오프 전압 근처에서 동작하도록 하였다.
또한, 입출력 정합점은 Load-pull 방법을 이용하여 추출하였고, Agilent사의 ADS를 이용하여 정합회로를 설계하고 구현하였다.
도 7은 일반적인 구조로 제작된 체배기의 출력특성을 나타낸 도면으로서, 2차 체배신호 이외에 기본 주파수 신호와 3차 이상의 고조파 신호들이 함께 나타난다. 이때 2차 체배신호는 0 dBm의 기본파 입력신호에 대하여 -2.55 dB의 변환손실을 가지며 기본 주파수 신호의 크기는 -25.94 dBm이다.
도 8은 도 7의 일반적인 구조로 제작된 체배기에 피드포워드 구조를 적용하여, 기본 주파수 신호를 억압한 체배기의 출력특성을 나타낸 도면으로서, 기본 주파수 신호가 42.2 dB억압되었음을 관찰할 수 있다.
도 9a는 DGS 마이크로스트립 전송선로의 시뮬레이션 특성을 보인 도면이고, 도 9b는 본 발명에 따라 제작된 DGS 마이크로스트립 전송선로의 특성을 보인 도면으로서, 2차 체배 주파수에서는 약 0.4 dB 정도의 삽입손실을 갖지만 3차 이상의 고조파 대역에서 23 dB 이상의 감쇄 특성을 얻음을 보이고 있다.
이는 본 발명에 적용되는 DGS 마치크로스트립 전송선로가 체배기의 고조파 성분을 차단시킴을 보인 것이다.
도 10은 본 발명에 따른 피드포워드 구조와 DGS 마이크로스트립 전송선로를 적용한 2차 주파수 체배기의 출력특성을 보인 도면이다.
0 dBm의 입력신호에 대하여 체배된 2차 주파수 신호는 -3 dBm이며, 기본 주파수 신호는 42.9 dB, 3차 고조파 신호는 20.2 dB, 4차 고조파 신호는 29.7 dB 억압되었음을 관찰할 수 있다.
<표 1>은 본 발명에 따라 제작된 2차 주파수 체배기의 신호 레벨들을 종래기술에 따라 제작된 2차 주파수 체배기의 신호 레벨들과 비교 요약한 것이다.
Pf0 P2f0 P3f0 P4f0
Only Doubler -25.94 -2.55 -46.8 -38.74
F.F + Doubler -68.10 -2.64 -46.24 -40.08
F.F + DGS+Doubler -68.88 -3.02 -66.02 -68.45
도 11은 본 발명에 적용되는 피드포워드 구조에 의한 주파수 변화에 따른 기본 주파수 신호의 억압특성을 측정한 도면으로서, 피드포워드 구조를 사용했을 때 주파수 변화에 따른 기본 주파수 신호의 억압 특성을 피드포워드 구조를 사용하기 전과 피드포워드 구조를 사용한 후의 기본 주파수 신호 레벨과 억압된 양으로 동시에 나타내었다.
중심 주파수에서 42.9 dB 억압에 비해 대역 양쪽 끝에서는 14 dB로 억압이 저조한 이유는 도 3의 블럭도에서 주경로와 보조경로의 군지연 속도를 맞추었지만, 주경로의 군지연 특성의 평탄도와 기본파 신호의 변환 특성이 일정하지 않았기 때문이다.
도 12는 본 발명에 따른 2차 주파수 체배기의 주파수에 따른 출력의 크기와 변환손실을 측정한 도면으로서, 주파수 변화에 따른 변환손실을 측정한 것이다. 즉, 입력 주파수 변화에 대한 체배된 2차 주파수 신호의 크기를 나타낸 것이다.
도시된 바와 같이, 3.74 GHz에서 -2.9 dB의 변환손실을 가지며, 100 MHz 대역에서 ±1.73 dB, 즉 -2.34 dB(@3.71 GHz) ~ -5.8 dB(@3.79 GHz)의 변환손실 변화가 있다.
도 13은 본 발명에 따른 2차 주파수 체배기의 입력신호 레벨변화에 따른 2차 체배 주파수 신호 출력의 레벨과 변환손실을 측정한 도면으로서, 입력신호의 주파수가 1.87GHz 일 때, 입력 전력 레벨을 -10 dBm에서부터 +10 dBm까지 증가시키면서 입력 전력에 대한 출력의 크기와 변환손실을 측정하였다.
도시된 바와 같이, 변환손실이 증가하다가 1 dB 감소하는 지점, 즉 입력 전력의 크기가 1 dBm일 때의 출력 전력의 크기인 -1.5 dBm을 P1dB 라고 할 수 있다.
도 14a는 본 발명에 따른 2차 주파수 체배기의 입력신호의 위상잡음을 측정한 도면이고, 도 14b는 본 발명에 따른 2차 주파수 체배기의 출력신호의 위상잡음을 측정한 도면이다.
본 발명에 따라 제작된 2차 주파수 체배기의 출력 위상 잡음특성은 -97.51 dB/Hz(@10KHz offset)이며 입력 위상 잡음과 비교했을 때 3.8 dB 차이가 난다. 이것은 체배 차수에 따른 위상잡음의 이론적인 열화 예상 값인 20logN = 20log(2) = 6 dB보다 2.2 dB 낮아진 값이며, 제작된 2차 주파수 체배기의 위상 특성이 좋음을 나타낸다.
이는 기본 주파수 성분의 제거와 3차 이상의 고조파 신호의 정합에 기인하는 것이다.
본 발명에 따라 제작된 2차 주파수 체배기의 각 측정 결과를 <표 2>에 나타내었다.
항 목 측정결과 단 위
주파수 범위 3.69 ~ 3.79 GHz
주파수 대역 100 MHz
출력 전력 -2.34 ~ -5.8 dBm
변환손실 -2.34 ~ -5.8 dB
P1dB -1.5 dBm
위상잡음저하 3.8 dB
소비전류 14 mA
전원전압 1.2 V
상술한 바와 같이, 본 발명은 전력증폭기의 혼변조 왜곡성분들을 효과적으로 제거하는 방법인 피드포워드 방식을 이용해서 기본 주파수 신호를 제거하고, 마이크로스트립 전송선로의 접지면의 일부를 식각함으로 저역통과 전달특성을 갖는 DGS 마이크로스트립 전송선로를 이용해서 3차 이상의 고조파 성분들을 제거함으로써, 대역통과 여파기를 사용하지 않고 체배기의 출력 단에서 발생되는 기본 주파수 성분과 3차 이상의 고조파 신호성분들을 제거할 수 있는 새로운 구조의 2차 주파수 체배기를 제공한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 대역통과 여파기를 사용하지 않고 체배기의 출력 단에서 발생되는 기본 주파수 성분과 3차 이상의 고조파 신호성분들을 제거할 수 있는 새로운 구조의 2차 주파수 체배기를 제공함으로써, 기본 신호와 3차 이상의 고조파 성분들을 동시에 제거할 수 있는 효과가 있다.
또한, 대역통과 여파기를 사용하지 않고 기본 주파수 성분과 3차 이상의 고조파 신호성분들을 제거함으로써 체배신호 레벨의 감소를 방지하고, 전체 회로의 크기를 감소시키는 효과가 있다.
도 1은 전도각에 따른 출력전류 파형을 나타낸 도면,
도 2는 전도각에 따른 고조파 성분의 크기를 나타낸 도면,
도 3은 본 발명에 따른 피드포워드 구조를 적용한 2차 주파수 체배기의 블록도,
도 4a는 일반적인 마이크로스트립 전송선로의 구조를 보인 도면,
도 4b는 본 발명에 따른 DGS방식 마이크로스트립 전송선로의 구조를 보인 도면,
도 4c는 도 4a와 도 4b의 마이크로스트립 전송선로의 전달 및 전파지연 특성을 비교하기 위한 도면,
도 5는 본 발명에 따른 피드포워드 구조와 DGS 마이크로스트립 전송선로를 적용한 주파수 체배기의 블록도,
도 6은 본 발명에 따라 설계된 DGS 마이크로스트립 전송선로의 구조를 보인 도면,
도 7은 일반적인 구조의 2차 주파수 체배기의 출력특성을 나타낸 도면,
도 8은 도 7의 2차 주파수 체배기에 피드포워드 구조를 적용한 출력특성을 나타낸 도면,
도 9a는 DGS 마이크로스트립 전송선로의 시뮬레이션 특성을 보인 도면,
도 9b는 본 발명에 따라 제작된 DGS 마이크로스트립 전송선로의 제작특성을 보인 도면,
도 10은 본 발명에 따른 피드포워드 구조와 DGS 마이크로스트립 전송선로를 적용한 2차 주파수 체배기의 출력특성을 보인 도면,
도 11은 본 발명에 적용되는 피드포워드 구조에 의한 주파수 변화에 따른 기본 주파수 신호의 억압특성을 측정한 도면,
도 12는 본 발명에 따른 2차 주파수 체배기의 주파수에 따른 출력의 크기와 변환손실을 측정한 도면이며,
도 13은 본 발명에 따른 2차 주파수 체배기의 입력신호 레벨변화에 따른 2차 체배 주파수 신호 출력의 레벨과 변환손실을 측정한 도면,
도 14a는 본 발명에 따른 2차 주파수 체배기의 입력신호의 위상잡음을 측정한 도면,
도 14b는 본 발명에 따른 2차 주파수 체배기의 출력신호의 위상잡음을 측정한 도면.

Claims (6)

  1. 2차 주파수 체배기에 있어서,
    입력신호를 체배하고, 피드포워드 구조를 구비하여 상기 체배된 입력신호로부터 기본 주파수 신호를 제거하는 피드포워드 2차 주파수 체배기와;
    마이크로스트립 전송선로의 접지면의 일부를 식각하여 얻어지는 저역통과 전달특성에 따라, 상기 피드포워드 2차 주파수 체배기의 출력신호를 인가 받아 3차 이상의 고조파 성분들을 제거하여 2차 체배 신호만을 출력하는 DGS 마이크로스트립 전송선로;로 이루어짐을 특징으로 하는 2차 주파수 체배기.
  2. 제 1항에 있어서, 상기 피드포워드 2차 주파수 체배기는,
    상기 입력신호를 주경로와 보조경로로 분배하고, 상기 체배기 전/후에 있는 결합기의 결합계수와 상기 보조경로에 있는 가변 위상변환기의 위상을 제어하여 상기 입력신호의 기본 주파수 신호를 제거하는 피드포워드 구조와,
    상기 주경로로 분배된 상기 입력신호의 기본 주파수 신호에 대하여 체배된 주파수 신호의 진폭이 출력단에서 최대가 되도록 정합하는 입력 정합부와,
    상기 입력 정합부에서 정합된 신호를 체배하는 증폭기와,
    상기 증폭기에서 체배된 신호를 해당 체배 주파수로 정합하는 출력 정합부로 이루어짐을 특징으로 하는 2차 주파수 체배기.
  3. 제 1항에 있어서, 상기 DGS 마이크로스트립 전송선로는,
    접지면의 일부를 식각한 셀의 크기를 조절하여 2차 체배 주파수까지 저역통과 특성을 조절하는 것을 특징으로 하는 2차 주파수 체배기.
  4. 제 1항 또는 제 3항에 있어서, 상기 DGS 마이크로스트립 전송선로는,
    마이크로스트립 전송선로의 폭을 조절하여 2차 체배 주파수까지 저역통과 특성을 조절하는 것을 특징으로 하는 2차 주파수 체배기.
  5. 전계효과 트랜지스터를 구비하여 입력신호를 체배하고, 피드포워드 구조를 구비하여 상기 체배된 입력신호로부터 기본 주파수 신호를 제거하는 피드포워드 2차 주파수 체배기 및 마이크로스트립 전송선로의 접지면의 일부를 식각하고, 상기 피드포워드 2차 주파수 체배기의 출력신호를 인가 받아 3차 이상의 고조파 성분들을 제거하여 2차 체배 신호만을 출력하는 DGS 마이크로스트립 전송선로를 포함하여 구성되는 2차 주파수 체배기 설계방법에 있어서,
    상기 트랜지스터의 출력전류 파형을 입력신호의 전도각에 따라 나타내고, 이를 참조하여 직류전류, 기본파 및 고조파 신호들의 발생특성을 푸리에 급수를 이용하여 나타내는 과정과;
    상기 푸리에 급수로부터 전도각에 따른 직류전류, 기본파 및 고조파 신호의 진폭을 구하고, 2차 고조파 신호의 진폭이 최대가 되는 전도각을 구하는 과정과;
    상기 2차 고조파 신호의 진폭이 최대가 되는 전도각으로부터 상기 트랜지스터의 출력전류 파형을 결정하는 과정과;
    상기 결정된 출력전류 파형에 따라, 상기 트랜지스터의 바이어스를 상기 트랜지스터가 핀치오프 전압 근처에서 동작되도록 결정하는 과정과;
    상기 피드포워드 2차 주파수 체배기 전/후에 있는 결합기의 결합계수와 가변 위상 변환기의 위상을 제어하여 기본 주파수 신호성분을 제거하는 과정과;
    상기 기본 주파수 신호성분이 제거된 신호로부터 3차 이상의 고조파 신호를 제거할 수 있도록 상기 DGS 마이크로스트립 전송선로의 접지면을 식각하고, 상기 식각된 셀의 파라미터값을 조절하여 원하는 저역통과 특성을 갖도록 조절하는 과정;으로 이루어짐을 특징으로 하는 2차 주파수 체배기 설계방법.
  6. 제 6항에 있어서, 상기 저역통과 특성을 조절하는 과정은,
    상기 DGS 마이크로스트립 전송선로의 폭을 조절하는 과정;을 더 구비함을 특징으로 하는 2차 주파수 체배기 설계방법.
KR1020030091861A 2003-12-16 2003-12-16 2차 주파수 체배기 및 그 설계방법 KR20050060279A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030091861A KR20050060279A (ko) 2003-12-16 2003-12-16 2차 주파수 체배기 및 그 설계방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091861A KR20050060279A (ko) 2003-12-16 2003-12-16 2차 주파수 체배기 및 그 설계방법

Publications (1)

Publication Number Publication Date
KR20050060279A true KR20050060279A (ko) 2005-06-22

Family

ID=37253008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030091861A KR20050060279A (ko) 2003-12-16 2003-12-16 2차 주파수 체배기 및 그 설계방법

Country Status (1)

Country Link
KR (1) KR20050060279A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691472B1 (ko) * 2006-02-03 2007-03-12 삼성전자주식회사 Ｄｇｓ를 이용한 대역 차단 특성을 갖는 ｄｃ ｂｌｏｃｋ
KR100737387B1 (ko) * 2004-11-25 2007-07-09 한국전자통신연구원 밀리미터파 대역 주파수 체배기
KR100745039B1 (ko) * 2006-05-18 2007-08-01 세원텔레텍 주식회사 2,3,4차 주파수 체배기 및 그 설계방법
KR100853862B1 (ko) * 2005-12-29 2008-08-26 고려대학교 산학협력단 지연 고정 루프 기반의 주파수 체배기
CN104966870A (zh) * 2015-06-29 2015-10-07 南京理工大学 基于ltcc与dgs技术的uhf波段高性能滤波器组
CN106099278A (zh) * 2016-06-16 2016-11-09 华为技术有限公司 谐振单元和滤波器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737387B1 (ko) * 2004-11-25 2007-07-09 한국전자통신연구원 밀리미터파 대역 주파수 체배기
KR100853862B1 (ko) * 2005-12-29 2008-08-26 고려대학교 산학협력단 지연 고정 루프 기반의 주파수 체배기
KR100691472B1 (ko) * 2006-02-03 2007-03-12 삼성전자주식회사 Ｄｇｓ를 이용한 대역 차단 특성을 갖는 ｄｃ ｂｌｏｃｋ
KR100745039B1 (ko) * 2006-05-18 2007-08-01 세원텔레텍 주식회사 2,3,4차 주파수 체배기 및 그 설계방법
CN104966870A (zh) * 2015-06-29 2015-10-07 南京理工大学 基于ltcc与dgs技术的uhf波段高性能滤波器组
CN106099278A (zh) * 2016-06-16 2016-11-09 华为技术有限公司 谐振单元和滤波器
CN106099278B (zh) * 2016-06-16 2019-02-19 华为技术有限公司 谐振单元和滤波器
US10276904B2 (en) 2016-06-16 2019-04-30 Huawei Technologies Co., Ltd. Resonant unit and filter

Similar Documents

Publication Publication Date Title
JP4520204B2 (ja) 高周波電力増幅器
KR101119680B1 (ko) 일그러짐 보상 전력 증폭 장치
US6320462B1 (en) Amplifier circuit
EP3616320B1 (en) Inverted doherty power amplifier with large rf and instantaneous bandwidths
CN113938102A (zh) 一种宽带高效率的功率放大器及实现方法
JP2007049689A (ja) フィードフォワード増幅器
Hiraoka et al. A minaturized broad-band MMIC frequency doubler
Ribate et al. Broadband GaAs FET power amplifier for L and S bands applications
KR20050060279A (ko) 2차 주파수 체배기 및 그 설계방법
Abbasnezhad et al. A simple and adjustable technique for effective linearization of power amplifiers using harmonic injection
Jeong et al. A novel frequency doubler using feedforward technique and defected ground structure
EP1154563B1 (en) Frequency multiplier without spurious oscillation
KR100745039B1 (ko) 2,3,4차 주파수 체배기 및 그 설계방법
US7176769B1 (en) Harmonic termination circuit for medium bandwidth microwave power amplifiers
Yoon et al. Improvement of broadband feedforward amplifier using photonic bandgap
Tran et al. Study and design of wide band low noise amplifier operating at C band
Diatta et al. Full mode substrate integrated waveguide type high power amplifier with second harmonic suppression
Males‐Ilic et al. Improvement in second harmonics linearization technique for multichannel amplifiers
Toulali et al. Design of a Low Noise Amplifier using the Quarter wave Transformers matching Technique in the Frequency band [9-13] GHz
Diatta et al. Substrate integrated waveguide (SIW) power amplifier using SIW bandstop filter for harmonic control working at 3.55 GHz
Siripon et al. Novel frequency doubler using feedforward for fundamental frequency component suppression
RU2178946C2 (ru) Корректор нелинейных искажений
US8581662B2 (en) Amplifying system
Chenyang et al. Design of Ka band MMIC limiter low noise amplifier
Ta et al. Design and Fabrication of an X-Band Low Noise Amplifier Using FR-4 for Military Radar and Ground Station Receiver Applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application