KR20050059398A - Fringe field switching mode liquid crystal display device and method for manufacturing the same - Google Patents

Fringe field switching mode liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
KR20050059398A
KR20050059398A KR1020040042621A KR20040042621A KR20050059398A KR 20050059398 A KR20050059398 A KR 20050059398A KR 1020040042621 A KR1020040042621 A KR 1020040042621A KR 20040042621 A KR20040042621 A KR 20040042621A KR 20050059398 A KR20050059398 A KR 20050059398A
Authority
KR
South Korea
Prior art keywords
electrode
pixel
liquid crystal
common
common electrode
Prior art date
Application number
KR1020040042621A
Other languages
Korean (ko)
Other versions
KR100630878B1 (en
Inventor
이윤복
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to US10/874,416 priority Critical patent/US7304709B2/en
Publication of KR20050059398A publication Critical patent/KR20050059398A/en
Application granted granted Critical
Publication of KR100630878B1 publication Critical patent/KR100630878B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Abstract

본 발명에 따른 FFS모드 액정표시장치 및 그 제조방법에 의하면, 횡전계를 형성하는 전극이 화소 영역과 대응되게 형성되는 플랫 형태의 제 1 전극과, 제 1 전극과 중첩된 위치에서 원형전극 구조를 가지는 제 2 전극으로 구성됨에 따라, 제 1, 2 전극 간의 개구 영역이 원형 구조를 가짐에 따라 액정 방향자가 모든 방향에서 동일하여 시야각을 향상시킬 수 있고, 정사각형 픽셀 구조를 적용하여 개구율을 향상시킬 수 있으며, 블랙매트릭스와의 중첩 영역이 감소되어 합착 미스얼라인시에 제품별 발생할 수 있는 휘도차이를 최소화할 수 있는 장점을 가질 수 있다. According to the FFS mode liquid crystal display according to the present invention and a method of manufacturing the same, the first electrode of the flat form in which the electrode forming the transverse electric field is formed to correspond to the pixel region, and the circular electrode structure at the position overlapping the first electrode Since the branch is composed of the second electrode, the opening area between the first and second electrodes has a circular structure, so that the liquid crystal directors are the same in all directions, thereby improving the viewing angle, and applying the square pixel structure to improve the aperture ratio. In addition, the overlapping area with the black matrix is reduced, which may have an advantage of minimizing the luminance difference that may occur in each product at the time of misalignment.

Description

프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법{Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same} Fringe field switching mode liquid crystal display device and method for manufacturing the same

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것이며, 특히 고투과율 및 고개구율을 갖는 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a high transmittance and a high opening ratio, and a manufacturing method thereof.

최근에, 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 각광받고 있다. Recently, liquid crystal displays have been spotlighted as next-generation advanced display devices with low power consumption, good portability, technology-intensive, and high added value.

상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 상부 및 하부 기판 외부에 상부 및 하부 편광판을 위치시켜 형성되며, 액정 분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된다. The liquid crystal display device is formed by injecting liquid crystal between two substrates on which transparent electrodes are formed, and placing upper and lower polarizers outside the upper and lower substrates, and changing image polarization characteristics according to the anisotropy of the liquid crystal molecules. It corresponds to the non-light emitting element obtained.

현재에는, 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 배치되는 능동행렬방식 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 평판 TV 시스템 또는 휴대 컴퓨터용 고-정보량의 모니터와 같은 응용분야에 광범위하게 사용되게 되었다.Currently, an active matrix liquid crystal display (AM-LCD), in which thin film transistors (TFTs), which are switching elements that open and close each pixel, is disposed for each pixel, has an excellent resolution and video performance. This has led to widespread use in applications such as flat panel television systems or high-information monitors for portable computers.

그러나, 대표적인 액정표시장치인 TN(Twisted Nematic) 표시 모드는, 좁은 시야각 특성과 늦은 응답 특성, 특히 그레이 스케일 동작에서의 늦은 응답특성 등과 같은 근본적인 문제점을 갖는다. However, TN (Twisted Nematic) display mode, which is a typical liquid crystal display device, has fundamental problems such as narrow viewing angle characteristics and late response characteristics, especially late response characteristics in gray scale operation.

이러한 문제점을 해결하기 위하여, 액정표시소자의 새로운 다양한 개념이 제안되었다. 예를 들면, 하나의 방법은 하나의 화소가 여러 개의 서브화소로 나누어지는 멀티-도메인 TN 구조를 사용하는 것이고, 다른 방법은 액정 분자의 물리적 특성을 보상하는 OCB(Optically Compensated birefringence) 모드를 사용하는 것이다. 그러나, 멀티 도메인 방식은, 멀티 도메인을 형성하는데 공정이 복잡하고, 시야각 개선에도 한계가 있다. 또한, OCB 모드 방식은 시야각 특성과 응답 속도면에서 전기 광학적 성능이 우수하지만, 바이어스 전압에 의해 액정을 안정적으로 조절, 유지하기 어렵다는 단점이 있다. In order to solve this problem, various new concepts of the liquid crystal display device have been proposed. For example, one method uses a multi-domain TN structure in which one pixel is divided into several subpixels, and the other method uses an OCB (Optically Compensated birefringence) mode that compensates for the physical properties of liquid crystal molecules. will be. However, the multi-domain method is complicated in forming a multi-domain, and there is a limit in improving the viewing angle. In addition, the OCB mode has excellent electro-optical performance in terms of viewing angle characteristics and response speed, but has a disadvantage in that it is difficult to stably control and maintain the liquid crystal by a bias voltage.

최근에는 새로운 표시 모드의 일환으로, 액정 분자들을 구동시키는 전극들이 모두 동일한 기판 상에 형성되는 횡전계 모드(in plane switching mode) 모드가 제안되었다. Recently, as part of a new display mode, an in plane switching mode mode in which electrodes for driving liquid crystal molecules are all formed on the same substrate has been proposed.

도 1은 일반적인 횡전계형 액정표시장치의 구동 원리를 설명하기 위한 도면이다. 1 is a view illustrating a driving principle of a general transverse electric field type liquid crystal display device.

도시한 바와 같이, 컬러필터 기판인 상부 기판(10)과 어레이 기판인 하부 기판(20)이 서로 이격되어 대향하고 있으며, 이 상부 기판(10) 및 하부 기판(20) 사이에는 액정층(30)이 개재되어 있는 구조에서, 상기 하부 기판(20) 내부면에는 공통 전극(22) 및 화소 전극(24)이 모두 형성되어 있다. As illustrated, the upper substrate 10, which is a color filter substrate, and the lower substrate 20, which is an array substrate, are spaced apart from each other, and the liquid crystal layer 30 is disposed between the upper substrate 10 and the lower substrate 20. In this interposed structure, both the common electrode 22 and the pixel electrode 24 are formed on the inner surface of the lower substrate 20.

상기 액정층(30)은 상기 공통 전극(22)과 화소 전극(24)의 수평전계(26)에 의해 작동되고, 액정층(30)내 액정 분자가 수평전계에 의해 이동하므로 시야각이 넓어지는 특성을 띠게 된다. The liquid crystal layer 30 is operated by the horizontal electric field 26 of the common electrode 22 and the pixel electrode 24, and the viewing angle is widened because the liquid crystal molecules in the liquid crystal layer 30 move by the horizontal electric field. It becomes

한 예로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 80 ~ 85°범위에서 가시할 수 있다. For example, when viewed from the front, the transverse electric field type liquid crystal display may be visible in a range of about 80 to 85 ° in the up / down / left / right directions.

이하, 일반적인 횡전계형 액정표시장치용 어레이 기판의 전극 배치 구조에 대해서 도면을 참조하여 상세히 설명한다. Hereinafter, an electrode arrangement structure of a general transverse electric field type liquid crystal display array substrate will be described in detail with reference to the accompanying drawings.

도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판에 대한 개략적인 평면도이다. 2 is a schematic plan view of an array substrate for a general transverse electric field type liquid crystal display device.

도시한 바와 같이, 게이트 배선(40) 및 데이터 배선(42)이 서로 교차되게 형성되어 있고, 게이트 배선(40) 및 데이터 배선(42)의 교차지점에는 박막트랜지스터(T)가 형성되어 있다. 상기 게이트 배선(40) 및 데이터 배선(42)의 교차 영역은 화소 영역(P)으로 정의된다. As shown, the gate wiring 40 and the data wiring 42 are formed to cross each other, and the thin film transistor T is formed at the intersection of the gate wiring 40 and the data wiring 42. An intersection area of the gate line 40 and the data line 42 is defined as the pixel area P. FIG.

상기 게이트 배선(40)과 일정간격 이격되게 공통 배선(44)이 형성되어 있고, 화소 영역(P)에 위치하는 공통 배선(44)에서는 데이터 배선(42)과 평행한 방향으로 다수 개의 공통 전극(46)이 분기되어 있다. 그리고, 상기 박막트랜지스터(T)와 연결되어 제 1 인출 배선(48)이 형성되어 있고, 제 1 인출 배선(48)에서는 공통 전극(46)간 이격구간에 공통 전극(46)과 서로 엇갈리게 다수 개의 화소 전극(50)이 분기되어 있다. The common wiring 44 is formed to be spaced apart from the gate wiring 40 by a predetermined distance, and in the common wiring 44 positioned in the pixel region P, a plurality of common electrodes are formed in a direction parallel to the data wiring 42. 46 is forked. The first lead wire 48 is formed to be connected to the thin film transistor T. In the first lead wire 48, a plurality of common electrodes 46 and the common electrode 46 are staggered from each other at intervals between the common electrodes 46. The pixel electrode 50 is branched.

그리고, 상기 화소 전극(50) 들의 끝단을 연결하며, 상기 공통 배선(44)과 중첩된 위치에는 제 2 인출 배선(52)이 형성되어 있다. 상기 공통 배선(44)과 제 2 인출 배선(52)의 중첩된 영역은 미도시한 절연체가 개재된 상태에서 스토리지 캐패시턴스(CST)를 이룬다.A second lead wire 52 is formed at a position where the ends of the pixel electrodes 50 are connected and overlap the common wire 44. An overlapped area of the common wire 44 and the second lead wire 52 forms a storage capacitance C ST in a state where an insulator (not shown) is interposed therebetween.

상기 공통 전극(46)과 화소 전극(50)의 이격구간은 횡전계에 의해 액정을 구동시키는 실질적인 개구 영역(II)에 해당되며, 본 도면에서는 4 개의 개구 영역(II)을 가지는 4 블럭 구조를 일 예로 도시하였다. 즉, 상기 화소 영역(P) 별로 3 개의 공통 전극(46)과 2 개의 화소 전극(50)이 서로 엇갈리게 배치된 구조에 대해서 도시하였다. The separation interval between the common electrode 46 and the pixel electrode 50 corresponds to a substantially opening region II for driving the liquid crystal by a transverse electric field. In this figure, a four-block structure having four opening regions II is shown. An example is shown. That is, the structure in which three common electrodes 46 and two pixel electrodes 50 are alternately arranged for each pixel area P is illustrated.

설명의 편의상, 상기 데이터 배선(42)과 인접하게 위치하는 공통 전극(46)은 제 1 공통 전극(46a), 화소 영역(P)의 내부에 위치하는 공통 전극(46)은 제 2 공통 전극(46b)으로 명칭할 때, 상기 제 1, 2 공통 전극(46a, 46b) 중 외곽에 위치하는 제 1 공통 전극(46a)은 데이터 배선(42)과 화소 전극(50) 간에 발생하는 화질 불량 현상인 크로스토크(cross talk)를 최소화하고, 빛샘 현상을 방지하기 위한 목적으로, 상기 제 2 공통 전극(46b)보다 넓은 폭으로 형성해야하므로, 개구율이 떨어지는 문제점이 있었다. For convenience of description, the common electrode 46 positioned adjacent to the data line 42 includes the first common electrode 46a and the common electrode 46 positioned inside the pixel region P includes the second common electrode ( 46b), the first common electrode 46a located at the outer side of the first and second common electrodes 46a and 46b is a poor image quality occurring between the data line 42 and the pixel electrode 50. For the purpose of minimizing cross talk and preventing light leakage, the opening ratio should be lower than that of the second common electrode 46b.

상기 횡전계형 액정표시장치의 개구율 및 투과율을 개선하기 위하여, 프린지 필드 스위칭 모드(Fringe Field Switching Mode ; 이하, FFS모드로 약칭함) 액정표시장치가 제안되고 있다. In order to improve the aperture ratio and transmittance of the transverse electric field type liquid crystal display, a fringe field switching mode (hereinafter, abbreviated to FFS mode) has been proposed.

상기 FFS모드 액정표시장치는, 화소 영역에 대응하는 일종의 아일랜드 패턴(island pattern) 구조에 해당하는 플랫(flat) 형태의 공통 전극과 막대형상의 패턴이 서로 이격되게 다수 개 형성되는 구조에 해당하는 슬릿(slit) 형태의 화소 전극이 절연체가 개재된 상태에서 중첩되게 배치된 구조를 가져, IPS 모드와 다르게 수 Å 간격을 두고 횡전계가 이루어지므로 횡전계가 강력하고, 전극 상부의 액정분자까지 횡전계에 의해 배열하는 것이 가능한 장점이 있다. 또한, 2 ITO구조이므로 화이트 휘도를 높여 개구율을 높일 수 있는 특징을 가진다. The FFS mode liquid crystal display device has a slit corresponding to a structure in which a flat common electrode and a rod-shaped pattern corresponding to a kind of island pattern structure corresponding to a pixel region are formed to be spaced apart from each other. (Slit) pixel electrode has a structure in which the insulator is interposed so that the transverse electric field is formed at several intervals different from the IPS mode, so the transverse electric field is strong, and the transverse electric field to the liquid crystal molecules on the electrode There is an advantage that can be arranged by. In addition, since it has a 2 ITO structure, the white luminance is increased to increase the aperture ratio.

이하, 일반적인 FFS모드 액정표시장치의 전극 배치 구조에 대해서 도면을 참조하여 상세히 설명한다. Hereinafter, an electrode arrangement structure of a general FFS mode liquid crystal display device will be described in detail with reference to the accompanying drawings.

도 3a, 3b는 일반적인 FFS모드 액정표시장치에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 "IIIb-IIIb"에 따라 절단한 단면을 도시한 단면도이며, 설명의 편의상 도 3a는 FFS모드 액정표시장치용 어레이 기판에 대한 평면도를 중심으로, 도 3b는 해당 절단영역을 기준으로 액정층을 포함한 액정표시장치의 단면 구조를 중심으로 도시하였다. 3A and 3B are views of a general FFS mode liquid crystal display device, FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view showing a cross section taken along the cutting line " IIIb-IIIb " FIG. 3A illustrates a plan view of an array substrate for an FFS mode liquid crystal display device, and FIG. 3B illustrates a cross-sectional structure of a liquid crystal display device including a liquid crystal layer based on the cut region.

도 3a는, 게이트 배선(62) 및 데이터 배선(78)이 서로 교차되게 형성되어 있고, 게이트 배선(62) 및 데이터 배선(78)의 교차지점에 박막트랜지스터(T)가 형성되어 있으며, 게이트 배선(62) 및 데이터 배선(78)의 교차 영역은 화소 영역(P)으로 정의된다. 화소 영역(P)에는 박막트랜지스터(T)와 연결되며 서로 이격되게 위치하는 다수 개의 화소 전극(82)과, 다수 개의 화소 전극(82)을 덮는 영역에 공통 전극(68)이 형성되어 있다. 3A, the gate wiring 62 and the data wiring 78 are formed to cross each other, the thin film transistor T is formed at the intersection of the gate wiring 62 and the data wiring 78, and the gate wiring is formed. An intersection area of the 62 and data lines 78 is defined as the pixel area P. FIG. In the pixel region P, a plurality of pixel electrodes 82 connected to the thin film transistor T and spaced apart from each other, and a common electrode 68 are formed in an area covering the plurality of pixel electrodes 82.

좀 더 상세히 설명하면, 상기 박막트랜지스터(T)는 게이트 전극(64), 반도체층(72), 소스 전극(74), 드레인 전극(76)으로 이루어지고, 드레인 전극(76)과 연결되어 제 1 인출 배선(84)이 형성되어 있고, 제 1 인출 배선(84)에서는 전술한 다수 개의 화소 전극(82)이 분기되어 있고, 화소 전극(82) 들의 끝단은 제 2 인출 배선(86)에 의해 연결되어 있다. In more detail, the thin film transistor T includes a gate electrode 64, a semiconductor layer 72, a source electrode 74, and a drain electrode 76, and is connected to the drain electrode 76 to form a first electrode. The lead wire 84 is formed, and the above-described plurality of pixel electrodes 82 are branched from the first lead wire 84, and the ends of the pixel electrodes 82 are connected by the second lead wires 86. It is.

그리고, 화소 영역(P)별 공통 전극(68)은, 상기 게이트 배선(62)과 동일한 방향으로 일정간격 이격되게 형성된 공통 배선(66)과 연결된다. The common electrode 68 for each pixel region P is connected to the common wire 66 spaced apart from each other in the same direction as the gate wire 62.

상기 공통 전극(68) 및 화소 전극(82)은, 서로 다른 공정에서 투명 도전성 물질로 이루어지는 것을 특징으로 하고, 상기 공통 배선(66)은 게이트 배선(62)과 동일 공정에서 동일 물질로 이루어지고, 상기 공통 배선(66)과 공통 전극(68)은 연접되는 방식으로 연결되고, 미도시한 절연체가 개재된 상태에서 공통 전극(68) 상부에 화소 전극(82)이 배치된 구조를 가진다. The common electrode 68 and the pixel electrode 82 are made of a transparent conductive material in different processes, the common wiring 66 is made of the same material in the same process as the gate wiring 62, The common wire 66 and the common electrode 68 are connected in a manner of being connected to each other, and have a structure in which the pixel electrode 82 is disposed on the common electrode 68 in a state where an insulator is not shown.

이하, 상기 도 3a의 단면 구조의 제시를 통해 상기 FFS모드 액정표시장치의 동작 특성에 대해서 설명한다. Hereinafter, an operation characteristic of the FFS mode liquid crystal display device will be described with reference to the cross-sectional structure of FIG. 3A.

도 3b는, 제 1 기판(60) 상에 플랫(flat) 형태의 공통 전극(68)이 형성되어 있고, 공통 전극(68)을 덮는 영역에 제 1 절연층(70)이 형성되어 있으며, 제 1 절연층(70) 상부의 공통 전극(68) 상부에는 서로 이격되게 다수 개의 슬릿(slit) 형태의 화소 전극(82)이 형성되어 있고, 화소 전극(82)을 덮는 영역에는 제 1 배향막(88)이 형성되어 있다. In FIG. 3B, a flat common electrode 68 is formed on the first substrate 60, and a first insulating layer 70 is formed in an area covering the common electrode 68. A plurality of slit-shaped pixel electrodes 82 are formed on the common electrode 68 on the insulating layer 70 so as to be spaced apart from each other, and the first alignment layer 88 is formed in an area covering the pixel electrodes 82. ) Is formed.

그리고, 상기 제 1 기판(60)과 대향되게 제 2 기판(90)이 배치되어 있고, 제 2 기판(90) 하부에는 컬러필터층(92), 제 2 배향막(94)이 차례대로 형성되어 있으며, 상기 제 1, 2 배향막(88, 94) 사이에는 액정층(96)이 개재되어 있다. The second substrate 90 is disposed to face the first substrate 60, and the color filter layer 92 and the second alignment layer 94 are sequentially formed below the second substrate 90. The liquid crystal layer 96 is interposed between the first and second alignment layers 88 and 94.

상기 FFS모드의 동작 원리에 대해서 좀 더 상세히 설명하면, 초기에는 측면전기장에 의하여 전극과 전극 사이의 액정이 먼저 기판에 평행하게 회전하고, 일정 시간이 지나면, 전극 부분에서 수직 및 측면전기장과 액정의 탄성력에 의하여 전극 위 액정 분자가 회전한다. 즉, 전극 위의 모든 면에서 빛이 투과되므로, 투과율이 높다. 또한 한 화소 내에서의 액정의 회전 정도가 달라 색띰 정도가 자기 보상 효과에 의해 감소된다. The operating principle of the FFS mode will be described in more detail. Initially, the liquid crystal between the electrode and the electrode is first rotated in parallel with the substrate by the side electric field, and after a certain time, the vertical and side electric fields and the liquid The liquid crystal molecules on the electrode rotate by the elastic force. That is, since light is transmitted from all surfaces on the electrode, the transmittance is high. In addition, since the degree of rotation of the liquid crystal in one pixel is different, the degree of color loss is reduced by the self-compensation effect.

상기 횡전계 전극이 스트라이프 패턴으로 이루어진 경우, 전압 인가시 횡전계 형성을 위해 배향 방향은 0°방향으로 기준으로 대략 60°정도 기울어진 방향으로 이루어지게 되므로, 편광판의 편광축 방향과 비교시 기울어지게 되므로, 시야각 범위가 불균일해지는 문제점이 있고, 스트라이프 패턴의 경우에도 배향 방향은 90°- 270°방향으로 대부분 이루어지고, 이에 대한 편광판의 편광축 방향은 0°, 90°로 서로 직교되게 위치함에 따라 45°, 135°방향에서 시야각 특성이 저하되게 된다. When the transverse electric field electrode is formed of a stripe pattern, an orientation direction is made in a direction inclined by about 60 ° with respect to 0 ° in order to form a transverse electric field when voltage is applied, so that the transverse electric field is inclined as compared with the polarization axis direction of the polarizing plate. In addition, there is a problem that the viewing angle range is non-uniform, and even in the case of the stripe pattern, the alignment direction is mostly made in the 90 ° to 270 ° direction, and the polarization axis directions of the polarizers are 0 ° and 90 ° to be perpendicular to each other at 45 °. , The viewing angle characteristic is reduced in the 135 ° direction.

또한, 전 방향에서 대해서 각도별로 컬러 쉬프트 차이가 존재하므로, 시야각 특성이 저하되는 문제점이 있었다. In addition, since there is a color shift difference for each angle in all directions, there is a problem that the viewing angle characteristics are deteriorated.

이러한 문제점을 해결하기 위하여, 본 발명에서는 컬러 쉬프트 현상의 최소화로 시야각을 향상시킬 수 있는 FFS모드 액정표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. In order to solve this problem, it is an object of the present invention to provide an FFS mode liquid crystal display device and a method of manufacturing the same that can improve the viewing angle by minimizing the color shift phenomenon.

이를 위하여, 본 발명에서는 화소 영역과 대응된 위치에 플랫 형태로 형성되는 제 1 전극과, 상기 제 1 전극과 중첩된 위치에서 원형 구조로 형성된 제 2 전극을 이용한 횡전계에 의해 액정을 구동시키고자 한다. To this end, in the present invention, the liquid crystal is driven by a transverse electric field using a first electrode formed in a flat shape at a position corresponding to the pixel region and a second electrode formed in a circular structure at a position overlapping with the first electrode. do.

상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는, 제 1 기판 상에 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 제 1 방향으로 게이트 배선과 이격되게 형성된 공통 배선과; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 공통 배선에서 분기되어 상기 화소 영역과 대응되는 플랫(flat) 형태로 형성된 공통 전극과; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와; 상기 박막트랜지스터와 연결되는 인출 배선과; 상기 인출 배선에서 분기되며, 절연체가 개재된 상태에서 상기 공통 전극과 중첩된 영역에서 원형 구조로 형성된 화소 전극과; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 공통 전극 및 화소 전극은 투명 도전성 물질로 이루어지고, 상기 화소 전극은 적어도 두 개 이상의 패턴으로 이루어져, 상기 화소전극 패턴 간 이격 구간과, 상기 공통 전극 및 화소 전극 간의 중첩 영역을 포함하는 영역에서의 횡전계에 의해 상기 액정층의 액정 분자를 구동시키는 것을 특징으로 하는 FFS(Fringe Field Switching Mode) 모드 액정표시장치를 제공한다. In order to achieve the above object, in a first aspect of the present invention, there is provided a semiconductor device comprising: a gate wiring formed in a first direction on a first substrate; A data line formed in a second direction crossing the first direction; A common wiring formed to be spaced apart from the gate wiring in the first direction; A common electrode defined by the pixel area, the intersection area of the gate line and the data line, branched from the common line and formed in a flat shape corresponding to the pixel area; A thin film transistor formed at an intersection point of the gate line and the data line; A lead wire connected to the thin film transistor; A pixel electrode branched from the lead wire and formed in a circular structure in an area overlapping the common electrode with an insulator interposed therebetween; A second substrate disposed to face the first substrate; And a liquid crystal layer interposed between the first and second substrates, wherein the common electrode and the pixel electrode are made of a transparent conductive material, and the pixel electrode is formed of at least two patterns, and is spaced apart from the pixel electrode pattern. And a liquid crystal display (FFS) mode liquid crystal display device which drives liquid crystal molecules of the liquid crystal layer by a transverse electric field in a region including an overlapping region between the common electrode and the pixel electrode.

본 발명의 제 2 특징에서는, 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; 상기 제 1 방향으로 게이트 배선과 이격되게 형성된 공통 배선과; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 공통 배선에서 분기되어 상기 화소 영역과 대응되는 원형구조로 형성된 공통 전극과; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와; 상기 박막트랜지스터와 연결되며, 절연체가 개재된 상태에서 상기 공통 전극과 중첩된 영역에 플랫 형태로 형성된 화소 전극과; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 공통 전극 및 화소 전극은 투명 도전성 물질로 이루어지고, 상기 공통 전극은 적어도 두 개 이상의 패턴으로 이루어져, 상기 공통 전극 패턴 간 이격 구간과, 상기 공통 전극 및 화소 전극 간의 중첩 영역을 포함하는 영역에서의 횡전계에 의해 상기 액정층의 액정 분자를 구동시키는 것을 특징으로 하는 FFS(Fringe Field Switching Mode) 모드 액정표시장치를 제공한다. According to a second aspect of the present invention, there is provided a semiconductor device comprising: a gate wiring formed on a first substrate in a first direction; A data line formed in a second direction crossing the first direction; A common wiring formed to be spaced apart from the gate wiring in the first direction; A common electrode defined by the pixel area, wherein the intersection area between the gate line and the data line is defined as a pixel area, and has a circular structure branched from the common wire to correspond to the pixel area; A thin film transistor formed at an intersection point of the gate line and the data line; A pixel electrode connected to the thin film transistor and formed in a flat shape in an area overlapping the common electrode with an insulator interposed therebetween; A second substrate disposed to face the first substrate; And a liquid crystal layer interposed between the first and second substrates, wherein the common electrode and the pixel electrode are made of a transparent conductive material, and the common electrode is formed of at least two patterns, and is spaced apart from the common electrode pattern. And a liquid crystal display (FFS) mode liquid crystal display device which drives liquid crystal molecules of the liquid crystal layer by a transverse electric field in a region including an overlapping region between the common electrode and the pixel electrode.

상기 화소 전극은, 동일한 중심부를 가지며 안에서 바깥으로 차례대로 배열된 다수 개의 패턴으로 이루어지고, 상기 화소 전극은, 중심부에서부터 바깥쪽으로 제 1 내지 3 화소전극 패턴이 차례대로 배치된 구조로 이루어지는 것을 특징으로 한다. The pixel electrode is formed of a plurality of patterns having the same center portion and arranged outwardly from the inside, and the pixel electrode has a structure in which the first to third pixel electrode patterns are sequentially arranged from the center portion to the outside. do.

상기 제 2 특징에 따른 상기 공통 전극은, 상기 화소 영역의 테두리부를 두르는 영역에 위치하고 원형 구조의 오픈부를 가지는 제 1 공통전극 패턴과, 상기 제 1 공통전극 패턴의 내부에서 원형띠 구조로 이루어지는 제 2 공통전극 패턴을 포함하는 것을 특징으로 한다. The common electrode according to the second aspect may include a first common electrode pattern positioned in an area surrounding the edge of the pixel region and having a circular open portion, and a second circular band structure inside the first common electrode pattern. It characterized in that it comprises a common electrode pattern.

상기 제 1, 2 특징에 따른 상기 공통 전극과 화소 전극 간의 중첩 영역은 미도시한 절연체가 개재된 상태에서 스토리지 커패시터를 이루고, 상기 화소 영역의 주영역을 노출시키는 오픈 영역을 포함하여, 비화소 영역 및 공통 전극의 테두리부를 덮는 영역은, 블랙매트릭스에 의해 가려지는 영역이며, 상기 오픈부는 원형구조로 이루어진 것을 특징으로 한다. An overlapping region between the common electrode and the pixel electrode according to the first and second features may include a non-pixel region including an open region that forms a storage capacitor in a state where an insulator is not shown and exposes a main region of the pixel region. And an area covering the edge of the common electrode is an area covered by the black matrix, and the open part has a circular structure.

상기 제 1 특징에 따른 상기 화소 전극은 달팽이꼴 구조로 이루어지는 것을 특징으로 한다. The pixel electrode according to the first aspect is characterized in that the snail structure.

상기 제 2 특징에 따른 상기 공통 전극은 달팽이꼴 구조로 이루어지고, 상기 공통 전극은, 상기 달팽이꼴 오픈부를 가지며, 상기 화소 영역의 테두리부를 두르는 영역에 위치하는 것을 특징으로 한다. The common electrode according to the second feature has a cochlear structure, and the common electrode has the cochlear open part and is positioned in an area surrounding an edge of the pixel area.

상기 제 1, 2 특징에 따른 상기 화소 영역은 정사각형 구조로 이루어지고, 상기 하나의 화소 영역은 하나의 서브픽셀은 이루고, 적, 녹, 청, 백 4 개의 서브픽셀이 하나의 픽셀을 이루는 4색 픽셀 구조를 가지며, 상기 화소 전극에는, 전단 게이트 배선과 일정 영역 중첩되게 위치하는 커패시터 전극이 연장형성되어 있고, 상기 커패시터 전극과 게이트 배선 간의 중첩 영역은 또 하나의 스토리지 커패시터를 이루는 것을 특징으로 한다. The pixel region according to the first and second features has a square structure, and one pixel region is formed of one subpixel, and four colors of red, green, blue, and white four subpixels constitute one pixel. The pixel electrode has a pixel electrode, and a capacitor electrode positioned to overlap a predetermined region with a front gate line is formed in the pixel electrode, and an overlapping region between the capacitor electrode and the gate line forms another storage capacitor.

상기 제 1, 2 특징에 따른 상기 박막트랜지스터는, 상기 게이트 배선에서 분기되는 게이트 전극과, 상기 게이트 전극과 중첩되게 위치하는 반도체층과, 상기 데이터 배선에서 분기되는 소스 전극과, 상기 소스 전극과 이격되게 위치하는 드레인 전극으로 이루어지는 것을 특징으로 한다. The thin film transistor according to the first and second features may include a gate electrode branched from the gate line, a semiconductor layer positioned to overlap the gate electrode, a source electrode branched from the data line, and a distance from the source electrode. Characterized in that it consists of a drain electrode positioned to be.

그리고, 상기 제 1 특징에 따른 상기 화소 전극은, 실질적으로 인출 배선을 통해 박막트랜지스터와 연결되는 것을 특징으로 한다. The pixel electrode according to the first feature is connected to the thin film transistor through a lead wire.

본 발명의 제 3 특징에서는, 기판 상에, 제 1 방향으로 게이트 배선을 형성하는 단계와; 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하고, 상기 게이트 배선 및 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상부에, 절연체가 개재된 상태에서 플랫 형태의 패턴으로 이루어지는 제 1 FFS (Fringe Field Switching) 전극을 형성하는 단계와; 상기 제 1 FFS 전극과 또 하나의 절연체가 개재된 상태에서 중첩되게 위치하며, 원형 구조를 가지는 제 2 FFS(Fringe Field Switching) 전극을 형성하는 단계를 포함하며, 상기 제 1, 2 FFS 전극은 투명 도전성 물질로 이루어지는 FFS 모드 액정표시장치의 제조 방법을 제공한다. In a third aspect of the invention, there is provided a method, comprising: forming a gate wiring on a substrate in a first direction; Forming a data line in a second direction crossing the first direction, and forming a thin film transistor at an intersection point of the gate line and the data line; Forming a first FFS (Fringe Field Switching) electrode having a flat pattern on the thin film transistor with an insulator interposed therebetween; And forming a second FFS (Fringe Field Switching) electrode having a circular structure and overlapping the first FFS electrode with another insulator interposed therebetween, wherein the first and second FFS electrodes are transparent. A method of manufacturing an FFS mode liquid crystal display device made of a conductive material is provided.

상기 제 1 FFS 전극은 공통 전극으로서, 상기 공통 전극을 형성하는 단계에서는, 상기 공통 전극과 연결되며, 상기 제 1 방향으로 게이트 배선과 이격되게 위치하는 공통 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하고, 상기 제 2 FFS 전극은 화소 전극이며, 상기 화소 전극은 상기 박막트랜지스터와 연결되는 것을 특징으로 하고, 상기 화소 전극을 형성하는 단계는, 동일한 중심부를 가지며 안에서 바깥으로 원형띠 구조를 가지는 다수 개의 화소전극 패턴을 서로 일정간격을 유지하며 차례대로 형성하는 단계를 포함하며, 상기 박막트랜지스터는 게이트 전극, 소스 전극, 드레인 전극으로 이루어지고, 상기 두 개의 절연체는 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지며, 상기 화소 전극은 상기 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 연결되는 것을 특징으로 한다. The first FFS electrode is a common electrode, and the forming of the common electrode may further include forming a common wiring connected to the common electrode and spaced apart from the gate wiring in the first direction. The second FFS electrode may be a pixel electrode, and the pixel electrode may be connected to the thin film transistor, and the forming of the pixel electrode may include a plurality of centers having the same center and a circular band structure from the inside out. And forming a plurality of pixel electrode patterns in order with a predetermined interval therebetween, wherein the thin film transistor includes a gate electrode, a source electrode, and a drain electrode, and the two insulators partially expose the drain electrode. A hole having a hole, and the pixel electrode is formed through the drain contact hole. Characterized in that connected to the drain electrode of the register.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 4a, 4b는 본 발명에 따른 FFS모드 원형 전극의 패턴 구조에 대해서 나타낸 도면으로서, 도 4a는 도메인별 액정 분자의 구동 특성, 도 4b는 T-V(transmittance-voltage) 곡선 그래프에 대한 도면에 대한 것으로, 중심부를 동일하게 하여 안에서 바깥쪽으로 원형띠 구조의 횡전계 전극(이하, 원형 전극으로 약칭함)이 차례대로 배치된 구조를 일 예로 제시할 수 있다. 4A and 4B are views illustrating a pattern structure of an FFS mode circular electrode according to the present invention. FIG. 4A is a view illustrating driving characteristics of liquid crystal molecules for each domain, and FIG. 4B is a diagram of a graph of a transmission-voltage (TV) curve. For example, a structure in which transverse field electrodes (hereinafter, abbreviated as circular electrodes) of circular band structures are arranged in order from the inner side to the same center may be provided as an example.

도 4a에 따른 원형 전극(CE ; circular electrode) 구조에 의하면, 서로 다른 액정 분자(110)의 배열 구조를 가지는 영역으로 정의되는 4 개의 도메인(D1, D2, D3, D4)으로 이루어지는 멀티 도메인 구조를 가지게 되고, 도메인별 액정 분자(110)는 러빙 방향을 따라 전압 무인가시에는 도메인 구분없이, 예를 들어 90ㅀ- 270ㅀ방향으로 배열되었다가, 횡전계 인가에 의해 원형 전극(110)과 수평한 방향으로 전체적으로 방사형 구조로 구동된다. According to the circular electrode (CE) structure of FIG. 4A, a multi-domain structure including four domains D1, D2, D3, and D4 defined as regions having different arrangements of liquid crystal molecules 110 is provided. The liquid crystal molecules 110 for each domain are arranged in the direction of 90 kPa to 270 kPa without domain classification when no voltage is applied along the rubbing direction, and is horizontal to the circular electrode 110 by applying a transverse electric field. Driven in a radial direction as a whole.

이에 대한 T-V 특성은, 도 4b에서와 같이 종래의 스트라이프 패턴 구조 횡전계 전극에서의 러빙 방향별 효과가 합으로 나타나는 것을 특징으로 한다. The T-V characteristic thereof is characterized by the sum of the rubbing direction effects in the conventional stripe-patterned transverse electric field electrode as shown in FIG. 4B.

이하, 본 발명에 따른 원형전극 구조 FFS 모드 액정표시장치에 대한 구체적인 실시시예를 도면을 참조하여 상세히 설명한다. Hereinafter, a specific embodiment of a circular electrode structure FFS mode liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

-- 제 1 실시예 --First Embodiment

도 5는 본 발명의 제 1 실시예에 따른 FFS모드 액정표시장치용 기판의 평면도이다. 5 is a plan view of a substrate for an FFS mode liquid crystal display device according to a first embodiment of the present invention.

도시한 바와 같이, 제 1 방향으로 게이트 배선(112)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(128)이 형성되어 있으며, 제 1 방향으로 게이트 배선(112)과 대응되게 공통 배선(142)이 형성되어 있고, 상기 게이트 배선(112) 및 데이터 배선(128)의 교차 영역은 화소 영역(P)으로 정의된다. As shown, the gate wiring 112 is formed in the first direction, the data wiring 128 is formed in the second direction crossing the first direction, and corresponds to the gate wiring 112 in the first direction. The common wiring 142 is formed, and the intersection region of the gate wiring 112 and the data wiring 128 is defined as the pixel region P. FIG.

상기 공통 배선(142)에서는 화소 영역(P)별로, 화소 영역(P)에 대응되는 플랫 형태의 공통 전극(144)이 형성되어 있다. In the common wiring 142, a common electrode 144 having a flat shape corresponding to the pixel region P is formed for each pixel region P. As illustrated in FIG.

그리고, 상기 게이트 배선(112) 및 데이터 배선(128)의 교차 지점에는 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 연결되어 인출 배선(140)이 형성되어 있고, 인출 배선(140)에서는 연결 배선(141)이 연장 형성되어 있으며, 연결 배선(141)에서는 다수 개의 원형 패턴으로 이루어진 화소 전극(138)이 분기되어 있다. The thin film transistor T is formed at the intersection of the gate line 112 and the data line 128, and the lead line 140 is formed by being connected to the thin film transistor T and the lead line 140. ), The connection line 141 is extended, and in the connection line 141, the pixel electrode 138 having a plurality of circular patterns is branched.

상기 화소 전극(138)은, 동일한 중심부를 가지며 안에서 바깥으로 차례대로 배열된 다수 개의 패턴으로 이루어지며, 중심부에서부터 바깥쪽으로 제 1 내지 3 화소전극 패턴(138a, 138b, 138c)이 차례대로 배치된 구조를 이룬다. The pixel electrode 138 has a plurality of patterns having the same center portion and arranged outwardly from the inside, and has a structure in which the first to third pixel electrode patterns 138a, 138b, and 138c are sequentially arranged from the center portion to the outside. To achieve.

본 실시예에 따른 FFS 모드에서는, 화소 전극(138) 패턴 간이 이격 영역 및 화소 전극(138)과 공통 전극(144) 간의 중첩 영역을 개구 영역으로 이용하므로, 상기 화소 전극(138) 및 공통 전극(144)은 투명 도전성 물질에서 선택되고, 한 예로 ITO(indium tin oxide)를 들 수 있다. In the FFS mode according to the present embodiment, since the pixel electrode 138 pattern spaced apart region and the overlapping region between the pixel electrode 138 and the common electrode 144 are used as the opening region, the pixel electrode 138 and the common electrode ( 144 is selected from a transparent conductive material, for example, indium tin oxide (ITO).

그리고, 본 발명에 따른 FFS 모드의 경우 별도로 스토리지 커패시터를 구성하지 않아도, 상기 공통 전극(144)과 화소 전극(138) 간의 중첩 영역이 미도시한 절연체가 개재된 상태에서 스토리지 커패시터(Cst)를 이루는 것을 특징으로 한다. In the case of the FFS mode according to the present invention, the storage capacitor Cst is formed in a state where an overlapping region between the common electrode 144 and the pixel electrode 138 is provided, even though a storage capacitor is not separately configured. It is characterized by.

도면에서 빗금친 영역은 블랙매트릭스 형성영역(BA)으로서, 미도시한 블랙매트릭스는 대향 기판 또는 동일 기판에 위치하며, 액정이 구동되지 않는 영역에서의 빛을 차단하는 역할을 한다. 상기 블랙매트릭스 형성영역(BA)는 화소 영역의 주영역을 노출시키는 오픈부(146)를 포함하여, 비화소 영역 및 공통 전극(144)의 테두리부를 포함하는 영역에 형성되며, 한 예로 제 3 화소전극 패턴(138c)보다 큰 사이즈를 가지며 원형구조로 형성할 수 있다. In the drawing, the hatched region is a black matrix forming region BA. The black matrix, which is not shown, is positioned on the opposite substrate or the same substrate, and serves to block light in the region where the liquid crystal is not driven. The black matrix forming area BA includes an open part 146 that exposes a main area of the pixel area, and is formed in an area including a non-pixel area and an edge of the common electrode 144. It may have a larger size than the electrode pattern 138c and may have a circular structure.

도 6a 내지 6f는 본 발명의 제 1 실시예에 따른 6 마스크 공정에 의한 FFS모드 액정표시장치용 기판의 제조 공정을 단계별로 나타낸 도면으로서, 원형 전극 구조를 중심으로 간략하게 설명한다. 6A through 6F are diagrams illustrating, in stages, a manufacturing process of a substrate for an FFS mode liquid crystal display by a six mask process according to a first embodiment of the present invention.

전술한 마스크 공정은, 감광성 물질을 이용한 사진식각공정(photolithography)에 의해 패터닝하는 공정을 의미한다. The mask process described above refers to a process of patterning by photolithography using a photosensitive material.

도 6a는, 기판(110) 상에 제 1 마스크 공정에 의해, 제 1 방향으로 위치하며 게이트 전극(116)을 가지는 게이트 배선(112)을 형성하는 단계이다. FIG. 6A illustrates a step of forming a gate wiring 112 on the substrate 110 and having a gate electrode 116 in the first direction by a first mask process.

도 6b는, 상기 게이트 배선(112)을 덮는 영역에 게이트 절연막(미도시)을 형성하는 단계와, 제 2 마스크 공정에 의해 상기 게이트 전극(116)을 덮는 영역에 반도체층(122)을 형성하는 단계이고, 도 6c는 제 3 마스크 공정에 의해 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(128)과, 상기 데이터 배선(128)에서 분기되는 소스 전극(130)과, 상기 소스 전극(130)과 이격되게 아일랜드 패턴 구조로 이루어진 드레인 전극(132)을 형성하는 단계이다. 6B illustrates forming a gate insulating film (not shown) in an area covering the gate wiring 112 and forming a semiconductor layer 122 in an area covering the gate electrode 116 by a second mask process. 6C illustrates a data line 128, a source electrode 130 branching from the data line 128, and the source electrode 130 in a second direction crossing the first direction by a third mask process. ) To form a drain electrode 132 having an island pattern structure spaced apart from each other.

상기 게이트 배선(112) 및 데이터 배선(128)이 교차되는 영역은 화소 영역(P)으로 정의된다. An area where the gate line 112 and the data line 128 intersect is defined as a pixel area P. FIG.

상기 소스 전극(130)과 드레인 전극(132)은 반도체층(122)의 양측과 중첩되게 위치한다. The source electrode 130 and the drain electrode 132 are positioned to overlap both sides of the semiconductor layer 122.

이 단계를 거쳐, 상기 게이트 전극(116), 반도체층(122), 소스 전극(130), 드레인 전극(132)은 박막트랜지스터(T)를 이룬다. Through this step, the gate electrode 116, the semiconductor layer 122, the source electrode 130, and the drain electrode 132 form a thin film transistor (T).

상기 소스 전극(130) 및 드레인 전극(132) 간 이격 구간에 위치하는 반도체층(122)의 진성 반도체 물질을 노출시켜, 노출된 진성 반도체 물질 영역을 채널(ch)로 구성하는 단계를 포함한다. Exposing the intrinsic semiconductor material of the semiconductor layer 122 positioned in the spaced interval between the source electrode 130 and the drain electrode 132 to form an exposed intrinsic semiconductor material region as a channel (ch).

이어서, 도 6d는 상기 박막트랜지스터(T)를 포함하여 기판 전면에 보호층(미도시)을 형성하는 단계와, 상기 보호층 상부에 제 4 마스크 공정에 의해 상기 제 1 방향으로 상기 게이트 배선(112)과 이격되게 위치하는 공통 배선(134)과, 상기 공통 배선(134)에서 화소 영역(P) 단위로, 상기 화소 영역(P)과 대응되는 플랫 형태의 패턴으로 분기되는 공통 전극(136)을 형성하는 단계이다.Subsequently, FIG. 6D illustrates forming a protective layer (not shown) including the thin film transistor T on the entire surface of the substrate, and forming the gate wiring 112 in the first direction by a fourth mask process on the protective layer. ) And the common electrode 136 spaced apart from the common wiring 134 and the common electrode 136 branched in a flat pattern corresponding to the pixel region P in the pixel region P unit of the common wiring 134. Forming.

도 6e는, 상기 공통 배선(134) 및 공통 전극(136)을 덮는 기판 전면에 절연층(미도시)을 형성하는 단계와, 제 5 마스크 공정에 의해 상기 절연층 및 보호층에 상기 드레인 전극(132)을 일부 노출시키는 드레인 콘택홀(138)을 형성하는 단계이다. 6E illustrates forming an insulating layer (not shown) on the entire surface of the substrate covering the common wiring 134 and the common electrode 136, and forming the drain electrode (not shown) on the insulating layer and the protective layer by a fifth mask process. A drain contact hole 138 exposing part 132 is formed.

도 6f는, 상기 드레인 콘택홀(138)을 포함하는 절연층 상부에 제 6 마스크 공정에 의해 상기 드레인 콘택홀(138)을 통해 드레인 전극(132)과 연결되는 인출 배선(140)과, 상기 인출 배선(140)에서 제 2 방향으로 연장형성된 연결 배선(142)과, 상기 연결 배선(142)에서 분기되는 화소 전극(144)을 형성하는 단계이다. FIG. 6F illustrates a lead wire 140 connected to the drain electrode 132 through the drain contact hole 138 by a sixth mask process on the insulating layer including the drain contact hole 138, and the lead wires 140. The forming of the connection line 142 extending in the second direction in the wiring 140 and the pixel electrode 144 branching from the connection wiring 142 is performed.

상기 화소 전극(144)은, 동일한 중심부에서 안쪽에서 바깥쪽으로 일정간격 이격되게 차례대로 형성된 원형 구조의 다수 개의 패턴으로 이루어진다. The pixel electrode 144 is formed of a plurality of patterns having a circular structure which are sequentially formed to be spaced apart from inside to outside at the same center.

좀 더 구체적으로 설명하면, 중심부에 원형패턴으로 이루어진 제 1 화소전극 패턴(144a)과, 제 1 화소전극 패턴(144a)바깥둘레에서 원형띠 구조로 이루어진 제 2 화소전극 패턴(144b)과, 제 2 화소전극 패턴(144b)의 바깥둘레에서 원형띠 구조로 이루어진 제 3 화소전극 패턴(144c)으로 이루어진다. In more detail, the first pixel electrode pattern 144a having a circular pattern in the center, the second pixel electrode pattern 144b having a circular band structure around the first pixel electrode pattern 144a, A third pixel electrode pattern 144c having a circular band structure is formed at an outer circumference of the two pixel electrode patterns 144b.

상기 공통 전극(136)과 화소 전극(144)은 서로 중첩된 영역에 위치하는 것이 중요하다. It is important that the common electrode 136 and the pixel electrode 144 are located in an overlapping area with each other.

이하, 상기 제 1 실시예에 따른 제조 공정보다 마스크 수가 절감된 저마스크 공정에 의해 FFS 모드 액정표시장치를 제조하는 공정에 대해서 설명한다. Hereinafter, a process of manufacturing the FFS mode liquid crystal display device by the low mask process in which the number of masks is reduced compared to the manufacturing process according to the first embodiment will be described.

-- 제 2 실시예 --Second Embodiment

도 7a 내지 7e는 본 발명의 제 2 실시예에 따른 5 마스크에 의한 FFS모드 액정표시장치의 제조 공정을 단계별로 나타낸 평면도로서, 상기 제 1 실시예에 따른 5 마스크 공정과 중복되는 공정 설명은 간략히 한다. 7A to 7E are plan views illustrating, in stages, a manufacturing process of an FFS mode liquid crystal display using a five mask according to a second embodiment of the present invention. The process description overlapping with the five mask process according to the first embodiment will be briefly described. do.

도 7a는, 기판(210) 상에, 제 1 마스크 공정에 의해 상기 도 6a와 동일한 방법으로 게이트 배선(212), 게이트 전극(216)을 형성하는 단계이다. FIG. 7A is a step of forming the gate wiring 212 and the gate electrode 216 on the substrate 210 in the same manner as in FIG. 6A by the first mask process.

도 7b는, 상기 게이트 배선(212), 게이트 전극(216)을 덮는 영역에 게이트 절연막(미도시)을 형성하는 단계와, 게이트 절연막 상부에 반도체 물질, 금속 물질을 차례대로 적층한 다음, 회절 노광법을 포함하는 제 2 마스크 공정에 의해 상기 금속물질을 이용하여 데이터 배선(228), 소스 전극(230), 드레인 전극(232)을 형성하고, 상기 데이터 배선(228), 소스 전극(230), 드레인 전극(232)과 대응된 패턴 구조로 반도체 물질을 반도체 물질층(225)으로 형성한다. 상기 반도체 물질층(225)은 소스 전극(230) 및 드레인 전극(232) 간 이격구간을 포함하여 형성되며, 상기 소스 전극(230) 및 드레인 전극(232)과 대응된 위치의 반도체 물질층(225)은 반도체 영역(SC ; semiconductor area)을 이룬다. FIG. 7B illustrates forming a gate insulating film (not shown) in an area covering the gate wiring 212 and the gate electrode 216, stacking a semiconductor material and a metal material on the gate insulating film in order, and then diffraction exposure A data wiring 228, a source electrode 230, and a drain electrode 232 are formed using the metal material by a second mask process including a method, and the data wiring 228, the source electrode 230, The semiconductor material is formed as the semiconductor material layer 225 in a pattern structure corresponding to the drain electrode 232. The semiconductor material layer 225 includes a spaced interval between the source electrode 230 and the drain electrode 232, and the semiconductor material layer 225 at a position corresponding to the source electrode 230 and the drain electrode 232. ) Forms a semiconductor area (SC).

상기 게이트 전극(216), 반도체 물질층(225)의 반도체 영역(SC), 소스 전극(230), 드레인 전극(232)은 박막트랜지스터(T)를 이룬다. The gate electrode 216, the semiconductor region SC of the semiconductor material layer 225, the source electrode 230, and the drain electrode 232 form a thin film transistor T.

이 단계에서는, 회절 노광법에 의해 소스 전극(230) 및 드레인 전극(232) 간 이격 구간에 위치하는 반도체 물질층(225)의 순수 반도체 영역을 노출시켜 채널(ch)을 형성하는 단계를 포함한다. In this step, a channel ch is formed by exposing a pure semiconductor region of the semiconductor material layer 225 positioned in a spaced interval between the source electrode 230 and the drain electrode 232 by diffraction exposure method. .

한 예로, 노광된 부분이 제거되는 포지티브 타입 감광성 물질을 이용할 경우, 채널부와 대응된 위치에 슬릿부를 가지는 마스크를 배치하여, 채널부에서 패턴을 형성하고자 하는 부분보다 얇은 두께를 가지는 감광성 물질층을 형성하는 방법으로 하나의 마스크 공정에서 반도체 공정과 소스/드레인 공정을 동시에 진행할 수 있다. For example, when using a positive type photosensitive material from which an exposed portion is removed, a mask having a slit portion is disposed at a position corresponding to the channel portion to form a photosensitive material layer having a thickness thinner than a portion to form a pattern in the channel portion. As a method of forming, the semiconductor process and the source / drain process may be simultaneously performed in one mask process.

도 7c는, 상기 박막트랜지스터(T)를 덮는 기판 전면에 보호층(미도시)을 형성하는 단계와, 상기 보호층 상부에 제 3 마스크 공정에 의해 공통 배선(234) 및 공통 전극(236)을 형성하는 단계이다. 7C illustrates forming a protective layer (not shown) on the entire surface of the substrate covering the thin film transistor T, and forming a common wiring 234 and a common electrode 236 on the protective layer by a third mask process. Forming.

상기 공통 배선(234) 및 공통 전극(236)을 이루는 물질은 투명 도전성 물질에서 선택되며, 한 예로 ITO로 이루어질 수 있다.The material forming the common wiring 234 and the common electrode 236 is selected from a transparent conductive material, and for example, may be made of ITO.

이어서, 도 7d는 상기 공통 배선(234) 및 공통 전극(236)을 덮는 영역에 절연층(미도시)을 형성하는 단계와, 제 4 마스크 공정에 의해 상기 절연층 및 상기 보호층에 상기 드레인 전극(232)을 일부 노출시키는 드레인 콘택홀(238)을 형성하는 단계이다. Subsequently, FIG. 7D illustrates forming an insulating layer (not shown) in an area covering the common wiring 234 and the common electrode 236, and forming the drain electrode on the insulating layer and the protective layer by a fourth mask process. A drain contact hole 238 exposing a portion 232 is partially formed.

도 7e는, 상기 드레인 콘택홀(238)을 포함하는 절연층 상부에, 제 5 마스크 공정에 의해, 상기 드레인 콘택홀(238)을 통해 드레인 전극(232)과 연결되는 인출 배선(240)과, 상기 인출 배선(240)에서 연장형성된 연결 배선(242)과, 상기 연결 배선(242)에서 분기된 원형 구조의 화소 전극(244)을 형성하는 단계이다. FIG. 7E illustrates a lead wire 240 connected to the drain electrode 232 through the drain contact hole 238 by a fifth mask process on an insulating layer including the drain contact hole 238; A connection line 242 extending from the lead wire 240 and a pixel electrode 244 having a circular structure branched from the connection wire 242 are formed.

상기 화소 전극(244)은 다수 개의 패턴으로 이루어지며, 구체적인 패턴 구조는 상기 6e에서 언급한 구조를 그대로 적용할 수 있다. The pixel electrode 244 is formed of a plurality of patterns, and the specific pattern structure may apply the structure mentioned in 6e.

즉, 상기 화소 전극(244)은 제 1 내지 제 3 화소전극 패턴(244a, 244b, 244c)으로 이루어진다. That is, the pixel electrode 244 is composed of first to third pixel electrode patterns 244a, 244b, and 244c.

상기 화소 전극(244)은 상기 공통 전극(236)과 마찬가지로 투명 도전성 물질에서 선택되며, 한 예로 ITO로 할 수 있다. Like the common electrode 236, the pixel electrode 244 is selected from a transparent conductive material, and may be, for example, ITO.

이하, 본 발명의 또 다른 실시예에서는 원형전극 구조의 또 하나의 패턴 구조로서 달팽이꼴 전극 구조에 대해서 제시한다. Hereinafter, another embodiment of the present invention provides a cochlear electrode structure as another pattern structure of the circular electrode structure.

전술한 "달팽이꼴"에 대한 사전적 정의를 살펴보면, 예를 들어 지름이 "a"인 원 위의 점 "O"를 끝점으로 하는 현(弦) "OQ" 위 또는 그 연장 위에 "Q"로부터의 길이 "b"인 선분 "QP"를 "Q"의 양쪽에 취할 때, "Q"가 이 원주 위를 움직일 경우의 "P"의 자취인 곡선을 의미하는 것이고, 와우형(蝸牛形) 또는 리마송이라고도 불리우기도 한다. Looking at the dictionary definition for "snail" described above, for example, from "Q" on the string "OQ" or its extension with the end point "O" on the circle "a" in diameter When the line segment "QP" of length "b" is taken on both sides of "Q", "Q" means the curve which is the trace of "P" when it moves over this circumference, and is a cochlear shape or Also called Lima Song.

-- 제 3 실시예 --Third Embodiment

도 8은 본 발명의 제 3 실시예에 따른 FFS모드 액정표시장치용 기판에 대한 평면도로서, 달팽이꼴 전극 구조에 대해서 도시하였고, 상기 제 1 실시예와 원형 전극 구조를 제외한 부분은 동일하게 적용할 수 있으므로, 중복되는 부분에 대한 설명은 생략한다. FIG. 8 is a plan view of a substrate for an FFS mode liquid crystal display according to a third embodiment of the present invention. The snail-shaped electrode structure is illustrated, and portions except for the first embodiment and the circular electrode structure are the same. As such, descriptions of overlapping portions will be omitted.

도시한 바와 같이, 공통 배선(342)과 연결되어 화소 영역(P)에는 플랫 형태의 공통 전극(344)이 형성되어 있고, 박막트랜지스터(T)와 연결되어 인출 배선(340)이 형성되어 있고, 인출 배선(340)에서 연장형성되며 공통 전극(344)과 중첩된 영역에는 달팽이꼴 구조의 화소 전극(338)이 형성되어 있다. As illustrated, a flat common electrode 344 is formed in the pixel region P by being connected to the common wiring 342, and a drawing wiring 340 is formed by being connected to the thin film transistor T. In the region extending from the lead wire 340 and overlapping the common electrode 344, a pixel electrode 338 having a snail-shaped structure is formed.

상기 제 1 실시예의 경우 폐곡선으로 이루어진 다수 개의 원형띠 구조의 조합으로 화소 전극이 이루어졌다면, 본 실시예는 하나의 화소 전극이 별도의 연결 배선없이 바깥에서 안쪽으로 또는 안쪽에서 바깥쪽으로 일정간격을 유지하며 달팽이꼴로 형성된 것을 특징으로 한다. In the case of the first embodiment, when the pixel electrode is formed by a combination of a plurality of circular band structures formed of closed curves, in this embodiment, one pixel electrode maintains a predetermined distance from the outside to the inside or the inside to the outside without a separate connection line. And characterized in that formed into a snail.

본 구조에서도 마찬가지로, 화소 전극(338)이 가지는 달팽이꼴 패턴간의 이격 영역 및 화소 전극(338)과 공통 전극(344)이 중첩된 영역에서의 횡전계에 의해 액정을 구동시키는 것을 특징으로 하고, 이러한 구조적 특징에 의해 화소 전극(338)과 공통 전극(344)은 투명 도전성 물질에서 선택되며, 한 예로 ITO로 할 수 있다. In this structure as well, the liquid crystal is driven by a transverse electric field in the spaced area between the snail-shaped patterns of the pixel electrode 338 and the region in which the pixel electrode 338 and the common electrode 344 overlap. Due to structural features, the pixel electrode 338 and the common electrode 344 are selected from a transparent conductive material, and may be, for example, ITO.

상기 공통 전극(344)과 화소 전극(338) 간의 중첩 영역은, 미도시한 절연체가 개재된 상태에서 스토리지 커패시터(Cst)를 이룬다. An overlapping region between the common electrode 344 and the pixel electrode 338 forms a storage capacitor Cst in a state where an insulator (not shown) is interposed therebetween.

도면에서 빗금친 영역은, 화소 전극(338)을 노출시키는 원형의 오픈부(346)를 가지는 블랙매트릭스 형성 영역(BA ; black matrix area)에 해당된다. In the drawing, the hatched region corresponds to a black matrix area (BA) having a circular open portion 346 exposing the pixel electrode 338.

도 9a 내지 9c는 본 발명의 제 3 실시예에 따른 6 마스크 공정에 의해 달팽이꼴 구조 FFS 모드 횡전계형 액정표시장치용 기판을 제조하는 공정을 단계별로 나타낸 평면도로서, 제 1 내지 제 4 마스크 공정은 상기 제 1 실시예와 동일하게 적용할 수 있으므로 하나의 도면으로 도시하였다. 9A to 9C are plan views illustrating, in steps, a process of manufacturing a substrate for a coarse structure FFS mode transverse field type liquid crystal display device by a six mask process according to a third embodiment of the present invention. Since it can be applied in the same manner as in the first embodiment, it is shown in one drawing.

도 9a는, 제 1 마스크 공정에 의해 게이트 배선(312), 게이트 전극(316)을 형성하는 단계와, 제 2 마스크 공정에 의해 반도체층(322)을 형성하는 단계와, 제 3 마스크 공정에 의해 데이터 배선(338), 소스 전극(330), 드레인 전극(332)을 형성하고, 상기 게이트 전극(316), 반도체층(322), 소스 전극(330), 드레인 전극(332)으로 이루어지는 박막트랜지스터(T)를 형성하는 단계와, 상기 소스 전극(330) 및 드레인 전극(332)을 마스크로 이용하여 진성 반도체 물질 영역으로 이루어지는 채널(ch)을 구성하는 단계를 포함한다. 9A shows the steps of forming the gate wiring 312 and the gate electrode 316 by the first mask process, forming the semiconductor layer 322 by the second mask process, and by the third mask process. The data line 338, the source electrode 330, and the drain electrode 332 are formed, and the thin film transistor includes the gate electrode 316, the semiconductor layer 322, the source electrode 330, and the drain electrode 332. And forming a channel (ch) made of an intrinsic semiconductor material region using the source electrode 330 and the drain electrode 332 as a mask.

다음, 상기 박막트랜지스터를 포함하는 기판 전면에 보호층(미도시)을 형성하는 단계와, 상기 보호층 상부에 제 4 마스크 공정에 의해, 상기 게이트 배선(312)과 평행한 방향으로 위치하며, 상기 화소 영역(P)과 대응되는 플랫 형태의 공통 전극(336)을 가지는 공통 배선(334)을 형성하는 단계이다. Next, forming a protective layer (not shown) on the entire surface of the substrate including the thin film transistor, and by a fourth mask process on the protective layer, and positioned in a direction parallel to the gate wiring 312, the A common wiring 334 having a flat common electrode 336 corresponding to the pixel region P is formed.

도 9b는, 상기 공통 전극(336) 및 공통 배선(334)을 포함한 기판 전면에 절연층(미도시)을 형성하는 단계와, 제 5 마스크 공정에 의해 상기 절연층 및 보호층에 상기 드레인 전극(332)을 일부 노출시키는 드레인 콘택홀(338)을 형성하는 단계이다. 9B illustrates forming an insulating layer (not shown) on the entire surface of the substrate including the common electrode 336 and the common wiring 334, and forming the drain electrode (not shown) on the insulating layer and the protective layer by a fifth mask process. A drain contact hole 338 exposing part 332 is partially formed.

도 9c는, 상기 드레인 콘택홀(338)을 포함하는 절연층 상부에, 제 6 마스크 공정에 의해 상기 드레인 콘택홀(338)을 통해 드레인 전극(332)과 연결되는 인출 배선(340)과, 상기 인출 배선(340)에서 연장형성되는 달팽이꼴 구조의 화소 전극(344)을 형성하는 단계이다. FIG. 9C illustrates a lead wire 340 connected to the drain electrode 332 through the drain contact hole 338 by a sixth mask process on an insulating layer including the drain contact hole 338. A pixel electrode 344 having a cochlear structure extending from the lead wire 340 is formed.

이하, 상기 제 3 실시예에 따른 제조 공정보다 마스크 공정수가 절감된 공정에 의해 달팽이꼴 전극 구조 FFS모드 액정표시장치용 기판을 제조하는 공정에 대해서 설명한다. Hereinafter, a process of manufacturing the substrate for the FFS mode liquid crystal display device using the cochlear electrode structure by the process in which the number of mask processes is reduced compared to the manufacturing process according to the third embodiment will be described.

-- 제 4 실시예 --Fourth Embodiment

도 10a 내지 10c는 본 발명의 제 4 실시예에 따른 5 마스크 공정에 의해 FFS 모드 액정표시장치용 기판을 제조하는 공정을 단계별로 나타낸 평면도이다. 10A to 10C are plan views illustrating, in steps, a process of manufacturing a substrate for an FFS mode liquid crystal display device by a five mask process according to a fourth embodiment of the present invention.

도 10a는, 제 1 마스크 공정에 의해 게이트 배선(412), 게이트 전극(416)을 형성하는 단계와, 제 2 마스크 공정에 의해 데이터 배선(428), 소스 전극(430), 드레인 전극(432)과, 상기 데이터 배선(428), 소스 전극(430), 드레인 전극(432)과 대응되는 패턴 구조를 가지며, 상기 소스 전극(430) 및 드레인 전극(432)과 대응된 위치에서 반도체 영역(SC)을 가지는 반도체 물질층(425)을 형성하는 단계를 포함한다. 10A shows forming the gate wiring 412 and the gate electrode 416 by the first mask process, and the data wiring 428, the source electrode 430, and the drain electrode 432 by the second mask process. And a pattern structure corresponding to the data line 428, the source electrode 430, and the drain electrode 432, and the semiconductor region SC at a position corresponding to the source electrode 430 and the drain electrode 432. Forming a semiconductor material layer 425 having a.

또한, 동일 마스크 공정에서 회절 노광법에 의해 채널(ch)을 형성하는 단계를 포함하고, 상기 게이트 전극(416), 반도체 물질층(425)의 반도체 영역(SC), 소스 전극(430), 드레인 전극(432)은 박막트랜지스터(T)를 이루며, 상기 박막트랜지스터(T)를 덮는 기판 전면에 보호층(미도시)을 형성하는 단계와, 상기 보호층 상부에 제 3 마스크 공정에 의해, 상기 게이트 배선(412)과 평행한 방향으로 위치하며, 상기 화소 영역(P)과 대응되는 플랫 형태의 공통 전극(436)을 가지는 공통 배선(434)을 형성하는 단계이다. The method may further include forming a channel ch by a diffraction exposure method in the same mask process, wherein the gate electrode 416, the semiconductor region SC of the semiconductor material layer 425, the source electrode 430, and the drain are formed. The electrode 432 forms a thin film transistor (T), and forming a protective layer (not shown) on the entire surface of the substrate covering the thin film transistor (T), and by a third mask process on the protective layer, the gate A common wiring 434 is formed in a direction parallel to the wiring 412 and has a flat common electrode 436 corresponding to the pixel region P. Referring to FIG.

도 10b는, 상기 공통 전극(436) 및 공통 배선(434)을 포함한 기판 전면에 절연층(미도시)을 형성하는 단계와, 제 4 마스크 공정에 의해 상기 절연층 및 보호층에 상기 드레인 전극(432)을 일부 노출시키는 드레인 콘택홀(438)을 형성하는 단계이다. 10B illustrates forming an insulating layer (not shown) on the entire surface of the substrate including the common electrode 436 and the common wiring 434, and forming the drain electrode on the insulating layer and the protective layer by a fourth mask process. A drain contact hole 438 exposing part 432 is formed.

도 10c는, 상기 드레인 콘택홀(438)을 포함하는 절연층 상부에, 제 5 마스크 공정에 의해 상기 드레인 콘택홀(438)을 통해 드레인 전극(432)과 연결되는 인출 배선(440)과, 상기 인출 배선(440)에서 연장형성되는 달팽이꼴 구조의 화소 전극(444)을 형성하는 단계이다. FIG. 10C illustrates the lead wire 440 connected to the drain electrode 432 through the drain contact hole 438 by a fifth mask process on the insulating layer including the drain contact hole 438. A pixel electrode 444 having a cochlear structure extending from the lead wire 440 is formed.

도 11a, 11b는 횡전계 전극의 패턴 구조에 따른 합착 미스얼라인시의 개구율 감소 정도를 설명하기 위한 도면으로서, 도 11a는 종래의 스트라이프 패턴 타입 횡전계 전극, 도 11b는 본 발명에 따른 원형 패턴 타입 횡전계 전극에 대한 도면이다. 11A and 11B are diagrams for explaining the degree of reduction of the aperture ratio at the time of the bonding misalignment according to the pattern structure of the transverse electric field electrode, FIG. 11A is a conventional stripe pattern type transverse electric field electrode, and FIG. 11B is a circular pattern according to the present invention. It is a figure about a type transverse electric field electrode.

도시한 바와 같이, 횡전계 전극(IE1, IE2 ; in-plane electrode)이 형성된 기판(450, 470)과, 블랙매트릭스(BM)가 형성된 기판(460, 480)의 합착 공정에서 미스 얼라인이 발생될 경우, 블랙매트릭스(BM1, BM2)는 설계치를 벗어나 횡전계 전극(IE1, IE2)과의 중첩 영역이 커질 수 있고, 이러한 미스 얼라인은 개구 영역의 감소를 초래할 수 있다. As shown, a misalignment occurs in a process of bonding the substrates 450 and 470 on which the in-plane electrodes IE1 and IE2 are formed and the substrates 460 and 480 on which the black matrix BM is formed. In this case, the black matrices BM1 and BM2 may deviate from the design value and may have a large overlapping area with the transverse field electrodes IE1 and IE2, and such misalignment may cause a reduction in the opening area.

도 11a의 경우, 횡전계 전극(IE1)이 가지는 패턴 구조에 의해 블랙매트릭스(BM1)와 횡전계 전극(IE1)간의 중첩 영역(XIa)이 횡전계 전극(IE1)의 길이 방향으로 모두 중첩되지만, 도 11b의 경우 본 발명에 따른 횡전계 전극(IE2)은 원형 전극 구조를 가짐에 따라 블랙매트릭스(BM2)와 횡전계 전극(IE2) 간의 중첩 영역(XIb)은, 도 11a에 비해 현저히 감소됨을 알 수 있다. In the case of FIG. 11A, the overlap region XIa between the black matrix BM1 and the transverse electric field IE1 overlaps in the longitudinal direction of the transverse electric field IE1 due to the pattern structure of the transverse electric field electrode IE1. In the case of FIG. 11B, as the transverse electric field IE2 according to the present invention has a circular electrode structure, the overlap region XIb between the black matrix BM2 and the transverse electric field IE2 is significantly reduced compared to FIG. 11A. Can be.

따라서, 본 발명에 따른 원형전극 구조에 의하면, 합착공정 마진이 커지므로, 제품별 휘도 차이를 줄일 수 있다. Therefore, according to the circular electrode structure according to the present invention, the bonding process margin is increased, it is possible to reduce the luminance difference for each product.

이하, 본 발명의 또 다른 실시예에서는 스토리지 캐패시터 향상 구조에 대해서 제시한다. Hereinafter, another embodiment of the present invention will be described with respect to the storage capacitor enhancement structure.

-- 제 5 실시예 --Fifth Embodiment

도 12는 본 발명의 제 5 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도로서, 상기 제 1 실시예와 구별되는 특징을 중심으로 설명한다. FIG. 12 is a plan view of an FFS mode liquid crystal display device according to a fifth embodiment of the present invention, and will be described with reference to features distinguishing from the first embodiment.

도시한 바와 같이, 화소 전극(538)의 최외각 패턴인 제 3 화소전극 패턴(538c)에서는 전단 게이트 배선(512)과 중첩되게 커패시터 전극(540)이 연장 형성되어 있다. As illustrated, in the third pixel electrode pattern 538c, which is the outermost pattern of the pixel electrode 538, the capacitor electrode 540 extends to overlap the front gate line 512.

즉, 화소 전극(538)과 공통 전극(520)간의 중첩 영역에서의 제 1 스토리지 커패시터(Cst1)와, 커패시터 전극(540)과 게이트 배선(512) 간의 중첩 영역에서의 제 2 스토리지 커패시터(Cst2)의 합으로 스토리지 커패시터(Cst)가 구성됨에 따라 상기 제 1, 3 실시예에 따른 구조보다 스토리지 커패시터(Cst)의 증가로 액정을 안정적으로 구동시킬 수 있다. That is, the first storage capacitor Cst1 in the overlapping region between the pixel electrode 538 and the common electrode 520, and the second storage capacitor Cst2 in the overlapping region between the capacitor electrode 540 and the gate wiring 512. As the storage capacitor Cst is configured as the sum, the liquid crystal can be stably driven by the increase of the storage capacitor Cst rather than the structures according to the first and third embodiments.

이하, 본 발명의 또 다른 실시예에서는, 개구율 향상을 위해 정사각형 구조의 적(red), 녹(green), 청(blue), 백(white) 서브픽셀이 하나의 픽셀을 이루는 4색 픽셀 구조를 가지는 원형전극 구조 FFS 모드 액정표시장치를 제시하고자 한다. Hereinafter, in another embodiment of the present invention, a red, green, blue, and white subpixel having a square structure constitutes a four-color pixel structure for improving aperture ratio. The present invention proposes a circular electrode structure FFS mode liquid crystal display device.

-- 제 6 실시예 --Sixth Embodiment

도 13은 본 발명의 제 6 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도로서, 정사각형으로 이루어진 적/녹/청/백 4색 픽셀 구조에 대한 것이다. FIG. 13 is a plan view of an FFS mode liquid crystal display according to a sixth exemplary embodiment of the present invention, and has a square red / green / blue / white 4-color pixel structure. FIG.

일반적인 적/녹/청 3색 픽셀 구조에서는 직사각형 구조로 서브픽셀이 구성됨에 따라, 화소 영역 내 단축 폭이 원형 전극의 지름을 결정하게 되고, 원형 전극외에 더미 영역이 꾀 큰 비중을 차지함에 따라 개구율 향상에 한계가 있었다. In the general red, green, and blue three-color pixel structure, as the subpixel is composed of a rectangular structure, the short axis width in the pixel area determines the diameter of the circular electrode, and the dummy area occupies a large specific gravity in addition to the circular electrode. There was a limit to improvement.

그러나, 정사각형 픽셀 구조에서는 화소 영역이 중심부에서 네변까지의 거리가 동일하기 때문에, 원형 전극의 지름을 결정하는데 장애가 없게 되고, 원형 전극외에 더미 영역이 차지하는 비중이 현저히 감소함에 따라 개구율 향상을 효과적으로 꾀할 수 있다. However, in the square pixel structure, since the pixel area has the same distance from the center to the four sides, there is no obstacle in determining the diameter of the circular electrode, and as the specific gravity of the dummy region other than the circular electrode is significantly reduced, the aperture ratio can be effectively improved. have.

도시한 바와 같이, 정사각형으로 이루어지는 적, 녹, 청, 백 4개의 서브픽셀(SP(적), SP(녹), SP(청), SP(백))이 하나의 픽셀(PX)을 이루는 4색 픽셀 구조에 원형전극 구조 FFS 모드 액정표시장치를 적용하게 되면, 화소 영역의 이용 효율을 높여 개구율을 효과적으로 높일 수 있다. As shown in the drawing, four red, green, blue, and white subpixels (SP (red), SP (green), SP (blue), and SP (white)) constitute one pixel PX. When the circular electrode structure FFS mode liquid crystal display device is applied to the color pixel structure, the aperture ratio can be effectively increased by increasing the utilization efficiency of the pixel area.

이하, 화소 전극이 플랫 형태로 형성되고, 공통 전극이 원형전극 구조를 가지는 실시예에 대해서 제시한다. Hereinafter, an embodiment in which the pixel electrode is formed in a flat shape and the common electrode has a circular electrode structure will be described.

-- 제 7 실시예 --Seventh Embodiment

도 14a, 14b는 본 발명의 제 7 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도로서, 도 14a는 원형띠 구조, 도 14b는 달팽이꼴 구조 공통 전극을 포함하는 FFS 모드 액정표시장치에 대한 것이고, 상기 제 1 실시예와 구별되는 특징적인 부분을 중심으로 설명한다. 14A and 14B are plan views of a FFS mode liquid crystal display according to a seventh embodiment of the present invention. FIG. 14A is a FFS mode liquid crystal display including a circular band structure and FIG. 14B is a coarse structure common electrode. It will be described focusing on the characteristic parts that are distinguished from the first embodiment.

본 실시예에서는, 화소 전극(738, 838)이 화소 영역(P)과 대응된 위치에 플랫 형태로 형성되고, 화소 전극(738, 838)과 중첩된 위치에서 공통 전극(744, 844)이 원형 구조로 형성됨을 특징으로 한다. In the present embodiment, the pixel electrodes 738 and 838 are formed in a flat shape at positions corresponding to the pixel regions P, and the common electrodes 744 and 844 are circular at positions overlapping the pixel electrodes 738 and 838. Characterized in that the structure.

본 구조에서도, 화소 전극(738, 838)과 공통 전극(744, 844)이 중첩된 영역은 미도시한 절연체가 개재된 상태에서 스토리지 커패시터(Cst)를 이루고, 화소 전극(738, 838)과 공통 전극(744, 844)을 이루는 물질은 투명 도전성 물질에서 선택되고, 한 예로 ITO로 형성될 수 있으며, 공통 전극(744, 844) 간의 이격 구간 및 두 전극의 중첩 영역은 개구 영역을 이루며, 상기 제 1 실시예에서와 같이 개구 영역이 원형 구조를 이룸에 따라 시야각 특성을 향상시킬 수 있다. Also in this structure, the region in which the pixel electrodes 738 and 838 and the common electrode 744 and 844 overlap each other forms a storage capacitor Cst with an insulator (not shown) interposed therebetween, and is common with the pixel electrodes 738 and 838. The materials constituting the electrodes 744 and 844 may be selected from a transparent conductive material, and may be formed of, for example, ITO. The spaced intervals between the common electrodes 744 and 844 and the overlapping regions of the two electrodes form an opening region. As in the first embodiment, as the opening region has a circular structure, the viewing angle characteristic may be improved.

도 14a에 따른 공통 전극(744)은 원형띠 구조를 가지고 있고, 도 14b에 따른 공통 전극(844)은 달팽이꼴 구조를 가지고 있다. The common electrode 744 according to FIG. 14A has a circular band structure, and the common electrode 844 according to FIG. 14B has a cochlear structure.

좀 더 구체적으로 설명하면, 도 14a에 따른 공통 전극(744)은 원형의 오픈부(746)를 가지며 화소 영역(P)의 테두리부를 두르는 영역에 위치하는 제 1 공통전극 패턴(744a)과, 제 1 공통전극 패턴(744a) 내부에 원형띠 구조로 위치하는 제 2 공통전극 패턴(744b)으로 이루어진다. 그리고, 상기 화소 전극(738)은 제 1 공통전극 패턴(744a) 내부에서 오픈부(746)보다는 큰 사이즈를 가지고 있다. In more detail, the common electrode 744 according to FIG. 14A includes a first common electrode pattern 744a positioned in an area having a circular open portion 746 and surrounding an edge of the pixel region P, and The first common electrode pattern 744a includes a second common electrode pattern 744b positioned in a circular band structure. The pixel electrode 738 has a larger size than the open part 746 in the first common electrode pattern 744a.

도 14b에 따른 공통 전극(844)은 달팽이꼴 오픈부(846)를 가지며, 화소 영역(P)의 테두리부를 두르는 영역에 위치하고, 상기 화소 전극(838)은 공통 전극(844) 내부에서 오픈부(846)보다는 큰 사이즈를 가지고 있다. The common electrode 844 according to FIG. 14B has a cochlear open portion 846 and is positioned in an area surrounding the edge of the pixel region P, and the pixel electrode 838 is formed in the common electrode 844. 846) and larger size.

또한, 본 실시예에 따른 특징적인 구조를 포함하여 상기 제 1 내지 6 실시예에 따른 구조 및 제조 공정을 적용할 수 있다. In addition, the structure and manufacturing process according to the first to sixth embodiments can be applied, including the characteristic structure according to the present embodiment.

그러나, 본 발명은 상기 실시예 들로 한정되지 않으며, 본 발명의 취지에 벗어나지 않는 범위 내에서 다양하게 변경하여 실시할 수 있다. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the present invention.

예를 들어, 본 발명에 따른 원형 전극 구조는 타원형 전극 구조를 포함하는 구조에 해당된다. For example, the circular electrode structure according to the present invention corresponds to a structure including an elliptical electrode structure.

이와 같이, 본 발명에 따른 FFS모드 액정표시장치 및 그 제조방법에 의하면, 횡전계를 형성하는 전극이 화소 영역과 대응되게 형성되는 플랫 형태의 제 1 전극과, 제 1 전극과 중첩된 위치에서 원형전극 구조를 가지는 제 2 전극으로 구성됨에 따라, 제 1, 2 전극 간의 개구 영역이 원형 구조를 가짐에 따라 액정 방향자가 모든 방향에서 동일하여 시야각을 향상시킬 수 있고, 정사각형 픽셀 구조를 적용하여 개구율을 향상시킬 수 있으며, 블랙매트릭스와의 중첩 영역이 감소되어 합착 미스얼라인시에 제품별 발생할 수 있는 휘도차이를 최소화할 수 있는 장점을 가질 수 있다. As described above, according to the FFS mode liquid crystal display device and the manufacturing method thereof, the first electrode having a flat shape in which the electrode forming the transverse electric field is formed to correspond to the pixel region, and the circular shape at the position overlapping the first electrode. Since the opening region between the first and second electrodes has a circular structure, the liquid crystal directors are the same in all directions, thereby improving the viewing angle, and the aperture ratio is reduced by applying a square pixel structure. It can be improved, and the overlapping area with the black matrix is reduced, which can have the advantage of minimizing the luminance difference that may occur in each product during the adhesion misalignment.

도 1은 일반적인 횡전계형 액정표시장치의 구동 원리를 설명하기 위한 도면. 1 is a view for explaining a driving principle of a general transverse electric field type liquid crystal display device.

도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판에 대한 개략적인 평면도. 2 is a schematic plan view of an array substrate for a general transverse electric field type liquid crystal display device.

도 3a, 3b는 일반적인 FFS모드 액정표시장치에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 "IIIb-IIIb"에 따라 절단한 단면을 도시한 단면도. 3A and 3B are views of a general FFS mode liquid crystal display, where FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view showing a cross section taken along the cutting line " IIIb-IIIb "

도 4a, 4b는 본 발명에 따른 FFS모드 원형 전극의 패턴 구조에 대해서 나타낸 도면으로서, 도 4a는 도메인별 액정 분자의 구동 특성, 도 4b는 T-V(transmittance-voltage) 곡선 그래프에 대한 도면. 4A and 4B are diagrams illustrating a pattern structure of an FFS mode circular electrode according to the present invention, FIG. 4A is a driving characteristic of liquid crystal molecules for each domain, and FIG. 4B is a graph of a T-V curve graph.

도 5는 본 발명의 제 1 실시예에 따른 FFS모드 액정표시장치용 기판의 평면도. 5 is a plan view of a substrate for an FFS mode liquid crystal display device according to a first embodiment of the present invention;

도 6a 내지 6f는 본 발명의 제 1 실시예에 따른 6 마스크 공정에 의한 FFS모드 액정표시장치용 기판의 제조 공정을 단계별로 나타낸 도면. 6A through 6F are steps illustrating a manufacturing process of a substrate for an FFS mode liquid crystal display device by a six mask process according to a first embodiment of the present invention.

도 7a 내지 7e는 본 발명의 제 2 실시예에 따른 5 마스크에 의한 FFS모드 액정표시장치의 제조 공정을 단계별로 나타낸 평면도. 7A to 7E are plan views illustrating step-by-step manufacturing processes of an FFS mode liquid crystal display device using five masks according to a second embodiment of the present invention.

도 8은 본 발명의 제 3 실시예에 따른 FFS모드 액정표시장치용 기판에 대한 평면도. 8 is a plan view of a substrate for an FFS mode liquid crystal display device according to a third embodiment of the present invention;

도 9a 내지 9c는 본 발명의 제 3 실시예에 따른 6 마스크 공정에 의해 달팽이꼴 구조 FFS 모드 횡전계형 액정표시장치용 기판을 제조하는 공정을 단계별로 나타낸 평면도. 9A to 9C are plan views illustrating a step-by-step process of manufacturing a substrate for a cosmic structure FFS mode transverse field type liquid crystal display device by a six mask process according to a third embodiment of the present invention.

도 10a 내지 10c는 본 발명의 제 4 실시예에 따른 5 마스크 공정에 의해 FFS 모드 액정표시장치용 기판을 제조하는 공정을 단계별로 나타낸 평면도. 10A to 10C are plan views illustrating a step of manufacturing a substrate for an FFS mode liquid crystal display by a five mask process according to a fourth embodiment of the present invention.

도 11a, 11b는 횡전계 전극의 패턴 구조에 따른 합착 미스얼라인시의 개구율 감소 정도를 설명하기 위한 도면으로서, 도 11a는 종래의 스트라이프 패턴 타입 횡전계 전극, 도 11b는 본 발명에 따른 원형 패턴 타입 횡전계 전극에 대한 도면. 11A and 11B are diagrams for explaining the degree of reduction of the aperture ratio at the time of the bonding misalignment according to the pattern structure of the transverse electric field electrode, FIG. 11A is a conventional stripe pattern type transverse electric field electrode, and FIG. 11B is a circular pattern according to the present invention. Drawing for type transverse field electrode.

도 12는 본 발명의 제 5 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도. 12 is a plan view of an FFS mode liquid crystal display device according to a fifth embodiment of the present invention;

도 13은 본 발명의 제 6 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도. FIG. 13 is a plan view of an FFS mode liquid crystal display device according to a sixth embodiment of the present invention; FIG.

도 14a, 14b는 본 발명의 제 7 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도. 14A and 14B are plan views of an FFS mode liquid crystal display device according to a seventh embodiment of the present invention;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

112 : 게이트 배선 128 : 데이터 배선 112: gate wiring 128: data wiring

138a, 138b, 138c : 제 1 내지 제 3 화소전극 패턴 138a, 138b, and 138c: first to third pixel electrode patterns

138 : 화소 전극 140 : 인출 배선 138: pixel electrode 140: lead-out wiring

141 : 연결 배선 142 : 공통 배선 141: connection wiring 142: common wiring

144 : 공통 전극 146 : 오픈부 144: common electrode 146: open portion

BA : 블랙매트릭스 형성영역 Cst : 스토리지 커패시터 BA: Black matrix forming region Cst: Storage capacitor

P : 화소 영역 T : 박막트랜지스터 P: pixel area T: thin film transistor

Claims (21)

제 1 기판 상에 제 1 방향으로 형성된 게이트 배선과; A gate wiring formed on the first substrate in a first direction; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; A data line formed in a second direction crossing the first direction; 상기 제 1 방향으로 게이트 배선과 이격되게 형성된 공통 배선과; A common wiring formed to be spaced apart from the gate wiring in the first direction; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 공통 배선에서 분기되어 상기 화소 영역과 대응되는 플랫(flat) 형태로 형성된 공통 전극과; A common electrode defined by the pixel area, the intersection area of the gate line and the data line, branched from the common line and formed in a flat shape corresponding to the pixel area; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와; A thin film transistor formed at an intersection point of the gate line and the data line; 상기 박막트랜지스터와 연결되는 인출 배선과; A lead wire connected to the thin film transistor; 상기 인출 배선에서 분기되며, 절연체가 개재된 상태에서 상기 공통 전극과 중첩된 영역에서 원형 구조로 형성된 화소 전극과; A pixel electrode branched from the lead wire and formed in a circular structure in an area overlapping the common electrode with an insulator interposed therebetween; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; A second substrate disposed to face the first substrate; 상기 제 1, 2 기판 사이에 개재된 액정층Liquid crystal layer interposed between the first and second substrates 을 포함하며, 상기 공통 전극 및 화소 전극은 투명 도전성 물질로 이루어지고, 상기 화소 전극은 적어도 두 개 이상의 패턴으로 이루어져, 상기 화소전극 패턴 간 이격 구간과, 상기 공통 전극 및 화소 전극 간의 중첩 영역을 포함하는 영역에서의 횡전계에 의해 상기 액정층의 액정 분자를 구동시키는 것을 특징으로 하는 FFS(Fringe Field Switching Mode) 모드 액정표시장치. The common electrode and the pixel electrode are made of a transparent conductive material, and the pixel electrode is formed of at least two or more patterns, and includes a spaced interval between the pixel electrode patterns and an overlapping region between the common electrode and the pixel electrode. A FFS (Fringe Field Switching Mode) mode liquid crystal display device characterized by driving liquid crystal molecules of the liquid crystal layer by a transverse electric field in a region. 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; A gate wiring formed on the first substrate in a first direction; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; A data line formed in a second direction crossing the first direction; 상기 제 1 방향으로 게이트 배선과 이격되게 형성된 공통 배선과; A common wiring formed to be spaced apart from the gate wiring in the first direction; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 공통 배선에서 분기되어 상기 화소 영역과 대응되는 원형구조로 형성된 공통 전극과; A common electrode defined by the pixel area, wherein the intersection area between the gate line and the data line is defined as a pixel area, and has a circular structure branched from the common wire to correspond to the pixel area; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와; A thin film transistor formed at an intersection point of the gate line and the data line; 상기 박막트랜지스터와 연결되며, 절연체가 개재된 상태에서 상기 공통 전극과 중첩된 영역에 플랫 형태로 형성된 화소 전극과; A pixel electrode connected to the thin film transistor and formed in a flat shape in an area overlapping the common electrode with an insulator interposed therebetween; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; A second substrate disposed to face the first substrate; 상기 제 1, 2 기판 사이에 개재된 액정층 Liquid crystal layer interposed between the first and second substrates 을 포함하며, 상기 공통 전극 및 화소 전극은 투명 도전성 물질로 이루어지고, 상기 공통 전극은 적어도 두 개 이상의 패턴으로 이루어져, 상기 공통 전극 패턴 간 이격 구간과, 상기 공통 전극 및 화소 전극 간의 중첩 영역을 포함하는 영역에서의 횡전계에 의해 상기 액정층의 액정 분자를 구동시키는 것을 특징으로 하는 FFS(Fringe Field Switching Mode) 모드 액정표시장치. The common electrode and the pixel electrode are made of a transparent conductive material, and the common electrode is formed of at least two or more patterns, and includes a spaced interval between the common electrode patterns and an overlapping region between the common electrode and the pixel electrode. A FFS (Fringe Field Switching Mode) mode liquid crystal display device characterized by driving liquid crystal molecules of the liquid crystal layer by a transverse electric field in a region. 제 1 항에 있어서, The method of claim 1, 상기 화소 전극은, 동일한 중심부를 가지며 안에서 바깥으로 차례대로 배열된 다수 개의 패턴으로 이루어지는 FFS 모드 액정표시장치. And the pixel electrode is formed of a plurality of patterns having the same central portion and arranged inwardly outward. 제 3 항에 있어서, The method of claim 3, wherein 상기 화소 전극은, 중심부에서부터 바깥쪽으로 제 1 내지 3 화소전극 패턴이 차례대로 배치된 구조로 이루어지는 FFS 모드 액정표시장치. The pixel electrode has a structure in which the first to third pixel electrode patterns are arranged in order from the center outward. 제 2 항에 있어서, The method of claim 2, 상기 공통 전극은, 상기 화소 영역의 테두리부를 두르는 영역에 위치하고 원형 구조의 오픈부를 가지는 제 1 공통전극 패턴과, 상기 제 1 공통전극 패턴의 내부에서 원형띠 구조로 이루어지는 제 2 공통전극 패턴을 포함하는 FFS 모드 액정표시장치. The common electrode may include a first common electrode pattern positioned in an area surrounding an edge of the pixel region and having a circular open portion, and a second common electrode pattern having a circular band structure inside the first common electrode pattern. FFS mode liquid crystal display. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method according to claim 1 or 2, 상기 공통 전극과 화소 전극 간의 중첩 영역은 미도시한 절연체가 개재된 상태에서 스토리지 커패시터를 이루는 FFS 모드 액정표시장치. The overlapping region between the common electrode and the pixel electrode forms a storage capacitor with an insulator (not shown) interposed therebetween. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method according to claim 1 or 2, 상기 화소 영역의 주영역을 노출시키는 오픈 영역을 포함하여, 비화소 영역 및 공통 전극의 테두리부를 덮는 영역은, 블랙매트릭스에 의해 가려지는 영역인 FFS 모드 액정표시장치. An open area for exposing a main area of the pixel area, wherein the area covering the non-pixel area and the edge of the common electrode is an area covered by a black matrix. 제 7 항에 있어서, The method of claim 7, wherein 상기 오픈부는 원형구조로 이루어진 FFS 모드 액정표시장치. And the open portion has a circular structure. 제 1 항에 있어서, The method of claim 1, 상기 화소 전극은 달팽이꼴 구조로 이루어진 FFS 모드 액정표시장치. And the pixel electrode has a coarse structure. 제 2 항에 있어서, The method of claim 2, 상기 공통 전극은 달팽이꼴 구조로 이루어진 FFS 모드 액정표시장치. And the common electrode has a coarse structure. 제 10 항에 있어서, The method of claim 10, 상기 공통 전극은, 상기 달팽이꼴 오픈부를 가지며, 상기 화소 영역의 테두리부를 두르는 영역에 위치하는 FFS 모드 액정표시장치. The common electrode has the cochlear open part and is positioned in an area surrounding an edge of the pixel area. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method according to claim 1 or 2, 상기 화소 영역은 정사각형 구조로 이루어지는 FFS 모드 액정표시장치. And the pixel area has a square structure. 제 12 항에 있어서, The method of claim 12, 상기 하나의 화소 영역은 하나의 서브픽셀은 이루고, 적, 녹, 청, 백 4 개의 서브픽셀이 하나의 픽셀을 이루는 4색 픽셀 구조를 가지는 FFS 모드 액정표시장치. And a four-color pixel structure in which one subpixel comprises one subpixel and four red, green, blue, and white subpixels constitute one pixel. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method according to claim 1 or 2, 상기 화소 전극에는, 전단 게이트 배선과 일정 영역 중첩되게 위치하는 커패시터 전극이 연장형성되어 있고, 상기 커패시터 전극과 게이트 배선 간의 중첩 영역은 또 하나의 스토리지 커패시터를 이루는 FFS 모드 액정표시장치. And a capacitor electrode positioned to overlap the front gate line and a predetermined region in the pixel electrode, and an overlap region between the capacitor electrode and the gate line forms another storage capacitor. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method according to claim 1 or 2, 상기 박막트랜지스터는, 상기 게이트 배선에서 분기되는 게이트 전극과, 상기 게이트 전극과 중첩되게 위치하는 반도체층과, 상기 데이터 배선에서 분기되는 소스 전극과, 상기 소스 전극과 이격되게 위치하는 드레인 전극으로 이루어지는 FFS 모드 액정표시장치의 제조 방법. The thin film transistor includes an FFS including a gate electrode branched from the gate line, a semiconductor layer positioned to overlap the gate electrode, a source electrode branched from the data line, and a drain electrode spaced apart from the source electrode. Method of manufacturing a mode liquid crystal display device. 제 1 항에 있어서, The method of claim 1, 상기 화소 전극은, 실질적으로 인출 배선을 통해 박막트랜지스터와 연결되는 FFS 모드 액정표시장치의 제조 방법. And the pixel electrode is connected to the thin film transistor through a lead wire. 기판 상에, 제 1 방향으로 게이트 배선을 형성하는 단계와; Forming a gate wiring on the substrate in a first direction; 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하고, 상기 게이트 배선 및 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; Forming a data line in a second direction crossing the first direction, and forming a thin film transistor at an intersection point of the gate line and the data line; 상기 박막트랜지스터 상부에, 절연체가 개재된 상태에서 플랫 형태의 패턴으로 이루어지는 제 1 FFS (Fringe Field Switching) 전극을 형성하는 단계와; Forming a first FFS (Fringe Field Switching) electrode having a flat pattern on the thin film transistor with an insulator interposed therebetween; 상기 제 1 FFS 전극과 또 하나의 절연체가 개재된 상태에서 중첩되게 위치하며, 원형 구조를 가지는 제 2 FFS(Fringe Field Switching) 전극을 형성하는 단계Forming a second FFS electrode having a circular structure and overlapping with the first FFS electrode and another insulator; 를 포함하며, 상기 제 1, 2 FFS 전극은 투명 도전성 물질로 이루어지는 FFS 모드 액정표시장치의 제조 방법. The method of claim 1, wherein the first and second FFS electrodes are made of a transparent conductive material. 제 17 항에 있어서, The method of claim 17, 상기 제 1 FFS 전극은 공통 전극으로서, 상기 공통 전극을 형성하는 단계에서는, 상기 공통 전극과 연결되며, 상기 제 1 방향으로 게이트 배선과 이격되게 위치하는 공통 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조 방법.The first FFS electrode is a common electrode, and the forming of the common electrode may further include forming a common wiring connected to the common electrode and spaced apart from the gate wiring in the first direction. A manufacturing method of an FFS mode liquid crystal display device. 제 17 항에 있어서, The method of claim 17, 상기 제 2 FFS 전극은 화소 전극이며, 상기 화소 전극은 상기 박막트랜지스터와 연결되는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조 방법. And the second FFS electrode is a pixel electrode, and the pixel electrode is connected to the thin film transistor. 제 19 항에 있어서, The method of claim 19, 상기 화소 전극을 형성하는 단계는, 동일한 중심부를 가지며 안에서 바깥으로 원형띠 구조를 가지는 다수 개의 화소전극 패턴을 서로 일정간격을 유지하며 차례대로 형성하는 단계를 포함하는 FFS 모드 액정표시장치의 제조 방법. The forming of the pixel electrode may include sequentially forming a plurality of pixel electrode patterns having the same center portion and having a circular band structure inwardly and maintaining a predetermined interval therebetween. 제 19 항에 있어서, The method of claim 19, 상기 박막트랜지스터는 게이트 전극, 소스 전극, 드레인 전극으로 이루어지고, 상기 두 개의 절연체는 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지며, 상기 화소 전극은 상기 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 연결되는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조 방법. The thin film transistor includes a gate electrode, a source electrode, and a drain electrode, the two insulators have a drain contact hole partially exposing the drain electrode, and the pixel electrode is a drain electrode of the thin film transistor through the drain contact hole. Method of manufacturing a FFS mode liquid crystal display device characterized in that connected to.
KR1020040042621A 2003-12-12 2004-06-10 Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same KR100630878B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US10/874,416 US7304709B2 (en) 2003-12-12 2004-06-23 Fringe field switching mode liquid crystal display device and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030090822 2003-12-12
KR20030090822 2003-12-12

Publications (2)

Publication Number Publication Date
KR20050059398A true KR20050059398A (en) 2005-06-20
KR100630878B1 KR100630878B1 (en) 2006-10-02

Family

ID=34737872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042621A KR100630878B1 (en) 2003-12-12 2004-06-10 Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same

Country Status (2)

Country Link
JP (1) JP4053519B2 (en)
KR (1) KR100630878B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287204B1 (en) * 2005-12-28 2013-07-16 엘지디스플레이 주식회사 liquid crystal display device
KR101399154B1 (en) * 2007-09-27 2014-05-26 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same
KR101475083B1 (en) * 2007-10-24 2014-12-22 재팬 디스프레이 웨스트 인코포레이트 Liquid crystal device and electronic apparatus having the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258591B1 (en) 2005-12-23 2013-05-02 엘지디스플레이 주식회사 Liquid Crystal Display Device and Driving Method Thereof
KR101182322B1 (en) 2006-06-30 2012-09-20 엘지디스플레이 주식회사 Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
KR102521487B1 (en) * 2015-09-15 2023-04-14 삼성전자주식회사 Smart window system and control method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287204B1 (en) * 2005-12-28 2013-07-16 엘지디스플레이 주식회사 liquid crystal display device
KR101399154B1 (en) * 2007-09-27 2014-05-26 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same
KR101475083B1 (en) * 2007-10-24 2014-12-22 재팬 디스프레이 웨스트 인코포레이트 Liquid crystal device and electronic apparatus having the same

Also Published As

Publication number Publication date
JP4053519B2 (en) 2008-02-27
KR100630878B1 (en) 2006-10-02
JP2005173536A (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US8077265B2 (en) Liquid crystal display panel
US8072569B2 (en) Fringe field switching liquid crystal display panel
JP4238877B2 (en) FFS mode LCD panel
US8724064B2 (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
KR100643039B1 (en) In-Plane Switching Mode Liquid Crystal Display Device
US9389464B2 (en) Liquid crystal display device
KR20070069427A (en) Liquid crystal display device and method for fabricating the same
JP2013190704A (en) Lateral electric field type liquid crystal display device
KR20050001707A (en) Thin film transistor array panel and liquid crystal display including the panel
JP2004341526A (en) Thin film transistor display panel and multidomain liquid crystal display containing the same
JP2005055897A (en) Multi-domain liquid crystal display
KR20010053977A (en) Liquid crystal displays having wide viewing angle and panels for the same
KR100569718B1 (en) Multi-domain liquid crystal display
KR100603829B1 (en) Fringe Field Switching Mode Liquid Crystal Display Device
JP2004151459A (en) Substrate for liquid crystal display and liquid crystal display equipped with the same
KR20040107648A (en) liquid crystal display device with wide viewing angle
KR101423909B1 (en) Display substrate and liquid crystal display device having the same
KR101007206B1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same
US7551253B2 (en) Liquid crystal device, method for manufacturing the same, and electronic apparatus
US7304709B2 (en) Fringe field switching mode liquid crystal display device and method of fabricating the same
KR100630878B1 (en) Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same
KR100565148B1 (en) Liquid Crystal Display Device and Method for Fabricating the same
KR100484948B1 (en) In-Plane Switching mode Liquid Crystal Display Device
US20070182904A1 (en) Liquid crystal display panel for liquid crystal display
KR101071253B1 (en) Multi-domain liquid crystal display and thin film transistor panel thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee