KR20050059398A - Fringe field switching mode liquid crystal display device and method for manufacturing the same - Google Patents

Fringe field switching mode liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
KR20050059398A
KR20050059398A KR1020040042621A KR20040042621A KR20050059398A KR 20050059398 A KR20050059398 A KR 20050059398A KR 1020040042621 A KR1020040042621 A KR 1020040042621A KR 20040042621 A KR20040042621 A KR 20040042621A KR 20050059398 A KR20050059398 A KR 20050059398A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
pixel
crystal display
display device
Prior art date
Application number
KR1020040042621A
Other languages
Korean (ko)
Other versions
KR100630878B1 (en
Inventor
이윤복
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020030090822 priority Critical
Priority to KR20030090822 priority
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority claimed from US10/874,416 external-priority patent/US7304709B2/en
Publication of KR20050059398A publication Critical patent/KR20050059398A/en
Application granted granted Critical
Publication of KR100630878B1 publication Critical patent/KR100630878B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F2001/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned, e.g. planar

Abstract

본 발명에 따른 FFS모드 액정표시장치 및 그 제조방법에 의하면, 횡전계를 형성하는 전극이 화소 영역과 대응되게 형성되는 플랫 형태의 제 1 전극과, 제 1 전극과 중첩된 위치에서 원형전극 구조를 가지는 제 2 전극으로 구성됨에 따라, 제 1, 2 전극 간의 개구 영역이 원형 구조를 가짐에 따라 액정 방향자가 모든 방향에서 동일하여 시야각을 향상시킬 수 있고, 정사각형 픽셀 구조를 적용하여 개구율을 향상시킬 수 있으며, 블랙매트릭스와의 중첩 영역이 감소되어 합착 미스얼라인시에 제품별 발생할 수 있는 휘도차이를 최소화할 수 있는 장점을 가질 수 있다. According to the FFS mode liquid crystal display device and a method of manufacturing the same according to the present invention, the first electrode of the flat type electrode that forms a horizontal electric field is formed to correspond to the pixel area, a circular electrode structure in the nested position and the first electrode according to have adapted to the second electrode, the first, the liquid crystal orientation in accordance with having a circular structure, the opening area between the second electrode and being able to same to improve the viewing angle in all directions, by applying a square pixel structure to improve the aperture ratio and, an overlapping area with the black matrix is ​​reduced may have the advantage of being able to minimize the luminance difference that may occur by products at the time of cementation miss alignment.

Description

프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법{Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same} A fringe field switching mode liquid crystal display device and a method of manufacturing {Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same}

본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것이며, 특히 고투과율 및 고개구율을 갖는 액정표시장치 및 그 제조방법에 관한 것이다. The present invention relates to a liquid crystal display device and a manufacturing method relates to a liquid crystal display (Liquid Crystal Display Device), in particular a high transmittance and having a high aperture ratio.

최근에, 액정표시장치는 소비전력이 낮고 휴대성이 양호한 기술집약적이며 부가가치가 높은 차세대 첨단 표시장치 소자로 각광받고 있다. Recently, a liquid crystal display device has low power consumption and good portability technology intensive and is under the spotlight as a next generation of high value-added display device.

상기 액정표시장치는 투명 전극이 형성된 두 기판 사이에 액정을 주입하고, 상부 및 하부 기판 외부에 상부 및 하부 편광판을 위치시켜 형성되며, 액정 분자의 이방성에 따른 빛의 편광특성을 변화시켜 영상효과를 얻는 비발광 소자에 해당된다. The liquid crystal display device, and injecting liquid crystal between two substrates having a transparent electrode, is formed by placing the upper and lower polarizing plates outside the upper and lower substrates, by changing the polarization properties of the light according to the anisotropy of liquid crystal molecules in the transition It corresponds to a non-light-emitting device to be retrieved.

현재에는, 각 화소를 개폐하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor ; TFT)가 화소마다 배치되는 능동행렬방식 액정표시장치(AM-LCD ; Active Matrix Liquid Crystal Display)가 해상도 및 동영상 구현능력이 우수하여 평판 TV 시스템 또는 휴대 컴퓨터용 고-정보량의 모니터와 같은 응용분야에 광범위하게 사용되게 되었다. At present, the switching element is a thin film transistor for opening and closing the respective pixels excellent in the resolution and video implementation capability (Thin Film Transistor;; TFT) is an active matrix type liquid crystal display device (Active Matrix Liquid Crystal Display AM-LCD) which is disposed for each pixel the flat-panel TV or mobile system and for computer - became widely used in applications such as monitoring of the amount of information.

그러나, 대표적인 액정표시장치인 TN(Twisted Nematic) 표시 모드는, 좁은 시야각 특성과 늦은 응답 특성, 특히 그레이 스케일 동작에서의 늦은 응답특성 등과 같은 근본적인 문제점을 갖는다. However, the exemplary liquid crystal display device TN (Twisted Nematic) display mode has the fundamental problem, such as a narrow viewing angle characteristic and a slow response characteristics, particularly response characteristics of late in gray scale operation.

이러한 문제점을 해결하기 위하여, 액정표시소자의 새로운 다양한 개념이 제안되었다. In order to solve this problem, it has been proposed a new concept of a wide range of liquid crystal display elements. 예를 들면, 하나의 방법은 하나의 화소가 여러 개의 서브화소로 나누어지는 멀티-도메인 TN 구조를 사용하는 것이고, 다른 방법은 액정 분자의 물리적 특성을 보상하는 OCB(Optically Compensated birefringence) 모드를 사용하는 것이다. For example, one method is a pixel the multi-divided into multiple sub-pixel - is to use a domain TN structure, the other is to use the OCB (Optically Compensated birefringence) mode to compensate for the physical properties of the liquid crystal molecules will be. 그러나, 멀티 도메인 방식은, 멀티 도메인을 형성하는데 공정이 복잡하고, 시야각 개선에도 한계가 있다. However, the multi-domain method, the process is complicated to form the multi-domain, there is a limit to improve the viewing angle. 또한, OCB 모드 방식은 시야각 특성과 응답 속도면에서 전기 광학적 성능이 우수하지만, 바이어스 전압에 의해 액정을 안정적으로 조절, 유지하기 어렵다는 단점이 있다. Furthermore, OCB-mode approach has the disadvantage difficult to electro-optical performance is excellent in viewing angle characteristics and response speed but stable control the liquid crystal by the bias voltage maintained.

최근에는 새로운 표시 모드의 일환으로, 액정 분자들을 구동시키는 전극들이 모두 동일한 기판 상에 형성되는 횡전계 모드(in plane switching mode) 모드가 제안되었다. Recently, as part of a new display mode, all of the electrodes for driving the liquid crystal molecules horizontal electric field mode (in plane switching mode) mode formed on the same substrate has been proposed.

도 1은 일반적인 횡전계형 액정표시장치의 구동 원리를 설명하기 위한 도면이다. 1 is a view for explaining the driving principle of a typical transverse jeongyehyeong liquid crystal display device.

도시한 바와 같이, 컬러필터 기판인 상부 기판(10)과 어레이 기판인 하부 기판(20)이 서로 이격되어 대향하고 있으며, 이 상부 기판(10) 및 하부 기판(20) 사이에는 액정층(30)이 개재되어 있는 구조에서, 상기 하부 기판(20) 내부면에는 공통 전극(22) 및 화소 전극(24)이 모두 형성되어 있다. As shown, the color filter of the upper substrate 10 and the array substrate is a lower substrate (20) and is spaced opposite to each other, the upper substrate 10 and lower substrate 20 between the liquid crystal layer 30, the substrate in the structure in which the sandwiched, the inner surface of the lower substrate 20 are formed on both the common electrode 22 and pixel electrode 24.

상기 액정층(30)은 상기 공통 전극(22)과 화소 전극(24)의 수평전계(26)에 의해 작동되고, 액정층(30)내 액정 분자가 수평전계에 의해 이동하므로 시야각이 넓어지는 특성을 띠게 된다. The liquid crystal layer 30 has characteristics that the viewing angle is wide, so the common, driven by the electrode 22 and the horizontal electric field 26 of the pixel electrode 24, the liquid crystal molecules liquid crystal layer 30 is moved by the horizontal electric field a is markedly.

한 예로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 80 ~ 85°범위에서 가시할 수 있다. For example,, the up / down / left / right direction when viewed from the front, the transverse jeongyehyeong liquid crystal display device may be visible at about 80 ~ 85 ° range.

이하, 일반적인 횡전계형 액정표시장치용 어레이 기판의 전극 배치 구조에 대해서 도면을 참조하여 상세히 설명한다. With reference to the drawings in general transverse jeongyehyeong electrode arrangement structure of the array substrate for a liquid crystal display device will be described in detail.

도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판에 대한 개략적인 평면도이다. Figure 2 is a schematic plan view of a typical transverse jeongyehyeong array substrate for a liquid crystal display device.

도시한 바와 같이, 게이트 배선(40) 및 데이터 배선(42)이 서로 교차되게 형성되어 있고, 게이트 배선(40) 및 데이터 배선(42)의 교차지점에는 박막트랜지스터(T)가 형성되어 있다. As shown, the intersection of the gate wires 40 and data wires 42 are formed to cross each other, the gate wires 40 and data wires 42 are formed on thin film transistor (T). 상기 게이트 배선(40) 및 데이터 배선(42)의 교차 영역은 화소 영역(P)으로 정의된다. Crossing area of ​​the gate wires 40 and data wires 42 are defined as pixel regions (P).

상기 게이트 배선(40)과 일정간격 이격되게 공통 배선(44)이 형성되어 있고, 화소 영역(P)에 위치하는 공통 배선(44)에서는 데이터 배선(42)과 평행한 방향으로 다수 개의 공통 전극(46)이 분기되어 있다. The gate wiring to be spaced 40, and a predetermined interval, and the common wiring 44 is formed in the pixel region (P) common interconnection 44. The plurality of common electrodes in a direction parallel to the data line 42 is located at ( 46) it is branched. 그리고, 상기 박막트랜지스터(T)와 연결되어 제 1 인출 배선(48)이 형성되어 있고, 제 1 인출 배선(48)에서는 공통 전극(46)간 이격구간에 공통 전극(46)과 서로 엇갈리게 다수 개의 화소 전극(50)이 분기되어 있다. In addition, the connected to the thin film transistor (T) and the one leading wiring 48 is formed, the first lead interconnection 48, the offset from each other and the common electrode 46 in the spaced interval between the common electrode 46, a plurality of the pixel electrode 50 is branched.

그리고, 상기 화소 전극(50) 들의 끝단을 연결하며, 상기 공통 배선(44)과 중첩된 위치에는 제 2 인출 배선(52)이 형성되어 있다. And, to connect the ends of the pixel electrode 50, the second lead interconnection 52 is formed in a position overlapping the common interconnection 44. The 상기 공통 배선(44)과 제 2 인출 배선(52)의 중첩된 영역은 미도시한 절연체가 개재된 상태에서 스토리지 캐패시턴스(C ST )를 이룬다. The overlapping area of the common interconnection 44 and the second extraction wiring 52 forms a storage capacitance (C ST) at the via is not shown in the insulator state.

상기 공통 전극(46)과 화소 전극(50)의 이격구간은 횡전계에 의해 액정을 구동시키는 실질적인 개구 영역(II)에 해당되며, 본 도면에서는 4 개의 개구 영역(II)을 가지는 4 블럭 구조를 일 예로 도시하였다. Spacing interval of the common electrode 46 and pixel electrode 50 is available for the practical opening area (II) for driving the liquid crystal by a lateral electric field, a four-block structure having four opening region (II) in the case of FIG. illustrated example. 즉, 상기 화소 영역(P) 별로 3 개의 공통 전극(46)과 2 개의 화소 전극(50)이 서로 엇갈리게 배치된 구조에 대해서 도시하였다. That is, it is shown with respect to the pixel area (P) by three common electrodes 46 and the second pixel electrode 50 is disposed offset from one another structure.

설명의 편의상, 상기 데이터 배선(42)과 인접하게 위치하는 공통 전극(46)은 제 1 공통 전극(46a), 화소 영역(P)의 내부에 위치하는 공통 전극(46)은 제 2 공통 전극(46b)으로 명칭할 때, 상기 제 1, 2 공통 전극(46a, 46b) 중 외곽에 위치하는 제 1 공통 전극(46a)은 데이터 배선(42)과 화소 전극(50) 간에 발생하는 화질 불량 현상인 크로스토크(cross talk)를 최소화하고, 빛샘 현상을 방지하기 위한 목적으로, 상기 제 2 공통 전극(46b)보다 넓은 폭으로 형성해야하므로, 개구율이 떨어지는 문제점이 있었다. For convenience, the common electrode 46 is a common electrode 46 which is located in the interior of the first common electrode (46a), a pixel region (P) adjacent to the location and the data line 42 of the description of the second common electrode ( when the designation by 46b), the first common electrode (46a) which is located outside of the first and second common electrodes (46a, 46b) is a quality defect that occurs between the data line 42 and pixel electrode 50 Since cross-talk (cross talk) to minimize and, in order to prevent light leakage phenomenon, be formed in a width greater than the second common electrode (46b), there was a problem aperture ratio falls.

상기 횡전계형 액정표시장치의 개구율 및 투과율을 개선하기 위하여, 프린지 필드 스위칭 모드(Fringe Field Switching Mode ; 이하, FFS모드로 약칭함) 액정표시장치가 제안되고 있다. The transverse jeongyehyeong, fringe field switching mode to improve the aperture ratio and transmittance of a liquid crystal display (Fringe Field Switching Mode; to be abbreviated as FFS mode, hereinafter) has been proposed a liquid crystal display device.

상기 FFS모드 액정표시장치는, 화소 영역에 대응하는 일종의 아일랜드 패턴(island pattern) 구조에 해당하는 플랫(flat) 형태의 공통 전극과 막대형상의 패턴이 서로 이격되게 다수 개 형성되는 구조에 해당하는 슬릿(slit) 형태의 화소 전극이 절연체가 개재된 상태에서 중첩되게 배치된 구조를 가져, IPS 모드와 다르게 수 Å 간격을 두고 횡전계가 이루어지므로 횡전계가 강력하고, 전극 상부의 액정분자까지 횡전계에 의해 배열하는 것이 가능한 장점이 있다. The FFS-mode liquid crystal display device is a kind of island pattern (island pattern) to be a flat (flat) in the form of a common electrode and a rod-shaped pattern spaced from each other that corresponds to the structure of the slit that corresponds to the structure in which a plurality of forms corresponding to the pixel region (slit) in the form of a pixel electrode is brought to a structure arranged to be nested in an insulator is interposed state, IPS mode and a horizontal electric field with the number Å intervals so made the transverse electric field to the horizontal electric field is strong, the liquid crystal molecules in the electrode upper differently it has a possible advantage of the array by. 또한, 2 ITO구조이므로 화이트 휘도를 높여 개구율을 높일 수 있는 특징을 가진다. In addition, since the ITO 2 has a characteristic structure that can increase an aperture ratio increasing the white luminance.

이하, 일반적인 FFS모드 액정표시장치의 전극 배치 구조에 대해서 도면을 참조하여 상세히 설명한다. With reference to the drawings in general FFS mode electrode arrangement structure of the liquid crystal display device will be described in detail.

도 3a, 3b는 일반적인 FFS모드 액정표시장치에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 "IIIb-IIIb"에 따라 절단한 단면을 도시한 단면도이며, 설명의 편의상 도 3a는 FFS모드 액정표시장치용 어레이 기판에 대한 평면도를 중심으로, 도 3b는 해당 절단영역을 기준으로 액정층을 포함한 액정표시장치의 단면 구조를 중심으로 도시하였다. Figure 3a, 3b is a view of a general FFS mode liquid crystal display device, and Figure 3a is a plan view and Figure 3b is a cross-sectional view showing a cutting cross-section along the cutting line "IIIb-IIIb" in the Figure 3a, for convenience of explanation Figure 3a is a top view centered on the array substrate for an FFS mode liquid crystal display device, Fig. 3b is shown around the cross-sectional structure of a liquid crystal display device including a liquid crystal layer relative to the cutting region.

도 3a는, 게이트 배선(62) 및 데이터 배선(78)이 서로 교차되게 형성되어 있고, 게이트 배선(62) 및 데이터 배선(78)의 교차지점에 박막트랜지스터(T)가 형성되어 있으며, 게이트 배선(62) 및 데이터 배선(78)의 교차 영역은 화소 영역(P)으로 정의된다. Figure 3a, and the gate wiring 62 and the data line 78 is are formed to cross each other, a thin film transistor (T) at the intersection of the gate line 62 and data line 78 are formed, a gate wiring crossing area 62 and the data line 78 is defined as a pixel region (P). 화소 영역(P)에는 박막트랜지스터(T)와 연결되며 서로 이격되게 위치하는 다수 개의 화소 전극(82)과, 다수 개의 화소 전극(82)을 덮는 영역에 공통 전극(68)이 형성되어 있다. Pixel region (P) is connected to the thin film transistor (T) and is formed with a plurality of pixel electrodes 82 and the common electrode 68 in an area covering the plurality of pixel electrodes 82 located apart from each other.

좀 더 상세히 설명하면, 상기 박막트랜지스터(T)는 게이트 전극(64), 반도체층(72), 소스 전극(74), 드레인 전극(76)으로 이루어지고, 드레인 전극(76)과 연결되어 제 1 인출 배선(84)이 형성되어 있고, 제 1 인출 배선(84)에서는 전술한 다수 개의 화소 전극(82)이 분기되어 있고, 화소 전극(82) 들의 끝단은 제 2 인출 배선(86)에 의해 연결되어 있다. In more detail, the thin film transistor (T) is composed of a gate electrode 64, semiconductor layer 72, source electrode 74, drain electrode 76, is connected to the drain electrode 76, a first withdrawing wiring (84) and is formed, the first lead interconnection 84, the there is a branch aforementioned plurality of pixel electrodes 82, the end of the pixel electrode 82 is connected by a second lead interconnection 86 It is.

그리고, 화소 영역(P)별 공통 전극(68)은, 상기 게이트 배선(62)과 동일한 방향으로 일정간격 이격되게 형성된 공통 배선(66)과 연결된다. Then, the pixel regions (P) by a common electrode 68, and is connected to the common wiring 66 formed to be spaced a predetermined interval in the same direction as the gate wiring 62.

상기 공통 전극(68) 및 화소 전극(82)은, 서로 다른 공정에서 투명 도전성 물질로 이루어지는 것을 특징으로 하고, 상기 공통 배선(66)은 게이트 배선(62)과 동일 공정에서 동일 물질로 이루어지고, 상기 공통 배선(66)과 공통 전극(68)은 연접되는 방식으로 연결되고, 미도시한 절연체가 개재된 상태에서 공통 전극(68) 상부에 화소 전극(82)이 배치된 구조를 가진다. The common electrode 68 and pixel electrode 82, each characterized by comprising a transparent conductive material in other processes, and the common interconnection 66 are made of the same material in the gate wire 62 and the same process, the common wiring 66 and the common electrode 68 has a connection to which is concatenated manner, the pixel electrode 82 is disposed above the common electrode 68 from the unillustrated one insulator is sandwiched state structure.

이하, 상기 도 3a의 단면 구조의 제시를 통해 상기 FFS모드 액정표시장치의 동작 특성에 대해서 설명한다. Or less, with the presentation of the cross-sectional view of Figure 3a will be described the operating characteristics of the FFS mode liquid crystal display device.

도 3b는, 제 1 기판(60) 상에 플랫(flat) 형태의 공통 전극(68)이 형성되어 있고, 공통 전극(68)을 덮는 영역에 제 1 절연층(70)이 형성되어 있으며, 제 1 절연층(70) 상부의 공통 전극(68) 상부에는 서로 이격되게 다수 개의 슬릿(slit) 형태의 화소 전극(82)이 형성되어 있고, 화소 전극(82)을 덮는 영역에는 제 1 배향막(88)이 형성되어 있다. Figure 3b, second and first substrate 60 in a flat (flat), the common electrode 68 in the form of a is formed on the first insulating layer 70 in the area covering the common electrode 68 are formed, the first insulating layer 70 and the common electrode 68 causes the upper part spaced from each other a plurality of slits (slit) form a pixel electrode 82 of the upper portion is formed, a region that covers the pixel electrode 82, the first alignment layer (88 ) it is formed.

그리고, 상기 제 1 기판(60)과 대향되게 제 2 기판(90)이 배치되어 있고, 제 2 기판(90) 하부에는 컬러필터층(92), 제 2 배향막(94)이 차례대로 형성되어 있으며, 상기 제 1, 2 배향막(88, 94) 사이에는 액정층(96)이 개재되어 있다. And, the second and the first substrate a second substrate 90, 60 and the opposite is arranged, a second substrate 90, the lower part is formed as the color filter layer 92, a second alignment layer 94, in turn, between the first and second alignment layers (88, 94) is interposed a liquid crystal layer (96).

상기 FFS모드의 동작 원리에 대해서 좀 더 상세히 설명하면, 초기에는 측면전기장에 의하여 전극과 전극 사이의 액정이 먼저 기판에 평행하게 회전하고, 일정 시간이 지나면, 전극 부분에서 수직 및 측면전기장과 액정의 탄성력에 의하여 전극 위 액정 분자가 회전한다. Wherein when a more detailed description will be given of an operation principle of the FFS mode, initially by side electric field the liquid crystal between the electrode and the electrode first, and parallel to the rotation in the substrate, after a certain period of time, the vertical and lateral electric field to the liquid crystal at the electrode portion the elastic force by the liquid crystal molecules above the electrode to rotate. 즉, 전극 위의 모든 면에서 빛이 투과되므로, 투과율이 높다. That is, since light is transmitted in every way of the above electrode, a high transmittance. 또한 한 화소 내에서의 액정의 회전 정도가 달라 색띰 정도가 자기 보상 효과에 의해 감소된다. Additionally, the degree of liquid crystal rotation accuracy of within one pixel varies saekttim is reduced by self-compensation effect.

상기 횡전계 전극이 스트라이프 패턴으로 이루어진 경우, 전압 인가시 횡전계 형성을 위해 배향 방향은 0°방향으로 기준으로 대략 60°정도 기울어진 방향으로 이루어지게 되므로, 편광판의 편광축 방향과 비교시 기울어지게 되므로, 시야각 범위가 불균일해지는 문제점이 있고, 스트라이프 패턴의 경우에도 배향 방향은 90°- 270°방향으로 대부분 이루어지고, 이에 대한 편광판의 편광축 방향은 0°, 90°로 서로 직교되게 위치함에 따라 45°, 135°방향에서 시야각 특성이 저하되게 된다. When the lateral electric field electrode composed of a stripe pattern, a voltage is applied when, because the orientation direction for a horizontal electric field formed is be done in a direction inclined approximately 60 ° relative to the 0 ° direction, so at an angle compared to the polarization axis direction of the polarizer , there is a problem becomes a viewing angle range unevenness, orientation, even if the striped pattern is 90 ° - is mostly made of 270 ° direction, the polarization axis direction of the polarizer for this is 0 °, 45 °, as to be orthogonal to one another at a 90 ° position , the viewing angle characteristic is to be lowered from the 135 ° direction.

또한, 전 방향에서 대해서 각도별로 컬러 쉬프트 차이가 존재하므로, 시야각 특성이 저하되는 문제점이 있었다. In addition, since a color shift difference exists for each angle in all directions, there is a problem in that the viewing angle characteristics deteriorate.

이러한 문제점을 해결하기 위하여, 본 발명에서는 컬러 쉬프트 현상의 최소화로 시야각을 향상시킬 수 있는 FFS모드 액정표시장치 및 그 제조 방법을 제공하는 것을 목적으로 한다. In order to solve this problem, the present invention seeks to provide a minimal FFS mode liquid crystal display device and a manufacturing method that can improve the field of view to a color shift phenomenon.

이를 위하여, 본 발명에서는 화소 영역과 대응된 위치에 플랫 형태로 형성되는 제 1 전극과, 상기 제 1 전극과 중첩된 위치에서 원형 구조로 형성된 제 2 전극을 이용한 횡전계에 의해 액정을 구동시키고자 한다. To this end, the present invention drives the liquid crystal by the first electrode is formed in a flat shape at a position corresponding to the pixel region, a horizontal electric field with the second electrode formed of a circular structure in nested position with the first electrode and chairs do.

상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는, 제 1 기판 상에 제 1 방향으로 형성된 게이트 배선과; In order to achieve the above object, the first aspect of the present invention, the gate wiring is formed in a first direction on a first substrate; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; Wherein the data line formed in a second direction intersecting the first direction; 상기 제 1 방향으로 게이트 배선과 이격되게 형성된 공통 배선과; A common wiring formed to be spaced apart from the gate wiring in the first direction; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 공통 배선에서 분기되어 상기 화소 영역과 대응되는 플랫(flat) 형태로 형성된 공통 전극과; The gate wirings and the intersection of the data line is defined as a pixel area, the common electrode is branched from the common line is formed in a flat (flat) shape corresponding to the pixel region; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와; And a thin film transistor formed at the intersection of the gate line and the data line; 상기 박막트랜지스터와 연결되는 인출 배선과; Extraction wiring connected to the thin film transistors and; 상기 인출 배선에서 분기되며, 절연체가 개재된 상태에서 상기 공통 전극과 중첩된 영역에서 원형 구조로 형성된 화소 전극과; Branching in the lead wire, a pixel electrode formed of a circular structure in the common electrodes and the overlapped region in an insulator is interposed state and; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; A second substrate facing the first substrate and being arranged to; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 공통 전극 및 화소 전극은 투명 도전성 물질로 이루어지고, 상기 화소 전극은 적어도 두 개 이상의 패턴으로 이루어져, 상기 화소전극 패턴 간 이격 구간과, 상기 공통 전극 및 화소 전극 간의 중첩 영역을 포함하는 영역에서의 횡전계에 의해 상기 액정층의 액정 분자를 구동시키는 것을 특징으로 하는 FFS(Fringe Field Switching Mode) 모드 액정표시장치를 제공한다. Said first, second, and includes a liquid crystal layer interposed between the substrate, the common electrode and the pixel electrode is formed of a transparent conductive material, the pixel electrode is made up of at least two patterns, spacing between said pixel electrode pattern interval and , it provides a liquid crystal display device (Fringe field Switching mode) FFS mode, characterized in that by the transverse electric field in a region including the overlapping area between the common electrode and the pixel electrode for driving the liquid crystal molecules of the liquid crystal layer.

본 발명의 제 2 특징에서는, 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; In a second aspect of the present invention, the gate formed on the first substrate, the first direction and a wiring; 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; Wherein the data line formed in a second direction intersecting the first direction; 상기 제 1 방향으로 게이트 배선과 이격되게 형성된 공통 배선과; A common wiring formed to be spaced apart from the gate wiring in the first direction; 상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 공통 배선에서 분기되어 상기 화소 영역과 대응되는 원형구조로 형성된 공통 전극과; The common electrode and the gate wiring and the intersection of the data line is defined as a pixel region, diverged from the common interconnection is formed from a circular structure corresponding to the pixel region; 상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와; And a thin film transistor formed at the intersection of the gate line and the data line; 상기 박막트랜지스터와 연결되며, 절연체가 개재된 상태에서 상기 공통 전극과 중첩된 영역에 플랫 형태로 형성된 화소 전극과; Being connected to the thin film transistor, a pixel electrode formed from a flat form to the common electrode and the overlap region in an insulator is interposed state and; 상기 제 1 기판과 대향되게 배치된 제 2 기판과; A second substrate facing the first substrate and being arranged to; 상기 제 1, 2 기판 사이에 개재된 액정층을 포함하며, 상기 공통 전극 및 화소 전극은 투명 도전성 물질로 이루어지고, 상기 공통 전극은 적어도 두 개 이상의 패턴으로 이루어져, 상기 공통 전극 패턴 간 이격 구간과, 상기 공통 전극 및 화소 전극 간의 중첩 영역을 포함하는 영역에서의 횡전계에 의해 상기 액정층의 액정 분자를 구동시키는 것을 특징으로 하는 FFS(Fringe Field Switching Mode) 모드 액정표시장치를 제공한다. And a liquid crystal layer interposed between the first and second substrate, the common electrode and the pixel electrodes are spaced between is made of a transparent conductive material, said common electrode is made up of at least two patterns, wherein the common electrode pattern interval and , it provides a liquid crystal display device (Fringe field Switching mode) FFS mode, characterized in that by the transverse electric field in a region including the overlapping area between the common electrode and the pixel electrode for driving the liquid crystal molecules of the liquid crystal layer.

상기 화소 전극은, 동일한 중심부를 가지며 안에서 바깥으로 차례대로 배열된 다수 개의 패턴으로 이루어지고, 상기 화소 전극은, 중심부에서부터 바깥쪽으로 제 1 내지 3 화소전극 패턴이 차례대로 배치된 구조로 이루어지는 것을 특징으로 한다. The pixel electrode is made of an arrayed as to the outside in having the same center of turn a plurality of patterns, and the pixel electrode, characterized in that formed in the first to third pixel electrode pattern structure arranged in this order from the center to the outside do.

상기 제 2 특징에 따른 상기 공통 전극은, 상기 화소 영역의 테두리부를 두르는 영역에 위치하고 원형 구조의 오픈부를 가지는 제 1 공통전극 패턴과, 상기 제 1 공통전극 패턴의 내부에서 원형띠 구조로 이루어지는 제 2 공통전극 패턴을 포함하는 것을 특징으로 한다. The common electrode according to the second aspect is characterized in that, located on the rim portion dureuneun region of the pixel region comprising a first common electrode pattern and the first common electrode ring-shaped zone structure on the inside of the pattern has the open portion of the circular structure 2 It characterized in that it comprises a common electrode pattern.

상기 제 1, 2 특징에 따른 상기 공통 전극과 화소 전극 간의 중첩 영역은 미도시한 절연체가 개재된 상태에서 스토리지 커패시터를 이루고, 상기 화소 영역의 주영역을 노출시키는 오픈 영역을 포함하여, 비화소 영역 및 공통 전극의 테두리부를 덮는 영역은, 블랙매트릭스에 의해 가려지는 영역이며, 상기 오픈부는 원형구조로 이루어진 것을 특징으로 한다. The first, the overlapping area between the common electrode and the pixel electrode according to the second feature forms a storage capacitor in an interposed non-illustrated insulation state, including an open area for exposing the main area of ​​the pixel region, the non-pixel region and the common electrode covering the border region of the is, an area that is covered by the black matrix, further characterized in that the open portion formed in a circular structure.

상기 제 1 특징에 따른 상기 화소 전극은 달팽이꼴 구조로 이루어지는 것을 특징으로 한다. The pixel electrode according to the first aspect is characterized in comprising a snail form structure.

상기 제 2 특징에 따른 상기 공통 전극은 달팽이꼴 구조로 이루어지고, 상기 공통 전극은, 상기 달팽이꼴 오픈부를 가지며, 상기 화소 영역의 테두리부를 두르는 영역에 위치하는 것을 특징으로 한다. The common electrode according to the second aspect is formed of a snail form structure, the common electrode, the snail form having an open portion, characterized in that located in the border portion dureuneun region of the pixel region.

상기 제 1, 2 특징에 따른 상기 화소 영역은 정사각형 구조로 이루어지고, 상기 하나의 화소 영역은 하나의 서브픽셀은 이루고, 적, 녹, 청, 백 4 개의 서브픽셀이 하나의 픽셀을 이루는 4색 픽셀 구조를 가지며, 상기 화소 전극에는, 전단 게이트 배선과 일정 영역 중첩되게 위치하는 커패시터 전극이 연장형성되어 있고, 상기 커패시터 전극과 게이트 배선 간의 중첩 영역은 또 하나의 스토리지 커패시터를 이루는 것을 특징으로 한다. The first and fourth color pixel area according to the second aspect is formed of a square structure, and the one pixel region of the one sub-pixel forms, the red, green, blue, white four sub-pixels constituting a single pixel having a pixel structure, in the pixel electrode, the front end gate line and has capacitor electrodes overlapping to be located a predetermined region is formed extending, overlapping area between the capacitor electrode and the gate wiring is characterized in that also forms one of the storage capacitor.

상기 제 1, 2 특징에 따른 상기 박막트랜지스터는, 상기 게이트 배선에서 분기되는 게이트 전극과, 상기 게이트 전극과 중첩되게 위치하는 반도체층과, 상기 데이터 배선에서 분기되는 소스 전극과, 상기 소스 전극과 이격되게 위치하는 드레인 전극으로 이루어지는 것을 특징으로 한다. The thin film transistor according to the first and second characteristics, and the gate electrode branched from the gate wiring, and a semiconductor layer which is located to be overlapped with the gate electrode, the source electrode is branched from the data line, the source electrode and spaced that comprising a drain electrode disposed to be characterized.

그리고, 상기 제 1 특징에 따른 상기 화소 전극은, 실질적으로 인출 배선을 통해 박막트랜지스터와 연결되는 것을 특징으로 한다. In addition, the pixel electrode according to the first feature is characterized in that which is substantially connected to the thin film transistor through the leading wiring.

본 발명의 제 3 특징에서는, 기판 상에, 제 1 방향으로 게이트 배선을 형성하는 단계와; In a third aspect of the present invention, on a substrate, the method comprising: forming a gate line in a first direction; 상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하고, 상기 게이트 배선 및 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; Forming a data line in a second direction intersecting the first direction, and forming a thin film transistor at the intersection of the gate line and the data line and; 상기 박막트랜지스터 상부에, 절연체가 개재된 상태에서 플랫 형태의 패턴으로 이루어지는 제 1 FFS (Fringe Field Switching) 전극을 형성하는 단계와; The method comprising: on top of the thin film transistor, the insulation forms a first 1 FFS (Fringe Field Switching) electrode made of a pattern in the flat form in a sandwiched condition; 상기 제 1 FFS 전극과 또 하나의 절연체가 개재된 상태에서 중첩되게 위치하며, 원형 구조를 가지는 제 2 FFS(Fringe Field Switching) 전극을 형성하는 단계를 포함하며, 상기 제 1, 2 FFS 전극은 투명 도전성 물질로 이루어지는 FFS 모드 액정표시장치의 제조 방법을 제공한다. Wherein 1 FFS and superposed to be located in the interposed electrode and the another of the insulating state, the 2 FFS (Fringe Field Switching) has a circular structure, comprising a step of forming an electrode, wherein the 1, 2 FFS electrode is a transparent It provides a process for the preparation of a FFS mode liquid crystal display device comprised of a conductive material.

상기 제 1 FFS 전극은 공통 전극으로서, 상기 공통 전극을 형성하는 단계에서는, 상기 공통 전극과 연결되며, 상기 제 1 방향으로 게이트 배선과 이격되게 위치하는 공통 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하고, 상기 제 2 FFS 전극은 화소 전극이며, 상기 화소 전극은 상기 박막트랜지스터와 연결되는 것을 특징으로 하고, 상기 화소 전극을 형성하는 단계는, 동일한 중심부를 가지며 안에서 바깥으로 원형띠 구조를 가지는 다수 개의 화소전극 패턴을 서로 일정간격을 유지하며 차례대로 형성하는 단계를 포함하며, 상기 박막트랜지스터는 게이트 전극, 소스 전극, 드레인 전극으로 이루어지고, 상기 두 개의 절연체는 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지며, 상기 화소 전극은 상기 드레인 콘택홀을 통해 상기 박막트 As the first FFS electrode is the common electrode, in the step of forming the common electrode, characterized in that is connected to the common electrode, and further comprising forming a common line which is located to be spaced apart from the gate wiring in the first direction as, and the second is a FFS electrode is a pixel electrode, the pixel electrode is a number having a ring-shaped zone structure to the outside in step, characterized in that connected to the thin film transistor, forming the pixel electrode, it has the same center and pixels with each other maintaining a predetermined distance to the electrode pattern and forming, in turn, the thin film transistor is composed of a gate electrode, a source electrode, a drain electrode, wherein the two insulator drain contact that portion exposing the drain electrode the thin film has a hole, and the pixel electrode through the drain contact hole agent 지스터의 드레인 전극과 연결되는 것을 특징으로 한다. Characterized in that connected to the drain electrode of the register.

이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다. With reference to the drawings a preferred embodiment according to the present invention will be described in detail.

도 4a, 4b는 본 발명에 따른 FFS모드 원형 전극의 패턴 구조에 대해서 나타낸 도면으로서, 도 4a는 도메인별 액정 분자의 구동 특성, 도 4b는 TV(transmittance-voltage) 곡선 그래프에 대한 도면에 대한 것으로, 중심부를 동일하게 하여 안에서 바깥쪽으로 원형띠 구조의 횡전계 전극(이하, 원형 전극으로 약칭함)이 차례대로 배치된 구조를 일 예로 제시할 수 있다. Figure 4a, 4b is a view showing with respect to the pattern structure of the FFS mode, a circular electrode according to the invention, Figure 4a is that for the drawing of the operating characteristics, Figure 4b TV (transmittance-voltage) curve graph of a liquid crystal molecule-specific domain , (hereinafter, abbreviated as a circular electrode) is equal to the outer circular side lateral electric field electrode of the band structure in the center may be present in the structure arranged in this order an example.

도 4a에 따른 원형 전극(CE ; circular electrode) 구조에 의하면, 서로 다른 액정 분자(110)의 배열 구조를 가지는 영역으로 정의되는 4 개의 도메인(D1, D2, D3, D4)으로 이루어지는 멀티 도메인 구조를 가지게 되고, 도메인별 액정 분자(110)는 러빙 방향을 따라 전압 무인가시에는 도메인 구분없이, 예를 들어 90ㅀ- 270ㅀ방향으로 배열되었다가, 횡전계 인가에 의해 원형 전극(110)과 수평한 방향으로 전체적으로 방사형 구조로 구동된다. Fig circular electrode according to 4a; according to (CE circular electrode) structure, another multi-domain structure consisting of four domains (D1, D2, D3, D4) is defined as a region having the arrangement of the other liquid crystal molecules (110) without have been, per-domain liquid crystal molecules (110) voltage is applied, the domains divided by the rubbing direction, for example 90 DEG-270 DEG were arranged in the direction, with the transversal electric field application circular electrode 110 and the horizontal It is driven as a whole in the direction to the radial structure.

이에 대한 TV 특성은, 도 4b에서와 같이 종래의 스트라이프 패턴 구조 횡전계 전극에서의 러빙 방향별 효과가 합으로 나타나는 것을 특징으로 한다. The characteristics of TV is characterized in that the conventional striped pattern structure rubbing direction by effect of the lateral electric field electrode appears as the sum, as shown in Figure 4b.

이하, 본 발명에 따른 원형전극 구조 FFS 모드 액정표시장치에 대한 구체적인 실시시예를 도면을 참조하여 상세히 설명한다. With reference to the figures a specific embodiment for example, when a circular electrode structure FFS mode liquid crystal display device according to the present invention will be described in detail.

-- 제 1 실시예 -- - First Embodiment -

도 5는 본 발명의 제 1 실시예에 따른 FFS모드 액정표시장치용 기판의 평면도이다. Figure 5 is a plan view of a substrate for an FFS mode liquid crystal display according to the first embodiment of the present invention.

도시한 바와 같이, 제 1 방향으로 게이트 배선(112)이 형성되어 있고, 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(128)이 형성되어 있으며, 제 1 방향으로 게이트 배선(112)과 대응되게 공통 배선(142)이 형성되어 있고, 상기 게이트 배선(112) 및 데이터 배선(128)의 교차 영역은 화소 영역(P)으로 정의된다. , A, and the gate line 112 in a first direction are formed, first, and the data line 128 in a second direction intersecting the first direction are formed, first the gate wiring 112 and the corresponding first direction as shown so there is a common line 142 is formed, the intersection of the gate wiring 112 and the data line 128 is defined as a pixel region (P).

상기 공통 배선(142)에서는 화소 영역(P)별로, 화소 영역(P)에 대응되는 플랫 형태의 공통 전극(144)이 형성되어 있다. The common wiring 142 in each pixel area (P), there is a common electrode 144 of flat shape corresponding to the pixel areas (P) are formed.

그리고, 상기 게이트 배선(112) 및 데이터 배선(128)의 교차 지점에는 박막트랜지스터(T)가 형성되어 있고, 박막트랜지스터(T)와 연결되어 인출 배선(140)이 형성되어 있고, 인출 배선(140)에서는 연결 배선(141)이 연장 형성되어 있으며, 연결 배선(141)에서는 다수 개의 원형 패턴으로 이루어진 화소 전극(138)이 분기되어 있다. Then, the cross point of the gate wiring 112 and the data line 128 is formed on a thin film transistor (T), connected to the thin film transistor (T), and the extraction wiring 140 is formed, the lead interconnection (140 ) is the pixel electrode 138 is made of a plurality of circular patterns are connected in the wiring 141 is extended, the connection wiring 141 is branched.

상기 화소 전극(138)은, 동일한 중심부를 가지며 안에서 바깥으로 차례대로 배열된 다수 개의 패턴으로 이루어지며, 중심부에서부터 바깥쪽으로 제 1 내지 3 화소전극 패턴(138a, 138b, 138c)이 차례대로 배치된 구조를 이룬다. The pixel electrode 138 is made up of an arrangement according to the outside in having the same center of turn a plurality of patterns, the first to third pixel electrode pattern structure arranged in this order (138a, 138b, 138c) from the center to the outside constitute a.

본 실시예에 따른 FFS 모드에서는, 화소 전극(138) 패턴 간이 이격 영역 및 화소 전극(138)과 공통 전극(144) 간의 중첩 영역을 개구 영역으로 이용하므로, 상기 화소 전극(138) 및 공통 전극(144)은 투명 도전성 물질에서 선택되고, 한 예로 ITO(indium tin oxide)를 들 수 있다. In the FFS mode, according to the present embodiment, the pixel electrode 138, so using the overlapping area between the pattern liver spaced region and the pixel electrode 138 and the common electrode 144 in the opening region, the pixel electrode 138 and the common electrode ( 144) is selected from a transparent conductive material, it may be mentioned as an example ITO (indium tin oxide).

그리고, 본 발명에 따른 FFS 모드의 경우 별도로 스토리지 커패시터를 구성하지 않아도, 상기 공통 전극(144)과 화소 전극(138) 간의 중첩 영역이 미도시한 절연체가 개재된 상태에서 스토리지 커패시터(Cst)를 이루는 것을 특징으로 한다. Further, in the case of FFS mode, according to the present invention do not need to configure the storage capacitor separately, while the overlapping area between the common electrode 144 and pixel electrode 138, non-illustrated one insulator is interposed constituting the storage capacitor (Cst) and that is characterized.

도면에서 빗금친 영역은 블랙매트릭스 형성영역(BA)으로서, 미도시한 블랙매트릭스는 대향 기판 또는 동일 기판에 위치하며, 액정이 구동되지 않는 영역에서의 빛을 차단하는 역할을 한다. Pro-hatched area in the figure is a black matrix forming area (BA), and not shown, a black matrix is ​​located on the counter substrate or the common substrate, and serves to block light in that the liquid crystal is not driven region. 상기 블랙매트릭스 형성영역(BA)는 화소 영역의 주영역을 노출시키는 오픈부(146)를 포함하여, 비화소 영역 및 공통 전극(144)의 테두리부를 포함하는 영역에 형성되며, 한 예로 제 3 화소전극 패턴(138c)보다 큰 사이즈를 가지며 원형구조로 형성할 수 있다. The black matrix forming area (BA), including an open portion 146 for exposing the main area of ​​the pixel region, is formed in a region including the border portion of the non-pixel region and the common electrode 144, for example a third pixel It has a larger size than the electrode pattern (138c) to form a circular structure.

도 6a 내지 6f는 본 발명의 제 1 실시예에 따른 6 마스크 공정에 의한 FFS모드 액정표시장치용 기판의 제조 공정을 단계별로 나타낸 도면으로서, 원형 전극 구조를 중심으로 간략하게 설명한다. Figures 6a-6f are diagrams illustrating a step-by-step process of manufacturing the substrate for an FFS mode liquid crystal display according to the six mask process according to the first embodiment of the present invention, will be described briefly around the circular electrode structure.

전술한 마스크 공정은, 감광성 물질을 이용한 사진식각공정(photolithography)에 의해 패터닝하는 공정을 의미한다. The aforementioned masking process means a process of patterning by a photolithographic process (photolithography) using the photosensitive material.

도 6a는, 기판(110) 상에 제 1 마스크 공정에 의해, 제 1 방향으로 위치하며 게이트 전극(116)을 가지는 게이트 배선(112)을 형성하는 단계이다. Figure 6a, by a first mask process on the substrate 110, located in a first direction, a step of forming a gate wiring 112 having the gate electrode 116.

도 6b는, 상기 게이트 배선(112)을 덮는 영역에 게이트 절연막(미도시)을 형성하는 단계와, 제 2 마스크 공정에 의해 상기 게이트 전극(116)을 덮는 영역에 반도체층(122)을 형성하는 단계이고, 도 6c는 제 3 마스크 공정에 의해 제 1 방향과 교차되는 제 2 방향으로 데이터 배선(128)과, 상기 데이터 배선(128)에서 분기되는 소스 전극(130)과, 상기 소스 전극(130)과 이격되게 아일랜드 패턴 구조로 이루어진 드레인 전극(132)을 형성하는 단계이다. Figure 6b, and the step of forming a gate insulating film (not shown) in a region covering the gate wire 112, by the second mask process of forming the semiconductor layer 122 in a region covering the gate electrode 116 step, and Figure 6c is the third in a second direction intersecting the first direction by a masking process and the data line 128, the source electrode 130 is branched from the data line 128, the source electrode (130 ) and a step of forming spaced apart to be a drain electrode 132 composed of island pattern structure.

상기 게이트 배선(112) 및 데이터 배선(128)이 교차되는 영역은 화소 영역(P)으로 정의된다. The gate wiring 112 and the data line area 128 intersect is defined as the pixel region (P).

상기 소스 전극(130)과 드레인 전극(132)은 반도체층(122)의 양측과 중첩되게 위치한다. The source electrode 130 and drain electrode 132 are positioned to be overlapped with the opposite sides of the semiconductor layer 122.

이 단계를 거쳐, 상기 게이트 전극(116), 반도체층(122), 소스 전극(130), 드레인 전극(132)은 박막트랜지스터(T)를 이룬다. After this step, the gate electrode 116, a semiconductor layer 122, source electrode 130, drain electrode 132 constitute a thin film transistor (T).

상기 소스 전극(130) 및 드레인 전극(132) 간 이격 구간에 위치하는 반도체층(122)의 진성 반도체 물질을 노출시켜, 노출된 진성 반도체 물질 영역을 채널(ch)로 구성하는 단계를 포함한다. By exposing the intrinsic semiconductor material of the semiconductor layer 122 is positioned in the between the source electrode 130 and drain electrode 132 spaced intervals, and a step of configuring the exposed intrinsic semiconductor material region as a channel (ch).

이어서, 도 6d는 상기 박막트랜지스터(T)를 포함하여 기판 전면에 보호층(미도시)을 형성하는 단계와, 상기 보호층 상부에 제 4 마스크 공정에 의해 상기 제 1 방향으로 상기 게이트 배선(112)과 이격되게 위치하는 공통 배선(134)과, 상기 공통 배선(134)에서 화소 영역(P) 단위로, 상기 화소 영역(P)과 대응되는 플랫 형태의 패턴으로 분기되는 공통 전극(136)을 형성하는 단계이다. Then, Figure 6d is the thin film transistor (T) by using the fourth mask process, the entire surface of the step and the protective layer upper to form a protective layer (not shown), the substrate including the gate line in the first direction (112 ) and the common wiring 134 is positioned and spaced apart, in the pixel region (P) units in the common line 134, the common electrode 136, which is branched into a pattern of flat shape corresponding to the pixel areas (P) a step of forming.

도 6e는, 상기 공통 배선(134) 및 공통 전극(136)을 덮는 기판 전면에 절연층(미도시)을 형성하는 단계와, 제 5 마스크 공정에 의해 상기 절연층 및 보호층에 상기 드레인 전극(132)을 일부 노출시키는 드레인 콘택홀(138)을 형성하는 단계이다. Figure 6e, the drain electrode by the common wiring 134 and the stage, and a fifth mask process for forming a common electrode (not shown) 136, an insulating layer over the entire surface of the substrate covering the said dielectric layer and a protective layer ( 132) to a part forming a drain contact hole 138 for exposing.

도 6f는, 상기 드레인 콘택홀(138)을 포함하는 절연층 상부에 제 6 마스크 공정에 의해 상기 드레인 콘택홀(138)을 통해 드레인 전극(132)과 연결되는 인출 배선(140)과, 상기 인출 배선(140)에서 제 2 방향으로 연장형성된 연결 배선(142)과, 상기 연결 배선(142)에서 분기되는 화소 전극(144)을 형성하는 단계이다. Figure 6f, the drain contact hole 138, the insulating layer above the by six mask processes take-connected to the drain electrode 132 through the drain contact hole 138, the wiring 140 to the containing and the take- wiring connection wiring 142 is formed extending in the second direction at 140, and, a step for forming the pixel electrode 144 which is branched from the connecting wiring 142. the

상기 화소 전극(144)은, 동일한 중심부에서 안쪽에서 바깥쪽으로 일정간격 이격되게 차례대로 형성된 원형 구조의 다수 개의 패턴으로 이루어진다. The pixel electrode 144 is spaced apart a predetermined interval from the inside on the same center comprises a plurality of patterns of the circular structure is formed in turn.

좀 더 구체적으로 설명하면, 중심부에 원형패턴으로 이루어진 제 1 화소전극 패턴(144a)과, 제 1 화소전극 패턴(144a)바깥둘레에서 원형띠 구조로 이루어진 제 2 화소전극 패턴(144b)과, 제 2 화소전극 패턴(144b)의 바깥둘레에서 원형띠 구조로 이루어진 제 3 화소전극 패턴(144c)으로 이루어진다. More specifically, the first pixel electrode pattern formed in a circular pattern in the center (144a) and the second consisting of a pixel electrode pattern (144a) the ring-shaped zone structure on the outer peripheral pixel electrode pattern (144b), and the in the outer circumference of the second pixel electrode pattern (144b) it comprises a third pixel electrode pattern (144c) consisting of ring-shaped zone structure.

상기 공통 전극(136)과 화소 전극(144)은 서로 중첩된 영역에 위치하는 것이 중요하다. The common electrode 136 and pixel electrode 144, it is important to position the overlapping area to each other.

이하, 상기 제 1 실시예에 따른 제조 공정보다 마스크 수가 절감된 저마스크 공정에 의해 FFS 모드 액정표시장치를 제조하는 공정에 대해서 설명한다. This procedure will be explained in the following, the process for manufacturing a liquid crystal display device of claim FFS mode by the first embodiment in the manufacturing process, the masking process that the mask number reduction than according.

-- 제 2 실시예 -- - Second Embodiment -

도 7a 내지 7e는 본 발명의 제 2 실시예에 따른 5 마스크에 의한 FFS모드 액정표시장치의 제조 공정을 단계별로 나타낸 평면도로서, 상기 제 1 실시예에 따른 5 마스크 공정과 중복되는 공정 설명은 간략히 한다. A plan view of Figure 7a to 7e is shown step by step a manufacturing process of the FFS mode liquid crystal display according to the five mask according to a second embodiment of the present invention, the fifth mask process and overlapping process description of the first embodiment is briefly do.

도 7a는, 기판(210) 상에, 제 1 마스크 공정에 의해 상기 도 6a와 동일한 방법으로 게이트 배선(212), 게이트 전극(216)을 형성하는 단계이다. Figure 7a, a substrate 210, a first step of the process by the first mask to form a gate wiring 212, the gate electrode 216 in the same manner as in Figure 6a.

도 7b는, 상기 게이트 배선(212), 게이트 전극(216)을 덮는 영역에 게이트 절연막(미도시)을 형성하는 단계와, 게이트 절연막 상부에 반도체 물질, 금속 물질을 차례대로 적층한 다음, 회절 노광법을 포함하는 제 2 마스크 공정에 의해 상기 금속물질을 이용하여 데이터 배선(228), 소스 전극(230), 드레인 전극(232)을 형성하고, 상기 데이터 배선(228), 소스 전극(230), 드레인 전극(232)과 대응된 패턴 구조로 반도체 물질을 반도체 물질층(225)으로 형성한다. Figure 7b, the gate wiring 212, a step of forming a gate electrode (not shown), a gate insulating film in a region that covers the 216 and, laminated one after the semiconductor material, a metal material for the gate insulation film above, and then, a diffraction exposure by a second mask process includes a method using the metal material data line 228, source electrode 230, drain electrode 232, and the data line 228, source electrode 230, a pattern structure corresponding to the drain electrode 232 to form a semiconductor material layer of semiconductor material (225). 상기 반도체 물질층(225)은 소스 전극(230) 및 드레인 전극(232) 간 이격구간을 포함하여 형성되며, 상기 소스 전극(230) 및 드레인 전극(232)과 대응된 위치의 반도체 물질층(225)은 반도체 영역(SC ; semiconductor area)을 이룬다. Said semiconductor material layer 225 includes a source electrode 230 and drain electrode 232 between the formed, including the spacing region, the semiconductor material layer (225 in the position corresponding to the source electrode 230 and drain electrode 232 ) is a semiconductor region (SC; form the semiconductor area).

상기 게이트 전극(216), 반도체 물질층(225)의 반도체 영역(SC), 소스 전극(230), 드레인 전극(232)은 박막트랜지스터(T)를 이룬다. Semiconductor region (SC), a source electrode 230, drain electrode 232 of the gate electrode 216, a layer of semiconductor material 225 forms a thin film transistor (T).

이 단계에서는, 회절 노광법에 의해 소스 전극(230) 및 드레인 전극(232) 간 이격 구간에 위치하는 반도체 물질층(225)의 순수 반도체 영역을 노출시켜 채널(ch)을 형성하는 단계를 포함한다. In this step, to expose the pure semiconductor regions of the source electrode 230 and drain electrode 232 between the layer of semiconductor material (225) positioned at spaced intervals by a diffraction exposure method includes forming a channel (ch) .

한 예로, 노광된 부분이 제거되는 포지티브 타입 감광성 물질을 이용할 경우, 채널부와 대응된 위치에 슬릿부를 가지는 마스크를 배치하여, 채널부에서 패턴을 형성하고자 하는 부분보다 얇은 두께를 가지는 감광성 물질층을 형성하는 방법으로 하나의 마스크 공정에서 반도체 공정과 소스/드레인 공정을 동시에 진행할 수 있다. The For example, when the exposed part used to remove the positive type photosensitive material, by placing the portion having a slit mask at a position corresponding to the channel part, the photosensitive has a thickness thinner than the part to form a pattern in the channel portion material layer in one mask process to the method for forming a semiconductor process may be carried out with the source / drain process at the same time.

도 7c는, 상기 박막트랜지스터(T)를 덮는 기판 전면에 보호층(미도시)을 형성하는 단계와, 상기 보호층 상부에 제 3 마스크 공정에 의해 공통 배선(234) 및 공통 전극(236)을 형성하는 단계이다. Figure 7c, the common wiring 234 and the common electrode 236 by forming a protective layer (not shown) on the substrate surface to cover the thin film transistor (T), a third mask process on top of the protective layer a step of forming.

상기 공통 배선(234) 및 공통 전극(236)을 이루는 물질은 투명 도전성 물질에서 선택되며, 한 예로 ITO로 이루어질 수 있다. Material of the common wirings 234 and the common electrode 236 is selected from a transparent conductive material, it may be made of for example ITO.

이어서, 도 7d는 상기 공통 배선(234) 및 공통 전극(236)을 덮는 영역에 절연층(미도시)을 형성하는 단계와, 제 4 마스크 공정에 의해 상기 절연층 및 상기 보호층에 상기 드레인 전극(232)을 일부 노출시키는 드레인 콘택홀(238)을 형성하는 단계이다. Next, Fig. 7d is the drain electrode by forming an insulating layer (not shown) in an area covering the common wiring 234 and the common electrode 236, the fourth mask process to the insulating layer and the protective layer a step of forming a drain contact hole 238 for exposing a portion (232).

도 7e는, 상기 드레인 콘택홀(238)을 포함하는 절연층 상부에, 제 5 마스크 공정에 의해, 상기 드레인 콘택홀(238)을 통해 드레인 전극(232)과 연결되는 인출 배선(240)과, 상기 인출 배선(240)에서 연장형성된 연결 배선(242)과, 상기 연결 배선(242)에서 분기된 원형 구조의 화소 전극(244)을 형성하는 단계이다. And Figure 7e, the drain contact hole 238, insulating layer on the substrate, the lead wirings 240, that is by the five mask process, connected to the drain electrode 232 through the drain contact hole 238, which include, and a connection wiring 242 extending from the lead wire 240, a step for forming the pixel electrode 244 of the circular structure of a branch in the connecting lines 242.

상기 화소 전극(244)은 다수 개의 패턴으로 이루어지며, 구체적인 패턴 구조는 상기 6e에서 언급한 구조를 그대로 적용할 수 있다. The pixel electrode 244 is formed of a plurality of patterns, and specific pattern structure can be directly applied to a structure mentioned above 6e.

즉, 상기 화소 전극(244)은 제 1 내지 제 3 화소전극 패턴(244a, 244b, 244c)으로 이루어진다. That is, the pixel electrode 244 is formed of first to third pixel electrode pattern (244a, 244b, 244c).

상기 화소 전극(244)은 상기 공통 전극(236)과 마찬가지로 투명 도전성 물질에서 선택되며, 한 예로 ITO로 할 수 있다. The pixel electrode 244 is selected from a transparent conductive material, like the common electrode 236 may be in an example ITO.

이하, 본 발명의 또 다른 실시예에서는 원형전극 구조의 또 하나의 패턴 구조로서 달팽이꼴 전극 구조에 대해서 제시한다. Or less, in another embodiment of the present invention will be presented for the snail form electrode structure as another pattern structure of a circular electrode structure.

전술한 "달팽이꼴"에 대한 사전적 정의를 살펴보면, 예를 들어 지름이 "a"인 원 위의 점 "O"를 끝점으로 하는 현(弦) "OQ" 위 또는 그 연장 위에 "Q"로부터의 길이 "b"인 선분 "QP"를 "Q"의 양쪽에 취할 때, "Q"가 이 원주 위를 움직일 경우의 "P"의 자취인 곡선을 의미하는 것이고, 와우형(蝸牛形) 또는 리마송이라고도 불리우기도 한다. Referring to the dictionary definition of the aforementioned "snail form", e.g., a diameter of from "a" of the current to the point "O" on the circle to the end point (弦) "OQ" above, or "Q" on the extension when the length of take "b" of segment "QP" on both sides of the "Q", it is to sense the trace of the curve of the "Q" is "P" in the case where moving a circumference above, wow-type (蝸牛 形) or Lima, also known as clusters called to prayer.

-- 제 3 실시예 -- - Third Embodiment -

도 8은 본 발명의 제 3 실시예에 따른 FFS모드 액정표시장치용 기판에 대한 평면도로서, 달팽이꼴 전극 구조에 대해서 도시하였고, 상기 제 1 실시예와 원형 전극 구조를 제외한 부분은 동일하게 적용할 수 있으므로, 중복되는 부분에 대한 설명은 생략한다. 8 is a plan view of a substrate for an FFS mode liquid crystal display device according to a third embodiment of the present invention, was shown for the snail form the electrode structure, wherein the areas other than the first embodiment and the circular electrode structure is equally applicable it may, description of the overlapping parts will be omitted.

도시한 바와 같이, 공통 배선(342)과 연결되어 화소 영역(P)에는 플랫 형태의 공통 전극(344)이 형성되어 있고, 박막트랜지스터(T)와 연결되어 인출 배선(340)이 형성되어 있고, 인출 배선(340)에서 연장형성되며 공통 전극(344)과 중첩된 영역에는 달팽이꼴 구조의 화소 전극(338)이 형성되어 있다. As shown in the figure, is connected to the common wiring 342, the pixel regions (P) had a common electrode 344 of flat shape is formed, connected to the thin film transistor (T), and the extraction wiring 340 is formed, are formed extending from the lead wirings 340, the area overlapping the common electrode 344 has a pixel electrode 338 of the snail form structure is formed.

상기 제 1 실시예의 경우 폐곡선으로 이루어진 다수 개의 원형띠 구조의 조합으로 화소 전극이 이루어졌다면, 본 실시예는 하나의 화소 전극이 별도의 연결 배선없이 바깥에서 안쪽으로 또는 안쪽에서 바깥쪽으로 일정간격을 유지하며 달팽이꼴로 형성된 것을 특징으로 한다. Of the first embodiment when Reporting a pixel electrode made of a combination of a plurality of ring-shaped structure consisting of a closed curve, the present embodiment maintains a constant interval, one pixel electrode is from inside to outside or the inside from the outside without a separate connecting wiring and it characterized in that formed in snail form.

본 구조에서도 마찬가지로, 화소 전극(338)이 가지는 달팽이꼴 패턴간의 이격 영역 및 화소 전극(338)과 공통 전극(344)이 중첩된 영역에서의 횡전계에 의해 액정을 구동시키는 것을 특징으로 하고, 이러한 구조적 특징에 의해 화소 전극(338)과 공통 전극(344)은 투명 도전성 물질에서 선택되며, 한 예로 ITO로 할 수 있다. This, like in structure, the pixel electrode (338) has a snail form patterns spaced region and the pixel electrode 338 and the common electrode 344, characterized in that for driving the liquid crystal by a lateral electric field in the overlap region, and this between the pixel electrode 338 and the common electrode 344 by the structural feature is selected from a transparent conductive material, may in an example ITO.

상기 공통 전극(344)과 화소 전극(338) 간의 중첩 영역은, 미도시한 절연체가 개재된 상태에서 스토리지 커패시터(Cst)를 이룬다. The overlapping area between the common electrode 344 and pixel electrode 338, US form the storage capacitor (Cst) in the illustrated state the insulation is interposed.

도면에서 빗금친 영역은, 화소 전극(338)을 노출시키는 원형의 오픈부(346)를 가지는 블랙매트릭스 형성 영역(BA ; black matrix area)에 해당된다. Pro-hatched area in the figure, the black matrix forming area having the open portion 346 of the circle to expose the pixel electrode (338); corresponds to the (black matrix area BA).

도 9a 내지 9c는 본 발명의 제 3 실시예에 따른 6 마스크 공정에 의해 달팽이꼴 구조 FFS 모드 횡전계형 액정표시장치용 기판을 제조하는 공정을 단계별로 나타낸 평면도로서, 제 1 내지 제 4 마스크 공정은 상기 제 1 실시예와 동일하게 적용할 수 있으므로 하나의 도면으로 도시하였다. A plan view of Fig. 9a to 9c the step indicated by the step of preparing a snail form structure FFS mode transverse jeongyehyeong substrate for a liquid crystal display device by six mask process according to the third embodiment of the present invention, the first to the fourth mask process, it may be equally applicable to the first embodiment shown as a diagram.

도 9a는, 제 1 마스크 공정에 의해 게이트 배선(312), 게이트 전극(316)을 형성하는 단계와, 제 2 마스크 공정에 의해 반도체층(322)을 형성하는 단계와, 제 3 마스크 공정에 의해 데이터 배선(338), 소스 전극(330), 드레인 전극(332)을 형성하고, 상기 게이트 전극(316), 반도체층(322), 소스 전극(330), 드레인 전극(332)으로 이루어지는 박막트랜지스터(T)를 형성하는 단계와, 상기 소스 전극(330) 및 드레인 전극(332)을 마스크로 이용하여 진성 반도체 물질 영역으로 이루어지는 채널(ch)을 구성하는 단계를 포함한다. Figure 9a, first by the gate wiring 312, a step of forming a gate electrode 316, and a second step of forming the semiconductor layer 322 by the second mask process, and a third mask process by the first mask process the data line 338, a thin film transistor comprising a source electrode 330, drain electrode 332, the gate electrode 316, and semiconductor layer 322, source electrode 330, drain electrode 332 ( using T); and the source electrode 330 and drain electrode 332 forming a mask includes the step of configuring the channel (ch) made of an intrinsic semiconductor material region.

다음, 상기 박막트랜지스터를 포함하는 기판 전면에 보호층(미도시)을 형성하는 단계와, 상기 보호층 상부에 제 4 마스크 공정에 의해, 상기 게이트 배선(312)과 평행한 방향으로 위치하며, 상기 화소 영역(P)과 대응되는 플랫 형태의 공통 전극(336)을 가지는 공통 배선(334)을 형성하는 단계이다. By the following, step, and a fourth mask process on top of the protective layer to form a protective layer (not shown) on the substrate surface including the thin film transistor, is located in the direction parallel to the gate wiring 312, the a step of forming a common line (334) having a common electrode 336 of flat shape corresponding to the pixel areas (P).

도 9b는, 상기 공통 전극(336) 및 공통 배선(334)을 포함한 기판 전면에 절연층(미도시)을 형성하는 단계와, 제 5 마스크 공정에 의해 상기 절연층 및 보호층에 상기 드레인 전극(332)을 일부 노출시키는 드레인 콘택홀(338)을 형성하는 단계이다. The drain electrode in Figure 9b, the common electrode 336 and forming an insulating layer (not shown) over the entire surface of the substrate, including the common wiring 334, the by five mask process, the insulating layer and the protective layer ( 332) to a part forming a drain contact hole 338 for exposing.

도 9c는, 상기 드레인 콘택홀(338)을 포함하는 절연층 상부에, 제 6 마스크 공정에 의해 상기 드레인 콘택홀(338)을 통해 드레인 전극(332)과 연결되는 인출 배선(340)과, 상기 인출 배선(340)에서 연장형성되는 달팽이꼴 구조의 화소 전극(344)을 형성하는 단계이다. Figure 9c, the insulating layer substrate having the drain contact hole 338, a sixth mask by a step and the extraction wiring 340 is connected to the drain electrode 332 through the drain contact hole 338, the a step for forming the pixel electrode 344 of the snail form the structure extending from the lead wirings 340. the

이하, 상기 제 3 실시예에 따른 제조 공정보다 마스크 공정수가 절감된 공정에 의해 달팽이꼴 전극 구조 FFS모드 액정표시장치용 기판을 제조하는 공정에 대해서 설명한다. Hereinafter, a description will be given of the first process for preparing a snail form FFS mode electrode structure, a substrate for a liquid crystal display device by the third embodiment in the manufacturing process than the mask process can reduce the process according.

-- 제 4 실시예 -- - Fourth Embodiment -

도 10a 내지 10c는 본 발명의 제 4 실시예에 따른 5 마스크 공정에 의해 FFS 모드 액정표시장치용 기판을 제조하는 공정을 단계별로 나타낸 평면도이다. Figure 10a to 10c is a plan view showing a step-by-step process for producing a substrate for an FFS mode liquid crystal display device by the five mask process according to the fourth embodiment of the present invention.

도 10a는, 제 1 마스크 공정에 의해 게이트 배선(412), 게이트 전극(416)을 형성하는 단계와, 제 2 마스크 공정에 의해 데이터 배선(428), 소스 전극(430), 드레인 전극(432)과, 상기 데이터 배선(428), 소스 전극(430), 드레인 전극(432)과 대응되는 패턴 구조를 가지며, 상기 소스 전극(430) 및 드레인 전극(432)과 대응된 위치에서 반도체 영역(SC)을 가지는 반도체 물질층(425)을 형성하는 단계를 포함한다. Figure 10a, a gate wiring 412 by the first mask process, and forming a gate electrode 416, the data line 428 by a second mask process, a source electrode 430, drain electrode 432 and, the data line 428, source electrode 430, drain electrode 432 has a pattern structure corresponding to the source electrode 430 and drain electrode 432, a semiconductor region (SC) at a position corresponding to the a has a step of forming a layer of semiconductor material (425).

또한, 동일 마스크 공정에서 회절 노광법에 의해 채널(ch)을 형성하는 단계를 포함하고, 상기 게이트 전극(416), 반도체 물질층(425)의 반도체 영역(SC), 소스 전극(430), 드레인 전극(432)은 박막트랜지스터(T)를 이루며, 상기 박막트랜지스터(T)를 덮는 기판 전면에 보호층(미도시)을 형성하는 단계와, 상기 보호층 상부에 제 3 마스크 공정에 의해, 상기 게이트 배선(412)과 평행한 방향으로 위치하며, 상기 화소 영역(P)과 대응되는 플랫 형태의 공통 전극(436)을 가지는 공통 배선(434)을 형성하는 단계이다. Further, the same mask in the process includes forming a channel (ch) by the diffraction exposure method, and a semiconductor region (SC) of the gate electrode 416, semiconductor material layer 425, a source electrode 430, drain electrode 432 by a step, a third mask process on top of the protective layer to form a thin film transistor (T), (not shown) a protective layer on the substrate surface to cover the thin film transistor (T) forms an, the gate located in a direction parallel to the wiring 412, the step of forming the common line 434 has a common electrode 436 of flat shape corresponding to the pixel region (P).

도 10b는, 상기 공통 전극(436) 및 공통 배선(434)을 포함한 기판 전면에 절연층(미도시)을 형성하는 단계와, 제 4 마스크 공정에 의해 상기 절연층 및 보호층에 상기 드레인 전극(432)을 일부 노출시키는 드레인 콘택홀(438)을 형성하는 단계이다. The drain electrode in Figure 10b, the common electrode 436, and forming an insulating layer (not shown) over the entire surface of the substrate, including the common wiring 434, the fourth insulating by a mask process layer and the protective layer ( 432) to a part forming a drain contact hole 438 for exposing.

도 10c는, 상기 드레인 콘택홀(438)을 포함하는 절연층 상부에, 제 5 마스크 공정에 의해 상기 드레인 콘택홀(438)을 통해 드레인 전극(432)과 연결되는 인출 배선(440)과, 상기 인출 배선(440)에서 연장형성되는 달팽이꼴 구조의 화소 전극(444)을 형성하는 단계이다. Figure 10c is, the insulating layer substrate having the drain contact hole 438, and a fifth mask by the process take-off is connected to the drain electrode 432 through the drain contact hole 438, the wiring 440, the a step for forming the pixel electrode 444 of the snail form the structure extending from the lead wirings 440. the

도 11a, 11b는 횡전계 전극의 패턴 구조에 따른 합착 미스얼라인시의 개구율 감소 정도를 설명하기 위한 도면으로서, 도 11a는 종래의 스트라이프 패턴 타입 횡전계 전극, 도 11b는 본 발명에 따른 원형 패턴 타입 횡전계 전극에 대한 도면이다. Figure 11a, 11b is a view for explaining a reduced opening ratio at the time of cementation miss alignment degree of the pattern structure of the transverse electric field electrodes, Figure 11a is a conventional striped pattern type horizontal electric field electrodes, Fig. 11b is a circular pattern according to the invention type a diagram of a lateral electric field electrode.

도시한 바와 같이, 횡전계 전극(IE1, IE2 ; in-plane electrode)이 형성된 기판(450, 470)과, 블랙매트릭스(BM)가 형성된 기판(460, 480)의 합착 공정에서 미스 얼라인이 발생될 경우, 블랙매트릭스(BM1, BM2)는 설계치를 벗어나 횡전계 전극(IE1, IE2)과의 중첩 영역이 커질 수 있고, 이러한 미스 얼라인은 개구 영역의 감소를 초래할 수 있다. The miss alignment occurs in the cementation process; (in-plane electrode IE1, IE2) is formed, the substrate (450, 470), a black matrix (BM) of the substrate (460, 480) are formed, the lateral electric field electrode as shown If the black matrix out of the (BM1, BM2) is a design value and can increase the overlap region of the lateral electric field electrode (IE1, IE2), such a miss alignment can result in a decrease in the opening area.

도 11a의 경우, 횡전계 전극(IE1)이 가지는 패턴 구조에 의해 블랙매트릭스(BM1)와 횡전계 전극(IE1)간의 중첩 영역(XIa)이 횡전계 전극(IE1)의 길이 방향으로 모두 중첩되지만, 도 11b의 경우 본 발명에 따른 횡전계 전극(IE2)은 원형 전극 구조를 가짐에 따라 블랙매트릭스(BM2)와 횡전계 전극(IE2) 간의 중첩 영역(XIb)은, 도 11a에 비해 현저히 감소됨을 알 수 있다. In the case of Figure 11a, the overlapping area (XIa) between black matrices (BM1) and a lateral electric field electrode (IE1) by the pattern structure that has a lateral electric field electrode (IE1) is but overlapping both in the longitudinal direction of the lateral electric field electrode (IE1), in the case of FIG. 11b lateral electric field electrode (IE2) of the present invention, the overlapping area (XIb) between black matrices (BM2) and a lateral electric field electrode (IE2) according to has a circular electrode structure is seen remarkably reduced compared to the Figure 11a can.

따라서, 본 발명에 따른 원형전극 구조에 의하면, 합착공정 마진이 커지므로, 제품별 휘도 차이를 줄일 수 있다. Therefore, according to a circular electrode structure according to the present invention, since the larger the cementation process margin, it is possible to reduce the luminance difference per product.

이하, 본 발명의 또 다른 실시예에서는 스토리지 캐패시터 향상 구조에 대해서 제시한다. Or less, in another embodiment of the present invention will be presented with respect to improving the storage capacitor structure.

-- 제 5 실시예 -- - Fifth Embodiment -

도 12는 본 발명의 제 5 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도로서, 상기 제 1 실시예와 구별되는 특징을 중심으로 설명한다. Figure 12 is a plan view of the FFS mode liquid crystal display device according to a fifth embodiment of the present invention will be described based on the distinguishing characteristic of the first embodiment.

도시한 바와 같이, 화소 전극(538)의 최외각 패턴인 제 3 화소전극 패턴(538c)에서는 전단 게이트 배선(512)과 중첩되게 커패시터 전극(540)이 연장 형성되어 있다. As shown, it is in the third pixel electrode pattern (538c) to be an outermost pattern overlaps with the previous gate line 512, the capacitor electrode 540 of the pixel electrode 538 is extended.

즉, 화소 전극(538)과 공통 전극(520)간의 중첩 영역에서의 제 1 스토리지 커패시터(Cst1)와, 커패시터 전극(540)과 게이트 배선(512) 간의 중첩 영역에서의 제 2 스토리지 커패시터(Cst2)의 합으로 스토리지 커패시터(Cst)가 구성됨에 따라 상기 제 1, 3 실시예에 따른 구조보다 스토리지 커패시터(Cst)의 증가로 액정을 안정적으로 구동시킬 수 있다. That is, the first storage capacitor (Cst1) in the overlap region between the pixel electrode 538 and the common electrode 520, a second storage capacitor (Cst2) in the overlap region between the capacitor electrode 540 and the gate wiring 512 depending on the sum of the storage capacitor (Cst) is composed of the first, it is possible to stably drive the liquid crystal to an increase in the storage capacitor (Cst) than the structure according to the third embodiment.

이하, 본 발명의 또 다른 실시예에서는, 개구율 향상을 위해 정사각형 구조의 적(red), 녹(green), 청(blue), 백(white) 서브픽셀이 하나의 픽셀을 이루는 4색 픽셀 구조를 가지는 원형전극 구조 FFS 모드 액정표시장치를 제시하고자 한다. Or less, in another embodiment of the present invention, red (red) of the square structure to improve the aperture ratio, green (green), blue (blue), one hundred (white) four-color pixel structure, the sub-pixels constituting a single pixel having proposes a circular electrode structure FFS mode liquid crystal display device.

-- 제 6 실시예 -- - Sixth Embodiment -

도 13은 본 발명의 제 6 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도로서, 정사각형으로 이루어진 적/녹/청/백 4색 픽셀 구조에 대한 것이다. 13 is for the red / green / blue / white color pixel structure 4 a plan view of the FFS mode liquid crystal display device according to a sixth embodiment of the present invention, consisting of a square.

일반적인 적/녹/청 3색 픽셀 구조에서는 직사각형 구조로 서브픽셀이 구성됨에 따라, 화소 영역 내 단축 폭이 원형 전극의 지름을 결정하게 되고, 원형 전극외에 더미 영역이 꾀 큰 비중을 차지함에 따라 개구율 향상에 한계가 있었다. Typical red / green / blue three-color pixel structure, a rectangular structure, depending on the sub-pixel is configured, the shorter the pixel region width is to determine the diameter of the circular electrode, an aperture ratio according to the dummy region accounts for seeking large proportion in addition to the circular electrodes there is a limit to improvement.

그러나, 정사각형 픽셀 구조에서는 화소 영역이 중심부에서 네변까지의 거리가 동일하기 때문에, 원형 전극의 지름을 결정하는데 장애가 없게 되고, 원형 전극외에 더미 영역이 차지하는 비중이 현저히 감소함에 따라 개구율 향상을 효과적으로 꾀할 수 있다. However, in the square pixel structure because it is the same distance to the nebyeon in the pixel region center, and not a failure to determine the diameter of the circular electrode, the portion other than the circular electrode occupied by the dummy region significantly reduced increase the aperture ratio to be kkoehal effectively as have.

도시한 바와 같이, 정사각형으로 이루어지는 적, 녹, 청, 백 4개의 서브픽셀(SP(적), SP(녹), SP(청), SP(백))이 하나의 픽셀(PX)을 이루는 4색 픽셀 구조에 원형전극 구조 FFS 모드 액정표시장치를 적용하게 되면, 화소 영역의 이용 효율을 높여 개구율을 효과적으로 높일 수 있다. As shown, four are ever made to a square, green, blue, white four sub-pixels (SP (enemy), SP (green), SP (blue), SP (white)) form a single pixel (PX) When a color pixel structure applied to the circular electrode structure FFS mode liquid crystal display device, increase the utilization efficiency of the pixel region it can be effectively increased aperture ratio.

이하, 화소 전극이 플랫 형태로 형성되고, 공통 전극이 원형전극 구조를 가지는 실시예에 대해서 제시한다. Hereinafter, the pixel electrode is formed in a flat shape, a common electrode is provided with respect to an embodiment having a circular electrode structure.

-- 제 7 실시예 -- - Seventh Embodiment -

도 14a, 14b는 본 발명의 제 7 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도로서, 도 14a는 원형띠 구조, 도 14b는 달팽이꼴 구조 공통 전극을 포함하는 FFS 모드 액정표시장치에 대한 것이고, 상기 제 1 실시예와 구별되는 특징적인 부분을 중심으로 설명한다. Figure 14a, 14b is a plan view of the FFS mode liquid crystal display device according to a seventh embodiment of the present invention, Figure 14a is a ring-shaped zone structure, Figure 14b is for a FFS mode liquid crystal display comprising a snail form structure common electrode and a description is made of the characteristic part to be distinguished from the first embodiment.

본 실시예에서는, 화소 전극(738, 838)이 화소 영역(P)과 대응된 위치에 플랫 형태로 형성되고, 화소 전극(738, 838)과 중첩된 위치에서 공통 전극(744, 844)이 원형 구조로 형성됨을 특징으로 한다. In this embodiment, the pixel electrodes (738, 838) the pixel regions (P) and formed from a flat form to the corresponding positions, the pixel electrodes (738, 838) and the common electrode in the nested position (744, 844) is circular characterized by the formed structure.

본 구조에서도, 화소 전극(738, 838)과 공통 전극(744, 844)이 중첩된 영역은 미도시한 절연체가 개재된 상태에서 스토리지 커패시터(Cst)를 이루고, 화소 전극(738, 838)과 공통 전극(744, 844)을 이루는 물질은 투명 도전성 물질에서 선택되고, 한 예로 ITO로 형성될 수 있으며, 공통 전극(744, 844) 간의 이격 구간 및 두 전극의 중첩 영역은 개구 영역을 이루며, 상기 제 1 실시예에서와 같이 개구 영역이 원형 구조를 이룸에 따라 시야각 특성을 향상시킬 수 있다. Also in this structure, the pixel electrode (738, 838) and the common electrode (744, 844) a nested region forms a storage capacitor (Cst) in the via is not shown by the insulation state, the pixel electrode (738, 838) and the common material of the electrodes (744, 844) is selected from a transparent conductive material, for example may be formed of ITO, the overlapping area of ​​the spaced-apart sections, and the two electrodes between the common electrode (744, 844) is formed using the opening region, wherein the opening area as in the first embodiment can improve the viewing angle characteristic in accordance with the yirum a circular structure.

도 14a에 따른 공통 전극(744)은 원형띠 구조를 가지고 있고, 도 14b에 따른 공통 전극(844)은 달팽이꼴 구조를 가지고 있다. FIG common electrode 744 according to 14a may have a ring-shaped zone structure, the common electrode 844 according to Figure 14b has a snail form structure.

좀 더 구체적으로 설명하면, 도 14a에 따른 공통 전극(744)은 원형의 오픈부(746)를 가지며 화소 영역(P)의 테두리부를 두르는 영역에 위치하는 제 1 공통전극 패턴(744a)과, 제 1 공통전극 패턴(744a) 내부에 원형띠 구조로 위치하는 제 2 공통전극 패턴(744b)으로 이루어진다. And more specifically, the common electrode 744 according to Figure 14a has a first common electrode pattern (744a) which is located on the rim portion dureuneun area has an open portion 746 of the circular pixel area (P), the 1 consists of a second common electrode pattern (744b) which is located in the ring-shaped zone structure inside the common electrode pattern (744a). 그리고, 상기 화소 전극(738)은 제 1 공통전극 패턴(744a) 내부에서 오픈부(746)보다는 큰 사이즈를 가지고 있다. In addition, the pixel electrode 738 has a larger size than the opening part 746 within the first common electrode pattern (744a).

도 14b에 따른 공통 전극(844)은 달팽이꼴 오픈부(846)를 가지며, 화소 영역(P)의 테두리부를 두르는 영역에 위치하고, 상기 화소 전극(838)은 공통 전극(844) 내부에서 오픈부(846)보다는 큰 사이즈를 가지고 있다. Figure 14b the common electrode 844 according to has a snail form opened part (846), located on the rim portion dureuneun area of ​​the pixel regions (P), an open portion in the inside of the pixel electrode 838 is a common electrode 844 ( 846), rather than have a large size.

또한, 본 실시예에 따른 특징적인 구조를 포함하여 상기 제 1 내지 6 실시예에 따른 구조 및 제조 공정을 적용할 수 있다. It is also possible to apply the structure and manufacturing process according to the first to sixth embodiments, including the characteristic structure according to the embodiment.

그러나, 본 발명은 상기 실시예 들로 한정되지 않으며, 본 발명의 취지에 벗어나지 않는 범위 내에서 다양하게 변경하여 실시할 수 있다. However, the invention is not limited to the above embodiments can be carried out in variously modified without departing from the spirit of the invention.

예를 들어, 본 발명에 따른 원형 전극 구조는 타원형 전극 구조를 포함하는 구조에 해당된다. For example, a circular electrode structure according to the present invention is applicable to the structure including the oval electrode structure.

이와 같이, 본 발명에 따른 FFS모드 액정표시장치 및 그 제조방법에 의하면, 횡전계를 형성하는 전극이 화소 영역과 대응되게 형성되는 플랫 형태의 제 1 전극과, 제 1 전극과 중첩된 위치에서 원형전극 구조를 가지는 제 2 전극으로 구성됨에 따라, 제 1, 2 전극 간의 개구 영역이 원형 구조를 가짐에 따라 액정 방향자가 모든 방향에서 동일하여 시야각을 향상시킬 수 있고, 정사각형 픽셀 구조를 적용하여 개구율을 향상시킬 수 있으며, 블랙매트릭스와의 중첩 영역이 감소되어 합착 미스얼라인시에 제품별 발생할 수 있는 휘도차이를 최소화할 수 있는 장점을 가질 수 있다. Thus, according to the FFS mode liquid crystal display device and a method of manufacturing the same according to the present invention, circular in the first electrode of the flat type electrode that forms a horizontal electric field is formed to correspond to the pixel region, a nested position and the first electrode depending on the configured in the second electrode having the electrode structure, the it is possible to self-crystal orientation identical to improve the viewing angle in all directions, according to 1, having the opening area circular structure between two electrodes, the aperture ratio by applying a square pixel structure can be improved, and an overlapping area of ​​the black matrix is ​​reduced may have the advantage of being able to minimize the luminance difference that may occur by products at the time of cementation miss alignment.

도 1은 일반적인 횡전계형 액정표시장치의 구동 원리를 설명하기 위한 도면. 1 is a view for explaining the driving principle of a typical transverse jeongyehyeong liquid crystal display device.

도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판에 대한 개략적인 평면도. Figure 2 is a schematic plan view of a typical transverse jeongyehyeong array substrate for a liquid crystal display device.

도 3a, 3b는 일반적인 FFS모드 액정표시장치에 대한 도면으로서, 도 3a는 평면도이고, 도 3b는 상기 도 3a의 절단선 "IIIb-IIIb"에 따라 절단한 단면을 도시한 단면도. Figure 3a, 3b is a view of the general FFS mode liquid crystal display device, Figure 3a is a plan view, and a cross-sectional view Figure 3b shows a cross section cut along the cutting line "IIIb-IIIb" of the Figure 3a.

도 4a, 4b는 본 발명에 따른 FFS모드 원형 전극의 패턴 구조에 대해서 나타낸 도면으로서, 도 4a는 도메인별 액정 분자의 구동 특성, 도 4b는 TV(transmittance-voltage) 곡선 그래프에 대한 도면. Figure 4a, 4b is a view shown for the pattern structure of the FFS mode, a circular electrode according to the invention, Figure 4a is the driving characteristics of the liquid crystal molecule-specific domain, Figure 4b TV (transmittance-voltage) diagram of a graph curve.

도 5는 본 발명의 제 1 실시예에 따른 FFS모드 액정표시장치용 기판의 평면도. 5 is a plan view of a substrate for an FFS mode liquid crystal display according to the first embodiment of the present invention.

도 6a 내지 6f는 본 발명의 제 1 실시예에 따른 6 마스크 공정에 의한 FFS모드 액정표시장치용 기판의 제조 공정을 단계별로 나타낸 도면. Figures 6a-6f are diagrams illustrating a step-by-step process of manufacturing the substrate for a FFS mode liquid crystal display according to the six mask process according to the first embodiment of the present invention.

도 7a 내지 7e는 본 발명의 제 2 실시예에 따른 5 마스크에 의한 FFS모드 액정표시장치의 제조 공정을 단계별로 나타낸 평면도. Figure 7a to 7e is a plan view showing step by step a manufacturing process of the FFS mode liquid crystal display according to the mask 5 in accordance with a second embodiment of the present invention.

도 8은 본 발명의 제 3 실시예에 따른 FFS모드 액정표시장치용 기판에 대한 평면도. 8 is a plan view of a substrate for an FFS mode liquid crystal display device according to a third embodiment of the present invention.

도 9a 내지 9c는 본 발명의 제 3 실시예에 따른 6 마스크 공정에 의해 달팽이꼴 구조 FFS 모드 횡전계형 액정표시장치용 기판을 제조하는 공정을 단계별로 나타낸 평면도. Figure 9a to 9c is a plan view showing a step-by-step process for preparing a snail form FFS mode structure transverse jeongyehyeong substrate for a liquid crystal display device by six mask process according to the third embodiment of the present invention.

도 10a 내지 10c는 본 발명의 제 4 실시예에 따른 5 마스크 공정에 의해 FFS 모드 액정표시장치용 기판을 제조하는 공정을 단계별로 나타낸 평면도. Figure 10a to 10c is a plan view showing a step-by-step process for producing a substrate for an FFS mode liquid crystal display device by the five mask process according to the fourth embodiment of the present invention.

도 11a, 11b는 횡전계 전극의 패턴 구조에 따른 합착 미스얼라인시의 개구율 감소 정도를 설명하기 위한 도면으로서, 도 11a는 종래의 스트라이프 패턴 타입 횡전계 전극, 도 11b는 본 발명에 따른 원형 패턴 타입 횡전계 전극에 대한 도면. Figure 11a, 11b is a view for explaining a reduced opening ratio at the time of cementation miss alignment degree of the pattern structure of the transverse electric field electrodes, Figure 11a is a conventional striped pattern type horizontal electric field electrodes, Fig. 11b is a circular pattern according to the invention type diagram of a lateral electric field electrode.

도 12는 본 발명의 제 5 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도. 12 is a plan view of the FFS mode liquid crystal display device according to a fifth embodiment of the present invention.

도 13은 본 발명의 제 6 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도. 13 is a plan view of the FFS mode liquid crystal display device according to a sixth embodiment of the present invention.

도 14a, 14b는 본 발명의 제 7 실시예에 따른 FFS 모드 액정표시장치에 대한 평면도. Figure 14a, 14b is a plan view of the FFS mode liquid crystal display device according to a seventh embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명> <Description of the Related Art>

112 : 게이트 배선 128 : 데이터 배선 112: gate wire 128: data line

138a, 138b, 138c : 제 1 내지 제 3 화소전극 패턴 138a, 138b, 138c: first to third pixel electrode pattern

138 : 화소 전극 140 : 인출 배선 138: pixel electrode 140: lead wirings

141 : 연결 배선 142 : 공통 배선 141: connecting wire 142: Common wire

144 : 공통 전극 146 : 오픈부 144: common electrode 146: Opening portion

BA : 블랙매트릭스 형성영역 Cst : 스토리지 커패시터 BA: the black matrix forming region Cst: storage capacitor

P : 화소 영역 T : 박막트랜지스터 P: pixel region T: the thin film transistor

Claims (21)

  1. 제 1 기판 상에 제 1 방향으로 형성된 게이트 배선과; A gate wiring formed in a first direction on a first substrate;
    상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; Wherein the data line formed in a second direction intersecting the first direction;
    상기 제 1 방향으로 게이트 배선과 이격되게 형성된 공통 배선과; A common wiring formed to be spaced apart from the gate wiring in the first direction;
    상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 공통 배선에서 분기되어 상기 화소 영역과 대응되는 플랫(flat) 형태로 형성된 공통 전극과; The gate wirings and the intersection of the data line is defined as a pixel area, the common electrode is branched from the common line is formed in a flat (flat) shape corresponding to the pixel region;
    상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와; And a thin film transistor formed at the intersection of the gate line and the data line;
    상기 박막트랜지스터와 연결되는 인출 배선과; Extraction wiring connected to the thin film transistors and;
    상기 인출 배선에서 분기되며, 절연체가 개재된 상태에서 상기 공통 전극과 중첩된 영역에서 원형 구조로 형성된 화소 전극과; Branching in the lead wire, a pixel electrode formed of a circular structure in the common electrodes and the overlapped region in an insulator is interposed state and;
    상기 제 1 기판과 대향되게 배치된 제 2 기판과; A second substrate facing the first substrate and being arranged to;
    상기 제 1, 2 기판 사이에 개재된 액정층 The first, the liquid crystal layer interposed between the second substrate
    을 포함하며, 상기 공통 전극 및 화소 전극은 투명 도전성 물질로 이루어지고, 상기 화소 전극은 적어도 두 개 이상의 패턴으로 이루어져, 상기 화소전극 패턴 간 이격 구간과, 상기 공통 전극 및 화소 전극 간의 중첩 영역을 포함하는 영역에서의 횡전계에 의해 상기 액정층의 액정 분자를 구동시키는 것을 특징으로 하는 FFS(Fringe Field Switching Mode) 모드 액정표시장치. The common electrode and the pixel electrode, including a transparent formed of a conductive material, wherein the pixel electrode comprises at least two or more consists of a pattern, the separation between the pixel electrode pattern section and the common electrode, and an overlapping area between the pixel electrode FFS (Fringe field Switching mode) mode liquid crystal display device, comprising a step of driving the liquid crystal molecules of the liquid crystal layer by the lateral electric field in the region.
  2. 제 1 기판 상에, 제 1 방향으로 형성된 게이트 배선과; A gate wiring formed on the first substrate, the first direction and;
    상기 제 1 방향과 교차되는 제 2 방향으로 형성된 데이터 배선과; Wherein the data line formed in a second direction intersecting the first direction;
    상기 제 1 방향으로 게이트 배선과 이격되게 형성된 공통 배선과; A common wiring formed to be spaced apart from the gate wiring in the first direction;
    상기 게이트 배선 및 데이터 배선의 교차 영역은 화소 영역으로 정의되고, 상기 공통 배선에서 분기되어 상기 화소 영역과 대응되는 원형구조로 형성된 공통 전극과; The common electrode and the gate wiring and the intersection of the data line is defined as a pixel region, diverged from the common interconnection is formed from a circular structure corresponding to the pixel region;
    상기 게이트 배선 및 데이터 배선의 교차 지점에 형성된 박막트랜지스터와; And a thin film transistor formed at the intersection of the gate line and the data line;
    상기 박막트랜지스터와 연결되며, 절연체가 개재된 상태에서 상기 공통 전극과 중첩된 영역에 플랫 형태로 형성된 화소 전극과; Being connected to the thin film transistor, a pixel electrode formed from a flat form to the common electrode and the overlap region in an insulator is interposed state and;
    상기 제 1 기판과 대향되게 배치된 제 2 기판과; A second substrate facing the first substrate and being arranged to;
    상기 제 1, 2 기판 사이에 개재된 액정층 The first, the liquid crystal layer interposed between the second substrate
    을 포함하며, 상기 공통 전극 및 화소 전극은 투명 도전성 물질로 이루어지고, 상기 공통 전극은 적어도 두 개 이상의 패턴으로 이루어져, 상기 공통 전극 패턴 간 이격 구간과, 상기 공통 전극 및 화소 전극 간의 중첩 영역을 포함하는 영역에서의 횡전계에 의해 상기 액정층의 액정 분자를 구동시키는 것을 특징으로 하는 FFS(Fringe Field Switching Mode) 모드 액정표시장치. The common electrode and the pixel electrode, including a is formed of a transparent conductive material, wherein the common electrode comprises a spaced interval, the common electrode and the overlapping area between the pixel electrode liver consists of at least two patterns, wherein the common electrode pattern FFS (Fringe field Switching mode) mode liquid crystal display device, comprising a step of driving the liquid crystal molecules of the liquid crystal layer by the lateral electric field in the region.
  3. 제 1 항에 있어서, According to claim 1,
    상기 화소 전극은, 동일한 중심부를 가지며 안에서 바깥으로 차례대로 배열된 다수 개의 패턴으로 이루어지는 FFS 모드 액정표시장치. The pixel electrode, as in the outside has the same center of turn composed of a plurality of arrangement patterns FFS mode liquid crystal display device.
  4. 제 3 항에 있어서, 4. The method of claim 3,
    상기 화소 전극은, 중심부에서부터 바깥쪽으로 제 1 내지 3 화소전극 패턴이 차례대로 배치된 구조로 이루어지는 FFS 모드 액정표시장치. The pixel electrode, FFS-mode liquid crystal display device comprising the first to third pixel electrode pattern structure arranged in this order from the center to the edge.
  5. 제 2 항에 있어서, 3. The method of claim 2,
    상기 공통 전극은, 상기 화소 영역의 테두리부를 두르는 영역에 위치하고 원형 구조의 오픈부를 가지는 제 1 공통전극 패턴과, 상기 제 1 공통전극 패턴의 내부에서 원형띠 구조로 이루어지는 제 2 공통전극 패턴을 포함하는 FFS 모드 액정표시장치. Said common electrode is located at the border portion dureuneun region of the pixel region including the second common electrode pattern consisting of a first common electrode pattern and the first common electrode ring-shaped zone structure on the inside of the pattern has the open portion of the circular structure FFS mode liquid crystal display device.
  6. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method of claim any one of claims 1 or 2, wherein:
    상기 공통 전극과 화소 전극 간의 중첩 영역은 미도시한 절연체가 개재된 상태에서 스토리지 커패시터를 이루는 FFS 모드 액정표시장치. FFS mode liquid crystal display device, the common electrode and the overlapping area between the pixel electrode forms a storage capacitor in an intervening insulator which is not shown state.
  7. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method of claim any one of claims 1 or 2, wherein:
    상기 화소 영역의 주영역을 노출시키는 오픈 영역을 포함하여, 비화소 영역 및 공통 전극의 테두리부를 덮는 영역은, 블랙매트릭스에 의해 가려지는 영역인 FFS 모드 액정표시장치. And, the non-pixel region and the common electrode covering the border area of ​​the sphere of FFS mode liquid crystal display device that is covered by the black matrix comprises an open area for exposing the main area of ​​the pixel region.
  8. 제 7 항에 있어서, The method of claim 7,
    상기 오픈부는 원형구조로 이루어진 FFS 모드 액정표시장치. The open section FFS mode liquid crystal display device consisting of a circular structure.
  9. 제 1 항에 있어서, According to claim 1,
    상기 화소 전극은 달팽이꼴 구조로 이루어진 FFS 모드 액정표시장치. The pixel electrodes are FFS mode liquid crystal display device consisting of a snail form structure.
  10. 제 2 항에 있어서, 3. The method of claim 2,
    상기 공통 전극은 달팽이꼴 구조로 이루어진 FFS 모드 액정표시장치. The common electrode is FFS mode liquid crystal display device consisting of a snail form structure.
  11. 제 10 항에 있어서, 11. The method of claim 10,
    상기 공통 전극은, 상기 달팽이꼴 오픈부를 가지며, 상기 화소 영역의 테두리부를 두르는 영역에 위치하는 FFS 모드 액정표시장치. It said common electrode, said snail form an open portion having, FFS-mode liquid crystal display device which is located on the rim portion dureuneun region of the pixel region.
  12. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method of claim any one of claims 1 or 2, wherein:
    상기 화소 영역은 정사각형 구조로 이루어지는 FFS 모드 액정표시장치. The pixel region is FFS mode liquid crystal display device consisting of a square structure.
  13. 제 12 항에 있어서, 13. The method of claim 12,
    상기 하나의 화소 영역은 하나의 서브픽셀은 이루고, 적, 녹, 청, 백 4 개의 서브픽셀이 하나의 픽셀을 이루는 4색 픽셀 구조를 가지는 FFS 모드 액정표시장치. The one pixel region is a sub-pixel forms, FFS-mode liquid crystal display device are red, green, blue, white four sub-pixel having a four-color pixel structure form a single pixel.
  14. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method of claim any one of claims 1 or 2, wherein:
    상기 화소 전극에는, 전단 게이트 배선과 일정 영역 중첩되게 위치하는 커패시터 전극이 연장형성되어 있고, 상기 커패시터 전극과 게이트 배선 간의 중첩 영역은 또 하나의 스토리지 커패시터를 이루는 FFS 모드 액정표시장치. The pixel electrode, FFS-mode liquid crystal display device constituting the previous gate wire and the specific area capacitor electrode disposed to be overlapped and this is extended, the capacitor electrode and the overlapping area between the gate wiring another of the storage capacitor.
  15. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서, The method of claim any one of claims 1 or 2, wherein:
    상기 박막트랜지스터는, 상기 게이트 배선에서 분기되는 게이트 전극과, 상기 게이트 전극과 중첩되게 위치하는 반도체층과, 상기 데이터 배선에서 분기되는 소스 전극과, 상기 소스 전극과 이격되게 위치하는 드레인 전극으로 이루어지는 FFS 모드 액정표시장치의 제조 방법. The thin film transistor includes a gate electrode branched from the gate line, a semiconductor layer which is located to be overlapped with the gate electrode, formed of the source electrode is branched from the data line, a drain electrode, which is located to be spaced apart from the source electrode FFS mode method for manufacturing a liquid crystal display device.
  16. 제 1 항에 있어서, According to claim 1,
    상기 화소 전극은, 실질적으로 인출 배선을 통해 박막트랜지스터와 연결되는 FFS 모드 액정표시장치의 제조 방법. The pixel electrode, FFS mode is substantially connected to the thin film transistor through the leading wiring method for manufacturing a liquid crystal display device.
  17. 기판 상에, 제 1 방향으로 게이트 배선을 형성하는 단계와; On a substrate comprising: a step of forming a gate line in a first direction;
    상기 제 1 방향과 교차되는 제 2 방향으로 데이터 배선을 형성하고, 상기 게이트 배선 및 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; Forming a data line in a second direction intersecting the first direction, and forming a thin film transistor at the intersection of the gate line and the data line and;
    상기 박막트랜지스터 상부에, 절연체가 개재된 상태에서 플랫 형태의 패턴으로 이루어지는 제 1 FFS (Fringe Field Switching) 전극을 형성하는 단계와; The method comprising: on top of the thin film transistor, the insulation forms a first 1 FFS (Fringe Field Switching) electrode made of a pattern in the flat form in a sandwiched condition;
    상기 제 1 FFS 전극과 또 하나의 절연체가 개재된 상태에서 중첩되게 위치하며, 원형 구조를 가지는 제 2 FFS(Fringe Field Switching) 전극을 형성하는 단계 The FFS claim 1 and superposed to be located in the electrode and another one of the insulation is sandwiched state, to form a (Fringe Field Switching) of claim 2 having a circular FFS electrode structure
    를 포함하며, 상기 제 1, 2 FFS 전극은 투명 도전성 물질로 이루어지는 FFS 모드 액정표시장치의 제조 방법. , Wherein 1, 2 FFS electrode includes a method of manufacturing a FFS mode liquid crystal display device made of a transparent conductive material.
  18. 제 17 항에 있어서, 18. The method of claim 17,
    상기 제 1 FFS 전극은 공통 전극으로서, 상기 공통 전극을 형성하는 단계에서는, 상기 공통 전극과 연결되며, 상기 제 1 방향으로 게이트 배선과 이격되게 위치하는 공통 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조 방법. As the first FFS electrode is the common electrode, in the step of forming the common electrode, characterized in that is connected to the common electrode, and further comprising forming a common line which is located to be spaced apart from the gate wiring in the first direction the method of the FFS mode liquid crystal display device of.
  19. 제 17 항에 있어서, 18. The method of claim 17,
    상기 제 2 FFS 전극은 화소 전극이며, 상기 화소 전극은 상기 박막트랜지스터와 연결되는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조 방법. Wherein the FFS electrode 2 is a pixel electrode, the pixel electrode manufacturing method of the FFS mode liquid crystal display device, characterized in that connected to the thin film transistor.
  20. 제 19 항에 있어서, 20. The method of claim 19,
    상기 화소 전극을 형성하는 단계는, 동일한 중심부를 가지며 안에서 바깥으로 원형띠 구조를 가지는 다수 개의 화소전극 패턴을 서로 일정간격을 유지하며 차례대로 형성하는 단계를 포함하는 FFS 모드 액정표시장치의 제조 방법. Step method of producing a FFS mode liquid crystal display device for holding a plurality of a pixel electrode pattern for each predetermined distance with the ring-shaped zone structure to the outside in having the same center and forming in turn to form the pixel electrode.
  21. 제 19 항에 있어서, 20. The method of claim 19,
    상기 박막트랜지스터는 게이트 전극, 소스 전극, 드레인 전극으로 이루어지고, 상기 두 개의 절연체는 상기 드레인 전극을 일부 노출시키는 드레인 콘택홀을 가지며, 상기 화소 전극은 상기 드레인 콘택홀을 통해 상기 박막트랜지스터의 드레인 전극과 연결되는 것을 특징으로 하는 FFS 모드 액정표시장치의 제조 방법. The thin film transistor is composed of a gate electrode, a source electrode, a drain electrode, and the two insulators is the drain electrode of the thin film transistor and the pixel electrode has a drain contact hole which portion exposes the drain electrode, through the drain contact hole, the method of the FFS mode liquid crystal display device, characterized in that connected to.
KR20040042621A 2003-12-12 2004-06-10 Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same KR100630878B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030090822 2003-12-12
KR20030090822 2003-12-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/874,416 US7304709B2 (en) 2003-12-12 2004-06-23 Fringe field switching mode liquid crystal display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20050059398A true KR20050059398A (en) 2005-06-20
KR100630878B1 KR100630878B1 (en) 2006-10-02

Family

ID=34737872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040042621A KR100630878B1 (en) 2003-12-12 2004-06-10 Fringe Field Switching Mode Liquid Crystal Display Device and Method for Manufacturing the same

Country Status (2)

Country Link
JP (1) JP4053519B2 (en)
KR (1) KR100630878B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287204B1 (en) * 2005-12-28 2013-07-16 엘지디스플레이 주식회사 liquid crystal display device
KR101399154B1 (en) * 2007-09-27 2014-05-26 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same
KR101475083B1 (en) * 2007-10-24 2014-12-22 재팬 디스프레이 웨스트 인코포레이트 Liquid crystal device and electronic apparatus having the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101258591B1 (en) * 2005-12-23 2013-05-02 엘지디스플레이 주식회사 Liquid Crystal Display Device and Driving Method Thereof
KR101182322B1 (en) 2006-06-30 2012-09-20 엘지디스플레이 주식회사 Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287204B1 (en) * 2005-12-28 2013-07-16 엘지디스플레이 주식회사 liquid crystal display device
KR101399154B1 (en) * 2007-09-27 2014-05-26 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same
KR101475083B1 (en) * 2007-10-24 2014-12-22 재팬 디스프레이 웨스트 인코포레이트 Liquid crystal device and electronic apparatus having the same

Also Published As

Publication number Publication date
JP2005173536A (en) 2005-06-30
KR100630878B1 (en) 2006-10-02
JP4053519B2 (en) 2008-02-27

Similar Documents

Publication Publication Date Title
KR100887325B1 (en) Liquid crystal display
JP3971778B2 (en) Display device
KR101337260B1 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
KR101157223B1 (en) In plane switching mode liquid crystal display device and fabrication method threrof
US5852485A (en) Liquid crystal display device and method for producing the same
JP2005004212A (en) Multidomain liquid crystal display device and display plate used therein
JP2008191669A (en) Fringe field switching mode liquid crystal display device
CN101046592B (en) FFS mode liquid crystal display panel
KR100269196B1 (en) Liquid crystal display device
JP4554627B2 (en) Wide viewing angle LCD
JP5345188B2 (en) Flat panel display
KR100482468B1 (en) Fringe field switching mode lcd
JP2005148534A (en) Liquid crystal display device
US8421977B2 (en) Liquid crystal display device with pixel electrode having trapezoidal shape
JP5500712B2 (en) LCD panel
JP2005258408A (en) In-plane switching mode liquid crystal display and its manufacturing method
KR100612994B1 (en) A liquid crystal display and a substrate for the same
KR100849576B1 (en) Liquid crystal display device
KR101791201B1 (en) Liquid crystal display and method of manufacturing the same
CN100578326C (en) Liquid crystal device and electronic apparatus
US7936431B2 (en) Liquid crystal display having subpixels per color pixel
KR100510566B1 (en) In-plane switching mode liquid crystal display device
KR101112539B1 (en) Liquid crystal display having multi domain and panel for the same
US7453086B2 (en) Thin film transistor panel
US7940359B2 (en) Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee