JP2005173536A - Fringe field switching mode liquid crystal display device and method for fabricating the same - Google Patents

Fringe field switching mode liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
JP2005173536A
JP2005173536A JP2004192294A JP2004192294A JP2005173536A JP 2005173536 A JP2005173536 A JP 2005173536A JP 2004192294 A JP2004192294 A JP 2004192294A JP 2004192294 A JP2004192294 A JP 2004192294A JP 2005173536 A JP2005173536 A JP 2005173536A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
display device
crystal display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004192294A
Other languages
Japanese (ja)
Other versions
JP4053519B2 (en
Inventor
Yun-Bok Lee
ユン−ボク リー
Original Assignee
Lg Philips Lcd Co Ltd
エルジー フィリップス エルシーディー カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR20030090822 priority Critical
Application filed by Lg Philips Lcd Co Ltd, エルジー フィリップス エルシーディー カンパニー リミテッド filed Critical Lg Philips Lcd Co Ltd
Publication of JP2005173536A publication Critical patent/JP2005173536A/en
Application granted granted Critical
Publication of JP4053519B2 publication Critical patent/JP4053519B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an FFS (fringe field switching) mode liquid crystal display device and to provide a method for fabricating the same. <P>SOLUTION: In the liquid crystal display device, a liquid crystal does not have directivity and a visual field angle is enhanced since an electrode forming a lateral electric field is constituted of a first rectangular electrode corresponding to a pixel region and a second electrode of a circular structure in a position overlapping with the first electrode and an aperture region between the first and the second electrodes has a circular structure. A numerical aperture can be enhanced by applying a pixel structure of a regular tetragonal shape, a region on which a black matrix is superposed is reduced, and when misalignment is generated in bonding substrates, difference in luminance generated for each product can be minimized. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、液晶表示装置に係り、特に、高透過率及び高開口率の液晶表示装置及びその製造方法に関する。 The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device and a manufacturing method thereof of a high transmittance and a high aperture ratio.

最近、液晶表示装置は、消費電力が低く、携帯性に優れた、技術集約的で、付加価値の高い次世代の先端表示装置の素子として脚光を浴びている。 Recently, liquid crystal display, low power consumption, excellent in portability, a technology-intensive, it has attracted attention as an element of high next generation tip display added value. 前記液晶表示装置は、透明電極が形成された2つの基板間に液晶を注入し、上部基板及び下部基板の外部に、上部偏光板及び下部偏光板を位置して形成されて、液晶分子の異方性による光の偏光の特性を変化させ、映像効果を得る非発光素子に当たる。 The liquid crystal display device, liquid crystal is injected between two substrates which transparent electrodes are formed, outside the upper and lower substrates, it is formed by positioning the upper polarizing plate and the lower polarizing plate, different liquid crystal molecules isotropic by changing the characteristic of the polarization of the light strikes the non-light-emitting element to obtain a visual effect.

現在、各画素を開閉するスイッチング素子である薄膜トランジスタが画素ごとに配置される能動行列方式の液晶表示装置は、解像度及び動映像の表現能力が優れているために、平板TVシステムまたは、携帯コンピュータ用高情報量のモニターのような応用分野に、幅広く利用されている。 Currently, liquid crystal display device of active matrix type thin film transistor as a switching element for opening and closing the respective pixels are arranged in each pixel, in order to express the ability of the resolution and dynamic image are good, flat TV system or portable computer for applications such as high information content of the monitor, it is widely used.

ところが、代表的な液晶表示装置であるTN(Twisted Nematic)表示モードには、狭い視野角と遅い応答特性のような根本的な問題がある。 However, the typical TN (Twisted Nematic) display mode is a liquid crystal display device, there is a fundamental problem, such as a narrow viewing angle and a slow response characteristic.

このような問題を解決するために、液晶表示素子の新規で多様な概念が提案された。 To solve this problem, novel and diverse concepts of the liquid crystal display device has been proposed. 例えば、1つの画素が多数のサブ画素に分離されるマルチドメインTN構造を使用する方法と、OCB(Optically Compensated Birefringence)モードを使用する方法がある。 For example, there is a method in which one pixel is to use multi-domain TN structure is separated into a number of sub-pixels, a method of using the OCB (Optically Compensated Birefringence) mode.

マルチドメイン方式は、マルチドメインを形成する工程が複雑であって、 視野角の改善にも限界がある。 Multi-domain method comprises the steps of forming a multi-domain complexity, there is a limit to the improvement of the viewing angle. また、OCBモード方式は、視野角の特性と応答の速度面で、電気光学的性能が優れている。 Furthermore, OCB mode scheme, at a rate surface characteristics and response of the viewing angle, is excellent electrooptical properties. ところが、バイアス(bias)電圧により液晶を安定的に調節、維持し辛い短所がある。 However, the bias (bias) adjusted stably crystal by voltage, there is a difficult disadvantage maintained.

最近、新しい表示モードの一環として、液晶分子等を駆動させる電極等が、全て同じ基板上に形成される横電界モードが提案された。 Recently, as part of the new display mode, electrodes or the like for driving the liquid crystal molecules or the like, the transverse electric field mode have been proposed to be formed in all the same substrate.

図1は、一般的な横電界型の液晶表示装置の駆動原理を説明するための図である。 Figure 1 is a diagram for explaining the driving principle of a general transverse electric field type liquid crystal display device.
図示したように、カラーフィルター基板である上部基板10と、アレイ基板である下部基板20が、相互に向かい合って離隔しており、この上部基板10及び下部基板20間には、液晶層30が介在している構造で、前記下部基板20の内部面には、共通電極22及び画素電極24が形成されている。 As shown, the upper substrate 10 is a color filter substrate, the lower substrate 20 is an array substrate, are spaced apart opposite one another, between the upper substrate 10 and lower substrate 20, the liquid crystal layer 30 is interposed in to that structure, the inner surface of the lower substrate 20, the common electrode 22 and pixel electrode 24 are formed.

前記液晶層30は、前記共通電極22と画素電極24の水平電界26により作動されて、液晶層30内の液晶分子が水平電界により移動するので、視野角が広くなる特性がある。 The liquid crystal layer 30, the is operated by a horizontal electric field 26 of the common electrode 22 and pixel electrode 24, the liquid crystal molecules in the liquid crystal layer 30 is moved by the horizontal electric field, there is a characteristic that the viewing angle is widened.

例えば、前記横電界型の液晶表示装置を正面から見た場合、上/下/左/右に約80o-85o方向で見ることができる。 For example, when viewing the horizontal electric field type liquid crystal display device from the front, it can be seen in up / down / left / right about 80o-85o direction.

以下、一般的な横電界型の液晶表示装置用アレイ基板の電極の配置構造の図を参照して詳しく説明する。 Hereinafter will be described in detail with reference to FIG arrangement structure of a typical transverse electric field type liquid crystal display device array substrate for electrodes.
図2は、一般的な横電界型の液晶表示装置用アレイ基板の概略的な平面図である。 Figure 2 is a schematic plan view of an array substrate for a liquid crystal display apparatus of the general plane switching.
図示したように、ゲート配線40及びデータ配線42が相互に交差して形成されており、ゲート配線40及びデータ配線42の交差地点には、薄膜トランジスタTが形成されている。 As shown, the gate lines 40 and data lines 42 are formed to cross each other, the intersection of the gate wiring 40 and the data line 42, the TFT T is formed. 前記ゲート配線40及びデータ配線42の交差領域は、画素領域で定義される。 Intersections of the gate lines 40 and data lines 42 is defined by the pixel area.

前記ゲート配線40と一定間隔離隔するように共通配線44が形成されており、画素領域Pに位置する共通配線44では、データ配線42と平行に、多数の共通電極46が分岐されている。 Wherein is common wiring 44 is formed such that the gate wiring 40 spaced apart a predetermined distance, the common wiring 44 located in the pixel region P, parallel to the data lines 42, a number of common electrode 46 is branched. また、前記薄膜トランジスタTに連結され第1画素連結配線48が形成されており、第1画素連結配線48では、共通電極46間の離隔区間に共通電極46と交互に、多数の画素電極50が分岐されている。 Furthermore, the provided first pixel connection wiring 48 is connected to the thin film transistor T is formed, the first pixel connection wire 48, alternately with the common electrode 46 to the separation section between the common electrode 46, a large number of pixel electrodes 50 branches It is.

前記画素電極50等の一端を連結して、前記共通配線44と重なった位置には、第2画素連結配線52が形成されている。 Wherein by connecting one end of such pixel electrodes 50, the common wiring 44 and the overlapping position, the second pixel connected wires 52 are formed. 前記共通配線44と第2画素連結配線52が重なった領域は、絶縁体(図示せず)が介在する状態でストレージキャパシターCstを構成する。 The common wiring 44 and the second pixel connection line 52 overlaps region, an insulator (not shown) to constitute a storage capacitor Cst in a condition mediated.

前記共通電極46及び画素電極50の離隔区間は、横電界により液晶が駆動される実質的な開口領域Aに当たり、本図面では、4つの開口領域Aのある4ブロック構造を一例として示している。 Separation zone of the common electrode 46 and pixel electrode 50 strikes the substantial aperture area A where the liquid crystal is driven by the transverse electric field, in the drawings shows a 4 block structure with four opening region A as an example. すなわち、前記画素領域P別に、3つの共通電極46と、2つの画素電極50が、交互に配置された構造を示している。 That is, the pixel region P separately, the three common electrodes 46, two pixel electrodes 50 shows an arrangement structure alternately.

説明の便宜上、前記データ配線42と隣接するように位置する共通電極46は、第1共通電極46a、画素領域Pの内部に位置する共通電極46は、第2共通電極46bと称する場合、前記第1共通電極46a、第2共通電極46bのうち、外廓に位置する第1共通電極46aは、データ配線42と画素電極50間に発生する画質の不良現象であるクロストークを最小化して、光漏れ現象を防ぐための目的とし、前記第2共通電極46bより広い幅で形成しなけらばならないので、開口率が落ちる問題があった。 For convenience of explanation, the common electrode 46 is positioned adjacent to the data line 42, the first common electrode 46a, a common electrode 46 located inside of the pixel region P may be referred to as the second common electrode 46b, the second 1 common electrode 46a, of the second common electrode 46b, the first common electrode 46a located Gaikaku is to minimize crosstalk is defective phenomenon of image quality that occurs between the data line 42 and pixel electrode 50, light the purpose to prevent leakage phenomenon, since must kicked such formed in width wider than the second common electrode 46b, there is a problem that the aperture ratio drops.

前記横電界型の液晶表示装置の透過率及び開口率を改善するために、フリンジフィールドスイッチングモード(Fringe Field Switching Mode;以下、FFSモードと略称する。)液晶表示装置が提案されている。 To improve the transmittance and aperture ratio of the transverse electric field type liquid crystal display device, a fringe field switching mode (Fringe Field Switching Mode;. Hereinafter, abbreviated as FFS mode) liquid crystal display devices have been proposed.

前記FFSモード液晶表示装置は、画素領域に対応する一種のアイランドパターン(island pattern)構造に当たる四角形状の共通電極と、棒状のパターンが、相互に離隔するように多数形成される構造に当たるスリット形態の画素電極が、絶縁体が介在する状態で、重なるように配置された構造であり、IPSモードと比べて、数A間隔を置いて横電界が構成されるので、横電界が強力であって、電極の上部の液晶分子まで横電界により配列できる長所がある。 The FFS-mode liquid crystal display device includes a rectangular common electrode corresponding to a kind of island pattern (island pattern) structure corresponding to the pixel region, the bar-like patterns, the slit form corresponding to structure many formed to be separated from each other pixel electrodes, in a state in which the insulator is interposed is arranged structures to overlap, compared to the IPS mode, since the transverse electric field is configured at a number a interval, the lateral electric field is a strong, there is an advantage that can be arranged by the lateral electric field to the liquid crystal molecules in the upper part of the electrode. また、両電極は、インジウム−スズ−オキサイドITOで形成されるので、ホワイト状態の輝度を高め、開口率を高める特徴がある。 Further, the electrodes are indium - tin - since it is formed by oxide ITO, increasing the brightness of the white state, it is characterized to increase the aperture ratio.

以下、一般的なFFSモード液晶表示装置の電極の配置構造の図を参照して詳しく説明する。 Hereinafter will be described in detail with reference to FIG arrangement structure of the electrode of a general FFS mode liquid crystal display device.
図3、図4は、一般的なFFSモード液晶表示装置の図である。 3, FIG. 4 is a diagram of a general FFS mode liquid crystal display device.
図3は平面図であって、図4は、前記図3のIIIB-IIIB線に沿って、切断した断面を示した断面図であって、説明の便宜上、図3はFFSモード液晶表示装置用アレイ基板の平面図を中心に、図4は該当切断領域を基準に、液晶層を含む液晶表示装置の断面構造を中心に示している。 Figure 3 is a plan view, FIG. 4, along the line IIIB-IIIB of FIG. 3, a cross-sectional view showing a section cut for convenience of explanation, FIG. 3 is a FFS mode liquid crystal display device mainly plan view of the array substrate, FIG. 4 is based on the relevant cutting region, it is shown around the cross-sectional structure of the liquid crystal display device including a liquid crystal layer.

図3では、ゲート配線62及びデータ配線78が、相互に交差するように形成されており、ゲート配線62及びデータ配線78の交差地点に、薄膜トランジスタTが形成されていて、前記ゲート配線62及びデータ配線78の交差領域は、画素領域Pで定義される。 In Figure 3, the gate wiring 62 and the data line 78 is formed so as to intersect each other, the intersection of the gate line 62 and data lines 78, have a thin film transistor T is formed, the gate lines 62 and data intersections of lines 78, are defined by the pixel region P. 画素領域Pには、薄膜トランジスタTに連結され、相互に離隔されるように位置する多数の画素電極82と、共通電極68は、多数の画素電極82の下部へと延長されている。 The pixel region P, is connected to the thin film transistor T, a number of pixel electrodes 82 positioned so as to be spaced apart from each other, the common electrode 68 is extended to the bottom of the large number of pixel electrodes 82.

より詳しく説明すると、前記薄膜トランジスタTは、ゲート電極64、 半導体層72、ソース電極74、ドレイン電極76とで構成されて、ドレイン電極76に連結され第1画素連結配線84が形成されており、第1画素連結配線84では、前述した多数の画素電極82が分岐されていて、画素電極82等の一端は、第2画素連結配線86により連結されている。 In more detail, the thin film transistor T includes a gate electrode 64, semiconductor layer 72, source electrode 74, is composed of a drain electrode 76, the first pixel connection wiring 84 is connected to the drain electrode 76 are formed, the in one pixel connection wire 84, have been branch number of pixel electrodes 82 described above, one end of such pixel electrode 82 is connected by a second pixel connection line 86.

また、画素領域P別の共通電極68は、前記ゲート配線62と同じ方向へと一定間隔離隔するように形成された共通配線66に連結される。 Further, the common electrode 68 of another pixel region P is connected to the common wiring 66 formed to a predetermined distance apart to the same direction as the gate line 62. 前記共通電極68及び画素電極82は、相互に異なる工程により透明導電性物質で構成されることを特徴として、前記共通配線66は、ゲート配線62と同じ工程により、同じ物質で構成されて、前記共通配線66と共通電極68は、これらの間に絶縁膜なしで連接する方式で連結され、共通電極68の上部には、絶縁体(図示せず)が介在する状態で、画素電極82が配置された構造を有する。 The common electrode 68 and pixel electrode 82, as characterized by comprising mutually different processes in the transparent conductive material, the common line 66, by the same process as the gate wiring 62, formed of the same material, the common electrode 68 and the common wiring 66 is connected in a manner that connected without an insulating film therebetween, the upper portion of the common electrode 68, in a state in which an insulator (not shown) is interposed, the pixel electrode 82 is arranged having the structure.

以下、前記図3の断面構造の提示を通じて、前記FFSモード液晶表示装置の動作の特性を説明する。 Hereinafter, through presentation of a cross-sectional structure of FIG. 3, illustrating characteristics of the operation of the FFS mode liquid crystal display device.
図4では、第1基板60上に、四角形状の共通電極68が形成されており、共通電極68を覆う領域に、第1絶縁層70が形成されていて、 In Figure 4, the first substrate 60, a square-shaped common electrode 68 are formed, in a region that covers the common electrode 68, the first insulating layer 70 is being formed,
共通電極68の上部の第1絶縁層70上には、相互に離隔するように多数のスリット形態の画素電極82が形成されており、画素電極82を覆う領域には、第1配向膜88が形成されている。 On the first insulating layer 70 of the upper portion of the common electrode 68 is pixel electrodes 82 of the plurality of slits forms to be separated from each other is formed, in a region covering the pixel electrode 82, the first alignment film 88 It is formed.

また、前記第1基板60と向かい合うように第2基板90が配置されており、第2基板90の下部にはカラーフィルター層92、第2配向膜94が順に形成されていて、前記第1配向膜88、第2配向膜94間には、液晶層96が介在している Further, the and second substrate 90 is disposed first to face the substrate 60, a color filter layer 92 in the lower portion of the second substrate 90, the second alignment film 94 have been formed in this order, the first orientation membrane 88, between the second alignment film 94, the liquid crystal layer 96 is interposed

前記FFSモードの動作原理をより詳しく説明すると、初期には、側面電場により電極と電極間の液晶が、先ず、基板に平行に回転して、一定時間が過ぎると、電極部分で垂直及び側面電場と液晶の弾性力により電極上の液晶分子が回転する。 In more detail the operating principle of the FFS mode, initially, the liquid crystal between the electrodes and the electrode by side field is first rotated in parallel to the substrate, the lapse of a predetermined time, the vertical and side fields at the electrode portion the liquid crystal molecules on the electrode is rotated by the elastic force of the liquid crystal with. すなわち、電極上の全ての面から光が透過されるので、透過率が高い。 That is, the light from all sides on the electrode is transmitted, a high transmittance. さらに、一画素内での液晶の回転程度が異なり、自己報償効果によりカラーシフト(color shift)が減少する。 Further, different rotation degree of the liquid crystal in one pixel, the color shift (color Shift) is reduced by self-rewarding effect.

前記横電界電極がストライプパターンで構成された場合、電圧印加時、横電界の形成のため、配向方向は0°方向を基準に、約60°位傾いた方向へと構成されるので、偏光板の偏光軸方向と比べて、傾いていて、視野角の範囲が不均一な問題があり、ストライプパターンの場合も、配向方向は90°-270°方向へとほとんど構成されて、これによる偏光板の偏光軸方向0°、90°に、相互に直交されるように位置することによって、45°、135°方向で視野角の特性が低下する。 If the lateral electric field electrode is composed of stripes, when a voltage is applied, for the formation of the transverse electric field, the orientation direction relative to the 0 ° direction, since it is configured to approximately 60 ° position inclined direction, the polarizing plate compared with the polarization axis direction, are inclined, there is a range of viewing angles uneven problem, even if the stripe pattern, the orientation direction is almost configured to 90 ° -270 ° direction, the polarizing plate according to this the polarization axis direction of 0 °, the 90 °, by positioning as mutually orthogonal, 45 °, the characteristics of viewing angle is reduced at 135 ° direction.

また、全方向で角度別にカラーシフトの差があるので、視野角の特性が低下する問題があった。 Further, since the angle by in all directions is a difference in color shift, the characteristics of the viewing angle is a problem of decrease.

前述したような問題を解決するために、本発明では、カラー シフト現象を最小化させて、視野角を向上させるFFSモード液晶表示装置及びその製造方法を提供することを目的とする。 To solve the problems as described above, in the present invention, by minimizing a color shift phenomenon, and an object thereof is to provide a FFS-mode liquid crystal display device and a manufacturing method thereof to improve the viewing angle.

このために、本発明では、画素領域と対応した位置に、四角形状で形成された第1電極と、前記第1電極と重なった位置に、円形構造で形成された第2電極を利用した横電界による液晶を駆動させる。 Therefore, in the present invention, a position corresponding to the pixel region, a first electrode formed in a square shape, the overlapping position with the first electrode, the horizontal using a second electrode formed in a circular structure to drive the liquid crystal by the electric field.

前述した目的を達成するための本発明のFFSモード液晶表示装置は、第1基板と、前記第1基板上に、形成されたゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと、前記ゲート配線と離隔され、ゲート配線と平行な共通配線と、前記共通配線から分岐され前記画素領域と対応して、実質的に、四角形状に形成された共通電極と、前記薄膜トランジスタに連結され前記共通電極と重なるリング状の画素電極と、前記第1基板と向かい合うように配置された第2基板と、前記第1基板と第2基板との間に設けられた液晶層を含む。 FFS mode liquid crystal display device of the present invention for achieving the above object includes a first substrate, on the first substrate, a gate wiring formed, crossing the gate line to define a pixel region and the data line, a thin film transistor is connected to the gate and data lines, spaced apart from the gate line, a common line parallel to the gate wiring, corresponding to the pixel region is branched from the common line, substantially to, a common electrode formed in a square shape, a ring-shaped pixel electrodes connected to said thin film transistor overlaps the common electrode, a second substrate disposed to face the first substrate, said first substrate a liquid crystal layer provided between the second substrate.

ここで、前記薄膜トランジスタと前記画素電極間に、画素連結配線をさらに含み、前記画素電極と共通電極は、透明導電物質で形成される。 Here, between the pixel electrode and the thin film transistor further comprises a pixel connecting line, wherein the pixel electrode and the common electrode is formed of a transparent conductive material.
前記液晶層の液晶分子は、前記画素電極のパターンの間の領域と、前記画素電極と共通電極が重畳する領域での前記第1基板及び第2基板に、平行な電界により駆動される。 Liquid crystal molecules of the liquid crystal layer includes a region between the patterns of the pixel electrode, the pixel electrode and the common electrode on the first substrate and the second substrate in a region overlapping, it is driven by an electric field parallel.

前記画素電極は、円形及びリング状パターンを含み、前記画素電極のパターンは、同心状である。 The pixel electrode includes a circular and ring-shaped pattern, the pattern of the pixel electrode is concentric. この時、前記画素電極は、円形の第1画素電極パターンとリング状の第2画素電極パターン、 第3画素電極パターンを含み、前記第1画素電極パターンは、前記第3画素電極パターンの内部に位置して、前記第2画素電極パターンは、前記第1画素電極パターンと第3画素電極パターンの間に位置する。 At this time, the pixel electrode includes circular first pixel electrode pattern and the ring-shaped second pixel electrode pattern includes a third pixel electrode pattern, the first pixel electrode pattern, the inside of the third pixel electrode pattern located, the second pixel electrode pattern is located between the first pixel electrode pattern and the third pixel electrode pattern.

前記重なった共通電極と画素電極は、絶縁体が介在する状態で、ストレージキャパシターを構成する。 The overlapping common electrode and the pixel electrode in a state where an insulator is interposed, constitutes the storage capacitor.
前記第2基板の内側面に、前記画素領域を露出する開口部があって、前記共通電極の端側を覆うブラックマトリックスをさらに含む。 An inner surface of the second substrate, there is a opening that exposes the pixel region further comprises a black matrix covering the end side of the common electrode. ここで、前記開口部は、円形に構成される。 Here, the opening is configured in a circular.

前記画素領域は、正四角形状の場合もあって、この時、前記画素領域は、1つのサブピクセルに対応して、赤色、緑色、青色、白色のサブピクセルが、1つの画素を構成する。 The pixel region in the case of square shape even when the said pixel region, corresponding to one sub-pixel, the red, green, blue, white subpixels constituting one pixel.
前記画素領域に連結されて、前段ゲート配線と重なり、ストレージキャパシターを形成するキャパシター電極をさらに含む。 It is connected to the pixel region, overlapping the previous gate line, further comprising a capacitor electrode forming the storage capacitor.

前記薄膜トランジスタは、前記ゲート配線から分岐されるゲート電極と、前記ゲート電極と重なる半導体層と、前記データ配線から分岐されるソース電極と、前記ソース電極と離隔されているドレイン電極を含む。 The TFT includes a gate electrode branched from the gate line, a semiconductor layer which overlaps with the gate electrode, a source electrode branched from the data line, a drain electrode which is spaced apart from the source electrode.

本発明の他のFFSモード液晶表示装置は、第1基板と、前記第1基板上に、形成されたゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと、前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線と、前記共通配線から分岐され前記画素電極と重なる円形の共通電極と、前記第1基板と向かい合うように配置された第2基板と、前記第1基板と第2基板との間に設けられた液晶層を含む。 Other FFS mode liquid crystal display device of the present invention includes a first substrate, wherein the first substrate, a gate wiring formed, to cross the gate line, a data line to define a pixel region, the gate a thin film transistor is connected to the line and the data line is connected to the thin film transistor, substantially, a square-shaped pixel electrode is spaced apart from the gate wiring and the common wiring, which is parallel to the gate line, branching off from the common line by including a circular common electrode overlapping with the pixel electrode, a second substrate disposed to face the first substrate, a liquid crystal layer provided between the first substrate and the second substrate.

前記画素電極と共通電極は、透明導電物質で形成される。 The pixel electrode and the common electrode is formed of a transparent conductive material.
前記液晶層の液晶分子は、前記共通電極の開口部に対応する領域と、前記画素電極と共通電極が重畳する領域で、前記第1基板及び第2基板に、平行な電界により駆動される。 Liquid crystal molecules of the liquid crystal layer includes a region corresponding to the opening of the common electrode in a region where the pixel electrode and the common electrode are overlapped, the first and second substrates and driven by an electric field parallel.
前記共通電極は、円形の開口部のある第1共通電極パターンと、前記開口部内に位置して、リング状の第2共通電極パターンを含む。 The common electrode includes a first common electrode pattern of circular openings, located in the opening, including a ring-shaped second common electrode pattern.
前記重なった共通電極と画素電極は、絶縁体が介在する状態で、ストレージキャパシターを構成する。 The overlapping common electrode and the pixel electrode in a state where an insulator is interposed, constitutes the storage capacitor.

前記第2基板の内側面に、前記画素領域を露出する開口部があって、前記共通電極の端側を覆うブラックマトリックスをさらに含む。 An inner surface of the second substrate, there is a opening that exposes the pixel region further comprises a black matrix covering the end side of the common electrode. 前記開口部は、円形に構成される。 The opening is configured in a circular.
前記画素領域は、正四角形状の場合もあって、この時、前記画素領域は、1つのサブピクセルに対応して、赤色、緑色、青色、白色のサブピクセルが、1つの画素を構成する。 The pixel region in the case of square shape even when the said pixel region, corresponding to one sub-pixel, the red, green, blue, white subpixels constituting one pixel.
前記画素領域に連結されて、前段ゲート配線と重なり、ストレージキャパシターを形成するキャパシター電極をさらに含む。 It is connected to the pixel region, overlapping the previous gate line, further comprising a capacitor electrode forming the storage capacitor.

前記薄膜トランジスタは、前記ゲート配線から分岐されるゲート電極と、前記ゲート電極と重なる半導体層と、前記データ配線から分岐されるソース電極と、前記ソース電極と離隔されているドレイン電極を含む。 The TFT includes a gate electrode branched from the gate line, a semiconductor layer which overlaps with the gate electrode, a source electrode branched from the data line, a drain electrode which is spaced apart from the source electrode.

本発明のまた他のFFSモード液晶表示装置は、第1基板と、前記第1基板上に、形成されたゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと、前記ゲート配線と離隔され、ゲート配線と平行な共通配線と、前記共通配線から分岐され前記画素領域と対応して、実質的に、四角形状の共通電極と、前記薄膜トランジスタに連結され前記共通電極と重なる螺旋形状の画素電極と、前記第1基板と向かい合うように配置された第2基板と、前記第1基板と第2基板との間に設けられた液晶層を含む。 The other FFS mode liquid crystal display device of the present invention includes a first substrate, on the first substrate, a gate wiring formed, to cross the gate line, a data line to define a pixel region, wherein a thin film transistor is connected to the gate and data lines, spaced apart from the gate line, a common line parallel to the gate wiring, corresponding to the pixel region is branched from the common line, substantially, rectangular provided between the common electrode, and a pixel electrode of a spiral shape is connected to the thin film transistor overlaps the common electrode, a second substrate disposed to face the first substrate, the first substrate and the second substrate It was a liquid crystal layer.

本発明のまた他のFFSモード液晶表示装置は、第1基板と、前記第1基板上に、形成されたゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと、前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線と、前記共通配線から分岐され、螺旋形状の開口部があって、前記画素電極と重なる共通電極と、前記第1基板と向かい合うように配置された第2基板と、前記第1基板と第2基板との間に設けられた液晶層を含む。 The other FFS mode liquid crystal display device of the present invention includes a first substrate, on the first substrate, a gate wiring formed, to cross the gate line, a data line to define a pixel region, wherein a thin film transistor is connected to the gate and data lines, it is connected to the thin film transistor, substantially, a square-shaped pixel electrode is spaced apart from the gate wiring, the gate wiring and parallel common lines, from the common line is branched, there is opening of the spiral-shaped, provided between the common electrode overlapping with the pixel electrode, a second substrate disposed to face the first substrate, the first substrate and the second substrate It was a liquid crystal layer.

本発明によるFFSモード液晶表示装置の製造方法は、基板上に、ゲート配線を形成する段階と、前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階と、前記共通配線から分岐されて、実質的に、四角形状の共通電極を形成する段階及び前記薄膜トランジスタに連結され前記共通電極と重なり、リング状の画素電極を形成する段階を含む。 Method of manufacturing a FFS mode liquid crystal display device according to the invention, on a substrate, forming a gate wiring intersecting with the gate lines, forming a data line that defines a pixel region, the gate line and forming a thin film transistor is connected to the data line is separated from the gate line, forming a gate wiring and parallel common lines, are branched from the common line, substantially, a square-shaped common connected to stage and the thin film transistor forming the electrode overlaps with the common electrode includes forming a ring-shaped pixel electrode.

ここで、前記画素電極と共通電極は、透明導電物質で形成される。 Here, the pixel electrode and the common electrode is formed of a transparent conductive material.
前記画素電極を形成する段階は、前記共通電極を形成する段階の後、行われる。 The forming of the pixel electrode, after the step of forming the common electrode is performed.
前記画素電極は、同心状の円形または、リング状パターンを含む。 The pixel electrode, concentric circular or includes a ring-shaped pattern.

本発明の他のFFSモード液晶表示装置の製造方法は、基板上に、ゲート配線を形成する段階と、前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と、前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極を形成する段階と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階及び前記共通配線から分岐され、前記画素電極と重なる円形の共通電極を形成する段階を含む。 Another method for manufacturing the FFS mode liquid crystal display device of the present invention includes the steps on a substrate, forming a gate wiring that intersects with the gate line, forming a data line that defines a pixel region, the gate forming a thin film transistor is connected to the line and the data line is connected to the thin film transistor, substantially, forming a square-shaped pixel electrode is spaced apart from the gate wiring, a common parallel to the gate wiring branches from step and said common wiring to form a wiring, comprising the step of forming a common electrode of a circular overlapping with the pixel electrode.

ここで、前記画素電極と共通電極は、透明導電物質で形成される。 Here, the pixel electrode and the common electrode is formed of a transparent conductive material.
前記共通電極を形成する段階は、前記画素電極を形成する段階の後、行われる。 The forming of the common electrode, after the step of forming the pixel electrode is performed.
前記共通配線は、円形の開口部のある第1共通配線パターンと、前記開口部内に位置して、リング状の第2共通配線パターンを含む。 The common wiring includes a first common wiring pattern of circular openings, located in the opening, a ring-shaped second common wiring pattern.

本発明のまた他のFFSモード液晶表示装置の製造方法は、基板上にゲート配線を形成する段階と、前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階と、前記共通配線から分岐され、実質的に、四角形状の共通電極を形成する段階及び前記薄膜トランジスタに連結され前記共通電極と重なり、螺旋形状の画素電極を形成する段階を含む。 Method for producing still another FFS mode liquid crystal display device of the present invention includes forming a gate wiring on a substrate and crossing the gate line, forming a data line that defines a pixel region, the gate forming a thin film transistor is connected to the line and the data line is separated from the gate line, forming a gate wiring and parallel common lines are branched from the common line, substantially, rectangular connected to stage and the thin film transistor to form a common electrode overlaps with the common electrode, comprising the step of forming a pixel electrode of a spiral shape.

本発明のまた他のFFSモード液晶表示装置の製造方法は、基板上にゲート配線を形成する段階と、前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と、前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極を形成する段階と、前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階及び前記共通配線から分岐され、前記画素電極と重なり、螺旋形状の開口部のある共通電極を形成する段階を含む。 Method for producing still another FFS mode liquid crystal display device of the present invention includes forming a gate wiring on a substrate and crossing the gate line, forming a data line that defines a pixel region, the gate forming a thin film transistor is connected to the line and the data line is connected to the thin film transistor, substantially, forming a square-shaped pixel electrode is spaced apart from the gate wiring, a common parallel to the gate wiring branches from step and said common wiring to form a wiring overlaps with the pixel electrode, comprising forming a common electrode having an opening portion of the spiral shape.

本発明のまた他のFFSモード液晶表示装置は、第1基板と、前記第1基板の上部のゲート配線と、前記ゲート配線と交差して、画素領域を定義するデータ配線と、前記ゲート配線及びデータ配線に連結されている薄膜トランジスタ、前記ゲート配線に平行で離隔されている共通配線、前記共通配線に連結されている共通電極、前記薄膜トランジスタに連結され、前記共通電極と重なる画素電極、前記第1基板と向かい合うように配置された第2基板 及び前記第1基板と第2基板との間に設けられた液晶層を含み、前記画素電極と共通電極は、前記画素電極と共通電極間に、電位の差が存在する時、前記液晶層の液晶が、前記画素領域の中心から、放射形で配列するマルチドメイン構造で配列される。 The other FFS mode liquid crystal display device of the present invention includes a first substrate, and the upper gate line of the first substrate and crossing the gate lines, and data lines defining a pixel region, the gate line and a thin film transistor which is connected to the data line, the gate line to the common line being spaced in parallel, a common electrode connected to the common line, is connected to the thin film transistor, the common electrode and overlapping the pixel electrode, the first It includes a liquid crystal layer provided between the second substrate and the first substrate and the second substrate disposed to face the substrate, the pixel electrode and the common electrode is between the common electrode and the pixel electrode, the potential when the difference is present, the liquid crystal of the liquid crystal layer, from the center of the pixel region are arranged in a multi-domain structure be arranged in radial.

前記画素電極と共通電極のうち、少なくとも1つの一部は曲がっており、前記画素電極と共通電極のうち、少なくとも1つは実質的に、四角形である。 Among the pixel electrode and the common electrode, it is bent at least one part of said pixel electrode and the common electrode, at least one is substantially a rectangle.
前記画素電極と共通電極間の電界は、前記画素電極と共通電極間の電位の差に対して、独立的で、実質的に、一定である。 Electric field between the common electrode and the pixel electrode, to the difference in potential between the common electrode and the pixel electrode, independently at a substantially constant.

前記画素電極と共通電極は、実質的に、異なる形である。 The pixel electrode and the common electrode is substantially the differently.
前記画素電極と共通電極のうち、少なくとも1つはリング等があって、連続するリング等の半径等の間の差は、実質的に一定である。 Among the pixel electrode and the common electrode, at least one is a ring or the like, the difference between the radius or the like of the ring such that successive is substantially constant.
前記画素電極と共通電極のうち、少なくとも1つは螺旋等があって、前記螺旋等の連続する側面へと隣接した部分の半径等の間の差は、実質的に一定である。 Among the pixel electrode and the common electrode, at least one is a spiral or the like, the difference between the radii such successive adjacent portions to the side surface of such the spiral is substantially constant.
前記画素電極と共通電極は、また他のゲート配線と重なる。 The pixel electrode and the common electrode is also overlap with the other gate lines.

前記液晶表示装置は、前記画素領域の開口率を定義する開口部のあるブラックマトリックスをさらに含む。 The liquid crystal display device further includes a black matrix with openings defining the aperture ratio of the pixel area. この時、前記開口部は、前記画素電極より大きく、前記共通電極よりは小さい。 In this case, the opening is larger than the pixel electrode, it is smaller than the common electrode. 前記画素電極と共通電極のうち、少なくとも1つと前記ブラックマトリックスが重畳する領域は、曲線状である。 Among the pixel electrode and the common electrode, at least the region where one said black matrix overlaps are curved. 前記ブラックマトリックスの開口部は、円形である。 Opening of the black matrix is ​​circular.

前記画素電極と共通電極のうち、少なくとも1つは、前記画素電極の中心を取り囲む全ての方向に対して、実質的に対称である。 Among the pixel electrode and the common electrode, at least one, in all directions surrounding the center of the pixel electrode, it is substantially symmetrical.
前記共通電極は、実質的に四角形であって、実質的に曲線状の開口部がある。 The common electrode is substantially a square, substantially is curved opening. この時、前記画素電極は、前記共通電極より小さく、前記共通電極の開口部より大きい。 At this time, the pixel electrode is smaller than the common electrode, it is greater than the opening of the common electrode.
前記画素電極と共通電極のうち、少なくとも1つは楕円状である。 Among the pixel electrode and the common electrode, at least one is elliptical.
前記液晶は方向性を持たない。 The liquid crystal has no directionality.

前記画素電極と共通電極のうち、少なくとも1つは曲線状の部分と、四角形状の部分がある。 Among the pixel electrode and the common electrode, at least one is curved section and a square-shaped portion.
前記表示装置の一画素は、一群の隣接した2 2n (nは、整数)個の画素領域を含む。 One pixel of the display device, a group of adjacent 2 2n that (n is an integer) includes a number of pixel areas. この時、前記液晶表示装置は、前記第2基板上に形成された、相互に異なる色のカラーフィルターをさらに含み、前記 一群の隣接した画素領域は、2 2m (mは、nより小さい、もしくは、同じ整数)個の、相互に異なるカラーフィルターを含む。 In this case, the liquid crystal display device was formed on the second substrate, further comprising a color filter of mutually different colors, the set of adjacent pixel area, 2 2m (m is n less than or , including the same integer), a mutually different color filters.

前記一群の隣接した画素領域で、各画素の前記画素電極と共通電極は、同じ形である。 Said group in adjacent pixel regions, the pixel electrode and the common electrode of each pixel is the same shape.
前記一群の隣接した画素領域で、第1画素領域の前記画素電極と共通電極のうち、少なくとも1つは、前記一群の隣接した画素領域の第2画素領域に形成された前記画素電極または、共通電極と異なる形である。 In the group of adjacent pixel areas, among the pixel electrode and the common electrode of the first pixel region, at least one, the set of the pixel electrode formed in the second pixel region adjacent pixel area or the common electrodes to be different forms.

本発明によるFFSモード液晶表示装置及びその製造方法によると、 横電界を形成する電極が、画素領域と対応するように形成される四角形状の第1電極と、第1電極と重なった位置で、円形の電極構造の第2電極とで構成されるので、第1電極、第2電極間の開口領域が円形構造であって、液晶が方向性を持たず、視野角を向上させる。 According to the FFS mode liquid crystal display device and a manufacturing method thereof according to the present invention, in a position the electrode to form a lateral electric field, a square shaped first electrode which is formed so as to correspond to the pixel region, overlapping the first electrode, since is composed of a second electrode of the circular electrode structure, a first electrode, the opening area between the second electrode is a circular structure, the liquid crystal has no directionality, thereby improving the viewing angle. また、正四角形ピクセル構造を適用して開口率を向上させることができて、ブラックマトリックスとが重畳する領域が減少され、合着ミスアライン時、製品別に発生される輝度の差が最小化できる長所がある。 In addition, it is possible to improve the aperture ratio by applying a square pixel structure, is reduced area black matrix overlaps, during coalescence misalignment, the advantage that the difference in brightness is generated by product can be minimized is there.

以下、本発明による望ましい実施例を、図を参照して詳しく説明する。 Hereinafter, a preferred embodiment according to the present invention will be described in detail with reference to FIG.
図5、図6は、本発明によるFFSモード円形電極のパターン構造を示した図である。 5, FIG. 6 is a diagram illustrating a pattern structure of the FFS mode circular electrode according to the present invention. 図5は、ドメイン別の液晶分子の駆動の特性を示した図であって、図6は、T-V(Transmittance-Voltage)曲線グラフの図であって、中心部を同一にして、内側から外側へとリング構造の横電界電極(以下、円形電極と略称する)が、この順に配置された構造を、一例として提示することができる。 Figure 5 is a graph showing characteristics of driving per-domain of the liquid crystal molecules, FIG 6 is a diagram of the T-V (Transmittance-Voltage) curves graph, and the central portion in the same, from the inside lateral electric field electrode to the outer ring structure (hereinafter, abbreviated as circular electrode), an arrangement structure in this order, can be presented as an example.

図5に示した円形の電極(CE;Circular band Electrode)構造によると、相互に異なる液晶分子110の配列構造の領域で定義される4つのドメインD1、D2、D3、D4によって構成されるマルチドメイン構造であって、ドメイン別の液晶分子110は、ラビング方向に沿って、電圧無印加時には、ドメインの区別なしに、例えば、90°-270°方向に配列された後、電圧印加時には、横電界により円形電極CEと垂直に、全体的に、放射形構造で配列される。 Circular electrodes shown in FIG. 5; According to (CE Circular band Electrode) structure, a multi-domain composed of four domains D1, D2, D3, D4, which is defined in the region of the arrangement of mutually different liquid crystal molecules 110 a structure, another liquid crystal molecules 110 domain, in the rubbing direction, when no voltage is applied, without distinction of domains, for example, after being arranged in 90 ° -270 ° direction, when the voltage is applied, the transverse electric field the perpendicular to the circular electrode CE, as a whole, are arranged in a radial structure.

これに対するT-Vの特性は、図6に示すように、従来のストライプパターン構造の横電界電極での、ラビング方向別の効果が、一つの曲線で示されることを特徴とする。 Characteristics of T-V for this is, as shown in FIG. 6, in the horizontal electric field electrode of a conventional stripe pattern structure, another effect rubbing direction, characterized in that it is represented by a single curve.

以下、本発明による円形の電極構造のFFSモード液晶表示装置に関する具体的な実施例を、図を参照して詳しく説明する。 Hereinafter, specific embodiments relating to the FFS mode liquid crystal display device of the circular electrode structure according to the present invention will be described in detail with reference to FIG.

図7は、本発明の実施例1によるFFSモード液晶表示装置用基板の平面図である。 Figure 7 is a plan view of the FFS mode liquid crystal display device substrate according to Example 1 of the present invention.
図示したように、第1方向へとゲート配線112が形成されており、第1方向と交差される第2方向へとデータ配線128が形成されていて、第1方向へとゲート配線112と対応するように共通配線142が形成されて、前記ゲート配線112及びデータ配線128の交差領域は、画素領域Pで定義される。 As shown, the gate wiring 112 and the first direction is formed, the data line 128 to a second direction intersected with the first direction be formed, corresponding to the first direction and the gate wiring 112 common wiring 142 to have been formed, the intersection region of the gate line 112 and data line 128 is defined by the pixel region P.
前記共通配線142では、画素領域P別に、画素領域Pに対応する四角形状の共通電極144が形成されている。 In the common line 142, the pixel region P Separately, a square-shaped common electrode 144 corresponding to the pixel region P is formed.

前記ゲート配線112及びデータ配線128の交差地点には、薄膜トランジスタTが形成されており、薄膜トランジスタTに連結され第1画素連結配線140が形成されて、第1画素連結配線140では、第2画素連結配線141が延長形成されていて、第2画素連結配線141では、多数の円形パターンで構成された画素電極138が分岐されている。 The intersection of the gate line 112 and data lines 128, thin film transistors T are formed, a first pixel connection line 140 is connected to the thin film transistor T is formed, the first pixel connection line 140, the second pixel connected wiring 141 have been formed extending, in the second pixel connection line 141, a pixel electrode 138 composed of a plurality of circular patterns are branched.

前記画素電極138は、同一な中心部があって、内側から外側へと順に、配列された多数のパターンで構成されて、中心部から外側へと第1画素電極パターン138a、第2画素電極パターン138b、第3画素電極パターン138cが順に、配置された構造を構成する。 The pixel electrode 138, there is the same center, in order from the inside to the outside, consists of a number of patterns arranged, from the center to the outside first pixel electrode pattern 138a, a second pixel electrode pattern 138b, the third pixel electrode pattern 138c is in order, constitute the arrangement structure.

本実施例によるFFSモードでは、画素電極138パターン間の離隔領域だけではなく、画素電極138と共通電極144間が重畳する領域を開口領域として利用するので、前記画素電極138及び共通電極144は、透明導電性物質から選択されて、一例として、インジウム−スズ−オキサイド ITOがある。 The FFS mode according to this embodiment, not only the separation region between the pixel electrodes 138 patterns, since between the common electrode 144 and the pixel electrode 138 utilizes the region overlapping the opening region, the pixel electrode 138 and the common electrode 144, it is selected from a transparent conductive material, for example, indium - there is oxide ITO - tin.
また、本発明によるFFSモードの場合、別途のストレージキャパシターを構成しなくても、前記画素電極138及び共通電極144間が重畳する領域が、絶縁体(図示せず)が介在する状態で、ストレージキャパシターCstを構成することを特徴とする。 In addition, in the case of FFS mode according to the invention, without constituting a separate storage capacitor, a region between the pixel electrodes 138 and the common electrode 144 is superimposed, in a state in which an insulator (not shown) is interposed, storage and characterized in that it constitutes a capacitor Cst.

図面に斜線で示した領域は、ブラックマトリックス形成領域BAであって、図示してないブラックマトリックスは、対向基板または、同一基板に位置して、液晶が駆動されない領域での光を遮断する役割をする。 The region indicated by oblique lines in the drawing, a black matrix forming region BA, a black matrix which is not shown, the counter substrate, or, are located on the same substrate, the role of blocking light in the region where the liquid crystal is not driven to. 前記ブラックマトリックス形成領域BAは、画素領域の主領域を露出させるオープン部146を含み、非画素領域及び共通電極144の枠部を含む領域に形成されて、例えば、第3画素電極パターン138cより大きいサイズであって、円形構造で形成することができる。 The black matrix forming region BA includes an open portion 146 for exposing the main region of the pixel region, it is formed in a region including the frame portion of the non-pixel region and the common electrode 144, for example, larger than the third pixel electrode pattern 138c a size can be formed in a circular structure.

図8ないし図13は、本発明の実施例1による6マスク工程によるFFSモード液晶表示装置用基板の製造工程を段階別に示した図であって、 8 to 13 are views showing step by step a manufacturing process of the substrate for the FFS mode liquid crystal display device according to 6 mask process according to the first embodiment of the present invention,
円形電極を中心に簡略に説明する。 Briefly described mainly circular electrode. 前述したマスク工程は、感光性物質を利用したフォトーエッチング工程によりパターニングする工程である。 Aforementioned mask step is a step of patterning by photo over etching process using a photosensitive material.

図8は、基板110上に、第1マスク工程により第1方向へと位置して、ゲート電極116のあるゲート配線112を形成する段階である。 8, on the substrate 110, the first mask process is located to the first direction, a step of forming a gate wiring 112 with a gate electrode 116.

図9は、前記ゲート配線112を覆う領域にゲート絶縁膜(図示せず)を形成する段階と、第2マスク工程により前記ゲート電極116を覆う領域に半導体層122を形成する段階であって、図10は、第3マスク工程により第1方向と交差される第2方向へとデータ配線128と、前記データ配線128から分岐されるソース電極130と、前記ソース電極130と離隔するようにアイランドパターンで構成されたドレイン電極132を形成する段階である。 9, and forming the gate wiring 112 of the gate insulation region covering film (not shown), a step of forming a semiconductor layer 122 in a region where the second mask process to cover the gate electrode 116, 10, island pattern as a second direction and data lines 128 intersecting the first direction by a third mask process, a source electrode 130 branched from the data line 128, spaced apart from the source electrode 130 in a step of forming a drain electrode 132 that are configured.

前記ゲート配線112及びデータ配線128が交差される領域は、画素領域Pで定義される。 Region where the gate wiring 112 and the data line 128 is crossed is defined by the pixel region P.
前記ソース電極130とドレイン電極132は、半導体層122の両側と重なるように位置する。 The source electrode 130 and the drain electrode 132 is positioned so as to overlap with both sides of the semiconductor layer 122.
この段階によって、前記ゲート電極116、半導体層122、ソース電極130、ドレイン電極132は、薄膜トランジスタTを構成する。 This stage, the gate electrode 116, the semiconductor layer 122, the source electrode 130, drain electrode 132 constitute a thin film transistor T.

前記ソース電極130及びドレイン電極132の間の離隔区間に位置する半導体層122の真性半導体物質を露出させ、露出された真性半導体物質領域をチャンネルChとして構成する段階を含む。 Comprising the step of configuring the separation to expose the intrinsic semiconductor material of the semiconductor layer 122 located in the section, the exposed intrinsic semiconductor material regions between the source electrode 130 and drain electrode 132 as a channel Ch.

図11は、前記薄膜トランジスタTを含み、基板全面に保護層(図示せず)を形成する段階と、第4マスク工程により前記保護層の上部に、第1方向へと前記ゲート配線112と離隔されるように位置する共通配線134と、前記共通配線134で、画素領域P単位で、前記画素領域Pと対応する四角形状のパターンに分岐される共通電極136を形成する段階である。 11 includes the thin film transistor T, forming a protective layer on the entire surface of the substrate (not shown), on top of the protective layer by the fourth mask process, is spaced apart from the first direction and the gate wiring 112 a common line 134 which is located so that, in the common line 134, the pixel region P unit, a step of forming a common electrode 136 which is branched into rectangular patterns corresponding to the pixel region P.

図12は、前記共通配線134及び共通電極136を覆う基板全面に、 絶縁層(図示せず)を形成する段階と、第5マスク工程により前記絶縁層及び保護層に、前記ドレイン電極132を一部露出させるドレインコンタクトホール138を形成する段階である。 12, the entire surface of the substrate to cover the common wiring 134 and the common electrode 136, forming an insulating layer (not shown), the insulating layer and the protective layer by a fifth mask process, the drain electrode 132 one a step of forming a drain contact hole 138 for parts exposed.

図13は、前記ドレインコンタクトホール138を含む絶縁層の上部に、第6マスク工程により、ドレインコンタクトホール138を通じてドレイン電極132に連結される第1画素連結配線140と、前記第1画素連結配線140で、第2方向へと延長形成された第2画素連結配線142と、前記第2画素連結配線142から分岐される画素電極144を形成する段階である。 Figure 13 is the on the insulating layer including the drain contact hole 138, the sixth mask process, the drain contact and the first pixel connection line 140 connected to the drain electrode 132 through the hole 138, the first pixel connection line 140 in a step of forming a second pixel connection line 142 that is extended and formed into a second direction, the pixel electrode 144 which is branched from the second pixel connection line 142.

前記画素電極144は、同一な中心部で、内側から外側へと一定間隔離隔するように、順に形成された円形構造の多数のパターンで構成される。 The pixel electrode 144 is the same center, so that a predetermined distance apart to the outside from the inside, consists of a number of patterns of circular structure formed in this order.
より詳しく説明すると、中心部に円形パターンで構成された第1画素電極パターン144aと、第1画素電極パターン144aの外周で、リング状に構成された第2画素電極パターン144bと、第2画素電極パターン144bの外周で、リング状に構成された第3画素電極パターン144cとで構成される。 In more detail, a first pixel electrode pattern 144a which is configured in a circular pattern in the center, at the outer periphery of the first pixel electrode pattern 144a, and the second pixel electrode pattern 144b which is configured in a ring shape, a second pixel electrode in the outer periphery of the pattern 144b, and a third pixel electrode pattern 144c that is configured in a ring shape.
前記共通電極136と画素電極144は、重なった領域に位置することが重要である。 The common electrode 136 and the pixel electrode 144, it is important to position the overlapping area.

以下、前記実施例1による製造工程よりマスクの数が節減した低マスク工程によりFFSモード液晶表示装置を製造する工程を説明する。 Hereinafter, a process of manufacturing the FFS mode liquid crystal display device by low-mask process number of masks than the manufacturing process according to Example 1 was reduced.

図14ないし図18は、本発明の実施例2による5マスクによるFFSモード液晶表示装置の製造工程を段階別に示した平面図であって、前記実施例1による5マスク工程と重複する工程の説明は、簡略にする。 14 through FIG. 18 is a plan view showing step by step a manufacturing process of the FFS mode liquid crystal display device according to fifth mask according to the second embodiment of the present invention, description of the steps of overlapping the fifth mask process according to the first embodiment It is to simplify.
図14は、基板210上に、第1マスク工程により、前記図8と同じ方法で、ゲート配線212、ゲート電極216を形成する段階である。 14, on the substrate 210, the first mask process, in the same manner as FIG. 8, a gate wiring 212, a step of forming a gate electrode 216.

図15は、前記ゲート配線212、ゲート電極216を覆う領域に、ゲート絶縁膜(図示せず)を形成する段階と、ゲート絶縁膜の上部に半導体物質、金属物質を順に積層した後、回折露光法を含む第2マスク工程により、 前記金属物質を利用してデータ配線228、ソース電極230、ドレイン電極232を形成して、前記データ配線228、ソース電極230、ドレイン電極232と対応したパターン構造で、半導体物質を半導体物質層225を形成する。 15, the gate wiring 212, a region covering the gate electrode 216, forming a gate insulating film (not shown), the semiconductor material on the gate insulating film, after laminating the metal material in order, diffractive exposure the second mask process including law, the metallic material by utilizing the data line 228, source electrode 230, and a drain electrode 232, the data line 228, source electrode 230, with the corresponding pattern structure and the drain electrode 232 the semiconductor material forming the semiconductor material layer 225. 前記半導体物質層225は、ソース電極230及びドレイン電極232間の離隔区間を含んで形成されて、前記ソース電極230及びドレイン電極232と対応した位置の半導体物質層225は、半導体領域(SC;semiconductor area)を構成する。 The semiconductor material layer 225 is formed to include a separation section between the source electrode 230 and drain electrode 232, the semiconductor material layer 225 at positions corresponding to the source electrode 230 and drain electrode 232, the semiconductor region (SC; Semiconductor area) make up the.

前記ゲート電極216、半導体物質層225の半導体領域SC、ソース電極230、ドレイン電極232は、薄膜トランジスタTを構成する。 The gate electrode 216, the semiconductor region SC, a source electrode 230 of the semiconductor material layer 225, the drain electrode 232 constitute a thin film transistor T.
この段階では、回折露光法によりソース電極230及びドレイン電極232間の離隔区間に位置する半導体物質層225の純粋半導体領域を露出させチャンネルChを形成する段階を含む。 At this stage, including the step of forming a channel Ch expose the pure semiconductor region of the semiconductor material layer 225 located on the separation section between the source electrode 230 and drain electrode 232 by a diffraction exposure method.

例えば、露光された部分が除去されるポジティブタイプの感光性物質を利用する場合、チャンネル部と対応した位置に、スリット部のあるマスクを配置して、チャンネル部でパターンを形成しょうとする部分より、薄い厚さの感光性物質層を形成する方法として、1つのマスク工程で、半導体工程とソース/ドレイン工程を同時に行うことができる。 For example, when using a positive type photosensitive material exposed portion is removed, a position corresponding to the channel part, by placing a mask with a slit portion, than the portion to be'll form a pattern in the channel section as a method of forming a photosensitive material layer of small thickness, in one mask process can be performed semiconductor process and the source / drain steps at the same time.

図16は、前記薄膜トランジスタTを覆う基板全面に、保護層(図示せず)を形成する段階と、前記保護層の上部に、第3マスク工程により共通配線234及び共通電極236を形成する段階である。 16, the entire surface of the substrate to cover the thin film transistor T, forming a protective layer (not shown), on top of the protective layer, in forming a common line 234 and the common electrode 236 by a third mask process is there.

前記共通配線234及び共通電極236を構成する物質は、透明導電性物質から選択されて、一例として、インジウム−スズ−オキサイドITOがある。 Material constituting the common line 234 and the common electrode 236 is selected from a transparent conductive material, for example, indium - there is oxide ITO - tin.

図17は、前記共通配線234及び共通電極236を覆う領域に、絶縁層(図示せず)を形成する段階と、第4マスク工程により前記絶縁層及び保護層に、ドレイン電極232を一部露出させるドレインコンタクトホール238を形成する段階である。 Figure 17 is a region which covers the common wiring 234 and the common electrode 236, the exposed part forming an insulating layer (not shown), the insulating layer and the protective layer by the fourth mask process, the drain electrode 232 a step of forming a drain contact hole 238 to.

図18は、前記ドレインコンタクトホール238を含む絶縁層の上部に、第5マスク工程により、前記ドレインコンタクトホール238を通じてドレイン電極232に連結される第1画素連結配線240と、前記第1画素連結配線240で延長形成された第2画素連結配線242と、前記第2画素連結配線242から分岐された円形構造の画素電極244を形成する段階である。 Figure 18 is the on the insulating layer including the drain contact hole 238, the fifth mask process, wherein the drain contact first pixel connection line 240 connected to the drain electrode 232 through the hole 238, the first pixel connection line a second pixel connection line 242 which is extended formed at 240, is the step of forming the pixel electrode 244 of the branched circular structure from the second pixel connection line 242.

前記画素電極244は、多数のパターンで構成されて、具体的なパターン構造は、前記図12で前述した構造を適用することができる。 The pixel electrode 244 is composed of a number of patterns, the specific pattern structure may be applied to the structure described above in FIG 12.
すなわち、前記画素電極244は、第1画素電極パターン244a、第2画素電極パターン244b、第3画素電極パターン244cとで構成される。 That is, the pixel electrode 244, the first pixel electrode pattern 244a, a second pixel electrode pattern 244b, and a third pixel electrode pattern 244c.
前記画素電極244を構成する物質は、前記共通電極236と同じく、透明導電性物質から選択されて、例えば、インジウム−スズ−オキサイドITOがある。 The material constituting the pixel electrode 244, like the the common electrode 236, is selected from a transparent conductive material, e.g., indium - there is oxide ITO - tin.

以下、本発明のまた他の実施例では、円形の電極構造のもう1つのパターン構造として螺旋形の電極構造を提示する。 Hereinafter, in still another embodiment of the present invention presents a helical electrode structure as another pattern structure of a circular electrode structure.

図19は、本発明の実施例3によるFFSモード液晶表示装置用基板の平面図であって、螺旋形の電極構造を示している。 Figure 19 is a plan view of the FFS mode liquid crystal display device substrate according to Example 3 of the present invention showing the spiral electrode structure. 前記実施例1と円形の電極構造を除いた部分は、同一に適用できるので、重複される部分に関する説明は省略する。 Portion excluding the Example 1 and a circular electrode structure, so can be applied to the same, description of portions that are overlapped is omitted.

図示したように、共通配線342に連結され画素領域Pには、四角形状の共通電極344が形成されていて、薄膜トランジスタTに連結され第1画素連結配線340が形成されており、第1画素連結配線340から延長形成されて、共通電極344と重なった領域には、螺旋形構造の画素電極338が形成されている。 As shown, the linked pixel region P in the common line 342, a square-shaped common electrode 344 have been formed, the first pixel connection line 340 is connected to the thin film transistor T is formed, a first pixel connected It is extended from the wiring 340 in a region overlapping the common electrode 344, the pixel electrode 338 of the helical structure is formed.

前記実施例1の場合、閉曲線で構成された多数のリング構造の組み合わせで画素電極が構成されたとすると、本実施例は、1つの画素電極が別途の第2画素連結配線なしに、外側から内側へ、または、内側から外側へと一定間隔を維持して、螺旋形で形成されることを特徴とする。 For Example 1, when a combination by the pixel electrode of the plurality of ring structure constituted by a closed curve has been constructed, this embodiment, in one pixel electrode without a separate second pixel connection line, inward from the outside to, or to maintain a constant distance from the inside to the outside, characterized in that it is formed in a spiral shape.

本構造も、画素電極338が有する螺旋形パターン間の離隔領域及び画素電極338と共通電極344が、重なった領域での横電界により液晶を駆動させることを特徴として、このような構造的特徴により画素電極338と共通電極344は、透明導電性物質から選択されて、一例として、インジウム−スズ−オキサイドITOがある。 This structure also, the common electrode 344 and the separation region and the pixel electrode 338 between spiral pattern with the pixel electrode 338, as characterized by driving the liquid crystal by a lateral electric field in the overlapping regions, by such structural features common electrode 344 and pixel electrode 338, is selected from a transparent conductive material, for example, indium - there is oxide ITO - tin.

前記画素電極338と共通電極344間が重畳する領域は、図示してない絶縁体が介在する状態で、ストレージキャパシターCstを構成する。 Area between the common electrode 344 and the pixel electrode 338 are overlapped in a state which is not shown insulator is interposed, constitutes the storage capacitor Cst.
図に斜線で示した領域は、画素電極338を露出させる円形のオープン部346のあるブラックマトリックス形成領域(BA:Black matrix Area)に当たる。 Region indicated by oblique lines in the figure, the black matrix forming region of the circular opening portion 346 for exposing the pixel electrode 338: striking the (BA Black matrix Area).

図20ないし図22は、本発明の実施例3による6マスク工程により螺旋形構造のFFSモード横電界型の液晶表示装置用基板を制作する工程を段階別に示した平面図であって、第1マスク工程ないし第4マスク工程は、前記実施例1と同一に適用できるので、1つの図で示した。 20 to FIG. 22 is a plan view of the process of production shown in step by step the FFS mode horizontal electric field type liquid crystal display device substrate of the helical structure by 6 mask process according to Example 3 of the present invention, the first mask process to fourth mask process, so can be applied in the same manner as in example 1, shown in a single figure.

図20は、第1マスク工程によりゲート配線312、ゲート電極316を形成する段階と、第2マスク工程により半導体層322を形成する段階と、第3マスク工程によりデータ配線388、ソース電極330、ドレイン電極332を形成して、前記ゲート電極316、半導体層322、ソース電極330、ドレイン電極332とで構成される薄膜トランジスタTを形成する段階と、前記ソース電極330及びドレイン電極332をマスクを利用して、真性半導体物質領域で構成されるチャンネルChを形成する段階を含む。 Figure 20 is a gate wiring 312 by the first mask process, forming a gate electrode 316, forming a semiconductor layer 322 by the second mask process, the data line 388 by a third mask process, a source electrode 330, drain to form electrodes 332, the gate electrode 316, the semiconductor layer 322, the source electrode 330, and forming a TFT configured T at the drain electrode 332, the source electrode 330 and drain electrode 332 using a mask includes forming a channel Ch consists of intrinsic semiconductor material region.

前記薄膜トランジスタTを含む基板全面に、保護層(図示せず)を形成する段階と、前記保護層(図示せず)の上部に、第4マスク工程により、ゲート配線312と平行に位置して、画素領域Pと対応する四角形状の共通電極336がある共通配線334を形成する段階を含む。 The entire surface of the substrate including the thin film transistor T, forming a protective layer (not shown), on top of the protective layer (not shown), by the fourth mask process, and positioned parallel to the gate wiring 312, comprising forming a common line 334 has a square-shaped common electrode 336 corresponding to the pixel region P.

図21は、前記共通配線334及び共通電極336を含む基板全面に、 絶縁層(図示せず)を形成する段階と、第5マスク工程により前記絶縁層及び保護層に、前記ドレイン電極332を一部露出させるドレインコンタクトホール338を形成する段階である。 Figure 21 is the entire surface of the substrate including the common line 334 and the common electrode 336, forming an insulating layer (not shown), the insulating layer and the protective layer by a fifth mask process, the drain electrode 332 one a step of forming a drain contact hole 338 for parts exposed.

図22は、前記ドレインコンタクトホール338を含む絶縁層の上部に、第6マスク工程により、ドレインコンタクトホール338を通じてドレイン電極332に連結される画素連結配線340と、前記画素連結配線340で延長形成される螺旋形構造の画素電極344が形成する段階である。 Figure 22 is on the insulating layer including the drain contact hole 338, the sixth mask process, the pixel connection wiring 340 connected to the drain electrode 332 through the drain contact hole 338, formed to extend in the pixel connection wiring 340 that is the step of the pixel electrode 344 is formed of a helical structure.

以下、前記実施例3による製造工程よりマスク工程の数が節減された工程により螺旋形の電極構造のFFSモード液晶表示装置用基板を製造する工程を説明する。 Hereinafter, the number of mask steps than manufacturing process according to the third embodiment will be described a process of manufacturing the FFS mode liquid crystal display device substrate of the electrode structure of helical by the process is reduced.

図23ないし図25は、本発明の実施例4による5マスク工程によりFFSモード液晶表示装置用基板を製造する工程を段階別に示した平面図である。 23 to FIG. 25 is a plan view showing a step of manufacturing a substrate for a FFS mode liquid crystal display device step by step by 5 mask process in accordance with a fourth embodiment of the present invention.
図23は、第1マスク工程によりゲート配線412、ゲート電極416を形成する段階と、第2マスク工程によりデータ配線428、ソース電極430、ドレイン電極432と、前記データ配線428、ソース電極430、ドレイン電極432と対応するパターン構造であって、前記ソース電極430及びドレイン電極432と対応した位置で、半導体領域SCのある半導体物質層425を形成する段階を含む。 Figure 23 is a gate wiring 412 by the first mask process, forming a gate electrode 416, the data lines 428 by the second mask process, a source electrode 430, a drain electrode 432, the data line 428, source electrode 430, drain a pattern structure as the electrode 432 corresponding, at a position corresponding to the source electrode 430 and drain electrode 432, including the step of forming a semiconductor material layer 425 with a semiconductor region SC.

また、同じマスク工程で、回折露光法によりチャンネルChを形成する段階を含み、前記ゲート電極416、半導体物質層425の半導体領域SC、ソース電極430、ドレイン電極432は、薄膜トランジスタTを構成して、前記薄膜トランジスタTを覆う領域に、基板全面に、保護層(図示せず)を形成する段階と、前記保護層(図示せず)の上部に、第3マスク工程により、前記ゲート配線412と平行に位置して、画素領域Pと対応する四角形状の共通電極436がある共通配線434を形成する段階である。 Further, the same mask step comprises forming a channel Ch by diffraction exposure method, the gate electrode 416, the semiconductor region SC of the semiconductor material layer 425, the source electrode 430, drain electrode 432 constitute a thin film transistor T, in a region covering the thin film transistor T, the entire surface of the substrate, forming a protective layer (not shown), on top of the protective layer (not shown), the third mask process, parallel to the gate line 412 located a step of forming a common line 434 has a square-shaped common electrode 436 corresponding to the pixel region P.

図24は、前記共通配線434及び共通電極436を含む基板全面に、絶縁層(図示せず)を形成する段階と、第4マスク工程により前記絶縁層及び保護層に、前記ドレイン電極432を一部露出させるドレインコンタクトホール438を形成する段階である。 Figure 24 is the entire surface of the substrate including the common line 434 and the common electrode 436, forming an insulating layer (not shown), the insulating layer and the protective layer by the fourth mask process, the drain electrode 432 one a step of forming a drain contact hole 438 for parts exposed.

図25は、前記ドレインコンタクトホール438を含む絶縁層の上部に、第5マスク工程により、前記ドレインコンタクトホール438を通じてドレイン電極432に連結される画素連結配線440と、前記画素連結配線440で延長形成される螺旋形構造の画素電極444が形成する段階を含む。 Figure 25 is on the insulating layer including the drain contact hole 438, the fifth mask process, the pixel connection wiring 440 connected to the drain electrode 432 through the drain contact hole 438, extending formed in the pixel connection wiring 440 is the comprising pixel electrodes 444 of the helical structure is formed.

図26、図27は、横電界電極のパターン構造による合着誤整列(misalign)時の開口率の減少程度を説明するための図である。 Figure 26, Figure 27 is a diagram for explaining the order of reduction in the aperture ratio when bonding misalignment by the pattern structure of the lateral electric field electrode (misalign). 図26は、従来のストライプパターンタイプの横電界電極、図27は、本発明による円形パターンタイプの横電界電極の図である。 Figure 26 is a conventional stripe pattern types of the lateral field electrode, FIG. 27 is a diagram of a lateral electric field electrode of a circular pattern type according to the present invention.

図示したように、横電界電極(IE1、IE2;In-plane Electrode)が形成された基板450、470と、ブラックマトリックスBM1、BM2が形成された基板460、480の合着工程で、ミスアラインが発生する場合、ブラックマトリックスBM1、BM2は、設計値を超え、横電界電極IE1、IE2とが重畳する領域が大きくなれて、このようなミスアラインは、開口領域の減少をもたらす。 As illustrated, the transverse electric field electrodes; and (IE1, IE2 In-plane Electrode) substrate 450, 470 which are formed in the black matrix BM1, BM2 of substrates 460 and 480 formed bonding process, misalignment occurs If we, the black matrix BM1, BM2 are greater than the design value, the lateral electric field electrode IE1, region IE2 and is superimposed accustomed large, such misalignment results in a reduction of the opening area.

図26の場合、横電界電極IE1のパターン構造により、ブラックマトリックスBM1と横電界電極IE1間が重畳する領域R1が、横電界電極IE1の長さの方向へと全て重なるが、図27の場合、本発明による横電界電極IE2は、円形の電極構造であることによって、ブラックマトリックスBM2と横電界電極IE2間が重畳する領域R2は、図26に比べて、大変減少されている。 For Figure 26, the pattern structure of the lateral electric field electrode IE1, black matrix BM1 and lateral electric field electrode IE1 region between the superimposed R1 is overlaps all to the length direction of the lateral electric field electrode IE1, the case of FIG. 27, lateral electric field electrode IE2 according to the invention, by a circular electrode structure, region R2 between the black matrix BM2 and lateral electric field electrode IE2 is superimposed, as compared with FIG. 26, are very reduced.
従って、本発明による円形の電極構造によると、合着工程マージンが大きくなるので、製品別輝度の差が縮む。 Thus, according to a circular electrode structure according to the present invention, since the bonding process margin is increased, the difference in the product-specific luminance shrinks.

以下、本発明のまた他の実施例では、ストレージキャパシターの向上構造を提示する。 Hereinafter, in still another embodiment of the present invention presents an improvement structure of the storage capacitor.

図28は、本発明の実施例5によるFFSモード液晶表示装置の平面図であって、前記実施例1と区別される特徴を中心に説明する。 Figure 28 is a plan view of the FFS mode liquid crystal display device according to Example 5 of the present invention will be described mainly the features distinguished from the first embodiment.
図示したように、画素電極538の最外角パターンである第3画素電極パターン538cでは、前段ゲート配線512と重なるようにキャパシター電極540が延長形成されている。 As illustrated, the third pixel electrode pattern 538c, the capacitor electrode 540 so as to overlap the previous gate line 512 is formed extending an outermost pattern of the pixel electrode 538.

すなわち、画素電極538と共通電極520間が重畳する領域での第1ストレージキャパシターCst1と、キャパシター電極540とゲート配線間が重畳する領域での、第2ストレージキャパシターCst2の合で、ストレージキャパシターCst が構成されることによって、前記実施例1、実施例3による構造より、ストレージキャパシターCst の増加で、液晶が安定的に駆動される。 That is, the first storage capacitor Cst1 in the region which overlaps the between common electrode 520 and pixel electrode 538, in a region overlapping the inter capacitor electrode 540 and the gate wiring, in case of the second storage capacitor Cst2, a storage capacitor Cst is by being constituted, from the structure according to example 1, example 3, an increase in the storage capacitor Cst, liquid crystal is driven stably.

以下、本発明のまた他の実施例では、開口率の向上のため、正四角形構造の赤色Red,緑色Green、青色Blue、白色White のサブピクセルが、1つのピクセルを構成する4色ピクセル構造である円形の電極構造のFFSモード液晶表示装置を提示する。 Hereinafter, in still another embodiment of the present invention, for improving the aperture ratio, the red Red of square construction, green Green, Blue Blue, white White subpixel, four-color pixel structure constituting one pixel presenting FFS mode liquid crystal display device of a circular electrode structure.

図29は、本発明の実施例6によるFFSモード液晶表示装置の平面図であって、正四角形で構成された赤色、緑色、青色、白色の4色ピクセル構造に関する。 Figure 29 is a plan view of the FFS mode liquid crystal display device according to Example 6 of the present invention, red composed of square, green, blue, to white 4-color pixel structure.
一般的に、赤色、緑色、青色の3色ピクセル構造では、直四角形構造でサブピクセルが構成され、画素領域内の短縮幅が円形電極の半径を決めて、円形電極以外のダミー領域が、かなり大きい比重を占めることによって、開口率向上に限界があった。 Generally, red, green, and blue three-color pixel structure, the sub-pixels are configured in rectangular shape structure, shortening the width of the pixel area is determined radius of the circular electrode, a dummy region other than the circular electrode, considerably by occupying a large specific gravity, there is a limit in improving the aperture ratio.

ところが、正四角形ピクセル構造では、画素領域が中心部から4辺までの距離が同じなので、円形電極の半径を決めるのに問題がなく、円形電極以外に、ダミー領域が占める比重が、大変減少することによって、開口率向上を効果的に得ることができる。 However, in the square pixel structure, since the distance from the center pixel region to the four sides are the same, no problem to determine the radius of the circular electrode, in addition to circular electrode, a specific gravity occupied by the dummy region is very reduced by, it is possible to obtain an aperture ratio improved effectively.
図示したように、正四角形で構成される赤色602、緑色604、青色606、白色608の4つのサブピクセルが、1つのピクセルPXを構成する4色ピクセル構造の円形の電極構造のFFSモード液晶表示装置を適用すると、画素領域の利用効率を高め、開口率を効果的に高めることができる。 As illustrated, constituted by a square red 602, green 604, blue 606, four sub-pixels of the white 608, FFS mode liquid crystal display of the circular electrode structure of four-color pixel structure constituting one pixel PX applying device, increase the utilization efficiency of the pixel region, the aperture ratio can be increased effectively.

以下、画素電極が四角形状で形成されて、共通電極が円形構造である実施例を提示する。 Hereinafter, the pixel electrode is formed in a rectangular shape, the common electrode is presented as Example circular structure.

図30、図31は、本発明の実施例7によるFFSモード液晶表示装置の平面図であって、図30は、リング構造、図31は、螺旋形構造の共通電極を含むFFSモード液晶表示装置に係り、前記実施例1と区別される特徴的な部分を中心に説明する。 Figure 30, Figure 31 is a plan view of the FFS mode liquid crystal display device in accordance with a seventh embodiment of the present invention, FIG. 30, a ring structure, FIG. 31, the FFS mode liquid crystal display device comprising a common electrode of the helical structure It relates to, to the following description centers on characteristic features of which are distinguished from the first embodiment.

本実施例では、画素電極738、838が画素領域Pと対応した位置に四角形状で形成されて、画素電極738、838が重なった位置で、共通電極744、844が円形構造で形成されることを特徴とする。 In this embodiment, are formed in a rectangular shape at a position where the pixel electrodes 738,838 is corresponding to the pixel region P, at a position overlapping the pixel electrodes 738,838, the common electrode 744,844 are formed in a circular structure the features.

本構造でも、画素電極738、838と共通電極744、844が重なった領域は、絶縁体(図示せず)が介在する状態で、ストレージキャパシターCstを構成して、画素電極738、838と共通電極744、844を構成する物質は、透明導電性物質から選択され、一例として、インジウム−スズ−オキサイドITOで形成されて、共通電極744、844間の離隔区間及び両電極が重畳する領域は、開口領域を構成して、前記実施例1でのように、開口領域が円形構造を構成することによって、視野角の特性を向上させる。 Also in this structure, the area overlapping the common electrode 744,844 and the pixel electrode 738,838 is in a state in which an insulator (not shown) is interposed, constitutes a storage capacitor Cst, the common electrode and the pixel electrode 738,838 material constituting the 744,844 is selected from a transparent conductive material, for example, indium - tin - it is formed in oxide ITO, area separation section and the electrodes are overlapped between the common electrode 744,844, the opening configure the region, as in example 1, the opening area by constructing a circular structure, improve the characteristics of the viewing angle.

図30による共通電極744はリング構造であって、図31による共通電極844は螺旋形構造である。 Common electrode 744 according to FIG. 30 is a ring structure, the common electrode 844 according to FIG. 31 is a helical structure.

より具体的に説明すると、図30による共通電極744は、円形のオープン部746があって、画素領域Pの枠部を覆う領域に位置する第1共通電極パターン744aと、第1共通電極パターン744aの内部に、リング構造で位置する第2共通電極パターン744bとで構成される。 More specifically, the common electrode 744 according to FIG. 30, there is a circular opening portion 746, a first common electrode pattern 744a located in the region covering the frame portion of the pixel region P, a first common electrode pattern 744a inside of, and a second common electrode pattern 744b which is located in a ring structure. また、前記画素電極738は、第1共通電極パターン744aの内部で、オープン部746より大きいサイズである。 Further, the pixel electrode 738, within the first common electrode pattern 744a, which is greater than the open portion 746 size.

図31による共通電極844は、螺旋形のオープン部846があって、画素領域Pの枠部を取り囲む領域に位置して、前記画素電極838は、共通電極844の内部で、オープン部846より大きいサイズである。 Common electrode 844 according to FIG. 31, if there is an open portion 846 of the spiral, is located in an area surrounding the frame portion of the pixel region P, the pixel electrode 838, within the common electrode 844, a larger opening portion 846 it is the size.

さらに、本実施例による特徴的な構造を含み、前記実施例1ないし実施例6による構造及び製造工程を適用することができる。 Further comprising a characteristic structure of this embodiment can be applied to the structure and manufacturing process according to Example 1 to Example 6.
ところが、前記実施例で限られるのではなく、本発明の趣旨に反しない範囲内で、多様に変更して実施できる。 However, rather than necessarily from being in Example, within a range that does not depart from the scope of the present invention can be carried out variously changed.
例えば、本発明による円形の電極構造は、楕円形構造を含む構造に当たる。 For example, a circular electrode structure according to the present invention corresponds to the structure including the elliptical structure.

一般的な横電界型の液晶表示装置の駆動原理を説明するための図である。 It is a diagram for explaining the driving principle of a general transverse electric field type liquid crystal display device. 一般的な横電界型の液晶表示装置用アレイ基板の概略的な平面図である。 It is a schematic plan view of an array substrate for a liquid crystal display apparatus of the general plane switching. 一般的なFFSモード液晶表示装置の平面図である。 It is a plan view of a general FFS mode liquid crystal display device. 前記図3のIIIB-IIIB線に沿って切断した断面を示している断面図である。 It is a sectional view showing a cross section cut along the line IIIB-IIIB of FIG. 3. 本発明によるFFSモードの円形電極のパターン構造の図であって、ドメイン別の液晶分子の駆動の特性を示している。 A diagram of a pattern structure of a circular electrode of the FFS mode according to the invention, shows the characteristic of the driving of the domain-specific liquid crystal molecules. 本発明によるFFSモードの円形電極のパターン構造の図であって、透過率−電圧(T−V:Transmittance-Voltage)の特性の曲線グラフである。 A diagram of a pattern structure of a circular electrode of the FFS mode according to the present invention, the transmittance - Voltage: is a curve graph of the (T-V Transmittance-Voltage) characteristics. 本発明の実施例1によるFFSモード液晶表示装置用基板の平面図である。 It is a plan view of a substrate for the FFS mode liquid crystal display device according to the first embodiment of the present invention. 本発明の実施例1によるFFSモード液晶表示装置用基板の製造工程を段階別に示した図である。 The FFS-mode liquid crystal display device substrate manufacturing process according to Example 1 of the present invention seen by step. 図8に続く工程を示す平面図である。 It is a plan view showing a step subsequent to FIG. 図9に続く工程を示す平面図である。 It is a plan view showing a step subsequent to FIG. 図10に続く工程を示す平面図である。 It is a plan view illustrating a process subsequent to FIG. 10. 図11に続く工程を示す平面図である。 It is a plan view illustrating a process subsequent to FIG. 11. 図12に続く工程を示す平面図である。 It is a plan view illustrating a process subsequent to FIG. 12. 本発明の実施例2によるFFSモード液晶表示装置用基板の製造工程を段階別に示した平面図である。 The FFS-mode liquid crystal display device substrate manufacturing process according to Example 2 of the present invention is a plan view showing step by step. 図14に続く工程を示す平面図である。 It is a plan view illustrating a process subsequent to FIG. 14. 図15に続く工程を示す平面図である。 It is a plan view illustrating a process subsequent to FIG. 15. 図16に続く工程を示す平面図である。 It is a plan view showing a step subsequent to FIG. 16. 図17に続く工程を示す平面図である。 It is a plan view illustrating a process subsequent to FIG. 17. 本発明の実施例3によるFFSモード液晶表示装置用基板の平面図である。 It is a plan view of a substrate for the FFS mode liquid crystal display device according to Example 3 of the present invention. 本発明の実施例3による螺旋形FFSモードの横電界型の液晶表示装置用基板の製造工程を段階別に示した平面図である。 Is a plan view of the manufacturing process shown by step IPS type liquid crystal display device substrate helical FFS mode according to the third embodiment of the present invention. 図20に続く工程を示す平面図である。 It is a plan view showing a step subsequent to FIG. 20. 図21に続く工程を示す平面図である。 It is a plan view showing a step subsequent to FIG. 21. 本発明の実施例4によるFFSモード液晶表示装置用基板の製造工程を段階別に示した平面図である。 The FFS-mode liquid crystal display device substrate manufacturing process according to Example 4 of the present invention is a plan view showing step by step. 図23に続く工程を示す平面図である。 It is a plan view illustrating a process subsequent to FIG. 23. 図24に続く工程を示す平面図である。 It is a plan view showing a step subsequent to FIG. 24. 横電界型のパターン構造による合着ミスアライン時の開口率の減少の程度を説明するための図であって、従来のストライプパターンタイプの横電界電極の図である。 A diagram for explaining the degree of reduction in the aperture ratio at the time of bonding misalignment by the lateral electric field type of pattern structure diagrams of the conventional stripe pattern types of the lateral electric field electrode. 横電界型のパターン構造による合着ミスアライン時の開口率の減少の程度を説明するための図であって、本発明による円形パターンタイプの横電界電極の図である。 A diagram for explaining the degree of reduction in the aperture ratio at the time of bonding misalignment by the lateral electric field type of pattern structure diagrams of the lateral electric field electrode of a circular pattern type according to the present invention. 本発明の実施例5によるFFSモード液晶表示装置の平面図である。 It is a plan view of the FFS mode liquid crystal display device according to Example 5 of the present invention. 本発明の実施例6によるFFSモード液晶表示装置の平面図である。 It is a plan view of the FFS mode liquid crystal display device according to Example 6 of the present invention. 本発明の実施例7によるFFSモード液晶表示装置の平面図である。 It is a plan view of the FFS mode liquid crystal display device in accordance with a seventh embodiment of the present invention. 本発明の実施例7によるFFSモード液晶表示装置の平面図である。 It is a plan view of the FFS mode liquid crystal display device in accordance with a seventh embodiment of the present invention.

符号の説明 DESCRIPTION OF SYMBOLS

112:ゲート配線 128:データ配線138a:第1画素電極パターン138b:第2画素電極パターン138c:第3画素電極パターン138:画素電極 112: gate wire 128: Data line 138a: first pixel electrode pattern 138b: second pixel electrode pattern 138c: third pixel electrode pattern 138: pixel electrode
140:第1画素連結配線141:第2画素連結配線142:共通配線 144:共通電極146:オープン部 140: first pixel connection line 141: second pixel connection line 142: common wiring 144: common electrode 146: Open section
BA:ブラックマトリックス形成領域Cst :ストレージキャパシターP:画素領域 T:薄膜トランジスタ BA: black matrix forming region Cst: storage capacitor P: pixel region T: the thin film transistor

Claims (68)

  1. 第1基板と; A first substrate;
    前記第1基板上に、形成されたゲート配線と; On the first substrate, and the formed gate wirings;
    前記ゲート配線と交差して、画素領域を定義するデータ配線と; And crossing the gate lines, and data lines defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと; A thin film transistor is connected to the gate and data lines;
    前記ゲート配線と離隔され、ゲート配線と平行な共通配線と; It is spaced apart from the gate wiring, the gate wiring and parallel common lines;
    前記共通配線から分岐され前記画素領域と対応して、実質的に、四角形状に形成された共通電極と; The common line is branched from the corresponding to the pixel region, essentially, a common electrode formed in a rectangular shape;
    前記薄膜トランジスタに連結され前記共通電極と重なるリング状の画素電極と; A ring-shaped pixel electrodes connected to said thin film transistor overlaps the common electrode;
    前記第1基板と向かい合うように配置された第2基板と; A second substrate disposed to face the first substrate;
    前記第1基板と第2基板との間に設けられた液晶層を含むFFSモード液晶表示装置。 FFS mode liquid crystal display device comprising a liquid crystal layer provided between the first substrate and the second substrate.
  2. 前記薄膜トランジスタと前記画素電極間に、画素連結配線をさらに含むことを特徴とする請求項1に記載のFFSモード液晶表示装置。 Between the pixel electrode and the TFT, FFS mode liquid crystal display device according to claim 1, further comprising a pixel connection wire.
  3. 前記画素電極と共通電極は、透明導電物質で形成されることを特徴とする請求項1に記載のFFSモード液晶表示装置。 The pixel electrode and the common electrode, FFS mode liquid crystal display device according to claim 1, characterized in that it is formed of a transparent conductive material.
  4. 前記液晶層の液晶分子は、前記画素電極のパターンの間の領域と、前記画素電極と共通電極が重畳する領域で、前記第1基板及び第2基板に、平行な電界により駆動されることを特徴とする請求項1に記載のFFSモード液晶表示装置。 Liquid crystal molecules of the liquid crystal layer includes a region between the patterns of the pixel electrode, in a region where the pixel electrode and the common electrode are overlapped, the first and second substrates, to be driven by an electric field parallel FFS mode liquid crystal display device according to claim 1, wherein.
  5. 前記画素電極は、円形及びリング状パターンを含むことを特徴とする請求項1に記載のFFSモード液晶表示装置。 The pixel electrode, FFS mode liquid crystal display device according to claim 1, characterized in that it comprises a circular and ring-shaped pattern.
  6. 前記画素電極のパターンは、同心状であることを特徴とする請求項5に記載のFFSモード液晶表示装置。 Pattern of the pixel electrode, FFS mode liquid crystal display device according to claim 5, characterized in that the concentric.
  7. 前記画素電極は、円形の第1画素電極パターンとリング状の第2画素電極パターン、 第3画素電極パターンを含み、前記第1画素電極パターンは、前記第3画素電極パターンの内部に位置して、前記第2画素電極パターンは、前記第1画素電極パターンと第3画素電極パターンの間に位置することを特徴とする請求項6に記載のFFSモード液晶表示装置。 The pixel electrode includes circular first pixel electrode pattern and the ring-shaped second pixel electrode pattern includes a third pixel electrode pattern, the first pixel electrode pattern is located inside of the third pixel electrode pattern the second pixel electrode pattern, FFS mode liquid crystal display device according to claim 6, characterized in that located between the first pixel electrode pattern and the third pixel electrode pattern.
  8. 前記重なった共通電極と画素電極は、絶縁体が介在する状態で、ストレージキャパシターを構成することを特徴とする請求項1に記載のFFSモード液晶表示装置。 The overlapping common electrode and the pixel electrode in a state where an insulator is interposed, FFS mode liquid crystal display device according to claim 1, characterized in that it constitutes a storage capacitor.
  9. 前記第2基板の内側面に、前記画素領域を露出する開口部があって、前記共通電極の端側を覆うブラックマトリックスをさらに含むことを特徴とする請求項1に記載のFFSモード液晶表示装置。 An inner surface of the second substrate, there is a opening that exposes the pixel region, FFS mode liquid crystal display device according to claim 1, further comprising a black matrix covering the end side of the common electrode .
  10. 前記開口部は、円形であることを特徴とする請求項9に記載のFFSモード液晶表示装置。 The opening, FFS mode liquid crystal display device according to claim 9, characterized in that a circular.
  11. 前記画素領域は、正四角形状であることを特徴とする請求項1に記載のFFSモード液晶表示装置。 The pixel region, FFS mode liquid crystal display device according to claim 1, characterized in that a square shape.
  12. 前記画素領域は、1つのサブピクセルに対応して、赤色、緑色、青色、白色のサブピクセルが、1つの画素を構成することを特徴とする請求項11に記載のFFSモード液晶表示装置。 The pixel region, corresponding to one sub-pixel, the red, green, blue, white subpixel, FFS mode liquid crystal display device according to claim 11, characterized in that it constitutes a single pixel.
  13. 前記画素領域に連結されて、前段ゲート配線と重なり、ストレージキャパシターを形成するキャパシター電極をさらに含むことを特徴とする請求項1に記載のFFSモード液晶表示装置。 It is connected to the pixel region, overlapping the previous gate line, FFS-mode liquid crystal display device according to claim 1, further comprising a capacitor electrode forming the storage capacitor.
  14. 前記薄膜トランジスタは、前記ゲート配線から分岐されるゲート電極と、前記ゲート電極と重なる半導体層と、前記データ配線から分岐されるソース電極と、前記ソース電極と離隔されているドレイン電極を含むことを特徴とする請求項1に記載のFFSモード液晶表示装置。 The thin film transistor, wherein a gate electrode branched from the gate line, a semiconductor layer which overlaps with the gate electrode, a source electrode branched from the data line, to include a drain electrode that is spaced apart from the source electrode FFS mode liquid crystal display device according to claim 1,.
  15. 第1基板と; A first substrate;
    前記第1基板上に、形成されたゲート配線と; On the first substrate, and the formed gate wirings;
    前記ゲート配線と交差して、画素領域を定義するデータ配線と; And crossing the gate lines, and data lines defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと; A thin film transistor is connected to the gate and data lines;
    前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極と; Coupled to the thin film transistor, and a substantially, rectangular pixel electrodes;
    前記ゲート配線と離隔され、ゲート配線と平行な共通配線と; It is spaced apart from the gate wiring, the gate wiring and parallel common lines;
    前記共通配線から分岐され前記画素電極と重なる円形の共通電極と; A circular common electrode overlapping with the pixel electrode is branched from the common line;
    前記第1基板と向かい合うように配置された第2基板と; A second substrate disposed to face the first substrate;
    前記第1基板と第2基板との間に設けられた液晶層を含むFFSモード液晶表示装置。 FFS mode liquid crystal display device comprising a liquid crystal layer provided between the first substrate and the second substrate.
  16. 前記画素電極と共通電極は、透明導電物質で形成されることを特徴とする請求項15に記載のFFSモード液晶表示装置。 The pixel electrode and the common electrode, FFS mode liquid crystal display device according to claim 15, characterized in that it is formed of a transparent conductive material.
  17. 前記液晶層の液晶分子は、前記共通電極の開口部に対応する領域と、前記画素電極と共通電極が重畳する領域で、前記第1基板及び第2基板に、平行な電界により駆動されることを特徴とする請求項15に記載のFFSモード液晶表示装置。 Liquid crystal molecules of the liquid crystal layer includes a region corresponding to the opening of the common electrode in a region where the pixel electrode and the common electrode are overlapped, the first and second substrates, to be driven by an electric field parallel FFS mode liquid crystal display device according to claim 15, wherein.
  18. 前記共通電極は、円形の開口部のある第1共通電極パターンと、前記開口部内に位置して、リング状の第2共通電極パターンを含むことを特徴とする請求項15に記載のFFSモード液晶表示装置。 The common electrode includes a first common electrode pattern of circular openings, located in the opening, FFS mode liquid crystal according to claim 15, characterized in that it comprises a ring-shaped second common electrode pattern display device.
  19. 前記重なった共通電極と画素電極は、絶縁体が介在する状態で、ストレージキャパシターを構成することを特徴とする請求項15に記載のFFSモード液晶表示装置。 The overlapping common electrode and the pixel electrode in a state where an insulator is interposed, FFS mode liquid crystal display device according to claim 15, characterized in that it constitutes a storage capacitor.
  20. 前記第2基板の内側面に、前記画素領域を露出する開口部があって、前記共通電極の端側を覆うブラックマトリックスをさらに含むことを特徴とする請求項15に記載のFFSモード液晶表示装置。 An inner surface of the second substrate, there is a opening that exposes the pixel region, FFS mode liquid crystal display device according to claim 15, further comprising a black matrix covering the end side of the common electrode .
  21. 前記開口部は、円形であることを特徴とする請求項20に記載のFFSモード液晶表示装置。 The opening, FFS mode liquid crystal display device according to claim 20, characterized in that a circular.
  22. 前記画素領域は、正四角形状であることを特徴とする請求項15に記載のFFSモード液晶表示装置。 The pixel region, FFS mode liquid crystal display device according to claim 15 which is a square shape.
  23. 前記画素領域は、1つのサブピクセルに対応して、赤色、緑色、青色、白色のサブピクセルが、1つの画素を構成することを特徴とする請求項22に記載のFFSモード液晶表示装置。 The pixel region, corresponding to one sub-pixel, the red, green, blue, white subpixel, FFS mode liquid crystal display device according to claim 22, characterized in that it constitutes a single pixel.
  24. 前記画素領域に連結されて、前段ゲート配線と重なり、ストレージキャパシターを形成するキャパシター電極をさらに含むことを特徴とする請求項15に記載のFFSモード液晶表示装置。 It is connected to the pixel region, overlapping the previous gate line, FFS-mode liquid crystal display device according to claim 15, further comprising a capacitor electrode forming the storage capacitor.
  25. 前記薄膜トランジスタは、前記ゲート配線から分岐されるゲート電極と、前記ゲート電極と重なる半導体層と、前記データ配線から分岐されるソース電極と、前記ソース電極と離隔されているドレイン電極を含むことを特徴とする請求項15に記載のFFSモード液晶表示装置。 The thin film transistor, wherein a gate electrode branched from the gate line, a semiconductor layer which overlaps with the gate electrode, a source electrode branched from the data line, to include a drain electrode that is spaced apart from the source electrode FFS mode liquid crystal display device according to claim 15,.
  26. 第1基板と; A first substrate;
    前記第1基板上に、形成されたゲート配線と; On the first substrate, and the formed gate wirings;
    前記ゲート配線と交差して、画素領域を定義するデータ配線と; And crossing the gate lines, and data lines defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと; A thin film transistor is connected to the gate and data lines;
    前記ゲート配線と離隔され、ゲート配線と平行な共通配線と; It is spaced apart from the gate wiring, the gate wiring and parallel common lines;
    前記共通配線から分岐され前記画素領域と対応して、実質的に、四角形状の共通電極と; The common line is branched from the corresponding to the pixel region, substantially, a square-shaped common electrode;
    前記薄膜トランジスタに連結され前記共通電極と重なる螺旋形状の画素電極と; And a pixel electrode of a spiral shape is connected to the thin film transistor overlaps the common electrode;
    前記第1基板と向かい合うように配置された第2基板と; A second substrate disposed to face the first substrate;
    前記第1基板と第2基板との間に設けられた液晶層を含むFFSモード液晶表示装置。 FFS mode liquid crystal display device comprising a liquid crystal layer provided between the first substrate and the second substrate.
  27. 第1基板と; A first substrate;
    前記第1基板上に、形成されたゲート配線と; On the first substrate, and the formed gate wirings;
    前記ゲート配線と交差して、画素領域を定義するデータ配線と; And crossing the gate lines, and data lines defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと; A thin film transistor is connected to the gate and data lines;
    前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極と; Coupled to the thin film transistor, and a substantially, rectangular pixel electrodes;
    前記ゲート配線と離隔され、ゲート配線と平行な共通配線と; It is spaced apart from the gate wiring, the gate wiring and parallel common lines;
    前記共通配線から分岐され、螺旋形状の開口部があって、前記画素電極と重なる共通電極と; The branched from the common line, and the common electrode had openings of the spiral shape, it overlaps the pixel electrode;
    前記第1基板と向かい合うように配置された第2基板と; A second substrate disposed to face the first substrate;
    前記第1基板と第2基板との間に設けられた液晶層を含むFFSモード液晶表示装置。 FFS mode liquid crystal display device comprising a liquid crystal layer provided between the first substrate and the second substrate.
  28. 基板上に、ゲート配線を形成する段階と; On a substrate, forming a gate wiring;
    前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と; And crossing the gate line, forming a data line defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と; Forming a thin film transistor is connected to the gate and data lines;
    前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階と; It is spaced apart from the gate wiring, and forming a gate wiring and parallel common lines;
    前記共通配線から分岐されて、実質的に、四角形状の共通電極を形成する段階;及び 前記薄膜トランジスタに連結され前記共通電極と重なり、リング状の画素電極を形成する段階を含むFFSモード液晶表示装置の製造方法。 Wherein is branched from the common line, substantially, steps to form a square-shaped common electrode; and is connected to the thin film transistor overlaps with the common electrode, FFS mode liquid crystal display device including forming a ring-shaped pixel electrode the method of production.
  29. 前記画素電極と共通電極は、透明導電物質で形成されることを特徴とする請求項28に記載のFFSモード液晶表示装置の製造方法。 The pixel electrode and the common electrode, the manufacturing method of the FFS mode liquid crystal display device according to claim 28, characterized in that it is formed of a transparent conductive material.
  30. 前記画素電極を形成する段階は、前記共通電極を形成する段階の後、行われることを特徴とする請求項28に記載のFFSモード液晶表示装置の製造方法。 The forming of the pixel electrode, after the step of forming the common electrode, the manufacturing method of the FFS mode liquid crystal display device according to claim 28, characterized in that it is carried out.
  31. 前記画素電極は、同心状の円形及びリング状パターンを含むことを特徴とする請求項28に記載のFFSモード液晶表示装置の製造方法。 The pixel electrode, the manufacturing method of the FFS mode liquid crystal display device according to claim 28, characterized in that it comprises a concentric circular and ring-shaped pattern.
  32. 基板上に、ゲート配線を形成する段階と; On a substrate, forming a gate wiring;
    前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と; And crossing the gate line, forming a data line defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と; Forming a thin film transistor is connected to the gate and data lines;
    前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極を形成する段階と; Coupled to the thin film transistor, substantially forming a square-shaped pixel electrodes;
    前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階;及び 前記共通配線から分岐され、前記画素電極と重なる円形の共通電極を形成する段階を含むFFSモード液晶表示装置の製造方法。 The spaced apart from the gate wiring step of forming a gate wiring and parallel common lines; and is branched from the common line, the manufacturing method of the FFS mode liquid crystal display device including forming a common electrode of a circular overlapping the pixel electrode .
  33. 前記画素電極と共通電極は、透明導電物質で形成されることを特徴とする請求項32に記載のFFSモード液晶表示装置の製造方法。 The pixel electrode and the common electrode, the manufacturing method of the FFS mode liquid crystal display device according to claim 32, characterized in that it is formed of a transparent conductive material.
  34. 前記共通電極を形成する段階は、前記画素電極を形成する段階の後、行われることを特徴とする請求項32に記載のFFSモード液晶表示装置の製造方法。 It said step of forming a common electrode, after the step of forming the pixel electrode, the manufacturing method of the FFS mode liquid crystal display device according to claim 32, characterized in that it is carried out.
  35. 前記共通配線は、円形の開口部のある第1共通配線パターンと、前記開口部内に位置して、リング状の第2共通配線パターンを含むことを特徴とする請求項32に記載のFFSモード液晶表示装置の製造方法。 The common wiring, a first common wiring pattern of circular openings, located in the opening, FFS mode liquid crystal according to claim 32, characterized in that it comprises a ring-shaped second common wiring pattern method for manufacturing a display device.
  36. 基板上に、ゲート配線を形成する段階と; On a substrate, forming a gate wiring;
    前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と; And crossing the gate line, forming a data line defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と; Forming a thin film transistor is connected to the gate and data lines;
    前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階と; It is spaced apart from the gate wiring, and forming a gate wiring and parallel common lines;
    前記共通配線から分岐され、実質的に、四角形状の共通電極を形成する段階;及び 前記薄膜トランジスタに連結され前記共通電極と重なり、螺旋形状の画素電極を形成する段階を含むFFSモード液晶表示装置の製造方法。 Is branched from the common line, substantially step to form a rectangular common electrode; and is connected to the thin film transistor overlaps with the common electrode, the FFS mode liquid crystal display device comprising forming a pixel electrode of the spiral-shaped Production method.
  37. 基板上に、ゲート配線を形成する段階と; On a substrate, forming a gate wiring;
    前記ゲート配線と交差して、画素領域を定義するデータ配線を形成する段階と; And crossing the gate line, forming a data line defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタを形成する段階と; Forming a thin film transistor is connected to the gate and data lines;
    前記薄膜トランジスタに連結され、実質的に、四角形状の画素電極を形成する段階と; Coupled to the thin film transistor, substantially forming a square-shaped pixel electrodes;
    前記ゲート配線と離隔され、ゲート配線と平行な共通配線を形成する段階;及び 前記共通配線から分岐され、前記画素電極と重なり、螺旋形状の開口部のある共通電極を形成する段階を含むFFSモード液晶表示装置の製造方法。 The spaced apart from the gate wiring step of forming a gate wiring and parallel common lines; is branched from and the common line overlaps with the pixel electrode, FFS mode including the step of forming a common electrode having an opening portion of the spiral-shaped method of manufacturing a liquid crystal display device.
  38. 第1基板と; A first substrate;
    前記第1 基板の上部のゲート配線; The top of the gate wiring of the first substrate;
    前記ゲート配線と交差して、画素領域を定義するデータ配線; And crossing the gate lines, data lines defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタ; A thin film transistor is connected to said gate and data lines;
    前記ゲート配線に平行で離隔されている共通配線; Common wiring being spaced in parallel with the gate line;
    前記共通配線に連結されている共通電極; Common electrode connected to the common line;
    前記薄膜トランジスタに連結され、前記共通電極と重なる画素電極; Coupled to the thin film transistors, pixel electrodes overlapping with the common electrode;
    前記第1基板と向かい合うように配置された第2基板;及び 前記第1基板と第2基板との間に設けられた液晶層を含み、前記画素電極と共通電極は、前記画素電極と共通電極間に、電位の差が存在する時、前記液晶層の液晶が、前記画素領域の中心から、放射形で配列するマルチドメイン構造で配列されるFFSモード液晶表示装置。 A second substrate disposed to face the first substrate; wherein the liquid crystal layer provided between the and the first substrate and the second substrate, the pixel electrode and the common electrode, the pixel electrode and the common electrode during, when the difference of potential is present, the liquid crystal of the liquid crystal layer, from the center of the pixel region, FFS mode liquid crystal display device which is arranged in a multi-domain structure be arranged in radial.
  39. 前記画素電極と共通電極のうち、少なくとも、1つの一部は、曲線状であることを特徴とする請求項38に記載のFFSモード液晶表示装置。 Among the pixel electrode and the common electrode, at least a portion of one, FFS mode liquid crystal display device according to claim 38, characterized in that a curve shape.
  40. 前記画素電極と共通電極のうち、少なくとも、1つは、実質的に、四角形であることを特徴とする請求項39に記載のFFSモード液晶表示装置。 Among the pixel electrode and the common electrode, at least, one, FFS mode liquid crystal display device according to claim 39, wherein the substantially, a square.
  41. 前記画素電極と共通電極間の電界は、前記画素電極と共通電極間の電位の差に対して、独立的で、実質的に、一定であることを特徴とする請求項38に記載のFFSモード液晶表示装置。 Electric field between the common electrode and the pixel electrode, to the difference in potential between the common electrode and the pixel electrode, independent and substantially, FFS mode according to claim 38, characterized in that a constant The liquid crystal display device.
  42. 前記画素電極と共通電極は、実質的に、異なる形であることを特徴とする請求項38に記載のFFSモード液晶表示装置。 The pixel electrode and the common electrode is substantially, FFS mode liquid crystal display device according to claim 38, characterized in that the different forms.
  43. 前記画素電極と共通電極のうち、少なくとも、1つは、リング状であることを特徴とする請求項38に記載のFFSモード液晶表示装置。 Among the pixel electrode and the common electrode, at least, one, FFS mode liquid crystal display device according to claim 38, wherein the ring-shaped.
  44. 連続するリングの半径の差は、実質的に、一定であることを特徴とする請求項43に記載のFFSモード液晶表示装置。 The difference of the radius of consecutive rings is substantially, FFS-mode liquid crystal display device according to claim 43, wherein the constant.
  45. 前記画素電極と共通電極のうち、少なくとも、1つは、螺旋状であることを特徴とする請求項38に記載のFFSモード液晶表示装置。 Among the pixel electrode and the common electrode, at least, one, FFS mode liquid crystal display device according to claim 38, characterized in that a spiral.
  46. 前記螺旋の対向する側面間の距離は、実質的に、一定であることを特徴とする請求項45に記載のFFSモード液晶表示装置。 The distance between the opposite sides of the helix is ​​substantially, FFS mode liquid crystal display device according to claim 45, wherein the constant.
  47. 前記画素電極と共通電極は、また他のゲート配線と重なることを特徴とする請求項38に記載のFFSモード液晶表示装置。 The pixel electrode and the common electrode is also FFS mode liquid crystal display device according to claim 38, characterized in that overlap with the other gate lines.
  48. 前記画素領域の開口率を定義する開口部のあるブラックマトリックスをさらに含むことを特徴とする請求項38に記載のFFSモード液晶表示装置。 FFS mode liquid crystal display device of claim 38, further comprising a black matrix with openings defining the aperture ratio of the pixel area.
  49. 前記開口部は、前記画素電極より大きく、前記共通電極よりは小さいことを特徴とする請求項48に記載のFFSモード液晶表示装置。 The opening, FFS mode liquid crystal display device according to claim 48, wherein greater than the pixel electrode is smaller than the common electrode.
  50. 前記画素電極と共通電極のうち、少なくとも、1つと前記ブラックマトリックスが重畳する領域は、曲線状であることを特徴とする請求項48に記載のFFSモード液晶表示装置。 Wherein in the pixel electrode and the common electrode, at least, a region one the black matrix is ​​superimposed, FFS mode liquid crystal display device according to claim 48, characterized in that a curve shape.
  51. 前記開口部は、円形であることを特徴とする請求項48に記載のFFSモード液晶表示装置。 The opening, FFS mode liquid crystal display device according to claim 48, characterized in that a circular.
  52. 前記画素電極と共通電極のうち、少なくとも1つは、前記画素電極の中心を取り囲む、全ての方向に対して、実質的に、対称であることを特徴とする請求項38に記載のFFSモード液晶表示装置。 Wherein in the pixel electrode and the common electrode, at least one, surrounds the center of the pixel electrode, in all directions, substantially, FFS mode liquid crystal according to claim 38, characterized in that the symmetrical display device.
  53. 前記共通電極は、実質的に、四角形であって、実質的に、曲線状の開口部があることを特徴とする請求項38に記載のFFSモード液晶表示装置。 The common electrode is substantially, a square, substantially, FFS mode liquid crystal display device according to claim 38, characterized in that there is a curved opening.
  54. 前記画素電極は、前記共通電極より小さく、前記共通電極の開口部よりは大きいことを特徴とする請求項53に記載のFFSモード液晶表示装置。 The pixel electrode, the common electrode smaller than, FFS mode liquid crystal display device according to claim 53, wherein greater than the opening of the common electrode.
  55. 前記液晶は方向性を持たないことを特徴とする請求項38に記載のFFSモード液晶表示装置。 The liquid crystal FFS mode liquid crystal display device according to claim 38, characterized in that no directionality.
  56. 前記画素電極と共通電極のうち、少なくとも1つは、曲線状の部分と、四角形状の部分があることを特徴とする請求項38に記載のFFSモード液晶表示装置。 Among the pixel electrode and the common electrode, at least one, FFS mode liquid crystal display device according to claim 38, characterized in that there is a curved portion and a square-shaped portion.
  57. 前記表示装置の一画素は、一群の隣接した2 2n (nは、整数)個の画素領域を含むことを特徴とする請求項38に記載のFFSモード液晶表示装置。 The one pixel of the display device, a group of adjacent 2 2n that (n is an integer) FFS mode liquid crystal display device according to claim 38, characterized in that it comprises a number of pixel areas.
  58. 前記第2基板上に形成された、相互に異なる色のカラーフィルターをさらに含み、前記一群の隣接した画素領域は、2 2m (mは、nより小さい、もしくは、同じ整数)個の、相互に異なるカラーフィルターを含むことを特徴とする請求項58に記載のFFSモード液晶表示装置。 Wherein formed on a second substrate, further comprising a different color filters to each other, said group of adjacent pixel area, 2 2m (m is, n is less than, or the same integer), mutually FFS mode liquid crystal display device according to claim 58, characterized in that it comprises a different color filter.
  59. 前記一群の隣接した画素領域で、各画素の前記画素電極と共通電極は、同じ形であることを特徴とする請求項58に記載のFFSモード液晶表示装置。 Said group in adjacent pixel regions, the pixel electrode and the common electrode of each pixel, FFS mode liquid crystal display device according to claim 58, characterized in that the same form.
  60. 前記一群の隣接した画素領域で、第1画素領域の前記画素電極と共通電極のうち、少なくとも、1つは、前記一群の隣接した画素領域の第2画素領域に形成された前記画素電極または、共通電極と異なる形であることを特徴とする請求項58に記載のFFSモード液晶表示装置。 In the group of adjacent pixel areas, among the pixel electrode and the common electrode of the first pixel region, at least, one, the set of the pixel electrode formed in the second pixel region adjacent pixel area or, FFS mode liquid crystal display device according to claim 58, characterized in that the common electrode is different form.
  61. 第1基板と; A first substrate;
    前記第1基板上に、形成されたゲート配線と; On the first substrate, and the formed gate wirings;
    前記ゲート配線と交差して、画素領域を定義するデータ配線と; And crossing the gate lines, and data lines defining a pixel area;
    前記ゲート配線及びデータ配線に連結されている薄膜トランジスタと; A thin film transistor is connected to the gate and data lines;
    前記ゲート配線と離隔され、ゲート配線と平行な共通配線と; It is spaced apart from the gate wiring, the gate wiring and parallel common lines;
    前記共通配線から延長された共通電極と; A common electrode extended from the common line;
    前記薄膜トランジスタに連結さた画素電極と; A pixel electrode connected to the thin film transistor;
    前記第1基板と向かい合うように配置された第2基板と; A second substrate disposed to face the first substrate;
    前記第1基板と第2基板との間に設けられた液晶層と; A liquid crystal layer provided between the first substrate and the second substrate;
    を有し、共通電極と画素電極の一方が実質的に四角形状であり他方は曲線状である液晶表示装置。 Has, one of which is substantially square shape other common electrode and the pixel electrode is a liquid crystal display device is curved.
  62. 前記曲線状の電極はリング状である前記請求項61に記載の液晶表示装置。 It said curved electrode liquid crystal display device according to claim 61 is ring-shaped.
  63. 前記曲線状の電極は螺旋状である前記請求項61に記載の液晶表示装置。 It said curved electrode liquid crystal display device according to claim 61 which is a spiral.
  64. 前記実質的に四角形状の電極は実質的に正方形である請求項61に記載の液晶表示装置。 The substantially rectangular electrode is a liquid crystal display device according to claim 61 which is substantially square.
  65. 前記共通電極が実質的に長方形である請求項61に記載の液晶表示装置。 The liquid crystal display device according to claim 61 wherein the common electrode is substantially rectangular.
  66. 画素電極が曲線状である前記請求項61に記載の液晶表示装置。 The liquid crystal display device according to claim 61 pixel electrode is curved.
  67. 前記画素電極と共通電極は重なり合っている前記請求項61に記載の液晶表示装置。 The liquid crystal display device according to claim 61 common electrodes are overlapped with the pixel electrode.
  68. 前記重なり合っている画素電極と共通電極は、間に絶縁層を挟んで蓄積要領を構成する請求項67に記載の液晶表示装置。 Common electrode and the pixel electrode in the overlap, the liquid crystal display device according to claim 67 which constitutes a storage procedure sandwiching an insulating layer between.
JP2004192294A 2003-12-12 2004-06-29 Fringe field switching mode liquid crystal display device and manufacturing method thereof Expired - Fee Related JP4053519B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030090822 2003-12-12

Publications (2)

Publication Number Publication Date
JP2005173536A true JP2005173536A (en) 2005-06-30
JP4053519B2 JP4053519B2 (en) 2008-02-27

Family

ID=34737872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004192294A Expired - Fee Related JP4053519B2 (en) 2003-12-12 2004-06-29 Fringe field switching mode liquid crystal display device and manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP4053519B2 (en)
KR (1) KR100630878B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007171906A (en) * 2005-12-23 2007-07-05 Lg Phillips Lcd Co Ltd Liquid crystal display device and its driving method
US7489380B2 (en) 2006-06-30 2009-02-10 Lg. Display Co., Ltd. Thin film transistor substrate of horizontal electric field applying type and fabricating method thereof
JP2009103952A (en) * 2007-10-24 2009-05-14 Seiko Epson Corp Liquid crystal device and electronic apparatus with the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5452834B2 (en) * 2005-12-28 2014-03-26 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display
KR101399154B1 (en) * 2007-09-27 2014-05-26 엘지디스플레이 주식회사 Liquid crystal display device and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007171906A (en) * 2005-12-23 2007-07-05 Lg Phillips Lcd Co Ltd Liquid crystal display device and its driving method
JP4551365B2 (en) * 2005-12-23 2010-09-29 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display device and driving method thereof
US8054242B2 (en) 2005-12-23 2011-11-08 Lg Display Co., Ltd. Liquid crystal display device and method of driving the same
US7489380B2 (en) 2006-06-30 2009-02-10 Lg. Display Co., Ltd. Thin film transistor substrate of horizontal electric field applying type and fabricating method thereof
KR101182322B1 (en) 2006-06-30 2012-09-20 엘지디스플레이 주식회사 Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
JP2009103952A (en) * 2007-10-24 2009-05-14 Seiko Epson Corp Liquid crystal device and electronic apparatus with the same
US8339554B2 (en) 2007-10-24 2012-12-25 Sony Corporation Liquid crystal device and electronic apparatus having the same

Also Published As

Publication number Publication date
JP4053519B2 (en) 2008-02-27
KR100630878B1 (en) 2006-10-02
KR20050059398A (en) 2005-06-20

Similar Documents

Publication Publication Date Title
JP2975844B2 (en) The liquid crystal display device
US7385662B2 (en) Liquid crystal display with connection electrodes, branches, and extension electrodes
JP3599663B2 (en) Wide viewing angle liquid crystal display and a method of manufacturing the same
US8421977B2 (en) Liquid crystal display device with pixel electrode having trapezoidal shape
KR100470759B1 (en) In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same
CN100456096C (en) Liquid crystal display device and method of manufacturing the same
JP4238877B2 (en) FFS mode LCD panel
CN100365483C (en) Color filter array substrate and fabricating method thereof
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
CN101308307B (en) Liquid crystal display panel and thin film transistor substrate manufacture method
JP4554627B2 (en) Wide viewing angle LCD
JP4921701B2 (en) Multi-domain liquid crystal display device and thin film transistor substrate thereof
KR101157223B1 (en) In plane switching mode liquid crystal display device and fabrication method threrof
JP6338319B2 (en) Liquid crystal display
KR101006202B1 (en) Pixel structure of horizontal field liquid crystal display
US6717637B1 (en) Liquid crystal display having wide viewing angle
JP2011053443A (en) Liquid crystal display panel
KR101222955B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
CN102346339B (en) Liquid crystal display
KR100687157B1 (en) Liquid crystal display
KR100662780B1 (en) Liquid crystal display device having test pixel and fabricating method of black matrix using the same
US7940359B2 (en) Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer
JP2011065134A (en) Liquid crystal display
US7528920B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
CN100354737C (en) In plane switching mode liquid crystal display device and fabrication method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071205

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101214

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees