KR20050058830A

KR20050058830A - Liquid crystal display

Info

Publication number: KR20050058830A
Application number: KR1020030090811A
Authority: KR
Inventors: 김병석; 이정우
Original assignee: 삼성전자주식회사
Priority date: 2003-12-12
Filing date: 2003-12-12
Publication date: 2005-06-17

Abstract

본 발명은 액정 표시 장치에 관한 것으로서, 특히 선 간격을 확보할 수 있는 액정 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of securing line spacing.

복수의 화소, 상기 화소의 스위칭 소자에 게이트 신호를 공급하는 복수의 게이트 구동 IC, 복수의 제어 신호를 공급하는 신호 제어부를 포함하는 데이터 PCB, 상기 데이터 PCB에 연결되어 있는 복수의 데이터 FPC, 그리고 상기 데이터 FPC 각각에 구비되어 있는 복수의 데이터 구동 IC를 포함하며, 상기 복수의 데이터 FPC 중 첫 번째 데이터 FPC는 나머지 데이터 FPC와 길이가 다르며, 상기 첫 번째 데이터 FPC의 길이는 48mm이고, 나머지 데이터 FPC의 길이는 35mm이다.A data PCB including a plurality of pixels, a plurality of gate driving ICs supplying gate signals to the switching elements of the pixels, a signal controller supplying a plurality of control signals, a plurality of data FPCs connected to the data PCB, and the And a plurality of data driving ICs provided in each of the data FPCs, wherein a first data FPC of the plurality of data FPCs has a length different from that of the remaining data FPCs, and a length of the first data FPC is 48 mm. The length is 35mm.

이런 방식으로, 게이트 제어 신호가 전달되는 배선이 형성되어 있는 첫 번째 데이터 FPC만의 길이를 크게 함으로써, 전체적으로 원가를 절감하는 한편 데이터 구동 IC의 채널간 선 간격을 확보할 수 있다.In this way, by increasing the length of only the first data FPC in which the wiring for transmitting the gate control signal is formed, the overall cost can be reduced and the line spacing between the channels of the data driving IC can be secured.

Description

Liquid crystal display {LIQUID CRYSTAL DISPLAY}

본 발명은 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device.

일반적인 액정 표시 장치(liquid crystal display, LCD)는 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 액정층에 전계를 인가하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이러한 액정 표시 장치는 휴대가 간편한 평판 표시 장치(flat panel display, FPD) 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor, TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.A general liquid crystal display (LCD) includes a liquid crystal layer having dielectric anisotropy interposed between two display panels. The desired image is obtained by applying an electric field to the liquid crystal layer and adjusting the intensity of the electric field to adjust the transmittance of light passing through the liquid crystal layer. Such liquid crystal displays are typical among portable flat panel displays (FPDs) that are easy to carry. Among them, TFT-LCDs using thin film transistors (TFTs) as switching elements are mainly used.

박막 트랜지스터가 형성되는 표시판에는 복수의 게이트선과 데이터선이 각각 행과 열 방향으로 형성되어 있고, 박막 트랜지스터를 통하여 이들 게이트선과 데이터선에 연결된 화소 전극이 형성되어 있다. 박막 트랜지스터는 게이트선을 통해 전달되는 게이트 신호에 따라 데이터선을 통해 전달되는 데이터 신호를 제어하여 화소 전극으로 전달한다. In the display panel on which the thin film transistor is formed, a plurality of gate lines and data lines are formed in row and column directions, respectively, and pixel electrodes connected to the gate lines and data lines are formed through the thin film transistors. The thin film transistor controls the data signal transmitted through the data line according to the gate signal transmitted through the gate line and transfers the data signal to the pixel electrode.

게이트 신호는 게이트 온 전압과 게이트 오프 전압을 공급받는 복수의 게이트 구동 IC(integrated circuit)가 신호 제어부로부터의 제어에 따라 이들을 조합하여 만들어낸다. The gate signal is produced by combining a plurality of gate driving integrated circuits (ICs) receiving the gate on voltage and the gate off voltage according to control from a signal controller.

데이터 신호는 계조 전압 생성부로부터의 계조 전압 중에서 신호 제어부로부터의 계조 신호에 기초하여 복수의 데이터 구동 IC가 아날로그 전압으로 변환함으로써 얻어진다. The data signal is obtained by converting a plurality of data driving ICs into analog voltages based on the gradation signals from the signal control unit among the gradation voltages from the gradation voltage generator.

신호 제어부 및 계조 전압 생성부 등은 통상 표시판 바깥에 위치한 인쇄 회로 기판(printed circuit board, PCB)에 구비되어 있고 구동 IC는 PCB와 표시판의 사이에 위치한 가요성 인쇄 회로(flexible printed circuit, FPC) 기판 위에 장착되어 있다. PCB는 통상 두 개를 두며 이 경우 표시판 위쪽과 왼쪽에 하나씩 배치하며, 왼쪽의 것을 게이트 PCB, 오른쪽의 것을 데이터 PCB라 한다. 게이트 PCB와 표시판 사이에는 게이트 구동 IC가, 데이터 PCB와 표시판 사이에는 데이터 구동 IC가 위치하여, 각각 대응하는 PCB로부터 신호를 받는다. The signal controller and the gray voltage generator are usually provided on a printed circuit board (PCB) located outside the display panel, and the driving IC is a flexible printed circuit (FPC) substrate located between the PCB and the display panel. It is mounted on the top. Two PCBs are usually placed in this case, one above and one left of the display panel. The left one is called a gate PCB and the right one is called a data PCB. A gate driver IC is positioned between the gate PCB and the display panel, and a data driver IC is positioned between the data PCB and the display panel, and receives signals from the corresponding PCB.

그러나 게이트 PCB는 사용하지 않고 데이터 PCB만을 사용할 수도 있으며, 이를 LOG(line on glass)라 한다. However, instead of using a gate PCB, only a data PCB can be used, which is called LOG (line on glass).

이 경우에도 게이트쪽 FPC 기판과 그 위의 게이트 구동 IC의 위치는 그대로일 수 있다. 이때에는 데이터 PCB에 위치한 신호 제어부와 계조 전압 생성부 등으로부터의 신호를 모든 게이트 구동 IC로 전달하기 위해서는 데이터 FPC 기판과 표시판에 배선을 따로 만들고, 게이트 FPC 기판에도 배선을 만들어 다음 게이트 구동 IC로 신호가 전달될 수 있도록 한다. Even in this case, the position of the gate side FPC substrate and the gate driving IC thereon may be left as it is. At this time, in order to transfer the signals from the signal control unit and the gray voltage generator located in the data PCB to all the gate driving ICs, wires are separately formed on the data FPC board and the display panel, and the wirings are also made on the gate FPC board, and the signals are transferred to the next gate driving IC. To be delivered.

한편, 대형 액정 표시 장치 중 해상도 1600×1200인 UXGA급 액정 표시 장치는 402개 채널을 갖는 데이터 구동 IC를 12개를 적용하고 있으나, 최근에는 SXGA급 액정 표시 장치와의 공용화를 통한 원가 절감을 위하여 480 채널 데이터 구동 IC를 10개 사용하고 있다.Meanwhile, the UXGA level liquid crystal display device having a resolution of 1600 × 1200 has 12 data driver ICs having 402 channels. However, recently, in order to reduce costs through common use with the SXGA level liquid crystal display device, Ten 480-channel data driver ICs are used.

이 때, 데이터 FPC는 35mm 필름을 사용하고 채널 사이의 간격인 선 간격(lead pitch)은 54㎛정도로서 공정으로 충분히 대응할 수 있다. 하지만, 전술한 LOG의 경우에는 데이터 FPC에 게이트 제어 신호를 전달하기 위한 배선이 면적을 차지하므로 약 46㎛ 수준으로 감소한다.At this time, the data FPC uses a 35 mm film and the lead pitch, which is the distance between the channels, is about 54 μm, which can sufficiently correspond to the process. However, in the above-described LOG, since the wiring for transmitting the gate control signal to the data FPC occupies an area, it is reduced to about 46 μm.

이와 같이, 480 채널의 데이터 구동 IC에 LOG를 적용하면 선 간격이 46㎛가 되므로 20인치 이상의 대형 액정 표시 장치에서는 유리의 처짐이나 FPC 필름의 가로 길이의 증가 등으로 공정의 불량이 생길 수 있다.As such, when LOG is applied to the 480-channel data driver IC, the line spacing is 46 μm, and thus, in a large liquid crystal display of 20 inches or more, process defects may occur due to sagging of glass or an increase in the horizontal length of the FPC film.

이 때문에 35mm 필름을 적용하기는 힘들며 48mm 필름을 적용하여야 하는데, 이 또한 원가를 상승시키는 문제가 있다.Because of this, it is difficult to apply a 35mm film and 48mm film should be applied, which also raises the cost.

따라서, 본 발명이 이루고자 하는 기술적 과제는 LOG 방식에서 선 간격을 확보할 수 있는 액정 표시 장치를 제공하는 것이다.Accordingly, an object of the present invention is to provide a liquid crystal display device capable of securing line spacing in a LOG method.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는, 복수의 화소, 상기 화소의 스위칭 소자에 게이트 신호를 공급하는 복수의 게이트 구동 IC, 복수의 제어 신호를 공급하는 신호 제어부를 포함하는 데이터 PCB, 상기 데이터 PCB에 연결되어 있는 복수의 데이터 FPC, 그리고 상기 데이터 FPC 각각에 구비되어 있는 복수의 데이터 구동 IC를 포함하며, 상기 복수의 데이터 FPC 중 첫 번째 데이터 FPC는 나머지 데이터 FPC와 길이가 상이하다.According to an exemplary embodiment of the present invention, a liquid crystal display includes a plurality of pixels, a plurality of gate driving ICs supplying gate signals to switching elements of the pixels, and a signal controller supplying a plurality of control signals. It includes a data PCB, a plurality of data FPC connected to the data PCB, and a plurality of data driving ICs provided in each of the data FPC, wherein the first data FPC of the plurality of data FPC and the remaining data FPC The length is different.

여기서, 상기 첫 번째 데이터 FPC에는 상기 신호 제어부로부터 상기 게이트 구동 IC로 연결되는 배선이 형성되어 있을 수 있다. 이 때, 상기 데이터 구동 IC는 480 채널일 수 있다.Here, the first data FPC may have a wiring connected from the signal controller to the gate driving IC. In this case, the data driving IC may be 480 channels.

또한 상기 첫 번째 데이터 FPC의 길이는 48mm이고, 나머지 데이터 FPC의 길이는 35mm일 수 있다.In addition, the length of the first data FPC may be 48 mm, and the length of the remaining data FPC may be 35 mm.

한편, 상기 액정 표시 장치는 LOG(line on glass)일 수 있다.The liquid crystal display may be line on glass (LOG).

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.A liquid crystal display according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of the liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부 (800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.As shown in FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, and a data driver And a gray voltage generator 800 connected to the signal 500 and a signal controller 600 for controlling the gray voltage generator 800.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다.The liquid crystal panel assembly 300 includes a plurality of display signal lines G ₁ -G _n , D ₁ -D _m and a plurality of pixels connected to the plurality of display signal lines G ₁ -G _n , D ₁ -D _m , and arranged in a substantially matrix form. .

표시 신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 데이터 신호선 또는 데이터선 (D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D₁-D_m)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.The display signal lines G ₁ -G _n and D ₁ -D _m are a plurality of gate lines G ₁ -G _n for transmitting a gate signal (also called a “scan signal”) and a data signal line or data for transmitting a data signal. It includes the line (D ₁ -D _m ). The gate lines G ₁ -G _n extend substantially in the row direction and are substantially parallel to each other, and the data lines D ₁ -D _m extend substantially in the column direction and are substantially parallel to each other.

각 화소는 표시 신호선(G₁-G_n, D₁-D_m)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(C_LC) 및 유지 축전기(storage capacitor)(C_ST)를 포함한다. 유지 축전기(C_ST)는 필요에 따라 생략할 수 있다.Each pixel includes a switching element Q connected to a display signal line G ₁ -G _n , D ₁ -D _m , and a liquid crystal capacitor C _LC and a storage capacitor C _ST connected thereto. It includes. The holding capacitor C _ST can be omitted as necessary.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G₁-G_n) 및 데이터선(D₁-D _m)에 연결되어 있으며, 출력 단자는 액정 축전기(C_LC) 및 유지 축전기(C_ST)에 연결되어 있다.The switching element Q is provided on the lower panel 100, and the control terminal and the input terminal are connected to the gate line G ₁ -G _n and the data line D ₁ -D _m, respectively. The output terminal is connected to the liquid crystal capacitor C _LC and the storage capacitor C _ST .

액정 축전기(C_LC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(V_com)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.The liquid crystal capacitor C _LC has two terminals, the pixel electrode 190 of the lower panel 100 and the common electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 190 and 270. It functions as a dielectric. The pixel electrode 190 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives a common voltage V _com . Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, both electrodes 190 and 270 may be linear or rod-shaped.

유지 축전기(C_ST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(V_com) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(C_ST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor C _ST is formed by overlapping a separate signal line (not shown) and the pixel electrode 190 provided on the lower panel 100, and a predetermined voltage such as a common voltage V _com is applied to the separate signal line. Is approved. However, the storage capacitor C _ST may be formed such that the pixel electrode 190 overlaps the front end gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함으로써 가능하다. 도 2에서 색 필터(230)는 상부 표시판(200)의 해당 영역에 형성되어 있지만 이와는 달리 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.Meanwhile, in order to implement color display, each pixel must display color, which is possible by providing a red, green, or blue color filter 230 in a region corresponding to the pixel electrode 190. In FIG. 2, the color filter 230 is formed in a corresponding region of the upper panel 200. Alternatively, the color filter 230 may be formed above or below the pixel electrode 190 of the lower panel 100.

액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.A polarizer (not shown) for polarizing light is attached to an outer surface of at least one of the two display panels 100 and 200 of the liquid crystal panel assembly 300.

계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(V_com)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.The gray voltage generator 800 generates two sets of gray voltages related to the transmittance of the pixel. One of the two sets has a positive value for the common voltage (V _com ) and the other set has a negative value.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)에 연결되어 외부로부터의 게이트 온 전압(V_on)과 게이트 오프 전압(V_off)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.The gate driver 400 is connected to the gate lines G ₁ -G _n of the liquid crystal panel assembly 300 to receive a gate signal formed by a combination of a gate on voltage V _on and a gate off voltage V _off from the outside. It is applied to the gate lines G ₁ -G _n .

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가하며 통상 복수의 집적 회로로 이루어진다.The data driver 500 is connected to the data lines D ₁ -D _m of the liquid crystal panel assembly 300 to select the gray voltage from the gray voltage generator 800 and apply the gray voltage to the pixel as a data signal. It consists of a circuit.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(400) 및 데이터 구동부(500)에 제공한다.The signal controller 600 generates control signals for controlling operations of the gate driver 400 and the data driver 500, and provides the corresponding control signals to the gate driver 400 and the data driver 500.

그러면, 도 3을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구조에 대하여 상세하게 설명한다.Next, the structure of the liquid crystal display according to the exemplary embodiment of the present invention will be described in detail with reference to FIG. 3.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 도시한 배치도이다.3 is a layout view schematically illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 3에 도시한 바와 같이, 게이트선(G₁-G_n)과 데이터선(D₁-D_m)이 구비된 액정 표시판 조립체(300)의 위쪽에는 액정 표시 장치를 구동하기 위한 신호 제어부(600) 및 계조 전압 생성부(800) 따위의 회로 요소가 구비되어 있는 인쇄 회로 기판(printed circuit board, PCB)(550)이 위치하고 있다. 액정 표시판 조립체 (300)와 PCB(550)는 데이터 가요성 회로(flexible printed circuit, FPC) 기판(510)을 통하여 서로 전기적 물리적으로 연결되어 있다.As shown in FIG. 3, a signal controller 600 for driving a liquid crystal display device is disposed above the liquid crystal panel assembly 300 including the gate lines G ₁ -G _n and the data lines D ₁ -D _m . ) And a printed circuit board (PCB) 550 in which circuit elements such as the gray voltage generator 800 are provided. The liquid crystal panel assembly 300 and the PCB 550 are electrically and physically connected to each other through a data printed circuit (FPC) substrate 510.

데이터 FPC 기판(510)에는 데이터 구동 IC(540)가 장착되어 있으며, 복수의 데이터 리드선(520)과 게이트 구동 신호 배선(521-524)이 형성되어 있다. 데이터 리드선(520)은 데이터 구동 IC(540)의 출력 단자와 연결되어 있고, 접촉부(C2)를 통하여 데이터선(D₁-D_m)과 연결되어 있어, 화상 신호를 데이터 구동 IC(540)로부터 데이터선(D₁-D_m)에 전달한다. 도면에는 편의상 네 개의 게이트 구동 신호 배선(521-524)만을 도시하였으나 실제로 그 수효는 다섯 개 이상이다.The data driver IC 540 is mounted on the data FPC board 510, and a plurality of data lead lines 520 and gate driving signal lines 521-524 are formed. The data lead line 520 is connected to the output terminal of the data driver IC 540 and is connected to the data line D ₁ -D _m through the contact portion C2, thereby transmitting an image signal from the data driver IC 540. It is transmitted to the data line D ₁ -D _m . Although only four gate driving signal lines 521 to 524 are shown in the figure for convenience, the number thereof is more than five.

신호선(521)은 게이트 오프 전압(V_off)을 전달하는 신호선이고, 신호선(522)은 접지 전압을 전달하는 신호선이며, 신호선(523)은 수직 동기 시작 신호(STV) 따위를 전달하는 신호선이다. 또한 신호선(524)은 예를 들어 게이트 온 전압(V_on), 게이트 클록 신호(CPV) 따위를 전달한다. 신호선(521-524)은 PCB(550)의 회로 요소와 전기적으로 연결되며, 데이터 구동 IC(540) 또한 그러하다.The signal line 521 is a signal line for transmitting the gate off voltage V _off , the signal line 522 is a signal line for transmitting the ground voltage, and the signal line 523 is a signal line for transmitting the vertical synchronization start signal STV. In addition, the signal line 524 transfers a gate on voltage V _on and a gate clock signal CPV, for example. The signal lines 521-524 are electrically connected to the circuit elements of the PCB 550, as are the data driver ICs 540.

한편, 데이터 FPC 기판(510) 외에 데이터 구동 IC(540)가 장착되지 않은 FPC 기판(도시하지 않음)이 PCB(550)와 액정 표시판 조립체(300)에 부착될 수 있고, 이때 게이트 구동 신호 배선(521-524)은 이 FPC 기판에 구비될 수 있다.Meanwhile, an FPC substrate (not shown) in which the data driver IC 540 is not mounted in addition to the data FPC substrate 510 may be attached to the PCB 550 and the liquid crystal panel assembly 300, wherein the gate driving signal wiring ( 521-524 may be provided on this FPC substrate.

도 3에서와 같이 액정 표시판 조립체(300)에 구비된 가로 방향의 게이트선(G₁-G_n)과 세로 방향의 데이터선(D₁-D_m)의 교차에 의해 한정되는 복수의 화소 영역이 모여 화상을 표시하는 표시 영역(D)을 이룬다. 표시 영역(D) 바깥쪽(빗금친 부분)에는 블랙 매트릭스(220)가 구비되어 있어 표시 영역(D) 밖으로 누설되는 빛을 차단하고 있다. 게이트선(G₁-G_n)과 데이터선(D₁-D_m)은 표시 영역(D) 내에서 각각 실질적으로 평행한 상태를 유지하지만, 표시 영역(D)을 벗어나면 부채살처럼 그룹별로 한 곳으로 모여 서로 간의 간격이 좁아지고 다시 실질적인 평행 상태가 된다.As shown in FIG. 3, a plurality of pixel regions defined by the intersection of the horizontal gate lines G ₁ -G _n and the vertical data lines D ₁ -D _m provided in the liquid crystal panel assembly 300 are formed. The display area D which collects and displays an image is comprised. The black matrix 220 is provided outside the display area D to block light leaking out of the display area D. The gate lines G ₁ -G _n and the data lines D ₁ -D _m remain substantially parallel in the display area D, respectively. Gathered together, the gaps between each other become narrower, and again they become substantially parallel.

액정 표시판 조립체(300)의 표시 영역(D) 밖의 왼쪽 가장 자리에는 네 개의 게이트 구동 IC(440)가 장착되어 있다. 게이트 구동 IC(440) 부근에는 복수의 게이트 구동 신호 배선(321, 322, 323a-323d, 324)이 형성되어 있다. 일부 게이트 구동 신호 배선(321, 322, 324) 각각은 조립체(300) 상단의 접촉부(C4)를 통하여 데이터 FPC 기판(510)의 게이트 구동 신호 배선(521, 522, 524)에 전기적으로 연결되어 있고, 접촉부(C3)를 통하여 게이트 구동 IC(440)의 입력 단자에 연결된다. 접촉부(C3)는 각 구동 신호 배선(321, 322, 324)으로부터 뻗어 나온 가지 신호선 끝에 위치하거나 배선(321, 322, 324) 상에 위치한다. 특히 배선(321, 322)과 연관된 접촉부(C3)는 배선(321, 322)의 선폭이 매우 크므로 집적 배선(321, 322) 상에 접촉할 수 있다. 이 배선(321, 322) 상에 형성되는 접촉부(C3)의 크기는 다른 접촉부(C3)보다 그 크기를 크게 할 수 있다. Four gate driving ICs 440 are mounted at the left edge of the liquid crystal panel assembly 300 outside the display area D. FIG. A plurality of gate driving signal wires 321, 322, 323a-323d, and 324 are formed in the vicinity of the gate driving IC 440. Each of the gate drive signal wires 321, 322, and 324 is electrically connected to the gate drive signal wires 521, 522, and 524 of the data FPC substrate 510 through the contact portion C4 at the top of the assembly 300. The input terminal is connected to the input terminal of the gate driving IC 440 through the contact portion C3. The contact portion C3 is positioned at the end of the branch signal line extending from each of the driving signal wires 321, 322, and 324 or on the wires 321, 322, and 324. In particular, the contact portion C3 associated with the wirings 321 and 322 may contact the integrated wirings 321 and 322 since the line widths of the wirings 321 and 322 are very large. The size of the contact portion C3 formed on the wirings 321 and 322 can be larger than that of the other contact portion C3.

다른 일부 신호선(323a-323d) 중 맨 위쪽에 위치한 신호선(323a)은 접촉부(C4)를 통하여 데이터 FPC 기판(510)의 게이트 구동 신호 배선(523)에 연결되어 있고 접촉부(C3)를 통하여 가장 위의 게이트 구동 IC(440)의 입력 단자와 연결되어 있다. 나머지 신호선(323b-323d)은 접촉부(C3)를 통하여 인접한 게이트 구동 IC(440)의 출력 단자와 입력 단자에 연결되어 있다. 게이트 구동 신호 배선(321, 322, 323a-323d, 324)은 게이트 구동 IC(440)의 밑을 지나거나 그 바깥에 위치한다. The signal line 323a located at the top of the other signal lines 323a to 323d is connected to the gate driving signal wire 523 of the data FPC board 510 through the contact portion C4, and the uppermost through the contact portion C3. Is connected to an input terminal of the gate driving IC 440. The remaining signal lines 323b to 323d are connected to the output terminal and the input terminal of the adjacent gate driving IC 440 through the contact portion C3. The gate driving signal wires 321, 322, 323a-323d, and 324 may pass under or outside the gate driving IC 440.

게이트 구동 신호 배선(321, 322, 323a-323d, 324) 중 표시 영역(D)에 인접한 두 배선(321, 322)은 접촉부(C1)를 통해 게이트선과 연결되어 있는데, 두 개의 게이트 구동 신호 배선(321, 322)이 차례로 배열된 게이트선에 교대로 연결되어 있다. 그리고 이들 게이트 구동 신호 배선(321, 322)의 한쪽 끝에는 검사 패드(321p, 322p)가 구비되어 있다. 배선(321, 322)에는 게이트 오프 전압과 접지 전압이 인가되므로, 다른 배선(323a-323d, 324)보다 상대적으로 커다란 선폭을 갖고 있다.Two of the gate driving signal wires 321, 322, 323a-323d, and 324 adjacent to the display area D are connected to the gate line through the contact portion C1. 321 and 322 are alternately connected to the gate lines arranged one after the other. In addition, test pads 321p and 322p are provided at one end of the gate driving signal lines 321 and 322. Since the gate-off voltage and the ground voltage are applied to the wirings 321 and 322, the wirings 321 and 322 have a larger line width than the other wirings 323a-323d and 324.

액정 표시판 조립체(300)의 상부에는 가로 방향으로 뻗은 쇼팅바(shorting bar)(320)가 형성되어 있고, 이 쇼팅바(320)는 외부로부터 유입된 정전기 등으로 인해 스위칭 소자(Q)가 파손되는 것을 방지하기 위한 것으로, 게이트 구동 신호 배선(521-524)과 데이터선에 연결되어 있다. 이 쇼팅바(320)는 조립체(300)의 완성 후 절단선(EG)을 따라 에지 그라인딩(edge grinding)을 행하면, 다른 불필요한 부분과 함께 제거된다.A shorting bar 320 extending in the horizontal direction is formed on the liquid crystal panel assembly 300, and the shorting bar 320 is damaged due to static electricity introduced from the outside. In order to prevent the damage, the gate drive signal lines 521 to 524 and the data line are connected to each other. The shorting bar 320 is removed along with other unnecessary portions when edge grinding is performed along the cutting line EG after completion of the assembly 300.

도면에는 편의상 네 개의 게이트 구동 신호 배선(324, 323a-323d, 321, 322)과 하나의 쇼팅바(320)만을 도시하였으나, 그 수효는 달라질 수 있다. For convenience, only four gate driving signal lines 324, 323a-323d, 321, and 322 and one shorting bar 320 are illustrated, but the number may vary.

여기서, 접촉부(C1-C4)에서의 액정 표시판 조립체(300)의 게이트선(G₁-G_n), 데이터선(D₁-D_m) 및 신호선(521-524)과 신호선(321, 322, 323a-323d, 324) 사이의 연결은 이방성 도전막을 통하여 이루어진다.Here, the gate lines G ₁ -G _n , the data lines D ₁ -D _m , the signal lines 521-524, and the signal lines 321, 322, of the liquid crystal panel assembly 300 at the contact portions C1-C4. The connection between 323a-323d and 324 is made through an anisotropic conductive film.

그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.Next, the display operation of the liquid crystal display will be described in more detail.

PCB(550)에 구비되어 있는 신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(V_sync)와 수평 동기 신호(H_sync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 제어 신호를 기초로 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성하고 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(R', G', B')는 데이터 구동부(500)로 내보낸다.The signal controller 600 included in the PCB 550 is an input control signal for controlling the RGB image signals R, G, and B and their display from an external graphic controller (not shown), for example, a vertical synchronization signal. (V _sync ), a horizontal sync signal (H _sync ), a main clock (MCLK), and a data enable signal (DE). The signal controller 600 generates a gate control signal CONT1 and a data control signal CONT2 based on the input control signal, and adjusts the image signals R, G, and B to match the operating conditions of the liquid crystal panel assembly 300. After appropriately processing, the gate control signal CONT1 is sent to the gate driver 400, and the data control signal CONT2 and the processed image signals R ', G', and B 'are sent to the data driver 500.

게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 온 전압 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.The gate control signal CONT1 includes a vertical synchronization start signal STV indicating the start of output of the gate on pulse (gate on voltage section), a gate clock signal CPV for controlling the output timing of the gate on pulse, and a gate on pulse. An output enable signal OE or the like that defines a width.

이 때, 게이트 제어 신호 중 게이트 클록 신호(CPV), 게이트 온 인에이블 신호(OE) 따위는 신호선(524, 324)과 접촉부(C3)를 통하여 각 게이트 구동 IC(440)에 병렬로 공급되고, 수직 동기 시작 신호(STV) 따위는 신호선(523, 323a)과 접촉부(C3)를 통하여 첫 번째 게이트 구동 IC(440)에 공급된다.At this time, the gate clock signal CPV and the gate on enable signal OE, among the gate control signals, are supplied in parallel to the gate driving ICs 440 through the signal lines 524 and 324 and the contact portion C3. The vertical synchronization start signal STV is supplied to the first gate driving IC 440 through the signal lines 523 and 323a and the contact portion C3.

또한 게이트 오프 전압(V_off)과 접지 전압은 각각 신호선(521, 321, 522, 322)과 접촉부(C3)를 통하여 각 게이트 구동 IC(440)에 병렬로 공급된다.In addition, the gate off voltage V _off and the ground voltage are supplied in parallel to the gate driving ICs 440 through the signal lines 521, 321, 522, and 322 and the contact portion C3, respectively.

데이터 제어 신호(CONT2)는 영상 데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(V_com)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.The data control signal CONT2 is a load for applying a corresponding data voltage to the horizontal synchronization start signal STH indicating the start of input of the image data R ', G', and B 'and the data lines D ₁ -D _m . Signal LOAD, inverted signal RVS and data that inverts the polarity of the data voltage with respect to common voltage V _com (hereinafter referred to as " polarity of data voltage " by reducing " polarity of data voltage with respect to common voltage "). Clock signal HCLK and the like.

데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대응하는 영상 데이터(R', G', B')를 차례로 입력받아 시프트시키고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(R', G', B')에 대응하는 계조 전압을 선택함으로써, 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환하고, 이를 해당 데이터선(D₁-D_m)에 인가한다.The data driver 500 sequentially receives and shifts image data R ', G', and B 'corresponding to one row of pixels according to the data control signal CONT2 from the signal controller 600, and generates a gray voltage. The image data R ', G', B 'is converted into the corresponding data voltage by selecting the gray voltage corresponding to each of the image data R', G ', and B' among the gray voltages from the unit 800. Then, it is applied to the corresponding data line D ₁ -D _m .

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(V_on)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G ₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시키면 데이터선(D₁-D_m)에 인가된 데이터 전압이 턴온된 스위칭 소자(Q)를 통하여 해당 화소에 인가된다.The gate driver 400 applies the gate-on voltage V _on to the gate lines G ₁ -G _n in response to the gate control signal CONT1 from the signal controller 600, thereby applying the gate lines G ₁ -G _n. When the switching element Q connected to the () is turned on, the data voltage applied to the data lines D ₁ -D _m is applied to the corresponding pixel through the turned on switching element Q.

화소에 인가된 데이터 전압과 공통 전압(V_com)의 차이는 액정 축전기(C_LC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리한다. 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.The difference between the data voltage applied to the pixel and the common voltage V _com is shown as the charging voltage of the liquid crystal capacitor C _LC , that is, the pixel voltage. The liquid crystal molecules vary in arrangement depending on the magnitude of the pixel voltage. As a result, the polarization of light passing through the liquid crystal layer 3 changes. The change in polarization is represented by a change in transmittance of light by a polarizer (not shown) attached to the display panels 100 and 200.

1 수평 주기(또는 "1H")[수평 동기 신호(H_sync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기]가 지나면 데이터 구동부(500)와 게이트 구동부(400)는 다음 행의 화소에 대하여 동일한 동작을 반복한다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(V_on)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나("컬럼 반전"), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다("도트 반전")After one horizontal period (or “1H”) (one period of the horizontal sync signal H _sync , the data enable signal DE, and the gate clock CPV), the data driver 500 and the gate driver 400 are next. The same operation is repeated for the pixels in the row. In this manner, the gate-on voltages V _{on are} sequentially applied to all the gate lines G ₁ -G _n during one frame to apply data voltages to all the pixels. At the end of one frame, the next frame starts and the state of the inversion signal RVS applied to the data driver 500 is controlled so that the polarity of the data voltage applied to each pixel is opposite to that of the previous frame ("frame inversion). "). In this case, the polarity of the data voltage flowing through one data line may be changed (“column inversion”) or the polarity of the data voltage applied to one pixel row may be different according to the characteristics of the inversion signal RVS within one frame ( "Dot reversal")

한편, 도 4를 참조하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 설명한다.Meanwhile, a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to FIG. 4.

도 4는 본 발명의 실시예에 따른 액정 표시 장치를 간략하게 나타내는 도면이다.4 is a diagram schematically illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도시한 바와 같이, 액정 표시 장치는 데이터 PCB(550), 복수의 데이터 FPC(510)와 게이트 FPC(410) 및 액정 표시판 조립체(300)를 포함한다.As shown, the liquid crystal display includes a data PCB 550, a plurality of data FPCs 510 and a gate FPC 410, and a liquid crystal panel assembly 300.

데이터 PCB(550), 데이터 및 게이트 FPC(510, 410)와 액정 표시판 조립체 (300)의 구조와 동작은 앞에서 상세히 설명하였으므로 이에 대한 설명은 생략하며, 데이터 FPC(510)의 배치에 대하여 중점적으로 설명한다.Since the structure and operation of the data PCB 550, the data and gate FPCs 510 and 410, and the liquid crystal panel assembly 300 have been described in detail above, the description thereof will be omitted and the arrangement of the data FPC 510 will be described. do.

도시한 바와 같이, 데이터 FPC(510)에는 480 채널의 데이터 구동 IC가 구비되어 있다. 첫 번째 데이터 FPC(#1)는 길이가 48mm이며, 나머지 데이터 FPC(#2~#10)는 길이가 35mm이다.As shown, the data FPC 510 is provided with a data driving IC of 480 channels. The first data FPC (# 1) is 48 mm long, and the remaining data FPCs (# 2 to # 10) are 35 mm long.

전술한 바와 같이 첫 번째 데이터 FPC(#1)에는 게이트 구동부(400)로 신호를 전달하기 위한 배선이 형성되므로 선 간격을 확보하기 위하여 48mm 필름을 사용하고 나머지 데이터 FPC(#2~#9)는 35mm 필름을 사용한다. 그러면 선 간격은 모든 데이터 ??(510)에서 54㎛가 되어 공정 대응에는 문제가 없게 된다.As described above, since a wire for transmitting a signal to the gate driver 400 is formed in the first data FPC (# 1), a 48mm film is used to secure the line spacing, and the remaining data FPCs (# 2 to # 9) Use 35mm film. The line spacing then becomes 54 μm in all data ?? 510 and there is no problem in process response.

따라서, LOG의 적용으로 선 간격이 좁아지는 것을 방지할 수 있는 효과가 있다. 또한, 선 간격을 확보하기 위해 모든 데이터 FPC를 48mm 필름을 사용하는 것을 방지할 수 있어서 원가를 절감할 수 있으며, 또한 좀 더 얇은 제품을 설계할 수 있다.Therefore, the LOG interval can be prevented from narrowing by applying LOG. In addition, all data FPCs can be prevented from using a 48mm film to ensure line spacing, reducing costs and designing thinner products.

전술한 바와 같이, 첫 번째 데이터 FPC(#1)만을 48mm 필름을 사용하고 나머지 데이터 FPC(#2~#10)는 35mm 필름을 사용하여 원가를 절감하는 한편, 선 간격을 확보할 수 있다.As described above, only the first data FPC (# 1) uses a 48mm film and the remaining data FPCs (# 2 to # 10) use a 35mm film to reduce cost and secure line spacing.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.1 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 본 발명의 한 실시예에 따른 액정 표시 장치를 간략하게 나타낸 도면이다.4 is a schematic view of a liquid crystal display according to an exemplary embodiment of the present invention.

Claims

A liquid crystal display device comprising a plurality of pixels,

A plurality of gate driving ICs for supplying a gate signal to the switching element of the pixel;

A data PCB including a signal controller for supplying a plurality of control signals;

A plurality of data FPCs connected to the data PCB, and

A plurality of data driver ICs provided in each of the data FPCs

Including;

The first data FPC of the plurality of data FPCs is different in length from the remaining data FPCs.

Liquid crystal display.

In claim 1,

And a wiring line connected to the gate driver IC from the signal controller in the first data FPC.

In claim 2,

And the data driver IC is 480 channels.

In claim 3,

The length of the first data FPC is 48mm, the length of the remaining data FPC is 35mm.

In claim 4,

The liquid crystal display device is a line (line on glass) liquid crystal display device.