KR20050011873A - Liquid crystal display - Google Patents
Liquid crystal display Download PDFInfo
- Publication number
- KR20050011873A KR20050011873A KR1020030050928A KR20030050928A KR20050011873A KR 20050011873 A KR20050011873 A KR 20050011873A KR 1020030050928 A KR1020030050928 A KR 1020030050928A KR 20030050928 A KR20030050928 A KR 20030050928A KR 20050011873 A KR20050011873 A KR 20050011873A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- gate
- data
- lines
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/1306—Details
- G02F1/1309—Repairing; Testing
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
본 발명은 액정 표시 장치에 관한 것으로 특히 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to liquid crystal displays, and more particularly, to thin film transistor array panels for liquid crystal displays.
일반적인 액정 표시 장치(liquid crystal display, LCD)는 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 액정층에 전계를 인가하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이러한 액정 표시 장치는 휴대가 간편한 평판 표시 장치(flat panel display, FPD) 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor, TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.A general liquid crystal display (LCD) includes a liquid crystal layer having dielectric anisotropy interposed between two display panels. The desired image is obtained by applying an electric field to the liquid crystal layer and adjusting the intensity of the electric field to adjust the transmittance of light passing through the liquid crystal layer. Such liquid crystal displays are typical among portable flat panel displays (FPDs) that are easy to carry. Among them, TFT-LCDs using thin film transistors (TFTs) as switching elements are mainly used.
박막 트랜지스터가 형성되는 표시판에는 복수의 게이트선과 데이터선이 각각 행과 열 방향으로 형성되어 있고, 박막 트랜지스터를 통하여 이들 게이트선과 데이터선에 연결된 화소 전극이 형성되어 있다. 박막 트랜지스터는 게이트선을 통해 전달되는 게이트 신호에 따라 데이터선을 통해 전달되는 데이터 신호를 제어하여 화소 전극으로 전송한다. 게이트 신호는 구동 전압 생성부에서 만들어진 게이트온 전압(Von)과 게이트 오프 전압(Voff)을 공급받는 복수의 게이트 구동 IC(integrated circuit)가 신호 제어부로부터의 제어에 따라 이들을 조합하여 만들어낸다. 데이터 신호는 신호 제어부로부터의 계조 신호를 복수의 데이터 구동 IC가 아날로그 전압으로 변환함으로써 얻어진다. 신호 제어부 및 구동 전압 생성부 등은 통상 표시판 바깥에 위치한 인쇄 회로 기판(printed circuit board, PCB)에 구비되어 있고 구동 IC는 PCB와 표시판의 사이에 위치한 가요성 인쇄 회로(flexible printed circuit, FPC) 기판 위에 장착되어 있다. PCB는 통상 두 개를 두며 이 경우 표시판 위쪽과 왼쪽에 하나씩 배치하며, 왼쪽의 것을 게이트 PCB, 위쪽의 것을 데이터 PCB라 한다. 게이트 PCB와 표시판 사이에는 게이트 구동 IC가, 데이터 PCB와 표시판 사이에는 데이터 구동 IC가 위치하여, 각각 대응하는 PCB로부터 신호를 받는다.In the display panel on which the thin film transistor is formed, a plurality of gate lines and data lines are formed in row and column directions, respectively, and pixel electrodes connected to the gate lines and data lines are formed through the thin film transistors. The thin film transistor controls the data signal transmitted through the data line according to the gate signal transmitted through the gate line and transmits the data signal to the pixel electrode. The gate signal is generated by combining a plurality of gate driving integrated circuits (ICs) supplied with the gate- on voltage V on and the gate-off voltage V off generated by the driving voltage generator according to control from the signal controller. The data signal is obtained by converting the gradation signal from the signal controller into a plurality of data driving ICs into analog voltages. The signal control unit and the driving voltage generator are usually provided on a printed circuit board (PCB) located outside the display panel, and the driving IC is a flexible printed circuit (FPC) board located between the PCB and the display panel. It is mounted on the top. Two PCBs are usually placed in this case, one above and one left of the display panel. The left one is called a gate PCB and the top one is called a data PCB. A gate driver IC is positioned between the gate PCB and the display panel, and a data driver IC is positioned between the data PCB and the display panel, and receives signals from the corresponding PCB.
한편, 게이트 및 데이터 구동 IC는 TCP(Tape Carrier Package) 실장 방법과 COG(Chip On Glass) 방법으로 부착할 수 있다. TCP 방법은 구동칩이 부착된 테이프를 박막 트랜지스터 표시판에 별도로 부착하는 방법이고, COG 방법은 박막 트랜지스터 표시판의 절연 기판 위에 직접 구동 IC을 부착하는 방법이다. 종래에는 TCP방법을 주로 이용하였으나 현재는 칩이 차지하는 면적의 축소와 비용 감면에 따른 이유 등으로 COG 방법을 주로 이용한다.The gate and data driving ICs may be attached by a tape carrier package (TCP) mounting method and a chip on glass (COG) method. The TCP method is a method of attaching a tape attached with a driving chip to a thin film transistor array panel separately, and the COG method is a method of attaching a drive IC directly on an insulating substrate of a thin film transistor array panel. Conventionally, the TCP method is mainly used, but the COG method is mainly used due to the reduction of the area occupied by the chip and the cost reduction.
박막 트랜지스터 표시판에 구동 회로를 부착한 후 박막 트랜지스터 표시판의 불량을 검사하기 위해서 비주얼 인스펙션(visual inspection) 또는 그로스테스트(gross test) 등을 실시하게 된다.After the driving circuit is attached to the thin film transistor array panel, a visual inspection or a gross test is performed to inspect the defect of the thin film transistor array panel.
비주얼 인스펙션은 각각의 데이터선 또는 게이트선을 하나로 연결하는 검사선을 형성하고, 이 검사선을 통해 검사를 진행한 후, 레이저를 사용하여 검사선과 배선의 연결을 끊는다.Visual inspection forms an inspection line connecting each data line or gate line to one, and performs inspection through the inspection line, and then disconnects the inspection line from the wiring using a laser.
그로스 테스트는 프로브(probe) 팁을 각각의 신호선에 직접 접촉하여 검사를 진행한다.The gross test is performed by touching the probe tip directly to each signal line.
그러나, COG 방법에서 비주얼 인스펙션과 달리 그로스 테스트는 일정한 간격으로 배열되어 있는 프로브 팁을 각각의 신호선에 직접 접촉시켜야 하기 때문에 그로스 테스트를 위한 검사용 패드를 필요로 한다. 결국, 기판에 그로스 테스트를 위하여 별도의 검사용 패드를 마련하려면 기판의 공정 마진이 부족할 뿐만 아니라 공정 시간이 길어지는 문제가 있다.However, unlike visual inspection in the COG method, the gross test requires an inspection pad for gross testing because the probe tips that are arranged at regular intervals must be in direct contact with each signal line. As a result, in order to provide a separate test pad for gross testing on the substrate, not only the process margin of the substrate is insufficient but also the process time is long.
본 발명이 이루고자 하는 기술적 과제는 COG 방식의 구동칩의 범퍼와 신호선 사이에 위치하는 신호선 검사용 패드를 이용하여 간단하게 그로스 테스트를 할 수 있는 박막 트랜지스터 표시판을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a thin film transistor display panel that can be easily gross-tested by using a signal line inspection pad positioned between a bumper and a signal line of a COG driving chip.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개념도이다.1 is a conceptual diagram of a liquid crystal display according to an exemplary embodiment of the present invention.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 도시한 배치도이다.3 is a layout view schematically illustrating a liquid crystal display according to an exemplary embodiment of the present invention.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 도시한 배치도로서, 도 3의 게이트선과 데이터선 및 그 교차 영역을 확대하여 나타낸 것이다.FIG. 4 is a layout view illustrating a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention, in which the gate line, the data line, and an intersection region thereof of FIG. 3 are enlarged.
도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선을 따라 잘라 도시한 단면도이다.FIG. 5 is a cross-sectional view of the thin film transistor array panel of FIG. 4 taken along the line VV ′.
도 6은 본 발명의 한 실시예에 따른 도 3의 A 부분을 확대하여 나타낸 배치도이다.FIG. 6 is an enlarged layout view of portion A of FIG. 3 according to an exemplary embodiment of the present invention.
도 7은 본 발명의 한 실시예에 따른 데이터선과 검사선의 연결부 부근을 확대하여 나타낸 배치도이다.7 is an enlarged layout view of a vicinity of a connection portion between a data line and an inspection line according to an exemplary embodiment of the present invention.
도 8은 도 7의 Ⅷ-Ⅷ' 선을 따라 잘라 도시한 단면도이다.FIG. 8 is a cross-sectional view taken along the line VII-VII 'of FIG. 7.
도 9는 본 발명의 한 실시예에 따른 도 3의 B 부분을 확대하여 나타낸 배치도이다.FIG. 9 is an enlarged layout view of a portion B of FIG. 3 according to an exemplary embodiment of the present invention.
도 10은 도 9의 X-X'선을 잘라 도시한 단면도이다.FIG. 10 is a cross-sectional view taken along line X-X 'of FIG. 9.
본 발명의 한 실시예에 따른 액정 표시 장치는, 게이트선, 상기 게이트선과 교차하는 데이터선, 상기 게이트선 중 하나와 상기 데이터선 중 하나에 각각 연결되어 있는 스위칭 소자, 상기 스위칭 소자에 연결되어 있는 화소 전극, 상기 게이트선 및 상기 데이터선, 상기 스위칭 소자 및 상기 화소 전극과 이격되어 있고, 상기 데이터선에 구동 신호를 공급하는 구동 회로들 사이를 연결하기 위한 구동 회로 연결선, 상기 구동 회로와 상기 데이터선의 연결을 보조하는 데이터선 접촉 보조 부재, 및 상기 구동 회로 연결선과 상기 구동 회로의 연결을 보조하는 연결선 접촉 보조 부재를 포함하고, 상기 데이터선 접촉 보조 부재와 상기 연결선 접촉 보조 부재 중의 적어도 하나는 데이터선 또는 구동 회로 연결선의 노출 부위를 덮는 제1 부분과 데이터선 또는 구동 회로 연결선을 따라 소정 길이만큼 연장되어 있고 그로스 테스트시 프로프 팁이 접촉하는 패드로 사용하기 위한 제2 부분을 포함한다.A liquid crystal display according to an exemplary embodiment of the present invention includes a gate line, a data line intersecting the gate line, a switching element connected to one of the gate lines and one of the data lines, and a switching element connected to the switching element. A driving circuit connecting line spaced apart from a pixel electrode, the gate line and the data line, the switching element, and the pixel electrode to connect driving circuits for supplying a driving signal to the data line, the driving circuit and the data And a data line contact assistant member for assisting connection of a line, and a connection line contact assistant member for assisting the connection of the driving circuit connection line and the drive circuit, wherein at least one of the data line contact assistant member and the connection line contact assistant member is configured to include data. The first portion and the data line covering the exposed portion of the line or drive circuit connecting line or It is extended by the same circuit in accordance with a predetermined connection line length and a second portion for use as a pad for the gloss test when prop tip contact.
이 때, 상기 구동 회로와 상기 게이트선의 연결을 보조하며, 상기 게이트선의 노출 부위를 덮는 제1 부분과 상기 게이트선을 따라 소정 길이만큼 연장되어 있고 그로스 테스트시 프로프 팁이 접촉하는 패드로 사용하기 위한 제2 부분을 가지는 게이트선 접촉 보조 부재를 더 포함할 수 있고, 상기 게이트선 접촉 보조 부재, 상기 데이터선 접촉 보조 부재 및 상기 구동 회로 연결선 접촉 보조 부재는 ITO 또는 IZO로 이루어지는 것이 바람직하다.At this time, to assist the connection between the driving circuit and the gate line, the first portion covering the exposed portion of the gate line and extending along the gate line by a predetermined length to use as a pad contact the probe tip during the gross test And a gate line contact assistant member having a second portion, wherein the gate line contact assistant member, the data line contact assistant member, and the driving circuit connection line contact assistant member are made of ITO or IZO.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 개념도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.1 is a conceptual diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of the liquid crystal display according to an exemplary embodiment of the present invention.
도 1에 도시한 바와 같이, 본 발명에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(gate driver)(400)와 데이터 구동부(data driver)(500), 게이트 구동부(400)에 연결된 구동 전압 생성부(driving voltage generator)(700)와 데이터 구동부(500)에 연결된 계조 전압 생성부(gray voltage generator)(800) 그리고 이들을 제어하는 신호 제어부(signal controller)(600)를 포함하고 있다.As shown in FIG. 1, the liquid crystal display according to the present invention includes a liquid crystal panel assembly 300, a gate driver 400 and a data driver 500 connected thereto. The driving voltage generator 700 connected to the gate driver 400, the gray voltage generator 800 connected to the data driver 500, and a signal controller for controlling the driving voltage generator 700 are connected to the gate driver 400. It contains 600.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-Dm)과 이에 연결된 복수의 화소(pixel)를 포함하며, 각 화소는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(switching element)(Q)와 이에 연결된 액정 축전기(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 표시 신호선(G1-Gn, D1-Dm)은 주사 신호(scanning signal) 또는 게이트 신호(gate signal)를 전달하며 행 방향으로 뻗어 있는 복수의 주사 신호선 또는 게이트선(G1-Gn)과 화상 신호(image signal) 또는 데이터 신호(data signal)를 전달하며 열 방향으로 뻗어있는 데이터 신호선 또는 데이터선(D1-Dm)을 포함한다. 스위칭 소자(Q)는 삼단자 소자로서, 그 제어 단자는 게이트선(G1-Gn)에 연결되어 있고 입력 단자는 데이터선(D1-Dm)에 연결되며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)의 한 단자에 연결되어 있다.The liquid crystal panel assembly 300 includes a plurality of display signal lines G 1 -G n , D 1 -D m and a plurality of pixels connected thereto in an equivalent circuit, and each pixel includes a display signal line G 1. A switching element Q connected to -G n , D 1 -D m ), and a liquid crystal capacitor C lc and a storage capacitor C st connected thereto. The display signal lines G 1 -G n and D 1 -D m transmit a scanning signal or a gate signal, and the plurality of scanning signal lines or gate lines G 1 -G n extending in the row direction. ) And a data signal line or data line D 1 -D m that transmits an image signal or a data signal and extends in the column direction. The switching element Q is a three-terminal element, the control terminal of which is connected to the gate line G 1 -G n , the input terminal of which is connected to the data line D 1 -D m , and the output terminal of the liquid crystal capacitor ( C lc ) and one terminal of the holding capacitor C st .
액정 축전기(Clc)는 스위칭 소자(Q)의 출력 단자와 공통 전압(common voltage, Vcom) 또는 기준 전압(reference voltage)에 연결되어 있다. 유지 축전기(Cst)의 다른 단자는 다른 전압, 예를 들면 기준 전압에 연결되어 있다. 그러나 유지 축전기(Cst)의 다른 단자는 바로 위의 게이트선[이하 "전단 게이트선(previous gate line)"이라 함]에 연결되어 있을 수 있다. 전자의 연결 방식을 독립 배선 방식(separate wire type)이라고 하며, 후자의 연결 방식을 전단 게이트 방식(previous gate type)이라고 한다.The liquid crystal capacitor C lc is connected to the output terminal of the switching element Q and a common voltage V com or a reference voltage. The other terminal of the holding capacitor C st is connected to another voltage, for example a reference voltage. However, the other terminal of the holding capacitor C st may be connected to the gate line directly above (hereinafter referred to as "previous gate line"). The former is called a separate wire type and the latter is called a prior gate type.
한편, 액정 표시판 조립체(300)를 구조적으로 보면 도 2에서와 같이 개략적으로 나타낼 수 있다. 편의상 도 2에는 하나의 화소만을 나타내었다.Meanwhile, the liquid crystal panel assembly 300 may be schematically illustrated as shown in FIG. 2. For convenience, only one pixel is shown in FIG. 2.
도 2에 도시한 것처럼, 액정 표시판 조립체(300)는 서로 마주 보는 하부 표시판(100)과 상부 표시판(200) 및 둘 사이의 액정층(3)을 포함한다. 하부 표시판(100)에는 게이트선(Gi-1, Gi) 및 데이터선(Dj)과 스위칭 소자(Q) 및 유지 축전기(Cst)가 구비되어 있다. 액정 축전기(Clc)는 하부 표시판(100)의 화소전극(190)과 상부 표시판(200)의 기준 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다.As shown in FIG. 2, the liquid crystal panel assembly 300 includes a lower panel 100 and an upper panel 200 facing each other and a liquid crystal layer 3 therebetween. The lower panel 100 includes gate lines G i-1 , G i , a data line D j , a switching element Q, and a storage capacitor C st . The liquid crystal capacitor C lc has two terminals as the pixel electrode 190 of the lower panel 100 and the reference electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 190 and 270 is It functions as a dielectric.
화소 전극(190)은 스위칭 소자(Q)에 연결되며 기준 전극(270)은 상부 표시판(200)의 전면(全面)에 형성되어 있고 공통 전압(Vcom)에 연결된다.The pixel electrode 190 is connected to the switching element Q, and the reference electrode 270 is formed on the entire surface of the upper panel 200 and is connected to the common voltage V com .
여기에서 액정 분자들은 화소 전극(190)과 기준 전극(270)이 생성하는 전기장의 변화에 따라 그 배열을 바꾸고 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광자(도시하지 않음)에 의하여 빛의 투과율 변화로 나타난다.Herein, the liquid crystal molecules change their arrangement according to the change of the electric field generated by the pixel electrode 190 and the reference electrode 270, and thus the polarization of light passing through the liquid crystal layer 3 changes. The change in polarization is represented by a change in transmittance of light by a polarizer (not shown) attached to the display panels 100 and 200.
화소 전극(190)은 또한 기준 전압을 인가받는 별개의 신호선이 하부 표시판(100)에 구비되어 화소 전극(190)과 중첩됨으로써 유지 축전기(Cst)를 이룬다. 전단 게이트 방식의 경우 화소 전극(190)은 절연체를 매개로 전단 게이트선(Gi-1)과 중첩됨으로써 전단 게이트선(Gi-1)과 함께 유지 축전기(Cst)의 두 단자를 이룬다.In the pixel electrode 190, a separate signal line to which a reference voltage is applied is provided on the lower panel 100 to overlap the pixel electrode 190 to form the storage capacitor C st . For the previous gate way form the two terminals of the pixel electrode 190 is maintained with a previous gate line (G i-1) by being overlapped with the previous gate line (G i-1), an insulator as a medium capacitor (C st).
도 2는 스위칭 소자(Q)의 예로 모스(MOS) 트랜지스터를 보여주고 있으며, 이 모스 트랜지스터는 실제 공정에서 비정질 규소(amorphous silicon) 또는 다결정 규소(polysilicon)를 채널층으로 하는 박막 트랜지스터로 구현된다.FIG. 2 shows a MOS transistor as an example of the switching element Q, which is implemented as a thin film transistor having amorphous silicon or polysilicon as a channel layer in an actual process.
도 2에서와는 달리 기준 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.Unlike in FIG. 2, the reference electrode 270 may be provided in the lower panel 100. In this case, both electrodes 190 and 270 may be formed in a linear or bar shape.
한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(color filter)(230)를 구비함으로써 가능하다. 색 필터(230)는 도 2에서처럼 주로 상부 표시판(200)의 해당 영역에 형성되지만 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.On the other hand, in order to implement color display, each pixel should be able to display color, which is provided by a color filter 230 of red, green, or blue in a region corresponding to the pixel electrode 190. It is possible. The color filter 230 is mainly formed in the corresponding region of the upper panel 200 as shown in FIG. 2, but may be formed above or below the pixel electrode 190 of the lower panel 100.
다시 도 1을 참고하면, 구동 전압 생성부(700)는 스위칭 소자(Q)를 턴온시키는 게이트 온 전압(Von)과 스위칭 소자(Q)를 턴오프시키는 게이트 오프 전압(Voff) 등을 생성한다.Referring back to FIG. 1, the driving voltage generator 700 generates a gate on voltage V on for turning on the switching element Q, a gate off voltage V off for turning off the switching element Q, and the like. do.
계조 전압 생성부(800)는 액정 표시 장치의 휘도와 관련된 복수의 계조 전압(gray voltage)을 생성한다.The gray voltage generator 800 generates a plurality of gray voltages related to the luminance of the liquid crystal display.
게이트 구동부(400)는 스캔 구동부(scan driver)라고도 하며, 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 구동 전압 생성부(700)로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다.The gate driver 400 may also be referred to as a scan driver. The gate driver 400 may be connected to the gate lines G 1 -G n of the liquid crystal panel assembly 300 to provide a gate-on voltage V on from the driving voltage generator 700. And a gate signal composed of a combination of the gate off voltage V off are applied to the gate lines G 1 -G n .
또한 데이터 구동부(500)는 소스 구동부(source driver)라고도 하며, 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 데이터선(D1-Dm)에 인가한다.In addition, the data driver 500 may also be referred to as a source driver. The data driver 500 may be connected to the data lines D 1 -D m of the liquid crystal panel assembly 300 to select a gray voltage from the gray voltage generator 800 to select data. It is applied to the data lines D 1 -D m as signals.
신호 제어부(600)는 게이트 구동부(400), 데이터 구동부(500) 및 구동 전압 생성부(700) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(400), 데이터 구동부(500) 및 구동 전압 생성부(700)에 공급한다.The signal controller 600 generates control signals for controlling operations of the gate driver 400, the data driver 500, the driving voltage generator 700, and the like, and outputs corresponding control signals to the gate driver 400 and the data. The driving unit 500 and the driving voltage generator 700 are supplied.
그러면, 도 3을 참고로 하여 본 발명의 한 실시예에 따른 액정 표시 장치의 구조에 대하여 상세하게 설명한다.Next, the structure of the liquid crystal display according to the exemplary embodiment of the present invention will be described in detail with reference to FIG. 3.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치를 개략적으로 도시한 배치도이다.3 is a layout view schematically illustrating a liquid crystal display according to an exemplary embodiment of the present invention.
도 3에 도시한 바와 같이, 게이트선(G1-Gn)과 데이터선(D1-Dm)이 구비된 액정 표시판 조립체(300)의 위쪽에는 액정 표시 장치를 구동하기 위한 신호 제어부(600), 구동 전압 생성부(700) 및 계조 전압 생성부(800) 따위의 회로 요소가 구비되어 있는 인쇄 회로 기판(printed circuit board, PCB)(550)이 위치하고 있다. 액정 표시판 조립체(300)와 PCB(550)은 가요성 회로(flexible printed circuit, FPC) 기판(511, 512)을 통하여 서로 전기적 물리적으로 연결되어 있다.As shown in FIG. 3, a signal controller 600 for driving a liquid crystal display device is disposed above the liquid crystal panel assembly 300 including the gate lines G 1 -G n and the data lines D 1 -D m . ), A printed circuit board (PCB) 550 including circuit elements such as the driving voltage generator 700 and the gray voltage generator 800 is located. The liquid crystal panel assembly 300 and the PCB 550 are electrically and physically connected to each other through the flexible printed circuit (FPC) substrates 511 and 512.
가장 왼쪽에 위치한 FPC 기판(511)에는 복수의 데이터 전달선(521)과 복수의 구동 신호선(522, 523)이 형성되어 있다. 데이터 전달선(521)은 조립체(300)에 형성된 리드선(321)을 통하여 데이터 구동 IC(540)의 입력 단자와 연결되어, 계조 신호를 전달한다. 구동 신호선(522, 523)은 각 구동 IC(540, 440)의 동작에 필요한 전원 전압과 제어 신호 등을 조립체(300)에 형성된 리드선(321) 및 구동 신호선(323)을 통하여 각 구동 IC(540, 440)에 전달한다.The leftmost FPC board 511 A plurality of data transfer lines 521 and a plurality of drive signal lines 522 and 523 are formed. The data transmission line 521 is connected to an input terminal of the data driving IC 540 through a lead wire 321 formed in the assembly 300 to transmit a gray level signal. The driving signal lines 522 and 523 may supply power voltages and control signals necessary for the operation of the driving ICs 540 and 440 through the lead wires 321 and the driving signal lines 323 formed in the assembly 300, respectively. , 440).
기타의 FPC 기판(512)에는 이에 연결된 데이터 구동 IC(540)에 구동 및 제어신호를 전달하기 위한 복수의 구동 신호선(522)이 형성되어 있다.The other FPC board 512 is provided with a plurality of driving signal lines 522 for transmitting driving and control signals to the data driving IC 540 connected thereto.
이들 신호선(521-523)들은 PCB(550)의 회로 요소와 연결되어 이로부터 신호를 받는다.These signal lines 521-523 are connected to and receive signals from circuit elements of the PCB 550.
한편 구동 신호선(523)은 별도의 FPC 기판에 형성될 수 있다.The driving signal line 523 may be formed on a separate FPC substrate.
도 3에서와 같이 액정 표시판 조립체(300)에 구비된 가로 방향의 게이트선(G1-Gn)과 세로 방향의 데이터선(D1-Dm)의 교차에 의해 한정되는 복수의 화소 영역이 모여 화상을 표시하는 표시 영역(D)을 이룬다. 표시 영역(D)의 바깥쪽(빗금친 부분)에는 블랙 매트릭스(220)가 구비되어 있어 표시 영역(D) 밖으로 누설되는 빛을 차단하고 있다. 게이트선(G1-Gn)과 데이터선(D1-Dm)은 표시 영역(D) 내에서 각각 실질적으로 평행한 상태를 유지하지만, 표시 영역(D)을 벗어나면 부채살처럼 그룹별로 한 곳으로 모여 서로 간의 간격이 좁아지고 다시 실질적인 평행 상태가 되는데, 이 영역을 팬 아웃(fan out) 영역이라 한다.As shown in FIG. 3, a plurality of pixel regions defined by the intersection of the horizontal gate lines G 1 -G n and the vertical data lines D 1 -D m provided in the liquid crystal panel assembly 300 are formed. The display area D which collects and displays an image is comprised. A black matrix 220 is provided outside the display area D to block light leaking out of the display area D. FIG. The gate lines G 1 -G n and the data lines D 1 -D m remain substantially parallel in the display area D, respectively. Gathered together, the gap between them narrows and becomes substantially parallel again. This area is called the fan out area.
액정 표시판 조립체(300)의 표시 영역(D) 밖의 위쪽 가장 자리에는 복수 개의 데이터 구동 IC(540)가 가로 방향으로 차례로 장착되어 있다. 데이터 구동 IC(540) 사이에는 IC간 연결선(541)이 형성되어 있어, FPC 기판(511)을 통하여 가장 좌측에 위치한 데이터 구동 IC(540)에 공급되는 계조 신호를 다음 데이터 구동 IC(540)에 차례대로 전달한다.A plurality of data driver ICs 540 are sequentially mounted in the horizontal direction at an upper edge of the liquid crystal panel assembly 300 outside the display area D. FIG. Inter-IC connection lines 541 are formed between the data driver ICs 540, and the gray level signal supplied to the leftmost data driver IC 540 through the FPC board 511 is transferred to the next data driver IC 540. Pass in turn.
또한 각 데이터 구동 IC(540)의 밑에는 한 개 이상의 VI 검사선(125)이 형성될 수 있다. 각 검사선(125)은 주로 가로 방향으로 뻗어 있으며 그 한쪽이 위를향하여 뻗고 그 끝에는 검사 패드(126)가 연결되어 있다. 각 검사선(125)에는 데이터선(D1-Dm)이 연결되어 있는데 검사선(125)의 수가 둘 이상이면 검사선(125)과 데이터선(D1-Dm)의 연결은 교대로 이루어진다. 예를 들어 도 3에는 두 개의 검사선(125)이 있으며, 위쪽 검사선(125)에는 홀수 번째 데이터선(D1, D3, ...)이, 아래쪽 검사선(125)에는 짝수 번째 데이터선(D2, D4, ...)이 연결되어 있다.In addition, one or more VI test lines 125 may be formed under each data driver IC 540. Each inspection line 125 mainly extends in the horizontal direction, one side of which extends upward, and an inspection pad 126 is connected to an end thereof. Data lines D 1 -D m are connected to each test line 125, and when the number of test lines 125 is two or more, the connection between the test line 125 and the data lines D 1 -D m is alternately performed. Is done. For example, in FIG. 3, there are two inspection lines 125, the upper inspection line 125 has odd-numbered data lines D 1 , D 3 , ..., and the lower inspection line 125 has even-numbered data. The lines (D 2 , D 4 , ...) are connected.
검사 패드(126)는 FPC 기판(511, 512)과 조립체(300)가 전기적으로 연결되는 부분, 또는 데이터 구동 IC(540)의 위쪽 또는 데이터선(D1-Dm)에 신호가 인가되는 지점 상부에 배치되어 있다. 이와 같이 검사 패드(126)와 검사선(125)이 데이터 구동 IC(540) 사이에 위치하지 않고 데이터 구동 IC(540)의 위에 배치되어 있으므로, IC간 연결선(541)을 연결할 때 어떠한 꼬임도 없이 거의 직선으로 형성하여, 배선 저항이나 신호 지연 등을 줄일 수 있다.The test pad 126 may be a portion at which the FPC boards 511 and 512 and the assembly 300 are electrically connected, or a point where a signal is applied to the data line D 1 -D m above the data driver IC 540. It is arranged at the top. As such, since the test pad 126 and the test line 125 are not disposed between the data driver ICs 540 and are disposed on the data driver ICs 540, the test pads 126 and the test line 125 are not disposed between the data driver ICs 540. It can be formed almost in a straight line to reduce wiring resistance, signal delay, and the like.
또한 액정 표시판 조립체(300)의 왼쪽 가장 자리에는 네 개의 게이트 구동 IC(440)가 세로 방향으로 나란히 장착되어 있다. 게이트 구동 IC(440) 부근에는 앞서 언급한 복수의 구동 신호선(323)이 형성되어 있다. 이들 구동 신호선(323)은 FPC 기판(511)의 구동 신호선(523)과 게이트 구동 IC(440) 또는 게이트 구동 IC(440) 사이 등을 전기적으로 연결한다.In addition, four gate driving ICs 440 are mounted side by side in the vertical direction at the left edge of the liquid crystal panel assembly 300. The plurality of driving signal lines 323 described above are formed near the gate driving IC 440. These driving signal lines 323 electrically connect the driving signal lines 523 of the FPC board 511 and the gate driving IC 440 or the gate driving IC 440.
또한 구동 신호선(323) 중 표시 영역(D)에 인접한 두 개의 신호선(323)은 게이트선(G1-Gn)에 교대로 연결되어 있다. 이들 신호선(323)의 한쪽 끝에는게이트선(G1-Gn) 및 화소의 상태를 검사하기 위한 검사 패드(323p)를 각각 구비하고 있다. In addition, two signal lines 323 adjacent to the display area D of the driving signal lines 323 are alternately connected to the gate lines G 1 to G n . One end of these signal lines 323 is provided with gate lines G 1 -G n and inspection pads 323p for inspecting the state of the pixels, respectively.
앞서 설명한 것처럼, 액정 표시판 조립체(300)는 두 개의 표시판(100, 200)을 포함하며, 이중 박막 트랜지스터가 구비된 하부 표시판(100)을 "박막 트랜지스터 표시판"이라 한다. 도 3에서 구동 신호선(323), 리드선(321), 연결선(541), VI 검사선(125) 및 검사 패드(126) 등이 이 박막 트랜지스터 표시판(100)에 구비되어 있으므로, 박막 트랜지스터 표시판(100)의 구조에 대하여 도 4 내지 도 10을 참조하여 상세히 설명한다.As described above, the liquid crystal panel assembly 300 includes two display panels 100 and 200, and the lower panel 100 having the double thin film transistor is referred to as a "thin film transistor display panel". In FIG. 3, since the driving signal line 323, the lead wire 321, the connection line 541, the VI test line 125, and the test pad 126 are provided in the thin film transistor array panel 100, the thin film transistor array panel 100 is provided. The structure of) will be described in detail with reference to FIGS. 4 to 10.
도 4는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판을 도시한 배치도로서, 도 3의 게이트선과 데이터선 및 그 교차 영역을 확대하여 나타낸 것이고, 도 5는 도 4의 박막 트랜지스터 표시판을 V-V' 선을 따라 잘라 도시한 단면도이다. 도 6은 본 발명의 한 실시예에 따른 도 3의 A 부분을 확대하여 나타낸 배치도이다. 또한 도 7은 본 발명의 한 실시예에 따른 데이터선과 검사선의 연결부 부근을 확대하여 나타낸 배치도이고, 도 8은 도 7의 Ⅷ-Ⅷ' 선을 따라 잘라 도시한 단면도이다. 도 9는 본 발명의 한 실시예에 따른 도 3의 B 부분을 확대하여 나타낸 배치도이고, 도 10은 도 9의 X-X'선을 잘라 도시한 단면도이다.FIG. 4 is a layout view illustrating a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention, in which the gate line, the data line, and an intersection region of FIG. 3 are enlarged, and FIG. 5 is a thin film transistor array panel of FIG. 4. Is a cross-sectional view taken along the line VV '. FIG. 6 is an enlarged layout view of portion A of FIG. 3 according to an exemplary embodiment of the present invention. FIG. 7 is an enlarged layout view showing a vicinity of a connection portion between a data line and an inspection line according to an exemplary embodiment of the present invention, and FIG. 8 is a cross-sectional view taken along the line VII-VII 'of FIG. 7. FIG. 9 is an enlarged layout view illustrating a portion B of FIG. 3 according to an exemplary embodiment of the present invention, and FIG. 10 is a cross-sectional view taken along line X-X 'of FIG. 9.
절연 기판(110) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐 합금(MoW), 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 복수의 게이트선(121)과 한 쌍의 검사선(125), 복수의 리드선(321)이 형성되어 있다.A plurality of gates made of a metal or a conductor such as aluminum (Al) or aluminum alloy (Al alloy), molybdenum (Mo) or molybdenum-tungsten alloy (MoW), chromium (Cr), tantalum (Ta) and the like on the insulating substrate 110 A line 121, a pair of inspection lines 125, and a plurality of lead wires 321 are formed.
게이트선(121)은 주로 가로 방향으로 뻗어 있으며, 그 일부는 게이트 전극(124)이 된다.The gate line 121 mainly extends in the horizontal direction, and part of the gate line 121 becomes the gate electrode 124.
각 검사선(125)은 주로 가로 방향으로 뻗어 있고, 그 끝 부분이 위를 향하여 뻗어 검사 패드(126)가 된다. 도 6에 도시한 바와 같이, 아래쪽 검사선(125)은 홀수 번째 데이터선과 연결되어 있고 위쪽 검사선(125)은 짝수 번째 데이터선과 연결되어 있다. 검사 패드(126)는 리드선(321)의 사이에 배치되어 있다.Each inspection line 125 mainly extends in the horizontal direction, and its end portion extends upward to become the inspection pad 126. As shown in FIG. 6, the lower inspection line 125 is connected to an odd data line and the upper inspection line 125 is connected to an even data line. The test pad 126 is disposed between the lead wires 321.
게이트선(121), 검사선(125) 및 리드선(321)은 단일층으로 형성될 수도 있지만, 이중층 이상으로 형성될 수도 있다. 이때, 한 층은 비저항이 작은 물질로 하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하며, 그 예로 크롬과 알루미늄 합금의 이중막 또는 몰리브덴 또는 몰리브덴 합금과 알루미늄의 이중막을 들 수 있다.The gate line 121, the inspection line 125, and the lead line 321 may be formed in a single layer, or may be formed in two or more layers. In this case, it is preferable that one layer is formed of a material having a low specific resistance and the other layer is formed of a material having good contact properties with other materials, for example, a double film of chromium and an aluminum alloy or a double film of molybdenum or molybdenum alloy and aluminum. Can be.
도 3에 도시한 구동 신호선(323) 또한 게이트선(121)과 동일한 층으로 형성된다.The driving signal line 323 shown in FIG. 3 is also formed of the same layer as the gate line 121.
게이트선(121), 검사선(125), 리드선(321) 위에는 질화규소(SiNX) 따위로 이루어진 게이트 절연막(140)이 형성되어 있다.The gate insulating layer 140 made of silicon nitride (SiN X ) is formed on the gate line 121, the inspection line 125, and the lead line 321.
게이트 전극(124) 상부의 게이트 절연막(140) 위에는 수소화 비정질 규소로 이루어진 복수의 섬(island)형 반도체(154)가 형성되어 있으며, 반도체(154) 위에는 인(P)과 같은 n형 불순물이 고농도로 도핑되어 있는 수소화 비정질 규소 따위의반도체로 이루어진 복수 쌍의 저항성 접촉 부재(163, 165)가 형성되어 있으며 각 쌍의 접촉 부재(163, 165)는 게이트 전극(124)을 중심으로 양쪽으로 분리되어 있다.A plurality of island type semiconductors 154 made of hydrogenated amorphous silicon are formed on the gate insulating layer 140 on the gate electrode 124, and a high concentration of n-type impurities such as phosphorus (P) is formed on the semiconductor 154. A plurality of pairs of ohmic contacts 163 and 165 formed of semiconductors, such as hydrogenated amorphous silicon, are doped with each other, and each pair of contact members 163 and 165 are separated on both sides of the gate electrode 124. have.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 알루미늄 또는 알루미늄 합금, 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 탄탈륨 등의 금속 또는 도전체로 이루어진 복수의 데이터선(171), 드레인 전극(175) 및 IC간 연결선(541)이 형성되어 있다.On the ohmic contacts 163 and 165 and the gate insulating layer 140, a plurality of data lines 171 and drain electrodes 175 made of a metal or a conductor such as aluminum or an aluminum alloy, molybdenum or molybdenum-tungsten alloy, chromium, tantalum, or the like. And an IC connection line 541 is formed.
각 데이터선(171)은 주로 세로 방향으로 뻗어 있으며, 그 가지들이 뻗어 나와 복수의 소스 전극(173)을 이룬다. 드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하며, 데이터선(171)과 분리되어 있다.Each data line 171 mainly extends in the vertical direction, and its branches extend to form a plurality of source electrodes 173. The drain electrode 175 faces the source electrode 173 around the gate electrode 124 and is separated from the data line 171.
IC간 연결선(541)은 주고 가로 방향으로 뻗어 있으며, 그 양단부(549)는 IC와의 연결을 위하여 폭이 확장되어 있다.The connection line 541 between the ICs extends and extends in the horizontal direction, and both ends 549 extend in width for connection with the IC.
데이터선(171), 드레인 전극(175) 및 IC간 연결선(541)은 게이트선(121)과 마찬가지로 단일층으로 이루어질 수도 있지만 이중층 이상으로 이루어질 수 있다. 이중층 이상인 경우에는 한 층은 비저항이 작은 물질로 형성하고, 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 하는 것이 바람직하다.The data line 171, the drain electrode 175, and the connection line 541 between the ICs may be formed of a single layer like the gate line 121, but may be formed of a double layer or more. In the case where there are more than two layers, it is preferable that one layer is formed of a material having a low specific resistance, and the other layer is a material having good contact characteristics with other materials.
검사선(125)과 연결선(541)은 데이터선(171)과 동일층으로 형성될 수 있고, 리드선(321)은 게이트선(121)과 동일층으로 형성될 수도 있다.The inspection line 125 and the connection line 541 may be formed on the same layer as the data line 171, and the lead line 321 may be formed on the same layer as the gate line 121.
여기서, 게이트 전극(124), 반도체(154), 소스 전극(173) 및 드레인 전극(175)은 박막 트랜지스터(TFT)를 이루고 있다.Here, the gate electrode 124, the semiconductor 154, the source electrode 173, and the drain electrode 175 form a thin film transistor TFT.
데이터선(171) 및 드레인 전극(175)과 이들로 가려지지 않은 반도체(154) 및 게이트 절연막(140) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(180)이 형성되어 있다. 보호막(180)은 데이터선(171)의 일부와 드레인 전극(175)의 일부 및 IC간 연결선(541)의 일부를 드러내는 복수의 접촉 구멍(182, 183, 186, 189)을 가지고 있다.A passivation layer 180 made of silicon nitride or an organic insulating layer is formed on the data line 171, the drain electrode 175, and the semiconductor 154 and the gate insulating layer 140 which are not covered by these. The passivation layer 180 has a plurality of contact holes 182, 183, 186, and 189 exposing a part of the data line 171, a part of the drain electrode 175, and a part of the IC connection line 541.
보호막(180)은 또한 게이트 절연막(140)과 함께 게이트선(121)의 일부와 검사선(125)의 일부를 드러내는 복수의 접촉 구멍(181, 187)을 가지고 있다. 또한, 도면에 도시하지 않았지만, 검사 패드(126), 리드선(321), 구동 신호선(323)의 일부를 드러내는 접촉 구멍도 보호막(180)에 구비되어 있다.The passivation layer 180 also has a plurality of contact holes 181 and 187 exposing a part of the gate line 121 and a part of the inspection line 125 together with the gate insulating layer 140. Although not shown in the drawing, the protective film 180 also includes a contact hole that exposes a part of the test pad 126, the lead wire 321, and the driving signal line 323.
보호막(180) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명 도전 물질로 이루어진 화소 전극(190), 접촉 보조 부재(91, 92, 82) 및 연결 부재(97)가 형성되어 있다.On the passivation layer 180, a pixel electrode 190 made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), contact auxiliary members 91, 92, and 82, and a connection member 97 are formed. have.
화소 전극(190)은 접촉 구멍(183)을 통하여 드레인 전극(175)과 연결되어 데이터 신호를 전달받는다.The pixel electrode 190 is connected to the drain electrode 175 through the contact hole 183 to receive a data signal.
게이트 접촉 보조 부재(91)와 데이터 접촉 보조 부재(92)는 접촉 구멍(181, 182)을 통해 게이트선(121) 및 데이터선(171)의 일부에 각각 연결되어 있으며, 이들은 게이트선(121) 및 데이터선(171)의 끝부분과 외부 회로 장치와의 접착성을 보완하고 게이트선(121)과 데이터선(171)을 보호하는 역할을 한다. 또 연결선 접촉 보조 부재(82)는 접촉 구멍(189)을 통하여 IC간 연결선(541)의 양단부(549)와 연결되어 있으며, IC간 연결선(541)과 IC 사이의 접착성을 보완하고 IC간 연결선(541)을 보호하는 역할을 한다.The gate contact auxiliary member 91 and the data contact auxiliary member 92 are connected to the gate line 121 and a part of the data line 171 through contact holes 181 and 182, respectively, which are the gate line 121. And the adhesion between the end of the data line 171 and the external circuit device and protects the gate line 121 and the data line 171. In addition, the connecting line contact auxiliary member 82 is connected to both ends 549 of the inter-IC connecting line 541 through the contact hole 189, and complements the adhesion between the inter-IC connecting line 541 and the IC, and the inter-IC connecting line. 541 protects.
또, 접촉 보조 부재(91, 92, 82)는 접촉 구멍(181, 182, 189) 주변을 덮는 제1 부분(91a, 92a, 82a)과 각 선(121, 171, 541)을 따라 연장되어 있는 제2 부분(91b, 92b, 82b)을 포함한다. 제2 부분(91b, 92b, 82b)은 그로스 테스트(Gross Test: G/T)시 프로브 팁이 접촉하는 패드로 사용된다. 제2 부분(91b, 92b, 82b)은 그로스 테스트시 프로브 팁을 접촉시킬 수 있는 공간적 마진을 확보한 것이다.In addition, the contact auxiliary members 91, 92, and 82 extend along the first portions 91a, 92a, 82a and the lines 121, 171, and 541 covering the contact holes 181, 182, and 189. Second portions 91b, 92b, 82b. The second portions 91b, 92b, and 82b are used as pads to which the probe tip contacts during a gross test (G / T). The second portions 91b, 92b and 82b have a space margin for contacting the probe tip during the gross test.
연결 부재(97)는 접촉 구멍(186)을 통하여 데이터선(171)에 연결되어 있고 접촉 구멍(187)을 통해 검사선(125)에 연결되어, 검사 패드(126)를 통해 전달되는 데이터선 검사 신호를 연결된 데이터선에 공급한다.The connecting member 97 is connected to the data line 171 through the contact hole 186 and connected to the test line 125 through the contact hole 187, and transmitted through the test pad 126. Supply the signal to the connected data line.
그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.Next, the display operation of the liquid crystal display will be described in more detail.
PCB(550)에 구비되어 있는 신호 제어부(600)는 외부의 그래픽 제어기(graphic controller)(도시하지 않음)로부터 RGB 데이터 신호(R, G, B) 및 이의 표시를 제어하는 제어 입력 신호(input control signal), 예를 들면 수직 동기 신호(vertical synchronizing signal, Vsync)와 수평 동기 신호(horizontal synchronizing signal, Hsync), 메인 클록(main clock, CLK), 데이터 인에이블 신호(data enable signal, DE) 등을 제공받는다. 신호 제어부(600)는 제어 입력 신호를 기초로 게이트 제어 신호 및 데이터 제어 신호를 생성하고 계조 신호(R, G,B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리한 후, 게이트 제어 신호를 게이트 구동부(400)와 구동 전압 생성부(700)로 내보내고 데이터 제어 신호와 처리한 계조 신호(R', G', B')는 데이터 구동부(500)로 내보낸다.The signal controller 600 included in the PCB 550 is a control input signal for controlling the RGB data signals R, G, and B and their display from an external graphic controller (not shown). signals, for example, a vertical synchronizing signal (V sync ), a horizontal synchronizing signal (H sync ), a main clock (CLK), and a data enable signal (DE). Get a back. The signal controller 600 generates a gate control signal and a data control signal based on the control input signal, processes the gray level signals R, G, and B appropriately according to the operating conditions of the liquid crystal panel assembly 300, and then controls the gate. The signal is sent to the gate driver 400 and the driving voltage generator 700, and the data control signal and the processed gray level signals R ′, G ′, and B ′ are sent to the data driver 500.
게이트 제어 신호는 게이트 온 펄스(게이트 신호의 하이 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(vertical synchronization start signal, STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(gate clock signal, CPV) 및 게이트 온 펄스의 폭을 한정하는 게이트 온 인에이블 신호(gate on enable signal, OE) 등을 포함한다. 이중에서 게이트 온 인에이블 신호(OE)와 게이트 클록 신호(CPV)는 구동 전압 생성부(700)에도 공급된다. 데이터 제어 신호는 계조 신호의 입력 시작을 지시하는 수평 동기 시작 신호(horizontal synchronization start signal, STH)와 데이터선에 해당 데이터 전압을 인가하라는 로드 신호(load signal, LOAD 또는 TP), 데이터 전압의 극성을 반전시키는 반전 제어 신호(RVS) 및 데이터 클록 신호(data clock signal, HCLK) 등을 포함한다.The gate control signal includes a vertical synchronization start signal (STV) for indicating the start of output of the gate on pulse (high period of the gate signal), and a gate clock signal for controlling the output timing of the gate on pulse. CPV) and a gate on enable signal (OE) for limiting the width of the gate on pulse. The gate on enable signal OE and the gate clock signal CPV are also supplied to the driving voltage generator 700. The data control signal includes a horizontal synchronization start signal (STH) indicating the start of input of the gray scale signal, a load signal (load signal, LOAD or TP) for applying a corresponding data voltage to the data line, and a polarity of the data voltage. An inversion control signal RVS and a data clock signal HCLK to invert.
이때, 게이트 구동부(400)에 공급되는 게이트 제어 신호는 구동 신호선(523, 323)을 통하여 전달되고, 데이터 제어 신호 및 계조 신호는 리드선(321)을 통하여 데이터 구동부(500)에 전달된다.In this case, the gate control signal supplied to the gate driver 400 is transmitted through the driving signal lines 523 and 323, and the data control signal and the gray level signal are transmitted to the data driver 500 through the lead line 321.
한편, 구동 전압 생성부(700)는 신호 제어부(550)로부터의 제어 신호에 따라 게이트 온 전압(Von), 게이트 오프 전압(Voff) 및 기준 전극(270)에 인가되는 공통 전압(Vcom)을 생성하고, 게이트 온 전압(Von)과 게이트 오프 전압(Voff)을 구동 신호선(523, 323)을 통해 게이트 구동부(400)에 공급한다. 그리고 계조 전압 생성부(800)는 액정 표시 장치의 휘도와 관련된 복수의 계조 전압을 생성하여 리드선(321)을 통해 데이터 구동부(500)에 인가한다.On the other hand, the driving voltage generator 700 according to the control signal from the signal controller 550, the gate on voltage (V on ), the gate off voltage (V off ) and the common voltage (V com ) applied to the reference electrode 270 ) And the gate on voltage V on and the gate off voltage V off are supplied to the gate driver 400 through the driving signal lines 523 and 323. The gray voltage generator 800 generates a plurality of gray voltages related to the luminance of the liquid crystal display and applies them to the data driver 500 through the lead line 321.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호에 따라 게이트 온 전압(Von)을 차례로 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 이와 동시에 데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호에 따라, 턴온된 스위칭 소자(Q)를 포함하는 화소에 대한 계조 신호(R', G', B')에 대응하는 계조 전압 생성부(800)로부터의 아날로그 계조 전압을 데이터 신호로서 해당 데이터선(D1-Dm)에 공급한다. 데이터선(D1-Dm)에 공급된 데이터 신호는 턴온된 스위칭 소자(Q)를 통해 해당 화소에 인가된다. 이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 신호를 인가한다. 이때 한 프레임이 끝나고 구동 전압 생성부(700)와 데이터 구동부(500)에 반전 제어 신호(RVS)가 공급되면 다음 프레임의 모든 데이터 신호의 극성이 바뀐다.The gate driver 400 sequentially applies the gate-on voltage V on to the gate lines G 1 -G n in response to the gate control signal from the signal controller 600, thereby applying the gate-on voltage V on to the gate lines G 1 -G n . Turn on the connected switching element (Q). At the same time, the data driver 500 corresponds to the grayscale signals R ', G', and B 'for the pixels including the turned-on switching element Q according to the data control signal from the signal controller 600. The analog gray voltage from the voltage generator 800 is supplied as a data signal to the data lines D 1 -D m . The data signal supplied to the data lines D 1 -D m is applied to the corresponding pixel through the turned-on switching element Q. In this way, the gate-on voltage V on is sequentially applied to all the gate lines G 1 -G n during one frame to apply the data signal to all the pixels. At this time, when the inversion control signal RVS is supplied to the driving voltage generator 700 and the data driver 500 after one frame is finished, the polarity of all data signals of the next frame is changed.
이 과정을 좀더 상세하게 설명한다.This process is explained in more detail.
수직 동기 시작 신호(STV)를 받은 첫 번째 게이트 구동 IC(440)는 구동 전압 생성부(700)로부터의 두 전압(Von, Voff) 중 게이트 온 전압(Von)을 선택하여 첫 번째 게이트선(G1)으로 출력한다. 이때 다른 게이트선(G2-Gn)에는 게이트 오프 전압(Voff)이 인가되고 있다.The first gate driver IC 440 receiving the vertical synchronization start signal STV selects the gate-on voltage V on among the two voltages V on and V off from the driving voltage generator 700 to select the first gate. Output to line G 1 . At this time, the gate-off voltage V off is applied to the other gate lines G 2 -G n .
한편, 가장 왼쪽의 데이터 구동 IC(540)는 자신의 계조 신호를 모두 저장하고, 다른 데이터 구동 IC(540)용 계조 신호를 받아 연결선(541)을 통하여 인접 데이터 구동 IC(540)로 넘겨준다. 이러한 방법으로 각 데이터 구동 IC(540)는 자신의 계조 신호는 저장하고 다른 데이터 구동 IC(540)용 계조 신호는 연결선(541)을 통해 인접 데이터 구동 IC(540)에 전달한다.Meanwhile, the leftmost data driver IC 540 stores all of its own grayscale signals, receives the grayscale signal for the other data driver IC 540, and passes the grayscale signal to the adjacent data driver IC 540 through the connection line 541. In this manner, each data driver IC 540 stores its gray level signal and transmits the gray level signal for the other data driver IC 540 to the adjacent data driver IC 540 through the connection line 541.
첫 번째 게이트선(G1)에 연결된 스위칭 소자(Q)는 게이트 온 전압(Von)에 의하여 도통되고, 첫 번째 행의 데이터 신호가 도통된 스위칭 소자(Q)를 통하여 첫째 행의 화소의 액정 축전기(Clc) 및 유지 축전기(Cst)에 인가된다. 일정 시간이 지나 첫째 행의 화소의 축전기(Clc, Cst)의 충전이 완료되면, 첫 번째 게이트 구동 IC(440)는 첫째 게이트선(G1)에 게이트 오프 전압(Voff)을 인가하여 연결된 스위칭 소자(Q)를 오프시키고, 둘째 게이트선(G2)에 게이트 온 전압(Von)을 인가한다.The switching element Q connected to the first gate line G 1 is turned on by the gate-on voltage V on , and the liquid crystal of the pixels in the first row through the switching element Q through which the data signal of the first row is conducted. Is applied to capacitor C lc and holding capacitor C st . After a certain period of time, when the charging of the capacitors C lc and C st of the pixels in the first row is completed, the first gate driving IC 440 applies the gate off voltage V off to the first gate line G 1 . The connected switching element Q is turned off and the gate-on voltage V on is applied to the second gate line G 2 .
이러한 방식으로 연결된 모든 게이트선에 게이트 온 전압(Von)을 적어도 한번씩 인가한 첫째 게이트 구동 IC(440)는 주사가 완료되었음을 알리는 캐리(carry) 신호를 신호선(323)을 통하여 두 번째 게이트 구동 IC(440)에 제공한다.The first gate driving IC 440 that applies the gate-on voltage V on at least once to all the gate lines connected in this manner transmits a carry signal to the second gate driving IC through the signal line 323 indicating that scanning is completed. Provided at 440.
캐리 신호를 받은 둘째 게이트 구동 IC(440)는 마찬가지 방식으로 자신과 연결된 모든 게이트선에 대한 주사를 행하고 이를 마치면 캐리 신호를 신호선(323)을 통하여 다음 게이트 구동 IC(440)에 공급한다. 이러한 방식으로 마지막 게이트 구동 IC(440)의 주사 동작이 완료되면 한 프레임이 완료된다.In the same manner, the second gate driver IC 440 receiving the carry signal scans all the gate lines connected thereto and supplies the carry signal to the next gate driver IC 440 through the signal line 323. In this manner, one frame is completed when the scan operation of the last gate driver IC 440 is completed.
이와 같은 과정을 통해 표시 동작을 실시하는 액정 표시 장치에서, 그로스 테스트는 인터페이스 회로나 백라이트 등을 부착하지 않은 상태의 액정 표시 장치에 완제품과 동일한 조건을 인가하여 검사를 진행한다.In the liquid crystal display device which performs the display operation through the above process, the gross test is performed by applying the same conditions as the finished product to the liquid crystal display device without the interface circuit or the backlight.
그로스 테스트시 테스터의 프로브 팁은 접촉 보조 부재의 제2 부분(91b, 92b, 82b)에 접촉하여 신호를 전달한다.In the gross test, the probe tip of the tester contacts the second portions 91b, 92b, 82b of the contact aid and transmits a signal.
본 발명에서는 접촉 보조 부재를 확장하여 그로스 테스트용 패드로 이용함으로써 테스트용 패드의 마진을 충분히 확보할 수 있다.In the present invention, it is possible to secure a sufficient margin of the test pad by expanding the contact assistant member and using the pad as a gross test pad.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030050928A KR100973803B1 (en) | 2003-07-24 | 2003-07-24 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030050928A KR100973803B1 (en) | 2003-07-24 | 2003-07-24 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050011873A true KR20050011873A (en) | 2005-01-31 |
KR100973803B1 KR100973803B1 (en) | 2010-08-03 |
Family
ID=37223801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030050928A KR100973803B1 (en) | 2003-07-24 | 2003-07-24 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100973803B1 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100611608B1 (en) * | 2005-11-15 | 2006-08-11 | 주식회사 코디에스 | Inspection method of flat display panel and unit for inspection of flat display panel |
US7767474B2 (en) | 2005-08-04 | 2010-08-03 | Samsung Electronics Co., Ltd. | Drive film, drive package for organic light emitting diode display, organic light emitting diode display including the same and method thereof |
KR101137863B1 (en) * | 2005-08-30 | 2012-04-23 | 엘지디스플레이 주식회사 | Thin Film Transistor Array Substrate |
KR20140076295A (en) * | 2012-12-12 | 2014-06-20 | 삼성디스플레이 주식회사 | Organic electroluminescent display |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200133079A (en) | 2019-05-16 | 2020-11-26 | 삼성디스플레이 주식회사 | Display device and inspectoin method of display device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1073823A (en) * | 1996-09-02 | 1998-03-17 | Hitachi Ltd | Active matrix type liquid crystal display device |
KR100480860B1 (en) * | 1997-03-28 | 2005-08-05 | 삼성전자주식회사 | LCD Display |
KR100239749B1 (en) * | 1997-04-11 | 2000-01-15 | 윤종용 | Tft fabrication method structure of lcd, test apparatus and method for gross test |
KR20000066953A (en) * | 1999-04-22 | 2000-11-15 | 김영환 | Data pad region of liquid crystal panel |
-
2003
- 2003-07-24 KR KR1020030050928A patent/KR100973803B1/en active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7767474B2 (en) | 2005-08-04 | 2010-08-03 | Samsung Electronics Co., Ltd. | Drive film, drive package for organic light emitting diode display, organic light emitting diode display including the same and method thereof |
KR101137863B1 (en) * | 2005-08-30 | 2012-04-23 | 엘지디스플레이 주식회사 | Thin Film Transistor Array Substrate |
US8305542B2 (en) | 2005-08-30 | 2012-11-06 | Lg Display Co., Ltd. | Thin film transistor array substrate with improved test terminals |
KR100611608B1 (en) * | 2005-11-15 | 2006-08-11 | 주식회사 코디에스 | Inspection method of flat display panel and unit for inspection of flat display panel |
KR20140076295A (en) * | 2012-12-12 | 2014-06-20 | 삼성디스플레이 주식회사 | Organic electroluminescent display |
Also Published As
Publication number | Publication date |
---|---|
KR100973803B1 (en) | 2010-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100895311B1 (en) | Liquid crystal display and testing method thereof | |
KR100900537B1 (en) | Liquid crystal display, testing method thereof and manufacturing method thereof | |
KR100864501B1 (en) | Liquid crystal display | |
USRE47431E1 (en) | Liquid crystal display having a reduced number of data driving circuit chips | |
JP2004310024A5 (en) | ||
KR101006438B1 (en) | Liquid crystal display | |
US8873014B2 (en) | Display device | |
KR20070060757A (en) | Display device and driving apparatus thereof | |
KR101046927B1 (en) | Thin film transistor array panel | |
KR100973803B1 (en) | Liquid crystal display | |
KR100840329B1 (en) | Liquid crystal display | |
KR20070060660A (en) | Liquid crystal display | |
KR20050089298A (en) | Thin film transistor array panel having reduced data lines | |
KR20070082146A (en) | Thin film transistor array panel for liquid crystal display | |
KR20050110745A (en) | Display device having testing mechanism | |
KR20060019337A (en) | Display device | |
KR20060063251A (en) | Display device | |
KR20080054030A (en) | Liquid crystal display | |
KR20050058830A (en) | Liquid crystal display | |
KR20080042232A (en) | Defect detection apparatus for liquid crystal display and defect detection method using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130628 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150701 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160629 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180702 Year of fee payment: 9 |