KR20050055467A - 저전력 디램 구현 방법 - Google Patents

저전력 디램 구현 방법 Download PDF

Info

Publication number
KR20050055467A
KR20050055467A KR1020030088680A KR20030088680A KR20050055467A KR 20050055467 A KR20050055467 A KR 20050055467A KR 1020030088680 A KR1020030088680 A KR 1020030088680A KR 20030088680 A KR20030088680 A KR 20030088680A KR 20050055467 A KR20050055467 A KR 20050055467A
Authority
KR
South Korea
Prior art keywords
dram
bit line
decoder
address
cells
Prior art date
Application number
KR1020030088680A
Other languages
English (en)
Inventor
장윤영
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030088680A priority Critical patent/KR20050055467A/ko
Publication of KR20050055467A publication Critical patent/KR20050055467A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

휴대용 디램 및 로직 병합 디바이스에 사용하기 위한 디램을 낮은 전력소모로 구현하는 방법이 개시된다. 이러한 방법은 복수의 셀, 복수의 워드 라인, 복수의 비트 라인, X-디코더, 복수의 Y-디코더 및 복수의 비트 라인 센스 앰프를 구비하는 디램을 구동하는 방법으로서, 복수의 워드 라인 중 활성화된 워드 라인에 연결된 모든 셀을 비트 라인 센스 앰프에서 증폭하지 않고 판독 작업을 할 셀에 해당하는 비트 라인의 신호만을 증폭하는 단계를 포함한다. 따라서, 어드레스를 입력함에 있어서 로우와 컬럼 어드레스를 동시에 입력하여 이 어드레스에 해당하는 셀만이 비트 라인 센스 앰프에서 센싱 및 증폭이 이루어지도록 하여 동일 로우의 나머지 컬럼에 해당하는 셀들이 불필요하게 비트 라인 센스 앰프에서 증폭이 이루어지는 일이 없게 하는 효과가 있다.

Description

저전력 디램 구현 방법{Method for implementing dynamic random access memory with low power consumption}
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는, 휴대용 디램 및 로직 병합(EDL; embedded dynamic random access memory and logic) 디바이스에 사용하기 위한 디램(DRAM; dynamic random access memory)을 낮은 전력소모로 구현하는 방법에 관한 것이다.
일반적으로, 디램은 /RAS와 /CAS라는 신호를 이용하여 적은 어드레스 핀(address pin)으로 로우 어드레스(row address)와 컬럼 어드레스(column address) 신호를 순차적으로 받아들이는 어드레스 멀티플렉싱(address multiplexing)을 이용한다.
이는, 디램에서 로우 어드레스에 의해 선택되는 워드라인(word line)이 활성화되면, 그 로우에 해당되는 모든 셀들의 전하(charge)가 비트라인(bit line)에 실려 비트라인 센스 앰프(BLSA; bit line sense amplifier)에서 증폭을 해둔 상태에서 뒤에 입력되는 컬럼 어드레스 정보에 의해 데이터의 경로가 설정되는 방식으로 판독 작업이 진행되기 때문에 가능하다.
하지만, 이 경우에는 사실 판독 기능(read function)에 의해서 데이터의 출력이 이루어지지 않는 동일 로우의 모든 셀들이 BLSA에서 증폭 작업을 진행하게 되므로 실제 판독 작업에 꼭 필요하지 않는 BLSA의 증폭 작업이 이루어져 불필요한 전력의 손실을 막대하게 초래한다.
BLSA에서의 전력 소모가 전체 디바이스의 소모 전력의 60 내지 70%를 차지할 정도로 많은 비중을 차지하고 있는 상황에서, 휴대용 제품이 아닌 전원공급 장치를 이용하는 경우에는 상대적으로 큰 문제가 아닐수 있지만, 배터리(battery)를 이용하는 휴대용 제품의 경우에는 심각한 문제를 초래할 수 있다.
도 1은 종래의 방식에 의하여 디램을 동작하는 경우에 불필요한 비트라인 센스 앰프가 동작하여 전력을 소모하는 것을 설명하기 위한 개략도들이다.
일반적으로, 디램은 셀에 저장된 데이터를 읽어들이는 판독 작업을 진행할 때, /RAS 핀, /CAS 핀, A0 핀 및 A1 핀 등을 이용하여 로우 어드레스돠 컬럼 어드레스를 동일한 어드레스 핀을 이용하여 순차적으로 받아들이게 된다.
즉, /RAS 핀이 로우(low)인 상태에서 A0 핀 및 A1 핀 어드레스 핀에 입력되는 어드레스 데이터를 이용하여 X-디코더를 동작시켜 W0~W255 중 X-디코더의 동작으로 출력된 X 어드레스에 해당하는 워드 라인을 활성화시키게 되며, AC 특성중의 하나로서 스펙(SPEC)에 tRCD라고 명기되는 항목의 지연(delay) 후, /CAS 핀이 로우(low)로 활성화되어 어드레스 핀에 입력되는 어드레스 데이터를 입력하여 Y-디코더를 동작시켜 Y 어드레스에 해당하는 비트 라인의 데이커를 모든 비트 라인이 공유하는 국부입출력(LIO; local input output)에 전달하게 된다.
이러한 방식으로 진행되는 경우에, 도 1에 도시한 바와 같이, 만약 W0라는 워드 라인이 활성화되는 경우, 원하는 G에 해당하는 셀이 I에 실려 전하 공유(charge sharing)가 이루어져 비트라인 센스 앰프(12)에서 K와 같은 센싱 작업이 이루어져 I와 J 라인이 하이 데이터 레벨(M) 또는 로우 데이터 레벨(L)의 전압 레벨로 증폭 작업이 이루어지는 것은 판독 동작을 위한 필수적인 작업이지만, 실제 판독 작업에 의해 읽혀지지 않는 셀들인 H와 같은 W0에 물려있는 다른 모든 셀들도 G와 같은 동일한 센싱 및 증폭(amping) 작업이 이루어져 불필요한 비트라인 센스 앰프(12)의 전력 소모를 발생시킨다.
본 발명은 상기한 바와 같은 문제점을 개선하기 위하여 창출된 것으로서, 본 발명이 이루고자 하는 기술적인 과제는 어드레스를 입력함에 있어서 로우 와 컬럼 어드레스를 동시에 입력하여 이 어드레스에 해당하는 셀만이 비트라인 센스 앰프에서 센싱 및 증폭이 이루어지도록 하여 동일 로우의 나머지 컬럼에 해당하는 셀들이 불필요하게 비트라인 센스 앰프에서 증폭이 이루어지지 않도록 하는 저전력 디램 구현 방법을 제공하는 것이다.
본 발명의 다른 과제는 디램의 판독 작업시 불필요한 전력 소모를 현저히 줄여서 휴대용 디램 및 로직 병합 디바이스에서 추구하는 방향인 저전력 디램 구현 방법을 제공하는 것이다.
본 발명의 또 다른 과제는 휴대용 디램 및 로직 병합 디바이스에 사용되는 디램에 적용하는 경우에는 디램용 핀이 따로 존재하지 않게 되어 칩의 면적을 효율적으로 사용할 수 있는 저전력 디램 구현 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 한 유형에 따르면 복수의 셀, 복수의 워드 라인, 복수의 비트 라인, X-디코더, 복수의 Y-디코더 및 복수의 비트 라인 센스 앰프를 구비하는 디램을 구동하는 방법에 있어서, 복수의 워드 라인중 활성화된 워드 라인에 연결된 모든 셀을 비트 라인 센스 앰프에서 증폭하지 않고 판독 자업을 할 셀에 해당하는 비트 라인의 신호만을 증폭하는 단계를 포함하는 저전력 디램 구현 방법이 제공된다.
또한, 로우 어드레스와 컬럼 어드레스를 동시에 받아들이기 위하여 로우 어드레스 핀과 컬럼 어드레스 핀을 독립적으로 할당하는 것을 특징으로 한다.
또한, 입력된 로우 및 컬럼 어드레스 데이터를 이용하여 상기 X-디코더 및 상기 Y-디코더를 동시에 동작시키는 것을 특징으로 한다.
또한, X-디코더의 출력을 이용하여 선택된 워드 라인에 해당하는 모든 셀들을 비트 라인에 실어 전하 공유 및 비트 라인 센스 앰프에서의 센싱 작업은 실행하게 하지만, Y-디코더의 출력을 이용하여 증폭 작업은 선택된 비트 라인에 해당하는 컬럼만이 이루어지도록 하는 것을 특징으로 한다.
또한, 판독 작업이 아닌 셀프 리프레쉬 동작에서는 빠르고 효율적으로 리프레쉬 작업을 진행해주기 위하여 판독 작업과는 달리 워드 라인에 연결된 셀들의 데이터를 증폭해 주는 것을 특징으로 한다.
또한, 디램이 휴대용 디램 및 로직 병합 디바이스에 사용되는 디램인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 저전력 디램 구현 방법을 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 나타낸다.
도 2와 도 3은 본 발명의 바람직한 실시예에 따른 디램 동작과 디램의 비트라인 센스 앰프와, X-디코더 및 Y-디코더의 동작을 각각 설명하기 위한 개략도들이다.
먼저, 도 2에 도시한 바와 같이, 디램(100)은 셀에 저장된 데이터를 읽어들이는 판독 작업을 진행할 때, 도 2와 같이 /RAS 핀(102), /CAS 핀(104), A0 핀(106) 및 A1 핀(108) 등을 이용하여 로우 어드레스돠 컬럼 어드레스를 동일한 어드레스 핀을 이용하여 순차적으로 받아들이지 않고 한번에 로우 어드레스와 컬럼 어드레스를 동시에 받아들여 이용하게 된다.
이러한 작업을 하기 위해서는 어드레스 핀의 개수가 증가하여야 하지만, 휴대용 디램 및 로직 병합 디바이스를 제작하기 위한 칩(chip)의 경우에는 디램용 핀들은 테스트 작업을 진행할 경우에만 디램 핀으로 이용되고 실제 패키지 후의 제품으로 이용될 경우 모든 핀들이 로직 핀으로만 이용되기 때문에 추가적인 핀을 배치하지 않아도 된다.
도 3에 도시한 바와 같이, /CAS 핀(104)으로부터의 신호를 이용하지 않고 /RAS 핀(102)이 로우(low)로 활성화(active)되면 로우 어드레스 핀에슨 로우 어드레스 데이터를 입력하고 컬럼 어드레스 핀에는 컬럼 어드레스 데이터를 동시에 입력하여 X-디코더(110)와 Y-디코더(112, 114)를 동시에 동작시키게 된다.
본 발명의 바람직한 실시예에 따라, 전술한 바와 같이 판독 작업이 이루어질 경우, 원하는 워드 라인이 활성화될 때 LIO에 실릴 비트 라인에 해당하는 정보 역시 확보된 상황이 된다.
도 4는 본 발명의 바람직한 실시예에 따라 디램을 동작시키는 것을 설명하기 위한 개략도이다.
도 4에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따라 동작시키는 판독 작업을 나타내었는데 W0에 해당하는 모든 셀들, 즉 G뿐만 아니라 H와 W0에 물려있는 모든 셀은 일단 전하 공유(charge sharing) 및 비트 라인 센스 앰프(120, 122, 124, 126)에서의 센싱 작업은 이루어지지만, Y-어드레스에 해당하지 않는 컬럼에 해당하는 모든 비트 라인들은 증폭 작업이 N과 같이 이루어지지 않도록 하여 불필요한 부분에서의 증폭 작업으로 인한 전력의 소모를 제거하게 된다.
본 발명의 바람직한 실시예에 따라, 컬럼 별로 비트 라인 센스 앰프(120, 122, 124, 126)의 증폭을 구분하는 작업은 비트 라인 센스 앰프(120, 122, 124, 126)의 증폭을 제어하는 신호인 SAPEN과 SANEN 신호를 선택된 컬럼에 해당하는 비트 라인 센스 앰프에만 액티브시켜 주고 다른 컬럼에는 디스에이블(disable)시켜줌으로써 구현할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불구하며, 당해 분야에서 통상적인 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 첨부된 특허청구범위로 정해져야 할 것이다.
종래의 디램 동작에서는 로우 어드레스에 의해 선택된 워드 라인에 의해 동일 로우의 모든 셀들의 전하들이 비트 라인 센스 앰프에서 센싱 및 증폭이 완료된 상태에서 이후에 들어오는 컬럼 어드레스 정보에 의해서 특정 어드레스에 해당하는 셀의 데이터만을 로컬 I/O, 글로벌 I/O에 실어서 칩의 외부로 전달하게 되지만, 상기한 바와 같이 구성된 본 발명의 바람직한 실시예에 따르면, 어드레스를 입력함에 있어서 로우와 컬럼 어드레스를 동시에 입력하여 이 어드레스에 해당하는 셀만이 비트 라인 센스 앰프에서 센싱 및 증폭이 이루어지도록 하여 동일 로우의 나머지 컬럼에 해당하는 셀들이 불필요하게 비트 라인 센스 앰프에서 증폭이 이루어지는 일이 없게 하는 효과가 있다.
이러한 결과, 본 발명의 바람직한 실시예에 따르면, 디램의 판독 작업에서의 불필요한 전력 소모를 현저히 줄여서 휴대용 디램 및 로직 병합 디바이스에서 추구하는 방향인 저전력 소모용 디램을 구현하는 것이 가능하게 되는 효과가 있다.
또한, 휴대용 디램 및 로직 병합 디바이스용 디램에 적용하게 되면 디램용 핀을 별도로 배치하디 않아도 됨으로써, 칩의 면적으로 효율적으로 사용할 수 있는 효과가 있다.
도 1은 종래의 방식에 의하여 디램을 동작하는 경우에 불필요한 비트라인 센스 앰프가 동작하여 전력을 소모하는 것을 설명하기 위한 개략도이다.
도 2는 본 발명의 바람직한 실시예에 따른 디램 동작을 설명하기 위한 개략도이다.
도 3은 본 발명의 바람직한 실시예에 따른 디램의 비트라인 센스 앰프와, X-디코더 및 Y-디코더의 동작을 설명하기 위한 개략도이다.
도 4는 본 발명의 바람직한 실시예에 따라 저전력으로 디램을 동작시키는 것을 설명하기 위한 개략도이다.
*도면의 주요 부분에 대한 부호설명*
100 : 디램 102 : /RAS
104 : /CAS 106 : A0
108 : A1 110 : X-디코더
112, 114 : Y-디코더
120, 122, 124, 126 : 비트라인 센스 앰프

Claims (6)

  1. 복수의 셀, 복수의 워드 라인, 복수의 비트 라인, X-디코더, 복수의 Y-디코더 및 복수의 비트 라인 센스 앰프를 구비하는 디램을 구동하는 방법에 있어서,
    상기 복수의 워드 라인중 활성화된 워드 라인에 연결된 모든 상기 셀을 상기 비트 라인 센스 앰프에서 증폭하지 않고 판독 작업을 할 셀에 해당하는 비트 라인의 신호만을 증폭하는 단계
    를 포함하는 것을 특징으로 하는 저전력 디램 구현 방법.
  2. 제 1 항에 있어서,
    로우 어드레스와 컬럼 어드레스를 동시에 받아들이기 위하여 로우 어드레스 핀과 컬럼 어드레스 핀을 독립적으로 할당하는 것을 특징으로 하는 저전력 디램 구현 방법.
  3. 제 2 항에 있어서,
    입력된 로우 및 컬럼 어드레스 데이터를 이용하여 상기 X-디코더 및 상기 Y-디코더를 동시에 동작시키는 것을 특징으로 하는 저전력 디램 구현 방법.
  4. 제 3 항에 있어서,
    상기 X-디코더의 출력을 이용하여 선택된 워드 라인에 해당하는 모든 상기 셀들을 상기 비트 라인에 실어 전하 공유 및 상기 비트 라인 센스 앰프에서의 센싱 작업은 실행하게 하지만, 상기 Y-디코더의 출력을 이용한 증폭 작업은 선택된 비트 라인에 해당하는 컬럼만이 이루어지도록 하는 것을 특징으로 하는 저전력 디램 구현 방법.
  5. 제 1 항에 있어서,
    상기 판독 작업이 아닌 셀프 리프레쉬 동작에서는 빠르고 효율적으로 리프레쉬 작업을 진행해주기 위하여 판독 작업과는 달리 상기 워드 라인에 연결된 상기 셀들의 데이터를 증폭해 주는 것을 특징으로 하는 저전력 디램 구현 방법.
  6. 제 1 항에 있어서,
    상기 디램이 휴대용 디램 및 로직 병합 디바이스에 사용되는 디램인 것을 특징으로 하는 저전력 디램 구현 방법.
KR1020030088680A 2003-12-08 2003-12-08 저전력 디램 구현 방법 KR20050055467A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030088680A KR20050055467A (ko) 2003-12-08 2003-12-08 저전력 디램 구현 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030088680A KR20050055467A (ko) 2003-12-08 2003-12-08 저전력 디램 구현 방법

Publications (1)

Publication Number Publication Date
KR20050055467A true KR20050055467A (ko) 2005-06-13

Family

ID=37250444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030088680A KR20050055467A (ko) 2003-12-08 2003-12-08 저전력 디램 구현 방법

Country Status (1)

Country Link
KR (1) KR20050055467A (ko)

Similar Documents

Publication Publication Date Title
US6862229B2 (en) Physically alternating sense amplifier activation
US7310284B2 (en) Page access circuit of semiconductor memory device
TWI700701B (zh) 半導體記憶體裝置及其弱記憶胞檢測方法
US6292426B1 (en) Semiconductor memory device having an SRAM and a DRAM on a single chip
US5590080A (en) Dynamic random access memory with variable sense-amplifier drive capacity
US6459639B2 (en) Semiconductor memory device
US8947952B2 (en) Input-output line sense amplifier having adjustable output drive capability
US20020159289A1 (en) Semiconductor memory device having increased memory capacity while reducing mounting area and stand-by current
US6337820B1 (en) Dynamic memory device performing stress testing
US6859409B2 (en) Semiconductor memory having sense amplifier architecture
KR100543914B1 (ko) 리프레쉬 동작시 피크 전류를 줄일 수 있는 반도체 메모리장치
US20080080280A1 (en) Semiconductor memory device
KR100518581B1 (ko) 별도의 기준 전압 발생기 없이 비트 셀 데이터를 출력하는반도체 메모리 장치, 및 그 방법
KR100191023B1 (ko) 외부 입출력제어신호에 대한 입력버퍼회로의 관통전류를 제어 할 수 있는 다이나믹형 반도체 기억장치
US6434079B2 (en) Semiconductor memory device for distributing load of input and output lines
US7936615B2 (en) Methods for supplying power supply voltages in semiconductor memory devices and semiconductor memory devices using the same
US6643201B2 (en) Memory device having read charge control, write charge control and floating or precharge circuits
US6754119B2 (en) Sense amplifier for memory device
KR20050055467A (ko) 저전력 디램 구현 방법
US12051461B2 (en) Bit line sense amplifier and semiconductor memory device having the same
KR20060084630A (ko) 전류 감소를 위한 동작 ｄｑ 제어를 갖는 반도체 메모리장치
KR20030078352A (ko) 테스트시에 최대전류 소모량을 제어하기 위한 메모리 장치
KR20010107001A (ko) 모든 데이터 입출력 라인들을 약하게 프리챠지하는프리챠지 구조를 갖는 반도체 메모리 장치
KR20010005295A (ko) 반도체 메모리 소자 및 그의 제어방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination