KR20050055078A - Metal gate of semiconductor and fabrication method thereof - Google Patents
Metal gate of semiconductor and fabrication method thereof Download PDFInfo
- Publication number
- KR20050055078A KR20050055078A KR1020030081741A KR20030081741A KR20050055078A KR 20050055078 A KR20050055078 A KR 20050055078A KR 1020030081741 A KR1020030081741 A KR 1020030081741A KR 20030081741 A KR20030081741 A KR 20030081741A KR 20050055078 A KR20050055078 A KR 20050055078A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- metal gate
- electrode
- gate oxide
- plasma treatment
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title abstract description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000000151 deposition Methods 0.000 claims abstract description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 13
- 239000007789 gas Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000009832 plasma treatment Methods 0.000 claims description 29
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910021193 La 2 O 3 Inorganic materials 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 2
- 238000000231 atomic layer deposition Methods 0.000 claims 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 8
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000035515 penetration Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
Abstract
본 발명은 반도체 소자의 금속 게이트 및 그 제조방법에 관한 것이다. 본 발명에 의한 금속 게이트 및 그 제조방법은 먼저 반도체 기판 상에 게이트 산화막을 증착한 후 게이트 산화막에 금속 게이트 전극을 증착한 다음 또는 증착과 동시에 금속 게이트 전극 상에 질소를 포함하는 가스를 이용하여 플라즈마 처리를 한다. The present invention relates to a metal gate of a semiconductor device and a method of manufacturing the same. According to the present invention, a metal gate and a method of manufacturing the same are first deposited by depositing a gate oxide film on a semiconductor substrate, and then by depositing a metal gate electrode on the gate oxide film or simultaneously with the deposition using a gas containing nitrogen on the metal gate electrode. Do the processing.
본 발명에 의한 금속 게이트는 플라즈마 손상이 없이 게이트 산화막을 질화시키고 동시에 N/Ta 비율을 증가시킨 TaN 전극을 제공할 수 있다.The metal gate according to the present invention can provide a TaN electrode which nitrides the gate oxide film without increasing plasma damage and at the same time increases the N / Ta ratio.
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 특히 고유전율을 갖는 산화막을 질소가스에 의해 플라즈마 처리하는 금속 게이트 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a metal gate for plasma treating an oxide film having a high dielectric constant with nitrogen gas, and a method for manufacturing the same.
일반적으로 게이트 산화막은 실리콘 산화막(SiO2) 그리고 게이트 전극으로는 폴리실리콘이 많이 사용되고 있다. 그러나, 소자의 크기가 축소됨에 따라 게이트 산화막의 유효산화막 두께(Toxeq)는 점점 감소하고 있다. 현재의 실리콘 산화막은 누설전류가 크게 증가하여 높은 유전율을 갖는 새로운 게이트 산화막이 연구되고 있다.In general, a silicon oxide film (SiO 2 ) is used as the gate oxide film and polysilicon is used as the gate electrode. However, as the size of the device is reduced, the effective oxide thickness (Toxeq) of the gate oxide film is gradually decreased. In the current silicon oxide film, a leakage current increases greatly, and a new gate oxide film having a high dielectric constant is being studied.
또한, 폴리실리콘 전극은 공핍현상, 붕소의 침투, 큰 저항 및 낮은 열적안정성 등의 문제가 있어 최근에는 금속 게이트 전극을 사용이 고려되고 있다. 현재 금속 게이트 전극으로서 TaN 전극이 많이 연구되고 있다. TaN 전극은 N/Ta의 비율에 따라 일함수가 변하는 특징이 있다. 나아가, TaN의 증착방법과 기타 다른 후처리 방법을 통하여 일함수를 변화시킬 수 있다. 일반적으로 N/Ta의 비율이 증가함에 따라 TaN의 일함수는 증가하는 것으로 알려져 있다.In addition, polysilicon electrodes have problems such as depletion, boron penetration, large resistance, and low thermal stability, and therefore, the use of metal gate electrodes has recently been considered. Currently, many TaN electrodes have been studied as metal gate electrodes. TaN electrode has a characteristic that the work function is changed according to the ratio of N / Ta. Furthermore, the work function can be changed through the TaN deposition method and other post-treatment methods. In general, as the ratio of N / Ta increases, the work function of TaN is known to increase.
한편, 후속 열처리하는 과정에서 고유전율을 갖는 산화막이 열화되는 문제점을 해결하기 위하여 질소가스를 이용하여 고유전율 산화막의 상부에 플라즈마 처리를 하고 있다. 그런데, 이러한 플라즈마와 산화막과의 접촉으로 인하여 산화막의 손상이 문제된다. 그리고 TaN 전극을 p-MOS에 사용하기 위해서는 N/Ta 비율을 증가시켜 일함수를 증가시켜야 한다.On the other hand, in order to solve the problem that the oxide film having a high dielectric constant deteriorates in the subsequent heat treatment process, a plasma treatment is performed on the high dielectric constant oxide film using nitrogen gas. However, damage to the oxide film is problematic due to the contact between the plasma and the oxide film. In order to use the TaN electrode for p-MOS, the work function must be increased by increasing the N / Ta ratio.
따라서, 본 발명에 이루고자 하는 기술적 과제는 플라즈마에 의한 손상이 없이 게이트 산화막을 질화시키고 동시에 N/Ta 비율을 증가시킨 TaN 전극을 포함한 반도체 소자의 금속 게이트 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a metal gate of a semiconductor device including a TaN electrode which nitrides the gate oxide film without increasing damage by plasma and simultaneously increases the N / Ta ratio.
또한, 본 발명에 이루고자 하는 다른 기술적 과제는 플라즈마에 의한 손상이 없이 게이트 산화막을 질화시키고 동시에 N/Ta 비율을 증가시킨 TaN 전극을 포함한 반도체 소자의 금속 게이트를 제공하는 데 있다.Another object of the present invention is to provide a metal gate of a semiconductor device including a TaN electrode in which the gate oxide film is nitrided without increasing damage by plasma and at the same time, the N / Ta ratio is increased.
상기 기술적 과제를 달성하기 위한 금속 게이트의 제조방법은 먼저 반도체 기판 상에 게이트 산화막을 증착한다. 이어서, 상기 게이트 산화막 상에 금속 게이트 전극을 증착한다. 나아가, 상기 금속 게이트 전극 상에 질소를 포함하는 가스를 이용한 플라즈마 처리를 한다. In order to achieve the above technical problem, a method of manufacturing a metal gate first deposits a gate oxide film on a semiconductor substrate. Subsequently, a metal gate electrode is deposited on the gate oxide film. Furthermore, a plasma treatment using a gas containing nitrogen is performed on the metal gate electrode.
본 발명에 의한 반소체 소자의 제조방법에 있어서, 상기 금속 게이트 전극은 TaN 전극이다.In the method for manufacturing a half body element according to the present invention, the metal gate electrode is a TaN electrode.
본 발명에 의한 반도체 소자의 제조방법에 있어서, 상기 금속 게이트 전극은 직접 플라즈마 방식 또는 원격 플라즈마 방식으로 증착할 수 있다.In the method of manufacturing a semiconductor device according to the present invention, the metal gate electrode may be deposited by a direct plasma method or a remote plasma method.
본 발명에 의한 반도체 소자의 제조방법에 있어서, 상기 게이트 산화막에 금속 게이트 전극을 증착하는 동시에 질소를 포함하는 가스를 이용하여 플라즈마 처리를 할 수 있다.In the method of manufacturing a semiconductor device according to the present invention, the metal gate electrode may be deposited on the gate oxide film, and plasma treatment may be performed using a gas containing nitrogen.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 반도체 소자의 금속 게이트는 반도체 기판 상에 증착된 게이트 산화막 및 상기 게이트 산화막 상에 질소를 포함하는 가스를 이용하여 플라즈마 처리를 한 금속 게이트 전극을 포함한다.The metal gate of the semiconductor device according to the present invention for achieving the above another technical problem includes a gate oxide film deposited on a semiconductor substrate and a metal gate electrode subjected to plasma treatment using a gas containing nitrogen on the gate oxide film. .
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예를 상세히 설명한다. 다음에서 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments described below may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.
<제1 실시예><First Embodiment>
도 1은 본 발명의 제1 실시예에 의한 금속 게이트 및 그 제조방법을 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a metal gate and a method of manufacturing the same according to a first embodiment of the present invention.
도 1을 참조하면, 반도체 기판(10) 상의 게이트 산화막(12) 위에 TaN 전극(16)을 증착한다. 여기서, 게이트 산화막(12)은 예를 들어 유전율이 높은 HfO2, Al2O3, ZrO2 및 La2O3또는 이들의 결합으로 이루어질 수 있다. 이때, 고유전율의 게이트 산화막(12)을 사용하는 이유는 유효산화막 두께(Toxeq)가 10Å 이하로 줄어 들면 기존의 실리콘 산화막은 누설전류가 매우 크기 때문이다. 참조번호 14는 게이트 산화막(12)의 상부에 형성된 질화막으로써 이후에 설명하는 질화처리에 의해 형성된 것이다.Referring to FIG. 1, a TaN electrode 16 is deposited on a gate oxide film 12 on a semiconductor substrate 10. Here, the gate oxide film 12 may be formed of, for example, HfO 2 , Al 2 O 3 , ZrO 2 and La 2 O 3 having a high dielectric constant or a combination thereof. In this case, the reason why the gate oxide film 12 having the high dielectric constant is used is that when the effective oxide thickness Toxeq is reduced to 10 Å or less, the conventional silicon oxide film has a large leakage current. Reference numeral 14 denotes a nitride film formed on the gate oxide film 12, which is formed by the nitriding process described later.
한편, TaN을 게이트 전극(16)으로 사용된 이유는 아래과 같다. 현재 널리 사용되고 있는 폴리실리콘 게이트 전극은 다음과 같은 문제점을 가지고 있다. 첫째, 폴리실리콘의 공핍현상에 의해 게이트 유전막의 두께가 증가되어 실질적으로 유효 게이트 산화막(12)의 두께를 증가시켜 캐패시턴스의 감소를 초래한다. 여기서, 게이트 유전막은 폴리실리콘의 공핍현상에 의해 발생한 것이다. 둘째, p+ 폴리실리콘 게이트 전극이 형성시 p형 불순물로 사용되는 붕소(B)가 하부영역으로 침투하는 현상이 발생한다. 셋째, 폴리실리콘은 저항이 크고 열적안정성이 양호하지 못하다.On the other hand, the reason why TaN is used as the gate electrode 16 is as follows. Currently widely used polysilicon gate electrode has the following problems. First, the thickness of the gate dielectric layer is increased by the depletion of polysilicon, thereby substantially increasing the thickness of the effective gate oxide film 12, resulting in a decrease in capacitance. Here, the gate dielectric film is caused by a depletion phenomenon of polysilicon. Second, boron (B) used as a p-type impurity penetrates into the lower region when the p + polysilicon gate electrode is formed. Third, polysilicon has high resistance and poor thermal stability.
이러한 문제점을 해결하기 위하여 최근에는 금속 게이트 전극의 사용이 고려되고 있다. 금속 게이트 전극을 사용하게 되면 공핍현상을 최소화할 수 있다. 또한, 불순물을 사용하지 않기 때문에 붕소 침투현상도 막을 수 있다. 나아가, 저항이 작으며 열적으로도 안정한 우수한 물성을 갖는다. In order to solve this problem, the use of a metal gate electrode has recently been considered. Depletion can be minimized by using metal gate electrodes. In addition, boron penetration can be prevented because impurities are not used. Furthermore, it has excellent physical properties that are small in resistance and thermally stable.
금속 게이트 전극으로써 TiN, W, WNx를 중심으로 많은 연구가 진행되어 왔다. 그런데, 상기 금속들은 4.7 eV 정도의 일함수를 가지고 있어 단일 금속 게이트 전극으로 CMOS에 사용하면 nMOS와 pMOS에서 모두 문턱전압(threshold voltage)이 증가한다. 일반적으로 nMOS 영역에서는 게이트 전극의 일함수가 Si의 전도대역에 가까운 4.0 ~ 4.4 eV, pMOS 영역에서는 가전자대역에 가까운 4.8 ~ 5.2 eV 정도이면 nMOS와 pMOS 모두에서 낮은 문턱전압을 얻을 수 있다.Much research has been conducted on TiN, W, and WNx as metal gate electrodes. However, since the metals have a work function of about 4.7 eV, when a single metal gate electrode is used in CMOS, the threshold voltage increases in both nMOS and pMOS. In general, when the work function of the gate electrode is 4.0 to 4.4 eV close to the conduction band of Si in the nMOS region and 4.8 to 5.2 eV close to the valence band in the pMOS region, low threshold voltages can be obtained in both nMOS and pMOS.
한편, TaN 전극(16)은 N/Ta의 비율에 따라 일함수가 변하는 특징이 있다. 나아가, TaN의 증착방법과 기타 다른 후처리 방법을 통하여 일함수를 변화시킬 수 있다. 일반적으로 N/Ta의 비율이 증가함에 따라 TaN의 일함수는 증가하는 것으로 알려져 있다. 따라서, TaN 전극(16)을 사용하면 p-MOS와 n-MOS의 문턱전압을 동시에 조절할 수 있다. On the other hand, TaN electrode 16 has a feature that the work function is changed according to the ratio of N / Ta. Furthermore, the work function can be changed through the TaN deposition method and other post-treatment methods. In general, as the ratio of N / Ta increases, the work function of TaN is known to increase. Therefore, when the TaN electrode 16 is used, the threshold voltages of the p-MOS and n-MOS can be simultaneously adjusted.
이어서, TaN 전극(16)을 증착한 후 N2 또는 NH3를 사용하여 질소 플라즈마 처리를 수행한다. 이렇게 하면, 게이트 산화막(12)의 상부면이 질화되어 질화막(14)이 형성된다. 게이트 산화막(12)을 질화시키는 이유는 고유전율을 가진 게이트 산화막(12)을 사용하여도 후속 열처리에 의한 열화 때문에 실질적으로 유효산화막의 두께를 10Å 이하로 감소시키기 어렵기 때문이다. 이러한 문제를 해결하기 위해 게이트 산화막(12)의 표면을 질화시킨다. 게이트 산화막(12)의 표면을 질화시키면 후속 열처리에 의해 게이트 전극과 계면반응이 억제되며 열적 안정성이 향상되어 유효산화막의 두께 및 누설전류의 증가를 억제할 수 있다.Subsequently, after the TaN electrode 16 is deposited, nitrogen plasma treatment is performed using N 2 or NH 3 . In this way, the upper surface of the gate oxide film 12 is nitrided to form the nitride film 14. The reason why the gate oxide film 12 is nitrided is that even when the gate oxide film 12 having a high dielectric constant is used, it is difficult to substantially reduce the thickness of the effective oxide film to 10 kPa or less due to deterioration by subsequent heat treatment. In order to solve this problem, the surface of the gate oxide film 12 is nitrided. If the surface of the gate oxide film 12 is nitrided, the interfacial reaction with the gate electrode is suppressed by subsequent heat treatment, and the thermal stability is improved, thereby increasing the thickness and leakage current of the effective oxide film.
한편, 게이트 산화막(12)을 질화시키는 방법으로 질소 가스를 포함하는 분위기에서 열처리를 하는 방법이 고려될 수 있으나 이는 고온에서 진행되어야 하고 질화시키는 정도가 약하다. On the other hand, as a method of nitriding the gate oxide film 12, a method of heat treatment in an atmosphere containing nitrogen gas may be considered, but this should be performed at a high temperature and the degree of nitriding is weak.
그런데, 게이트 산화막(12)을 플라즈마를 이용하여 직접 질화하는 방법을 고려할 수도 있을 것이다. 이 경우에는 저온에서 진행이 가능하나 산화막 표면이 미세하게 식각되거나 결함이 발생하는 등의 손상(damage)이 유발될 수 있다. 따라서, 본 발명의 제1 실시예에서는 TaN 전극(16)을 증착한 후에 플라즈마 처리를 하여 손상을 방지한다. 이때 플라즈마 처리는 공정의 조건 등에 따라 다양한 형태를 가질 수 있다. 예를 들어, 플라즈마가 프로세스 챔버(도시하지 않음) 내에 발생하는 직접(direct) 플라즈마 방식과 프로세스 챔버와 분리된 구조를 갖는 원격(remote) 플라즈마 방식도 가능하다. However, a method of directly nitriding the gate oxide film 12 using plasma may be considered. In this case, the process may be performed at a low temperature, but damage such as fine etching of the oxide film surface or defects may be caused. Therefore, in the first embodiment of the present invention, after the TaN electrode 16 is deposited, plasma treatment is performed to prevent damage. In this case, the plasma treatment may have various forms according to the conditions of the process. For example, a direct plasma method in which plasma is generated in a process chamber (not shown) and a remote plasma method having a structure separated from the process chamber are also possible.
참고로, 원격 플라즈마 방식은 프로세스 챔버 또는 웨이퍼에 플라즈마 이온 가스를 직접적으로 쏘이지 않기 때문에 프로세스 챔버 또는 가공 중인 고유전율의 산화막(12)에 손상을 가하는 것을 어느 정도는 방지할 수 있다. 하지만, 고유전율의 게이트 산화막(12)에서 요구하는 정도의 미세한 손상을 방지하지는 못한다. For reference, since the remote plasma method does not directly shoot plasma ion gas into the process chamber or wafer, damage to the process chamber or the high dielectric constant oxide film 12 during processing may be prevented to some extent. However, it does not prevent the minute damage as required by the high dielectric constant gate oxide film 12.
증착방식은 화학적인 방식이든 물리적인 방식이든 모두 가능하다. 예를 들어, 유기분자 화학기상증착법(MOCVD)이나 원자선증착방식(ALD)의 1 싸이클(cycle) 내에 플라즈마 처리단계를 부가한 PAALD(Plasma Assisted ALD)를 이용할 수 있다. Deposition can be either chemical or physical. For example, a plasma-assisted ALD (PAALD) in which a plasma treatment step is added in one cycle of organic chemical vapor deposition (MOCVD) or atomic beam deposition (ALD) can be used.
본 발명의 제1 실시예에 의한 플라즈마 처리는 TaN 전극(16)에 한정하여 설명하였으나 다른 금속 게이트 전극에도 동일하게 적용할 수 있다. Although the plasma treatment according to the first embodiment of the present invention has been described above with respect to the TaN electrode 16, the same may be applied to other metal gate electrodes.
본 발명의 제1 실시예에 의하여 플라즈마 처리를 하면 자연스럽게 게이트 산화막(12)의 상부면이 질화되어 질화막(14)이 형성된다. 질화막(14)은 자체의 유전율도 크기 때문에 유효산화막 두께(Toxeq)의 관점에서도 문제가 없다. 또한, 질소가 포함된 가스를 이용하여 플라즈마 처리를 하기 때문에 TaN 전극(16)내에 질소의 함량을 증가시킬 수 있다. TaN 전극(16)내에 질소의 함량이 증가하게 되면 TaN의 일함수가 증가하기 때문에 pMOS용으로 적합한 게이트 전극을 만들 수 있다.When the plasma treatment is performed according to the first embodiment of the present invention, the upper surface of the gate oxide film 12 is nitrided to form the nitride film 14. Since the nitride film 14 also has a large dielectric constant, there is no problem in view of the effective oxide film thickness Toxeq. In addition, since the plasma treatment is performed using a gas containing nitrogen, the content of nitrogen in the TaN electrode 16 can be increased. When the content of nitrogen in the TaN electrode 16 increases, the work function of TaN increases, making it possible to make a gate electrode suitable for pMOS.
나아가, 플라즈마 처리를 하면 TaN 전극(16)의 비저항은 감소한다. 도 2는 플라즈마 처리를 한 경우와 처리하지 않은 경우의 N/Ta 값과 비저항 및 함유된 원소의 함량을 나타낸 것이다 Furthermore, the plasma resistance reduces the specific resistance of the TaN electrode 16. 2 shows N / Ta values, specific resistances, and content of elements contained in and without plasma treatment.
도 2를 살펴보면, N/Ta 값은 플라즈마 처리를 한 경우가 처리를 하지 않은 경우에 비해서 휠씬 크다. 비저항 값도 플라즈마 처리한 경우가 훨씬 작은 것을 알 수 있다. 즉, 플라즈마 처리를 하지 않은 경우에는 N/Ta 비율이 1.09 정도이고 비저항은 108 μΩ-cm 정도로 매우 높다. 하지만, 플라즈마 처리를 한 경우에는 N/Ta 비율이 1.58으로 N의 함량이 증가하였으며 비저항도 10-3 μΩ-cm 정도로 크게 감소하였다.2, the value of N / Ta is much larger in the case of plasma treatment than in the case of no treatment. It can be seen that the specific resistance value is much smaller in the case of plasma treatment. In other words, when the plasma treatment is not performed, the N / Ta ratio is about 1.09 and the specific resistance is about 10 8 µΩ-cm, which is very high. However, in the case of plasma treatment, the N / Ta ratio was 1.58, and the N content was increased, and the specific resistance was greatly reduced to about 10 −3 μΩ-cm.
여기서, TaN 전극(16)내에 탄소(C), 산소(O) 등의 불순물이 많이 포함되어 있다. 특히 탄소의 함량을 감소시키기 위해 H2 가스를 첨가하였다. 필요에 따라 Ar을 부가할 수 있다. 마지막으로, 소정부분을 패터닝하여 금속 게이트(도시하지 않음)를 형성한다.Here, the TaN electrode 16 contains a large amount of impurities such as carbon (C) and oxygen (O). In particular, H 2 gas was added to reduce the content of carbon. Ar may be added as needed. Finally, the predetermined portion is patterned to form a metal gate (not shown).
도 3a는 표 1의 (a)에서와 같이 플라즈마 처리를 하지 않은 경우에 C, N, O, Si 및 Ta의 원자농도를 증착시간과의 관계를 나타낸 도면이다. 도 3b는 표 1의 (b)와 같이 플라즈마 처리를 한 경우에 원자농도와 증착시간과의 관계를 나타낸 도면이다.3A is a diagram showing the relationship between atomic concentrations of C, N, O, Si, and Ta with the deposition time when the plasma treatment is not performed as shown in Table 1A. 3B is a diagram showing the relationship between atomic concentration and deposition time in the case of plasma treatment as shown in Table 1 (b).
도 3a와 도 3b를 비교하면 플라즈마 처리를 한 경우가 처리하지 않은 경우에 비해 N/Ta 값이 크고 불순물인 탄소의 농도가 적음을 알 수 있다. 이러한 사실은 도 2의 결과를 뒷받침하고 있다. Comparing FIG. 3A with FIG. 3B, it can be seen that the plasma treatment has a higher N / Ta value and a smaller concentration of carbon as an impurity than the non-plasma treatment. This fact supports the results of FIG. 2.
<제2 실시예>Second Embodiment
플라즈마 처리는TaN 전극(16)의 증착과 동시에 실시할 수 있다. 즉, TaN 전극(16)을 증착하는 것과 동시에 플라즈마 처리를 할 수 있다. 본 발명의 제2 실시예에 의해 플라즈마 처리를 한 경우에도 도 2와 도 3a 및 도 3b를 참조하여 설명한 제1 실시예와 동일한 물성을 갖는다. 즉, 플라즈마 처리를 한 경우에 N/Ta 값이 크고 비저항도 작다.The plasma treatment can be performed simultaneously with the deposition of the TaN electrode 16. That is, plasma processing can be performed simultaneously with depositing the TaN electrode 16. Even when plasma treatment is performed according to the second embodiment of the present invention, the same properties as those of the first embodiment described with reference to FIGS. 2, 3A, and 3B are obtained. In other words, when plasma treatment is performed, the N / Ta value is large and the specific resistance is small.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다. As mentioned above, although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. Do.
상술한 본 발명에 의한 금속 게이트에 따르면, 플라즈마에 의한 손상이 없이 게이트 산화막을 질화시키고 동시에 N/Ta 비율을 증가시킨 TaN 전극을 포함한 반도체 소자의 금속 게이트를 제공할 수 있다. According to the metal gate according to the present invention described above, it is possible to provide a metal gate of a semiconductor device including a TaN electrode in which the gate oxide film is nitrided and the N / Ta ratio is increased without damage by plasma.
도 1은 본 발명에 의한 반도체 소자의 금속 게이트 및 그 제조방법을 설명하기 위한 단면도이다. 1 is a cross-sectional view illustrating a metal gate of a semiconductor device and a method of manufacturing the same according to the present invention.
도 2는 플라즈마 처리를 한 경우와 처리하지 않은 경우의 N/Ta 값과 비저항 및 함유된 원소의 함량을 나타낸 것이다. 2 shows N / Ta values, specific resistances, and content of elements contained in and without plasma treatment.
도 3a는 도 2의 (a)와 같이 플라즈마 처리를 하지 않은 경우의 C, N, O, Si 및 Ta의 원자농도를 증착시간과의 관계를 나타낸 도면이다. 도 3b는 도 2의 (b)와 같이 플라즈마 처리를 한 경우의 원자농도와 증착시간과의 관계를 나타낸 도면이다.FIG. 3A is a diagram showing the relationship between the atomic concentrations of C, N, O, Si, and Ta with the deposition time when the plasma treatment is not performed as shown in FIG. FIG. 3B is a diagram showing the relationship between atomic concentration and deposition time in the case of plasma treatment as shown in FIG.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030081741A KR100585109B1 (en) | 2003-11-18 | 2003-11-18 | Metal gate of semiconductor and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030081741A KR100585109B1 (en) | 2003-11-18 | 2003-11-18 | Metal gate of semiconductor and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050055078A true KR20050055078A (en) | 2005-06-13 |
| KR100585109B1 KR100585109B1 (en) | 2006-06-01 |
Family
ID=37250103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030081741A KR100585109B1 (en) | 2003-11-18 | 2003-11-18 | Metal gate of semiconductor and fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100585109B1 (en) |
-
2003
- 2003-11-18 KR KR1020030081741A patent/KR100585109B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100585109B1 (en) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4165076B2 (en) | Semiconductor device having high dielectric constant insulating film | |
| KR100640638B1 (en) | Method for forming high dielectric film by atomic layer deposition and method of fabricating semiconductor device having high dielectric film | |
| US8168547B2 (en) | Manufacturing method of semiconductor device | |
| US7193253B2 (en) | Transition metal alloys for use as a gate electrode and devices incorporating these alloys | |
| US6552388B2 (en) | Hafnium nitride gate dielectric | |
| US9281373B2 (en) | Semiconductor device having tungsten gate electrode and method for fabricating the same | |
| KR100368311B1 (en) | Method of forming a gate in a semiconductor device | |
| KR101375800B1 (en) | Replacement metal gate transistors with reduced gate oxide leakage | |
| US20030111678A1 (en) | CVD deposition of M-SION gate dielectrics | |
| US20060051925A1 (en) | Atomic layer deposition of metal oxynitride layers as gate dielectrics | |
| KR101078498B1 (en) | Manufacturing method of insulator thin film | |
| US20050164445A1 (en) | System and method for integration of HfO2 and RTCVD poly-silicon | |
| US7494859B2 (en) | Semiconductor device having metal gate patterns and related method of manufacture | |
| JP3399413B2 (en) | Oxynitride film and method for forming the same | |
| WO2004107451A1 (en) | Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film | |
| US20080128833A1 (en) | High-Dielectric-Constant Film, Field-Effect Transistor and Semiconductor Integrated Circuit Device Using the Same, and Method for Producing High-Dielectric-Constant Film | |
| KR100585109B1 (en) | Metal gate of semiconductor and fabrication method thereof | |
| KR100712523B1 (en) | Semiconductor device having different gate dielectric layers and method for manufacturing the same | |
| KR20110135086A (en) | Semiconductor device and method of manufacturing the same | |
| KR102532520B1 (en) | Semiconductor device with tuned threshold voltage and manufacturing method thereof | |
| KR100670671B1 (en) | Method for forming hafnium oxide layer in semiconductor device | |
| US20080242114A1 (en) | Thermal anneal method for a high-k dielectric | |
| KR100650758B1 (en) | Method for forming gate of semiconductor device | |
| JP4629325B2 (en) | Method for manufacturing transistor | |
| KR100650756B1 (en) | Method for forming gate of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100429 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |