KR20050053847A - Liquid crystal display and driving method thereof - Google Patents

Liquid crystal display and driving method thereof Download PDF

Info

Publication number
KR20050053847A
KR20050053847A KR1020030087083A KR20030087083A KR20050053847A KR 20050053847 A KR20050053847 A KR 20050053847A KR 1020030087083 A KR1020030087083 A KR 1020030087083A KR 20030087083 A KR20030087083 A KR 20030087083A KR 20050053847 A KR20050053847 A KR 20050053847A
Authority
KR
South Korea
Prior art keywords
subpixel
gate
signal
liquid crystal
voltage
Prior art date
Application number
KR1020030087083A
Other languages
Korean (ko)
Other versions
KR100997974B1 (en
Inventor
김희준
이정영
전재홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030087083A priority Critical patent/KR100997974B1/en
Publication of KR20050053847A publication Critical patent/KR20050053847A/en
Application granted granted Critical
Publication of KR100997974B1 publication Critical patent/KR100997974B1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Abstract

본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것으로, 이 액정 표시 장치는 제1 부화소 및 제2 부화소를 각각 포함하는 복수의 화소를 포함하는 액정 표시판 조립체, 게이트선에 게이트 온/오프 전압을 인가하여 화소에 포함된 박막 트랜지스터를 턴온/턴오프시키는 게이트 구동부, 외부 장치로부터 영상 신호를 받아 제1 부화소 및 제2 부화소에 서로 다른 데이터 전압이 인가되도록 영상 신호에 대응하는 감마 신호를 생성하는 신호 제어부, 그리고 신호 제어부로부터의 감마 신호에 따라 서로 다른 데이터 전압을 제1 부화소 및 제2 부화소에 각각 인가하는 데이터 구동부를 포함한다. 본 발명에 의하면 화이트 휘도의 저하 없이 측면 시인성을 개선할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a driving method thereof, the liquid crystal display device comprising a plurality of pixels each including a first subpixel and a second subpixel, and a gate on / off voltage at a gate line. A gate driver configured to turn on / off the thin film transistor included in the pixel, and receive a video signal from an external device so as to apply a gamma signal corresponding to the video signal so that different data voltages are applied to the first subpixel and the second subpixel. And a data driver configured to apply different data voltages to the first subpixel and the second subpixel, respectively, according to the generated signal controller and the gamma signal from the signal controller. According to the present invention, side visibility can be improved without lowering the white luminance.

Description

액정 표시 장치 및 그 구동 방법 {LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}Liquid crystal display and driving method thereof {LIQUID CRYSTAL DISPLAY AND DRIVING METHOD THEREOF}

본 발명은 액정 표시 장치 및 그 구동 방법에 관한 것으로서, 특히 시인성을 개선하기 위하여 감마 커브를 조정하는 액정 표시 장치 및 그 구동 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and a driving method thereof, and more particularly to a liquid crystal display device and a driving method thereof for adjusting a gamma curve in order to improve visibility.

일반적인 액정 표시 장치는 두 표시판과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다. 이러한 액정 표시 장치는 휴대가 간편한 평판 표시 장치(flat panel display, FPD) 중에서 대표적인 것으로서, 이 중에서도 박막 트랜지스터(thin film transistor, TFT)를 스위칭 소자로 이용한 TFT-LCD가 주로 이용되고 있다.A general liquid crystal display device includes two display panels and a liquid crystal layer having dielectric anisotropy interposed therebetween. An electric field is applied to the liquid crystal layer, and the intensity of the electric field is adjusted to adjust the transmittance of light passing through the liquid crystal layer to obtain a desired image. Such liquid crystal displays are typical among portable flat panel displays (FPDs) that are easy to carry. Among them, TFT-LCDs using thin film transistors (TFTs) as switching elements are mainly used.

그런데 수직 배향(VA) 모드 또는 패턴화된 수직 배향(PVA) 모드 또는 혼재된 수직 배향(MVA) 모드를 채용하는 액정 표시 장치는, 통상 감마 곡선이라고 알려진 도 1에 도시한 바와 같이, 정면에서 측정한 규격화된 휘도와 측면에서 측정한 규격화된 휘도의 차이가 크고 그 차이가 균일하지 않다는 특징을 갖는다. 이러한 특징으로 인하여 IPS(in-plane switching) 모드를 채용하는 액정 표시 장치와 달리 VA 모드 등을 채용하는 액정 표시 장치는 측면에서의 시인성이 떨어지는 단점을 가지고 있다. By the way, a liquid crystal display device employing a vertical alignment (VA) mode, a patterned vertical alignment (PVA) mode, or a mixed vertical alignment (MVA) mode is measured from the front, as shown in FIG. 1, commonly known as a gamma curve. The difference between the normalized luminance and the normalized luminance measured from the side is large, and the difference is not uniform. Due to such a feature, unlike a liquid crystal display device employing an in-plane switching (IPS) mode, a liquid crystal display device employing a VA mode or the like has a disadvantage in that visibility is poor.

한편, 측면 시인성 지수는 정면과 측면에서의 규격화된 휘도의 차이의 면적과 관계가 있는 것으로 알려져 있는데, IPS 모드의 경우 측면 시인성 지수는 0.1 이하이고, 패턴화된 수직 배향(PVA)의 경우 측면 시인성 지수는 0.31이다. 측면 시인성 지수가 낮을수록 측면에서 잘 보인다는 것을 의미한다.On the other hand, the side visibility index is known to be related to the area of the difference in normalized luminance in the front and side, the side visibility index is 0.1 or less in the IPS mode, and the side visibility in the patterned vertical orientation (PVA) The index is 0.31. Lower side visibility indexes mean better visibility from the side.

이러한 정면과 측면에서의 규격화된 휘도 차이를 좁히거나 균일하게 하기 위하여 액정 양단에 인가되는 동일한 전압에 대하여 액정의 틸팅(tilting) 각도가 다른 도메인을 생성하여 감마 곡선의 차이를 보상하는 방법이 많이 시도되고 있다. 이러한 방법은 액정의 전압-투과율 곡선(voltage-transmittance curve)을 오른쪽으로 쉬프트 시켜 감마 곡선을 보상하는 방법으로, 측면 시인성 지수가 0.2 정도까지는 개선이 되나 화이트에서 휘도 저하가 필연적이다. 특히 고해상도로 갈수록 휘도 저하는 커지게 된다. 또한 이러한 방법은 액정의 물성치가 바뀌지 않는 한 효과의 한계점을 가지게 된다. In order to narrow or uniformize the normalized luminance difference at the front and side, many methods of compensating for the difference in the gamma curve by generating domains having different tilting angles of the liquid crystal with respect to the same voltage applied across the liquid crystal are attempted. It is becoming. This method compensates the gamma curve by shifting the voltage-transmittance curve of the liquid crystal to the right, and the side visibility index is improved to about 0.2, but the luminance decrease is inevitable in white. In particular, as the resolution becomes higher, the luminance decreases. In addition, this method has a limit point of the effect unless the physical properties of the liquid crystal is changed.

본 발명이 이루고자 하는 기술적 과제는 화이트에서 휘도 감소가 없으면서도 측면 시인성이 개선되는 액정 표시 장치 및 그 구동 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a liquid crystal display and a driving method thereof, in which side visibility is improved without reducing luminance in white.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는, The liquid crystal display according to an embodiment of the present invention for achieving the technical problem,

복수의 게이트선, 복수의 데이터선, 그리고 상기 게이트선 및 상기 데이터선에 각각 연결되어 행렬의 형태로 배열되어 있으며 제1 부화소 및 제2 부화소를 각각 포함하는 복수의 화소를 포함하는 액정 표시판 조립체,A liquid crystal panel comprising a plurality of gate lines, a plurality of data lines, and a plurality of pixels connected to the gate lines and the data lines, respectively, and arranged in a matrix form, each pixel including a first subpixel and a second subpixel. Assembly,

상기 게이트선에 게이트 온/오프 전압을 인가하여 상기 화소에 포함된 박막 트랜지스터를 턴온/턴오프시키는 게이트 구동부,A gate driver to turn on / off a thin film transistor included in the pixel by applying a gate on / off voltage to the gate line;

외부 장치로부터 영상 신호를 받아, 상기 제1 부화소 및 상기 제2 부화소에 서로 다른 데이터 전압이 인가되도록 상기 영상 신호에 대응하는 감마 신호를 생성하는 신호 제어부, 그리고A signal controller which receives an image signal from an external device and generates a gamma signal corresponding to the image signal so that different data voltages are applied to the first subpixel and the second subpixel;

상기 신호 제어부로부터의 상기 감마 신호에 따라 상기 서로 다른 데이터 전압을 상기 제1 부화소 및 상기 제2 부화소에 각각 인가하는 데이터 구동부A data driver configured to apply the different data voltages to the first subpixel and the second subpixel according to the gamma signal from the signal controller;

를 포함한다.It includes.

상기 게이트선은 상기 제1 부화소 및 상기 제2 부화소에 각각 연결되어 있는 제1 게이트선 및 제2 게이트선을 포함하고,The gate line includes a first gate line and a second gate line connected to the first subpixel and the second subpixel, respectively,

상기 제1 게이트선 및 상기 제2 게이트선 중 어느 하나를 선택하여 상기 게이트 온/오프 전압을 전달하는 스위치부를 더 포함할 수 있다. The electronic device may further include a switch unit configured to select one of the first gate line and the second gate line to transfer the gate on / off voltage.

상기 스위치부는 상기 신호 제어부로부터의 선택 신호에 따라 상기 제1 게이트선 및 상기 제2 게이트선을 프레임 단위로 번갈아 선택하는 것이 바람직하다.Preferably, the switch unit alternately selects the first gate line and the second gate line in units of frames according to a selection signal from the signal controller.

상기 감마 신호는 제1 감마 신호 및 제2 감마 신호를 포함하고,The gamma signal includes a first gamma signal and a second gamma signal.

상기 신호 제어부는 제1 룩업 테이블 및 제2 룩업 테이블을 포함하며, 상기 제1 룩업 테이블로부터 상기 영상 신호에 해당하는 상기 제1 감마 신호를 읽고, 상기 제2 룩업 테이블로부터 상기 영상 신호에 해당하는 상기 제2 감마 신호를 읽으며, The signal controller includes a first lookup table and a second lookup table, and reads the first gamma signal corresponding to the video signal from the first lookup table, and corresponds to the video signal from the second lookup table. Reading the second gamma signal,

상기 데이터 구동부는 상기 제1 부화소에 상기 제1 감마 신호에 대응하는 데이터 전압을 인가하고, 상기 제2 부화소에 상기 제2 감마 신호에 대응하는 데이터 전압을 인가한다.The data driver applies a data voltage corresponding to the first gamma signal to the first subpixel, and applies a data voltage corresponding to the second gamma signal to the second subpixel.

상기 스위치부는 상기 액정 표시판 조립체 위에 형성되어 있을 수 있다.The switch unit may be formed on the liquid crystal panel assembly.

상기 스위치부는 상기 게이트 구동부에 포함될 수 있다.The switch unit may be included in the gate driver.

상기 제1 부화소에 연결되어 있는 제1 게이트선과 상기 제1 게이트선의 다음 단의 제2 게이트선에 상기 게이트 온 전압이 인가되면 상기 제2 부화소에 포함된 박막 트랜지스터가 턴온되는 것이 바람직하다.When the gate-on voltage is applied to the first gate line connected to the first subpixel and the second gate line next to the first gate line, the thin film transistor included in the second subpixel may be turned on.

상기 제2 부화소에 포함된 상기 박막 트랜지스터는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고,The thin film transistor included in the second subpixel includes a first thin film transistor and a second thin film transistor.

상기 제1 박막 트랜지스터의 게이트 전극은 상기 제1 게이트선에 연결되어 있고, 상기 제1 박막 트랜지스터의 소스 전극과 드레인 전극 중 어느 하나는 상기 제2 게이트선에 연결되어 있으며, 다른 하나는 상기 제2 박막 트랜지스터의 게이트 전극에 연결되어 있는 것이 바람직하다.A gate electrode of the first thin film transistor is connected to the first gate line, one of a source electrode and a drain electrode of the first thin film transistor is connected to the second gate line, and the other is the second gate line. It is preferably connected to the gate electrode of the thin film transistor.

상기 게이트 온/오프 전압은 제1 게이트 온 전압과 상기 제1 게이트 온 전압에 뒤진 제2 게이트 온 전압으로 이루어진다.The gate on / off voltage may include a first gate on voltage and a second gate on voltage behind the first gate on voltage.

상기 제1 게이트선에 인가되는 상기 게이트 온/오프 전압 중 상기 제2 게이트 온 전압이 인가되고, 상기 제2 게이트선에 인가되는 상기 게이트 온/오프 전압 중 상기 제1 게이트 온 전압이 인가되면 상기 제1 박막 트랜지스터가 턴온된다.When the second gate on voltage is applied among the gate on / off voltages applied to the first gate line, and the first gate on voltage is applied among the gate on / off voltages applied to the second gate line. The first thin film transistor is turned on.

상기 데이터 전압은 상기 제2 게이트 온 전압이 인가되는 동안 상기 데이터선에 인가되는 것이 바람직하다.The data voltage is preferably applied to the data line while the second gate on voltage is applied.

상기 데이터 전압은 제1 데이터 전압과 제2 데이터 전압으로 이루어지며, 상기 제1 부화소에 상기 제1 데이터 전압 및 상기 제2 데이터 전압이 인가되고, 상기 제2 부화소에 상기 제2 데이터 전압이 인가되는 것이 바람직하다.The data voltage includes a first data voltage and a second data voltage, the first data voltage and the second data voltage are applied to the first subpixel, and the second data voltage is applied to the second subpixel. It is preferred to be applied.

상기 액정 표시판 조립체는 수직 배향(VA) 모드, 패턴화된 수직 배향(PVA) 모드, 그리고 혼재된 수직 배향(MVA) 모드 중 어느 하나를 채용할 수 있다.The liquid crystal panel assembly may employ any one of a vertical alignment (VA) mode, a patterned vertical alignment (PVA) mode, and a mixed vertical alignment (MVA) mode.

본 발명의 다른 실시예에 따른, 복수의 게이트선, 복수의 데이터선, 그리고 상기 게이트선 및 상기 데이터선에 각각 연결되어 행렬의 형태로 배열되어 있으며 제1 부화소 및 제2 부화소를 각각 포함하는 복수의 화소를 포함하는 액정 표시 장치를 구동하는 방법은,According to another embodiment of the present invention, a plurality of gate lines, a plurality of data lines, and connected to the gate lines and the data lines, respectively, are arranged in a matrix form and include a first subpixel and a second subpixel, respectively. A method of driving a liquid crystal display device comprising a plurality of pixels

외부 장치로부터 영상 신호를 받는 단계,Receiving an image signal from an external device,

상기 영상 신호에 대응하는 감마 신호를 생성하는 단계,Generating a gamma signal corresponding to the video signal;

상기 감마 신호에 따라 서로 다른 데이터 전압을 생성하는 단계, 그리고Generating different data voltages according to the gamma signal, and

상기 제1 부화소 및 상기 제2 부화소에 상기 서로 다른 데이터 전압을 인가하는 단계를 포함한다.And applying the different data voltages to the first subpixel and the second subpixel.

상기 감마 신호는 제1 감마 신호 및 제2 감마 신호를 포함하고,The gamma signal includes a first gamma signal and a second gamma signal.

상기 제1 감마 신호에 대응하는 제1 데이터 전압과 상기 제2 감마 신호에 대응하는 제2 데이터 전압을 프레임 단위로 번갈아 상기 제1 부화소 및 상기 제2 부화소에 인가하는 것이 바람직하다.Preferably, the first data voltage corresponding to the first gamma signal and the second data voltage corresponding to the second gamma signal are alternately applied to the first subpixel and the second subpixel in units of frames.

상기 데이터 전압은 제1 데이터 전압과 제2 데이터 전압으로 이루어지며, 상기 제1 부화소에 상기 제1 데이터 전압 및 상기 제2 데이터 전압이 인가되고, 상기 제2 부화소에 상기 제2 데이터 전압이 인가되는 것이 바람직하다.The data voltage includes a first data voltage and a second data voltage, the first data voltage and the second data voltage are applied to the first subpixel, and the second data voltage is applied to the second subpixel. It is preferred to be applied.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 액정 표시 장치 및 그 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.A liquid crystal display and a driving method thereof according to an embodiment of the present invention will now be described in detail with reference to the drawings.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이고, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 3 is an equivalent circuit diagram of one pixel of the liquid crystal display according to an exemplary embodiment of the present invention.

도 2에 도시한 바와 같이, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300) 및 이에 연결된 게이트 구동부(400), 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800) 그리고 이들을 제어하는 신호 제어부(600)를 포함한다. As shown in FIG. 2, the liquid crystal display according to the exemplary embodiment of the present invention includes a liquid crystal panel assembly 300, a gate driver 400, a data driver 500, and a data driver The gray voltage generator 800 connected to the signal generator 500 and a signal controller 600 for controlling the gray voltage generator 800 are included.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선(G1-Gn, D1-Dm)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)를 포함한다.The liquid crystal panel assembly 300 includes a plurality of display signal lines G 1 -G n , D 1 -D m and a plurality of pixels connected to the plurality of display signal lines G 1 -G n , D 1 -D m , and arranged in a substantially matrix form. .

표시 신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 데이터 신호선 또는 데이터선(D1-Dm)을 포함한다. 게이트선(G1-Gn)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D1-Dm)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.The display signal lines G 1 -G n and D 1 -D m are a plurality of gate lines G 1 -G n for transmitting a gate signal (also called a “scan signal”) and a data signal line or data for transmitting a data signal. Line D 1 -D m . The gate lines G 1 -G n extend substantially in the row direction and are substantially parallel to each other, and the data lines D 1 -D m extend substantially in the column direction and are substantially parallel to each other.

각 화소는 표시 신호선(G1-Gn, D1-Dm)에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(CLC) 및 유지 축전기(storage capacitor)(CST)를 포함한다. 유지 축전기(CST)는 필요에 따라 생략할 수 있다.Each pixel includes a switching element Q connected to a display signal line G 1 -G n , D 1 -D m , and a liquid crystal capacitor C LC and a storage capacitor C ST connected thereto. It includes. The holding capacitor C ST can be omitted as necessary.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있으며, 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 게이트선(G1-Gn) 및 데이터선(D1-D m)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC) 및 유지 축전기(CST)에 연결되어 있다.The switching element Q is provided on the lower panel 100, and the control terminal and the input terminal are connected to the gate line G 1 -G n and the data line D 1 -D m, respectively. The output terminal is connected to the liquid crystal capacitor C LC and the storage capacitor C ST .

액정 축전기(CLC)는 하부 표시판(100)의 화소 전극(190)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(190, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(190)은 스위칭 소자(Q)에 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 3에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(190, 270)이 모두 선형 또는 막대형으로 만들어진다.The liquid crystal capacitor C LC has two terminals, the pixel electrode 190 of the lower panel 100 and the common electrode 270 of the upper panel 200, and the liquid crystal layer 3 between the two electrodes 190 and 270. It functions as a dielectric. The pixel electrode 190 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives a common voltage V com . Unlike in FIG. 3, the common electrode 270 may be provided in the lower panel 100. In this case, both electrodes 190 and 270 may be linear or rod-shaped.

유지 축전기(CST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(190)이 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(CST)는 화소 전극(190)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor C ST is formed by overlapping a separate signal line (not shown) and the pixel electrode 190 provided on the lower panel 100, and a predetermined voltage such as a common voltage V com is applied to the separate signal line. Is approved. However, the storage capacitor C ST may be formed such that the pixel electrode 190 overlaps the front end gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소가 색상을 표시할 수 있도록 하여야 하는데, 이는 화소 전극(190)에 대응하는 영역에 적색, 녹색, 또는 청색의 색 필터(230)를 구비함으로써 가능하다. 도 3에서 색 필터(230)는 상부 표시판(200)의 해당 영역에 형성되어 있지만 이와는 달리 하부 표시판(100)의 화소 전극(190) 위 또는 아래에 형성할 수도 있다.Meanwhile, in order to implement color display, each pixel must display color, which is possible by providing a red, green, or blue color filter 230 in a region corresponding to the pixel electrode 190. In FIG. 3, the color filter 230 is formed in a corresponding region of the upper panel 200. Alternatively, the color filter 230 may be formed above or below the pixel electrode 190 of the lower panel 100.

액정 표시판 조립체(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.A polarizer (not shown) for polarizing light is attached to an outer surface of at least one of the two display panels 100 and 200 of the liquid crystal panel assembly 300.

계조 전압 생성부(800)는 화소의 투과율과 관련된 두 벌의 복수 계조 전압을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.The gray voltage generator 800 generates two sets of gray voltages related to the transmittance of the pixel. One of the two sets has a positive value for the common voltage (V com ) and the other set has a negative value.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G1-Gn)에 연결되어 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가하며 통상 복수의 집적 회로로 이루어진다.The gate driver 400 is connected to the gate lines G 1 -G n of the liquid crystal panel assembly 300 to receive a gate signal formed by a combination of a gate on voltage V on and a gate off voltage V off from the outside. It is applied to the gate lines G 1 -G n and usually consists of a plurality of integrated circuits.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 계조 전압 생성부(800)로부터의 계조 전압을 선택하여 데이터 신호로서 화소에 인가하며 통상 복수의 집적 회로로 이루어진다.The data driver 500 is connected to the data lines D 1 -Dm of the liquid crystal panel assembly 300 to select the gray voltage from the gray voltage generator 800 and apply the gray voltage to the pixel as a data signal. Is made of.

복수의 게이트 구동 집적 회로 또는 데이터 구동 집적 회로는 TCP(tape carrier package)(도시하지 않음)에 실장하여 TCP를 액정 표시판 조립체(300)에 부착할 수도 있고, TCP를 사용하지 않고 유리 기판 위에 이들 집적 회로를 직접 부착할 수도 있으며(chip on glass, COG 실장 방식), 이들 집적 회로와 같은 기능을 수행하는 회로를 액정 표시판 조립체(300)에 직접 실장할 수도 있다.A plurality of gate drive integrated circuits or data drive integrated circuits may be mounted in a tape carrier package (TCP) (not shown) to attach TCP to the liquid crystal panel assembly 300, or to integrate these onto a glass substrate without using TCP. Circuits may be directly attached (chip on glass, COG mounting method), and circuits performing the same functions as those integrated circuits may be directly mounted on the liquid crystal panel assembly 300.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어하는 제어 신호를 생성하여, 각 해당하는 제어 신호를 게이트 구동부(400) 및 데이터 구동부(500)에 제공한다.The signal controller 600 generates control signals for controlling operations of the gate driver 400 and the data driver 500, and provides the corresponding control signals to the gate driver 400 and the data driver 500.

그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.Next, the display operation of the liquid crystal display will be described in more detail.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예를 들면 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등을 제공받는다. 신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(R', G', B')는 데이터 구동부(500)로 내보낸다.The signal controller 600 inputs an input control signal for controlling the RGB image signals R, G, and B and their display from an external graphic controller (not shown), for example, a vertical sync signal V sync and a horizontal sync signal. (H sync ), a main clock (MCLK), a data enable signal (DE) is provided. The signal controller 600 properly processes the image signals R, G, and B according to the operating conditions of the liquid crystal panel assembly 300 based on the input image signals R, G, and B and the input control signal, and controls the gate control signal. After generating the CONT1 and the data control signal CONT2 and the like, the gate control signal CONT1 is sent to the gate driver 400 and the data control signal CONT2 and the processed image signals R ', G', and B 'are processed. ) Is sent to the data driver 500.

게이트 제어 신호(CONT1)는 게이트 온 펄스(게이트 신호의 하이 구간)의 출력 시작을 지시하는 수직 동기 시작 신호(STV), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호(CPV) 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호(OE) 등을 포함한다.The gate control signal CONT1 includes a vertical synchronization start signal STV for indicating the start of output of the gate-on pulse (high period of the gate signal), a gate clock signal CPV for controlling the output timing of the gate-on pulse, and a gate-on pulse. And an output enable signal OE that defines the width of the signal.

데이터 제어 신호(CONT2)는 영상 데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 해당 데이터 전압을 인가하라는 로드 신호(LOAD), 공통 전압(Vcom)에 대한 데이터 전압의 극성(이하 "공통 전압에 대한 데이터 전압의 극성"을 줄여 "데이터 전압의 극성"이라 함)을 반전시키는 반전 신호(RVS) 및 데이터 클록 신호(HCLK) 등을 포함한다.The data control signal CONT2 is a load for applying a corresponding data voltage to the horizontal synchronization start signal STH indicating the start of input of the image data R ', G', and B 'and the data lines D 1 -D m . Signal LOAD, inverted signal RVS and data that inverts the polarity of the data voltage with respect to common voltage V com (hereinafter referred to as " polarity of data voltage " by reducing " polarity of data voltage with respect to common voltage "). Clock signal HCLK and the like.

데이터 구동부(500)는 신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라 한 행의 화소에 대응하는 영상 데이터(R', G', B')를 차례로 입력받고, 계조 전압 생성부(800)로부터의 계조 전압 중 각 영상 데이터(R', G', B')에 대응하는 계조 전압을 선택함으로써, 영상 데이터(R', G', B')를 해당 데이터 전압으로 변환한다.The data driver 500 sequentially receives image data R ′, G ′, and B ′ corresponding to one row of pixels according to the data control signal CONT2 from the signal controller 600, and generates a gray voltage generator ( The image data R ', G', B 'is converted into the corresponding data voltage by selecting the gray voltage corresponding to each of the image data R', G ', and B' among the gray voltages from the 800.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G 1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다.The gate driver 400 applies the gate-on voltage V on to the gate lines G 1 -G n in response to the gate control signal CONT1 from the signal controller 600, thereby applying the gate lines G 1 -G n. Turn on the switching element (Q) connected to.

하나의 게이트선(G1-Gn)에 게이트 온 전압(Von)이 인가되어 이에 연결된 한 행의 스위칭 소자(Q)가 턴 온되어 있는 동안[이 기간을 "1H" 또는 "1 수평 주기(horizontal period)"이라고 하며 수평 동기 신호(Hsync), 데이터 인에이블 신호(DE), 게이트 클록(CPV)의 한 주기와 동일함], 데이터 구동부(500)는 각 데이터 전압을 해당 데이터선(D1-Dm)에 공급한다. 데이터선(D1-Dm )에 공급된 데이터 전압은 턴온된 스위칭 소자(Q)를 통해 해당 화소에 인가된다.The gate-on voltage V on is applied to one gate line G 1 -G n so that a row of switching elements Q connected thereto is turned on (this period is "1H" or "1 horizontal period). (horizontal period) "and equal to one period of the horizontal sync signal Hsync, the data enable signal DE, and the gate clock CPV], and the data driver 500 converts each data voltage to a corresponding data line D. 1 -D m ). The data voltage supplied to the data lines D 1 -D m is applied to the corresponding pixel through the turned-on switching element Q.

이러한 방식으로, 한 프레임(frame) 동안 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소에 데이터 전압을 인가한다. 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소에 인가되는 데이터 전압의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 전압의 극성이 바뀌거나("라인 반전"), 한 화소행에 인가되는 데이터 전압의 극성도 서로 다를 수 있다("도트 반전").In this manner, the gate-on voltages V on are sequentially applied to all the gate lines G 1 -G n during one frame to apply data voltages to all the pixels. At the end of one frame, the next frame starts and the state of the inversion signal RVS applied to the data driver 500 is controlled so that the polarity of the data voltage applied to each pixel is opposite to that of the previous frame ("frame inversion). "). In this case, the polarity of the data voltage flowing through one data line may be changed (“line inversion”) within one frame or the polarity of the data voltage applied to one pixel row may be different according to the characteristics of the inversion signal RVS ( "Dot reversal").

그러면, 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 도 4를 참조로 하여 설명한다. 이 액정 표시 장치는 한 화소를 두 개의 부화소로 분할하여 각 부화소에 서로 다른 데이터 전압을 인가한다.Next, a liquid crystal display according to another exemplary embodiment of the present invention will be described with reference to FIG. 4. The liquid crystal display divides one pixel into two subpixels and applies different data voltages to each subpixel.

도 4는 본 발명의 다른 실시예에 따른 액정 표시 장치의 두 개의 부화소 및 이에 연결되는 스위치부에 대한 등가 회로도이다.FIG. 4 is an equivalent circuit diagram of two subpixels and a switch unit connected thereto of a liquid crystal display according to another exemplary embodiment of the present invention.

본 실시예의 액정 표시 장치는 제1 부화소(Pa) 및 제2 부화소(Pb)로 이루어져 있는 화소, 제1 부화소(Pa)에 연결되어 있는 제1 스위치(S1), 그리고 제2 부화소(Pb)에 연결되어 있는 제2 스위치(S2)를 포함한다.The liquid crystal display device of this embodiment includes the first sub-pixel (P a) and the connected to the second sub-pixel (P b) pixels, the first sub-pixel (P a) consisting of a first switch (S 1), and And a second switch S 2 connected to the second subpixel P b .

제1 부화소(Pa)는 데이터선(Dj)과 제1 게이트선(Gi1)에 연결되어 있는 스위칭 소자(Q1)와 이에 연결된 액정 축전기(CLC1)를 포함한다. 스위칭 소자(Q1 )는 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 제1 게이트선(Gi1) 및 데이터선(Dj)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC1)에 연결되어 있다. 액정 축전기 (CLC1)는 화소 전극(190a)과 공통 전극을 두 단자로 한다.The first sub-pixel (a P) comprises data lines (D j) and a switching element that is connected to the first gate line (G i1) (Q 1) and a LC capacitor (C LC1) associated with it. The switching element Q 1 is a three-terminal element whose control terminal and input terminal are connected to the first gate line G i1 and data line D j, respectively, and the output terminal is connected to the liquid crystal capacitor C LC1 . It is. The liquid crystal capacitor C LC1 uses the pixel electrode 190a and the common electrode as two terminals.

제2 부화소(Pb)는 데이터선(Dj)과 제2 게이트선(Gi2)에 연결되어 있는 스위칭 소자(Q2)와 이에 연결된 액정 축전기(CLC2)를 포함한다. 스위칭 소자(Q2 )는 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 제2 게이트선(Gi2) 및 데이터선(Dj)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC2)에 연결되어 있다. 액정 축전기 (CLC2)는 화소 전극(190b)과 공통 전극을 두 단자로 한다.The second subpixel P b includes a switching element Q 2 connected to the data line D j and the second gate line G i2 , and a liquid crystal capacitor C LC2 connected thereto. The switching element Q 2 is a three-terminal element whose control terminal and input terminal are connected to the second gate line G i2 and the data line D j, respectively, and the output terminal is connected to the liquid crystal capacitor C LC2 . It is. The liquid crystal capacitor C LC2 has a pixel electrode 190b and a common electrode as two terminals.

제1 스위치(S1)는 그 일단이 제1 게이트선(Gi1)에 연결되어 있으며 신호 제어부(600)로부터의 선택 신호(SEL)에 따라 온/오프 된다. 마찬가지로, 제2 스위치(S2)도 그 일단이 제2 게이트선(Gi2)에 연결되어 있으며 신호 제어부(600)로부터의 선택 신호(SEL)에 따라 온/오프 된다. 제1 스위치(S1) 및 제2 스위치(S2)의 타단은 서로 연결되어 있으며 게이트 구동부(400)로부터 게이트 신호를 인가 받는다.One end of the first switch S 1 is connected to the first gate line G i1 and turned on / off according to the selection signal SEL from the signal controller 600. Similarly, one end of the second switch S 2 is connected to the second gate line G i2 and is turned on / off according to the selection signal SEL from the signal controller 600. The other ends of the first switch S 1 and the second switch S 2 are connected to each other and receive a gate signal from the gate driver 400.

제1 스위치(S1) 및 제2 스위치(S2)는 게이트 구동부(400)를 이루는 게이트 구동 IC에 내장되거나 액정 표시판 조립체(300) 위에 형성될 수 있다. 제1 스위치(S1) 및 제2 스위치(S2)를 게이트 구동 IC에 내장하는 경우에는 게이트 패드가 2배 증가한다. 한편, 제1 스위치(S1) 및 제2 스위치(S2)를 액정 표시판 조립체 (300) 위에 형성하는 경우 게이트 신호가 입력되는 단자에 비정질 실리콘 (amorphous silicon)을 이용하여 회로로 형성할 수 있는데, 이 경우에는 게이트 패드가 증가되지 않으나 회로가 들어갈 영역이 추가로 필요하게 된다.The first switch S 1 and the second switch S 2 may be embedded in the gate driver IC forming the gate driver 400 or formed on the liquid crystal panel assembly 300. When the first switch S 1 and the second switch S 2 are incorporated in the gate driving IC, the gate pad is doubled. Meanwhile, when the first switch S 1 and the second switch S 2 are formed on the liquid crystal panel assembly 300, the first switch S 1 and the second switch S 2 may be formed as a circuit using amorphous silicon at a terminal to which the gate signal is input. In this case, the gate pad is not increased, but an additional area for the circuit is required.

한편 본 실시예의 액정 표시 장치를 구동하는 신호 제어부(600)는 제1 및 제2 룩업 테이블(lookup table)(도시하지 않음)을 포함한다.Meanwhile, the signal controller 600 driving the liquid crystal display of the present exemplary embodiment includes first and second lookup tables (not shown).

제1 룩업 테이블은 외부 장치로부터의 영상 신호에 대응하는 제1 감마 신호를 기억하고, 제2 룩업 테이블은 외부 장치로부터의 영상 신호에 대응하는 제2 감마 신호를 기억한다. 제1 감마 신호는 이에 대응하는 데이터 전압을 화소에 인가하는 경우 도 5a에 도시한 감마 곡선을 그리도록 설정되고, 제2 감마 신호는 이에 대응하는 데이터 전압을 화소에 인가하는 경우 도 5b에 도시한 감마 곡선을 그리도록 설정된다.The first lookup table stores a first gamma signal corresponding to a video signal from an external device, and the second lookup table stores a second gamma signal corresponding to a video signal from an external device. The first gamma signal is set to draw the gamma curve shown in FIG. 5A when the corresponding data voltage is applied to the pixel, and the second gamma signal is shown in FIG. 5B when the corresponding data voltage is applied to the pixel. It is set to draw a gamma curve.

도 5a는 본 발명의 다른 실시예에 따른 제1 부화소(Pa)에 대한 감마 곡선이고, 도 5b는 본 발명의 다른 실시예에 따른 제2 부화소(Pb)에 대한 감마 곡선이며, 도 5c는 도 5a와 도 5b의 감마 곡선을 합한 감마 곡선이다.5A is a gamma curve for the first subpixel P a according to another embodiment of the present invention, and FIG. 5B is a gamma curve for the second subpixel P b according to another embodiment of the present invention. 5C is a gamma curve obtained by adding the gamma curves of FIGS. 5A and 5B.

신호 제어부(600)는 프레임 단위로 번갈아 제1 스위치(S1) 및 제2 스위치 (S2)를 온 시키는 선택 신호(SEL)를 생성하여 제1 스위치(S1) 및 제2 스위치(S 2)에 인가한다.The signal controller 600 is alternately on a frame-by-frame basis a first switch (S 1) and second switches to generate a selection signal (SEL) for turning on a (S 2), the first switch (S 1) and second switch (S 2 ) Is applied.

제1 스위치(S1)가 온 되는 프레임에서, 신호 제어부(600)는 외부 장치로부터 영상 신호를 받아 제1 룩업 테이블로부터 이 영상 신호에 대응하는 제1 감마 신호를 읽는다. 신호 제어부(600)는 제1 감마 신호를 데이터 구동부(500)에 전달하고 데이터 구동부(500)는 제1 부화소에 제1 감마 신호에 대응하는 데이터 전압을 인가한다.In a frame in which the first switch S 1 is turned on, the signal controller 600 receives an image signal from an external device and reads a first gamma signal corresponding to the image signal from the first lookup table. The signal controller 600 transmits the first gamma signal to the data driver 500, and the data driver 500 applies a data voltage corresponding to the first gamma signal to the first subpixel.

제2 스위치(S2)가 온 되는 프레임에서, 신호 제어부(600)는 외부 장치로부터 영상 신호를 받아 제2 룩업 테이블로부터 이 영상 신호에 대응하는 제2 감마 신호를 읽는다. 신호 제어부(600)는 제2 감마 신호를 데이터 구동부(500)에 전달하고 데이터 구동부(500)는 제2 부화소에 제2 감마 신호에 대응하는 데이터 전압을 인가한다.In a frame in which the second switch S 2 is turned on, the signal controller 600 receives an image signal from an external device and reads a second gamma signal corresponding to the image signal from the second lookup table. The signal controller 600 transmits the second gamma signal to the data driver 500, and the data driver 500 applies a data voltage corresponding to the second gamma signal to the second subpixel.

제1 부화소와 제2 부화소에 프레임 단위로 서로 다른 데이터 전압이 인가되면 제1 부화소에 대응하는 감마 곡선과 제2 부화소에 대응하는 감마 곡선이 합해져 제1 부화소와 제2 부화소를 합한 화소에 대하여는 도 5c에 보이는 새로운 감마 곡선이 생성된다.When different data voltages are applied to each of the first subpixel and the second subpixel on a frame-by-frame basis, a gamma curve corresponding to the first subpixel and a gamma curve corresponding to the second subpixel are added to the first subpixel and the second subpixel. For the sum of the pixels, a new gamma curve shown in FIG. 5C is generated.

즉, 본 실시예에 의하면 제1 부화소 영역과 제2 부화소 영역에 대하여 감마 곡선을 서로 다르게 조절할 수 있으므로 도 5c에 보이는 것처럼 정면에서의 감마 곡선과 측면에서의 감마 곡선의 차이가 크지 않으며 그 차이도 균일하게 된다. 따라서 측면 시인성을 개선할 수 있으며 최고 계조에서의 휘도 저하도 없앨 수 있다.That is, according to the present exemplary embodiment, since the gamma curve can be adjusted differently for the first subpixel region and the second subpixel region, the difference between the gamma curve at the front and the gamma curve at the side is not large as shown in FIG. 5C. The difference is also uniform. Therefore, side visibility can be improved and luminance deterioration at the highest gray level can be eliminated.

그러면, 본 발명의 또 다른 실시예에 따른 액정 표시 장치에 대하여 도 6을 참고로 하여 설명한다. 이 액정 표시 장치는 한 화소를 두 개의 부화소로 분할하여 각 부화소에 서로 다른 데이터 전압을 인가한다.Next, a liquid crystal display according to another exemplary embodiment of the present invention will be described with reference to FIG. 6. The liquid crystal display divides one pixel into two subpixels and applies different data voltages to each subpixel.

도 6은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 두 개의 부화소와 이에 인접한 다른 부화소를 보여주는 도면이다.6 is a diagram illustrating two subpixels and another subpixel adjacent thereto of a liquid crystal display according to another exemplary embodiment of the present invention.

본 실시예의 액정 표시 장치는 제1 부화소(P1a) 및 제2 부화소(P1b)로 이루어져 있는 화소를 포함한다.The liquid crystal display of the present exemplary embodiment includes a pixel including the first subpixel P 1a and the second subpixel P 1b .

제1 부화소(P1a)는 데이터선(Dj)과 제1 게이트선(Gi)에 연결되어 있는 스위칭 소자(Q3)와 이에 연결된 액정 축전기(CLC3)를 포함한다. 스위칭 소자(Q3 )는 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 제1 게이트선(Gi) 및 데이터선(Dj)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC3)에 연결되어 있다. 액정 축전기(CLC3)는 화소 전극(190c)과 공통 전극을 두 단자로 한다.The first subpixel P 1a includes a switching element Q 3 connected to the data line D j and the first gate line G i , and a liquid crystal capacitor C LC3 connected thereto. A switching element (Q 3) is a three-terminal device that the control terminal and the input terminal is connected to the first gate line (G i) and the data lines (D j), the output terminal is connected to the LC capacitor (C LC3) It is. The liquid crystal capacitor C LC3 has the pixel electrode 190c and the common electrode as two terminals.

제2 부화소(P1b)는 제1 스위칭 소자(Q4), 제2 스위칭 소자(Q5), 그리고 이에 연결된 액정 축전기(CLC4)를 포함한다. 제1 스위칭 소자(Q4)는 삼단자 소자로서 그 제어 단자 및 입력 단자는 각각 제1 게이트선(Gi) 및 제2 게이트선(Gi+1)에 연결되어 있으며, 출력 단자는 제2 스위칭 소자(Q5)의 제어 단자에 연결되어 있다. 제2 스위칭 소자(Q5)도 삼단자 소자이며, 그 입력 단자는 데이터선(Dj)에 연결되어 있으며, 출력 단자는 액정 축전기(CLC4)에 연결되어 있다. 액정 축전기(CLC4)는 화소 전극 (190d)과 공통 전극을 두 단자로 한다.The second subpixel P 1b includes a first switching element Q 4 , a second switching element Q 5 , and a liquid crystal capacitor C LC4 connected thereto. The first switching element Q 4 is a three-terminal element whose control terminal and input terminal are connected to the first gate line G i and the second gate line G i + 1, respectively, and the output terminal is the second terminal element. It is connected to the control terminal of the switching element Q 5 . The second switching element Q 5 is also a three-terminal element, the input terminal of which is connected to the data line D j , and the output terminal of which is connected to the liquid crystal capacitor C LC4 . The liquid crystal capacitor C LC4 has a pixel electrode 190d and a common electrode as two terminals.

이러한 구조의 제2 부화소(P1b)에서, 제1 게이트선(Gi) 및 제2 게이트선(Gi+1 )에 게이트 온 전압이 인가되면 제2 부화소(P1b)의 제1 스위칭 소자(Q4) 및 제2 스위칭 소자(Q5)가 턴온된다.In the second subpixel P 1b having the structure, when the gate-on voltage is applied to the first gate line G i and the second gate line G i + 1 , the first sub-pixel P 1b may be formed. The switching element Q 4 and the second switching element Q 5 are turned on.

제2 게이트선(Gi+1)은 제1 게이트선(Gi)의 다음 단의 게이트선으로서, 제1 부화소(P1a) 및 제2 부화소(P1b)로 이루어지는 화소의 다음 단 화소의 제1 부화소에 연결되어 있는 게이트선이다.The second gate line G i + 1 is a gate line of the next stage of the first gate line G i, and is the next stage of the pixel including the first subpixel P 1a and the second subpixel P 1b . The gate line is connected to the first subpixel of the pixel.

그러면, 본 실시예의 액정 표시 장치의 동작을 도 7a와 도 7b를 참고로 하여 설명한다.Next, the operation of the liquid crystal display of the present embodiment will be described with reference to FIGS. 7A and 7B.

도 7a는 도 6의 제1 부화소(P1a) 및 제2 부화소(P1b)에 각각 인가되는 게이트 전압과 데이터선(Dj)에 인가되는 데이터 전압을 보여주는 파형도이고, 도 7b는 도 6의 제1 부화소(P1a) 및 제2 부화소(P1b)에 각각 인가되는 데이터 전압을 보여주는 파형도이다.FIG. 7A is a waveform diagram illustrating a gate voltage applied to the first subpixel P 1a and the second subpixel P 1b of FIG. 6 and a data voltage applied to the data line D j . 6 is a waveform diagram illustrating data voltages applied to the first subpixel P 1a and the second subpixel P 1b , respectively.

도 7a의 상단에 보이는 것처럼, 데이터선(Dj)에 인가되는 데이터 전압은 제1 데이터 전압(VD1)과 제2 데이터 전압(VD2)으로 이루어진다. 이러한 제1 및 제2 데이터 전압(VD1, VD2)은 신호 제어부(600)로부터의 감마 신호에 대응하는 데이터 전압이다. 신호 제어부(600)는 외부 장치로부터 영상 신호를 받아 이에 대응하는 감마 신호를 룩업 테이블에서 읽는다. 이 감마 신호는 단일의 값을 갖지 않고, 제1 및 제2 데이터 전압(VD1, VD2)을 생성하기 위하여 이중의 값을 갖는다.As shown in the upper part of FIG. 7A, the data voltage applied to the data line D j includes the first data voltage V D1 and the second data voltage V D2 . The first and second data voltages V D1 and V D2 are data voltages corresponding to gamma signals from the signal controller 600. The signal controller 600 receives an image signal from an external device and reads a corresponding gamma signal from a lookup table. This gamma signal does not have a single value but has a double value to generate the first and second data voltages V D1 , V D2 .

도 7a의 중단 및 하단에 보이는 것처럼, 제1 및 제2 게이트선(Gi, Gi+1)에 인가되는 게이트 전압은 제1 게이트 온 전압(VG1)과 이 제1 게이트 온 전압(VG1)에 뒤진 제2 게이트 온 전압(VG2)으로 이루어진다. 제1 게이트선(Gi)에 인가되는 제2 게이트 온 전압(VG2)은 데이터선(Dj)에 데이터 전압이 인가되는 동안 인가되고, 제2 게이트선(Gi+1)에 인가되는 제1 게이트 온 전압(VG1)은 제1 게이트선(Gi)에 인가되는 제2 게이트 온 전압(VG2)이 인가되는 동안에 인가된다.As shown in the interruption and the bottom of FIG. 7A, the gate voltages applied to the first and second gate lines G i and G i + 1 may include the first gate on voltage V G1 and the first gate on voltage V. FIG. And a second gate-on voltage V G2 behind G1 ). A first gate line (G i) a second gate turn-on voltage (V G2) to be applied to is applied while the data lines a data voltage to the (D j) applied to the second gate line is applied to the (G i + 1) The first gate on voltage V G1 is applied while the second gate on voltage V G2 is applied to the first gate line G i .

제1 게이트선(Gi)에 제2 게이트 온 전압(VG2)이 인가되면, 도 7b에 보이는 바와 같이 제1 부화소(P1a)에 제1 데이터 전압(VD1)과 제2 데이터 전압(VD2 )이 인가된다. 그리고 제1 게이트선(Gi)에 인가된 제2 게이트 온 전압(VG2)과 제2 게이트선(Gi+1)에 인가된 제1 게이트 온 전압(VG1)이 중첩된 시간 동안 제2 부화소(P1b)에 제2 데이터 전압(VD2)이 인가된다. 이와 같이 제1 부화소(P 1a) 및 제2 부화소(P1b)에 서로 다른 데이터 전압이 인가된다.When the second gate on voltage V G2 is applied to the first gate line G i , as shown in FIG. 7B, the first data voltage V D1 and the second data voltage are applied to the first subpixel P 1a . (V D2 ) is applied. And while the first gate line (G i) a second gate turn-on voltage (V G2), and a second gate line of the applied first gate turn-on voltage (V G1) are overlapped time (G i + 1) applied to the The second data voltage V D2 is applied to the two subpixels P 1b . As such, different data voltages are applied to the first subpixel P 1a and the second subpixel P 1b .

본 실시예에서는 "1H"를 하나의 게이트선에 제2 게이트 온 전압(VG2)이 인가되기 시작하는 시간부터 다음 단의 게이트선에 제2 게이트 온 전압(VG2)이 인가되기 시작하는 시간까지로 정의한다.In the present embodiment, the time when the second gate-on voltage V G2 starts to be applied to the gate line of the next stage from the time when “1H” starts to be applied to the second gate-on voltage V G2 to one gate line. Defined by.

본 실시예에서의 제1 게이트 온 전압(VG1)은 전단의 제2 부화소를 턴온시키기 위한 신호로서 해당 게이트선에 연결되어 있는 화소 행에는 영향을 주지 않는다. 제1 게이트 온 전압(VG1)이 인가되는 동안 전단 화소 행에 인가되는 데이터 전압이 해당 화소 행에 인가되어 액정이 충전되더라도 뒤이은 제2 게이트 온 전압(VG2)에 의하여 해당 데이터 전압이 해당 화소 행에 인가되어 액정이 새로이 충전되기 때문이다.In the present exemplary embodiment, the first gate-on voltage V G1 is a signal for turning on the second subpixel at the front end and does not affect the pixel row connected to the corresponding gate line. Although the data voltage applied to the front pixel row is applied to the pixel row while the first gate-on voltage V G1 is applied, the corresponding data voltage is applied by the subsequent second gate-on voltage V G2 . This is because the liquid crystal is newly charged by being applied to the pixel row.

외부 장치로부터의 영상 신호에 대응하는 감마 신호를 조절하여 제1 데이터 전압(VD1)과 제2 데이터 전압(VD2)의 크기를 조정함으로써 제1 부화소(P1a ) 및 제2 부화소(P1b)에 대하여 서로 다른 감마 곡선을 만들 수 있고 이 두 감마 곡선을 합한 새로운 감마 곡선이 제1 부화소(P1a)와 제2 부화소(P1b)로 이루어진 화소에 대응하는 감마 곡선이 된다. 이러한 감마 곡선은 도 5a 내지 도 5c에 도시한 감마 곡선과 동일한 형태로 대응된다. 또한 제1 게이트 온 전압(VG1)과 제2 게이트 온 전압(VG2 )의 파형의 폭을 조정함으로써 각 부화소에 대한 감마 곡선이 섞이는 비율을 조절할 수 있다.By adjusting the gamma signal corresponding to the image signal from the external device to adjust the magnitude of the first data voltage V D1 and the second data voltage V D2 , the first subpixel P 1a and the second subpixel ( P 1b ) can create different gamma curves, and the new gamma curve, which is the sum of these two gamma curves, becomes the gamma curve corresponding to the pixel consisting of the first subpixel P 1a and the second subpixel P 1b . . These gamma curves correspond to the same form as the gamma curves shown in FIGS. 5A to 5C. In addition, by adjusting the widths of the waveforms of the first gate-on voltage V G1 and the second gate-on voltage V G2 , the ratio of the gamma curve for each subpixel may be adjusted.

따라서, 본 실시예에서도 앞선 실시예에서와 같이 제1 부화소 영역과 제2 부화소 영역에 대하여 감마 곡선을 서로 다르게 조절할 수 있으므로 측면 시인성을 개선할 수 있으며 최고 계조에서의 휘도 저하도 없앨 수 있다.Therefore, in the present embodiment, since the gamma curve can be adjusted differently with respect to the first subpixel area and the second subpixel area as in the previous embodiment, side visibility can be improved and luminance deterioration at the highest gray level can be eliminated. .

본 실시예에서는 앞선 실시예와 달리 두 프레임 동안 두 개의 부화소에 서로 다른 데이터 전압을 인가하는 것이 아니라, 한 프레임 동안 데이터 신호의 폭과 높이를 조정하여 두 개의 부화소에 서로 다른 데이터 전압을 인가할 수 있다. 따라서 본 실시예에서 기존 구동 주파수 변동은 없다. 또한 게이트 패드나 데이터 패드는 구조 변경 없이 기존 액정 표시판 조립체의 구조와 동일하게 할 수 있다.Unlike the previous embodiment, the present embodiment does not apply different data voltages to two subpixels during two frames, but applies different data voltages to two subpixels by adjusting the width and height of the data signal during one frame. can do. Therefore, there is no existing driving frequency variation in this embodiment. In addition, the gate pad or the data pad may have the same structure as that of the existing liquid crystal panel assembly without changing the structure.

한편, 본 발명에 따른 액정 표시판 조립체(300)는 수직 배향(VA) 모드, 패턴화된 수직 배향(PVA) 모드, 그리고 혼재된 수직 배향(MVA) 모드 중 어느 하나를 채용한다.Meanwhile, the liquid crystal panel assembly 300 according to the present invention employs any one of the vertical alignment (VA) mode, the patterned vertical alignment (PVA) mode, and the mixed vertical alignment (MVA) mode.

이와 같이 액정 표시 장치의 한 화소를 두 개의 부화소로 분할하여 각 부화소에 서로 다른 데이터 전압을 인가하면 각 부화소에 대하여 서로 다른 감마 곡선이 그려지고 두 개의 부화소를 합한 한 화소에 대하여 두 개의 서로 다른 감마 곡선을 합한 새로운 감마 곡선이 그려진다. 새로운 감마 곡선은 도 5c에 보이는 것처럼, 정면에서의 규격화된 휘도와 측면에서의 규격화된 휘도의 차이가 작고 균일하다. 또한 높은 그레이에서의 휘도 저하도 없다. 따라서 본 발명의 액정 표시 장치에 의하면 측면 시인성이 개선될 뿐 아니라 화이트 휘도의 저하도 없다.As such, when one pixel of the liquid crystal display is divided into two subpixels and different data voltages are applied to each subpixel, different gamma curves are drawn for each subpixel, and two pixels for the sum of the two subpixels. A new gamma curve is drawn that combines two different gamma curves. The new gamma curve is small and uniform in difference between the normalized luminance at the front side and the normalized luminance at the side, as shown in FIG. 5C. In addition, there is no decrease in luminance at high gray. Therefore, according to the liquid crystal display of the present invention, not only the side visibility is improved but also the white luminance is not lowered.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

이와 같이 액정 표시 장치의 한 화소를 두 개의 부화소로 분할하여 각 부화소에 서로 다른 데이터 전압을 인가하면 각 부화소에 대하여 서로 다른 감마 곡선이 그려지고 두 개의 부화소를 합한 한 화소에 대하여 두 개의 서로 다른 감마 곡선을 합한 새로운 감마 곡선이 그려진다. 따라서 본 발명의 액정 표시 장치에 의하면 측면 시인성이 개선될 뿐 아니라 화이트 휘도의 저하도 없다.As such, when one pixel of the liquid crystal display is divided into two subpixels and different data voltages are applied to each subpixel, different gamma curves are drawn for each subpixel, and two pixels for the sum of the two subpixels. A new gamma curve is drawn that combines two different gamma curves. Therefore, according to the liquid crystal display of the present invention, not only the side visibility is improved but also the white luminance is not lowered.

도 1은 액정 표시 장치의 감마 곡선을 보여주는 도면이다.1 illustrates a gamma curve of a liquid crystal display.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이다.2 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.3 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 액정 표시 장치의 두 개의 부화소 및 이에 연결되는 스위치부에 대한 등가 회로도이다.FIG. 4 is an equivalent circuit diagram of two subpixels and a switch unit connected thereto of a liquid crystal display according to another exemplary embodiment of the present invention.

도 5a는 본 발명의 다른 실시예에 따른 제1 부화소에 대한 감마 곡선이다.5A is a gamma curve for a first subpixel according to another embodiment of the present invention.

도 5b는 본 발명의 다른 실시예에 따른 제2 부화소에 대한 감마 곡선이다.5B is a gamma curve for a second subpixel according to another embodiment of the present invention.

도 5c는 도 5a와 도 5b의 감마 곡선을 합한 감마 곡선이다.5C is a gamma curve obtained by adding the gamma curves of FIGS. 5A and 5B.

도 6은 본 발명의 또 다른 실시예에 따른 액정 표시 장치의 두 개의 부화소와 이에 인접한 다른 부화소를 보여주는 도면이다.6 is a diagram illustrating two subpixels and another subpixel adjacent thereto of a liquid crystal display according to another exemplary embodiment of the present invention.

도 7a는 도 6의 제1 부화소 및 제2 부화소에 각각 인가되는 게이트 전압과 데이터선에 인가되는 데이터 전압을 보여주는 파형도이다.7A is a waveform diagram illustrating a gate voltage applied to a first subpixel and a second subpixel of FIG. 6 and a data voltage applied to a data line.

도 7b는 도 6의 제1 부화소 및 제2 부화소에 각각 인가되는 데이터 전압을 보여주는 파형도이다.FIG. 7B is a waveform diagram illustrating data voltages applied to the first subpixel and the second subpixel of FIG. 6, respectively.

Claims (16)

복수의 게이트선, 복수의 데이터선, 그리고 상기 게이트선 및 상기 데이터선에 각각 연결되어 행렬의 형태로 배열되어 있으며 제1 부화소 및 제2 부화소를 각각 포함하는 복수의 화소를 포함하는 액정 표시판 조립체,A liquid crystal panel comprising a plurality of gate lines, a plurality of data lines, and a plurality of pixels connected to the gate lines and the data lines, respectively, and arranged in a matrix form, each pixel including a first subpixel and a second subpixel. Assembly, 상기 게이트선에 게이트 온/오프 전압을 인가하여 상기 화소에 포함된 박막 트랜지스터를 턴온/턴오프시키는 게이트 구동부,A gate driver to turn on / off a thin film transistor included in the pixel by applying a gate on / off voltage to the gate line; 외부 장치로부터 영상 신호를 받아, 상기 제1 부화소 및 상기 제2 부화소에 서로 다른 데이터 전압이 인가되도록 상기 영상 신호에 대응하는 감마 신호를 생성하는 신호 제어부, 그리고A signal controller which receives an image signal from an external device and generates a gamma signal corresponding to the image signal so that different data voltages are applied to the first subpixel and the second subpixel; 상기 신호 제어부로부터의 상기 감마 신호에 따라 상기 서로 다른 데이터 전압을 상기 제1 부화소 및 상기 제2 부화소에 각각 인가하는 데이터 구동부A data driver configured to apply the different data voltages to the first subpixel and the second subpixel according to the gamma signal from the signal controller; 를 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제1항에서,In claim 1, 상기 게이트선은 상기 제1 부화소 및 상기 제2 부화소에 각각 연결되어 있는 제1 게이트선 및 제2 게이트선을 포함하고,The gate line includes a first gate line and a second gate line connected to the first subpixel and the second subpixel, respectively, 상기 제1 게이트선 및 상기 제2 게이트선 중 어느 하나를 선택하여 상기 게이트 온/오프 전압을 전달하는 스위치부를 더 포함하는 And a switch unit configured to select one of the first gate line and the second gate line to transfer the gate on / off voltage. 액정 표시 장치.Liquid crystal display. 제2항에서,In claim 2, 상기 스위치부는 상기 신호 제어부로부터의 선택 신호에 따라 상기 제1 게이트선 및 상기 제2 게이트선을 프레임 단위로 번갈아 선택하는 액정 표시 장치.And the switch unit alternately selects the first gate line and the second gate line in units of frames according to a selection signal from the signal controller. 제3항에서,In claim 3, 상기 감마 신호는 제1 감마 신호 및 제2 감마 신호를 포함하고,The gamma signal includes a first gamma signal and a second gamma signal. 상기 신호 제어부는 제1 룩업 테이블 및 제2 룩업 테이블을 포함하며, 상기 제1 룩업 테이블로부터 상기 영상 신호에 해당하는 상기 제1 감마 신호를 읽고, 상기 제2 룩업 테이블로부터 상기 영상 신호에 해당하는 상기 제2 감마 신호를 읽으며,The signal controller includes a first lookup table and a second lookup table, and reads the first gamma signal corresponding to the video signal from the first lookup table, and corresponds to the video signal from the second lookup table. Reading the second gamma signal, 상기 데이터 구동부는 상기 제1 부화소에 상기 제1 감마 신호에 대응하는 데이터 전압을 인가하고, 상기 제2 부화소에 상기 제2 감마 신호에 대응하는 데이터 전압을 인가하는The data driver applies a data voltage corresponding to the first gamma signal to the first subpixel, and applies a data voltage corresponding to the second gamma signal to the second subpixel. 액정 표시 장치.Liquid crystal display. 제4항에서,In claim 4, 상기 스위치부는 상기 액정 표시판 조립체 위에 형성되어 있는 액정 표시 장치.And the switch unit is formed on the liquid crystal panel assembly. 제4항에서,In claim 4, 상기 스위치부는 상기 게이트 구동부에 포함되는 액정 표시 장치.The switch unit is a liquid crystal display device included in the gate driver. 제1항에서,In claim 1, 상기 제1 부화소에 연결되어 있는 제1 게이트선과 상기 제1 게이트선의 다음 단의 제2 게이트선에 상기 게이트 온 전압이 인가되면 상기 제2 부화소에 포함된 박막 트랜지스터가 턴온되는 액정 표시 장치.The thin film transistor included in the second subpixel is turned on when the gate-on voltage is applied to a first gate line connected to the first subpixel and a second gate line next to the first gate line. 제7항에서,In claim 7, 상기 제2 부화소에 포함된 상기 박막 트랜지스터는 제1 박막 트랜지스터 및 제2 박막 트랜지스터를 포함하고,The thin film transistor included in the second subpixel includes a first thin film transistor and a second thin film transistor. 상기 제1 박막 트랜지스터의 게이트 전극은 상기 제1 게이트선에 연결되어 있고, 상기 제1 박막 트랜지스터의 소스 전극과 드레인 전극 중 어느 하나는 상기 제2 게이트선에 연결되어 있으며, 다른 하나는 상기 제2 박막 트랜지스터의 게이트 전극에 연결되어 있는A gate electrode of the first thin film transistor is connected to the first gate line, one of a source electrode and a drain electrode of the first thin film transistor is connected to the second gate line, and the other is the second gate line. Connected to the gate electrode of the thin film transistor 액정 표시 장치.Liquid crystal display. 제8항에서,In claim 8, 상기 게이트 온/오프 전압은 제1 게이트 온 전압과 상기 제1 게이트 온 전압에 뒤진 제2 게이트 온 전압으로 이루어지는 액정 표시 장치.And the gate on / off voltage includes a first gate on voltage and a second gate on voltage behind the first gate on voltage. 제9항에서,In claim 9, 상기 제1 게이트선에 인가되는 상기 게이트 온/오프 전압 중 상기 제2 게이트 온 전압이 인가되고, 상기 제2 게이트선에 인가되는 상기 게이트 온/오프 전압 중 상기 제1 게이트 온 전압이 인가되면 상기 제1 박막 트랜지스터가 턴온되는 액정 표시 장치.When the second gate on voltage is applied among the gate on / off voltages applied to the first gate line, and the first gate on voltage is applied among the gate on / off voltages applied to the second gate line. A liquid crystal display device in which the first thin film transistor is turned on. 제10항에서,In claim 10, 상기 데이터 전압은 상기 제2 게이트 온 전압이 인가되는 동안 상기 데이터선에 인가되는 액정 표시 장치.And the data voltage is applied to the data line while the second gate on voltage is applied. 제11항에서,In claim 11, 상기 데이터 전압은 제1 데이터 전압과 제2 데이터 전압으로 이루어지며, 상기 제1 부화소에 상기 제1 데이터 전압 및 상기 제2 데이터 전압이 인가되고, 상기 제2 부화소에 상기 제2 데이터 전압이 인가되는 액정 표시 장치.The data voltage includes a first data voltage and a second data voltage, the first data voltage and the second data voltage are applied to the first subpixel, and the second data voltage is applied to the second subpixel. Applied liquid crystal display device. 제1항에서,In claim 1, 상기 액정 표시판 조립체는 수직 배향(VA) 모드, 패턴화된 수직 배향(PVA) 모드, 그리고 혼재된 수직 배향(MVA) 모드 중 어느 하나를 채용하는 액정 표시 장치.The liquid crystal panel assembly adopts any one of a vertical alignment (VA) mode, a patterned vertical alignment (PVA) mode, and a mixed vertical alignment (MVA) mode. 복수의 게이트선, 복수의 데이터선, 그리고 상기 게이트선 및 상기 데이터선에 각각 연결되어 행렬의 형태로 배열되어 있으며 제1 부화소 및 제2 부화소를 각각 포함하는 복수의 화소를 포함하는 액정 표시 장치를 구동하는 방법으로서,A liquid crystal display comprising a plurality of gate lines, a plurality of data lines, and a plurality of pixels connected to the gate lines and the data lines, respectively, and arranged in a matrix and each including a first subpixel and a second subpixel. As a method of driving the device, 외부 장치로부터 영상 신호를 받는 단계,Receiving an image signal from an external device, 상기 영상 신호에 대응하는 감마 신호를 생성하는 단계,Generating a gamma signal corresponding to the video signal; 상기 감마 신호에 따라 서로 다른 데이터 전압을 생성하는 단계, 그리고Generating different data voltages according to the gamma signal, and 상기 제1 부화소 및 상기 제2 부화소에 상기 서로 다른 데이터 전압을 인가하는 단계Applying the different data voltages to the first subpixel and the second subpixel. 를 포함하는 액정 표시 장치의 구동 방법.Method of driving a liquid crystal display comprising a. 제14항에서,The method of claim 14, 상기 감마 신호는 제1 감마 신호 및 제2 감마 신호를 포함하고,The gamma signal includes a first gamma signal and a second gamma signal. 상기 제1 감마 신호에 대응하는 제1 데이터 전압과 상기 제2 감마 신호에 대응하는 제2 데이터 전압을 프레임 단위로 번갈아 상기 제1 부화소 및 상기 제2 부화소에 인가하는 액정 표시 장치의 구동 방법.A method of driving a liquid crystal display device which alternately applies a first data voltage corresponding to the first gamma signal and a second data voltage corresponding to the second gamma signal to the first subpixel and the second subpixel in a frame unit. . 제15항에서,The method of claim 15, 상기 데이터 전압은 제1 데이터 전압과 제2 데이터 전압으로 이루어지며, 상기 제1 부화소에 상기 제1 데이터 전압 및 상기 제2 데이터 전압이 인가되고, 상기 제2 부화소에 상기 제2 데이터 전압이 인가되는 액정 표시 장치의 구동 방법. The data voltage includes a first data voltage and a second data voltage, the first data voltage and the second data voltage are applied to the first subpixel, and the second data voltage is applied to the second subpixel. A driving method of an applied liquid crystal display device.
KR1020030087083A 2003-12-03 2003-12-03 Liquid crystal display and driving method thereof KR100997974B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030087083A KR100997974B1 (en) 2003-12-03 2003-12-03 Liquid crystal display and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030087083A KR100997974B1 (en) 2003-12-03 2003-12-03 Liquid crystal display and driving method thereof

Publications (2)

Publication Number Publication Date
KR20050053847A true KR20050053847A (en) 2005-06-10
KR100997974B1 KR100997974B1 (en) 2010-12-02

Family

ID=37249258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087083A KR100997974B1 (en) 2003-12-03 2003-12-03 Liquid crystal display and driving method thereof

Country Status (1)

Country Link
KR (1) KR100997974B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152123B1 (en) * 2005-07-18 2012-06-15 삼성전자주식회사 Liquid crystal display and driving method thereof
KR101253273B1 (en) * 2005-12-16 2013-04-10 삼성디스플레이 주식회사 Display apparatus and method for driving the same
KR101318367B1 (en) * 2006-09-26 2013-10-16 삼성디스플레이 주식회사 Display apparatus and method of driving the same
US9568792B2 (en) 2013-02-05 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991371B1 (en) 2012-06-22 2019-06-21 삼성디스플레이 주식회사 Liquid crystal display
KR102164311B1 (en) 2013-12-06 2020-10-13 삼성디스플레이 주식회사 Liquid crystal display
KR102183088B1 (en) 2014-02-10 2020-11-26 삼성디스플레이 주식회사 Liquid crystal display
KR102322085B1 (en) 2015-02-23 2021-11-04 삼성디스플레이 주식회사 Liquid crystal display device
KR20170113935A (en) 2016-03-29 2017-10-13 삼성디스플레이 주식회사 Display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101152123B1 (en) * 2005-07-18 2012-06-15 삼성전자주식회사 Liquid crystal display and driving method thereof
KR101253273B1 (en) * 2005-12-16 2013-04-10 삼성디스플레이 주식회사 Display apparatus and method for driving the same
US8619019B2 (en) 2005-12-16 2013-12-31 Samsung Display Co., Ltd. Display apparatus and method of driving the display apparatus
KR101318367B1 (en) * 2006-09-26 2013-10-16 삼성디스플레이 주식회사 Display apparatus and method of driving the same
US9568792B2 (en) 2013-02-05 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display
US10146097B2 (en) 2013-02-05 2018-12-04 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR100997974B1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
KR101018755B1 (en) Liquid crystal display
KR20070059340A (en) Liquid crystal display
US7791578B2 (en) Circuit for driving common voltage of in-plane switching mode liquid crystal display device
KR100843685B1 (en) Method and apparatus for driving liquid crystal display
KR20050047756A (en) Liquid crystal display and driving method thereof
KR100890026B1 (en) Apparatus of driving liquid crystal display and method thereof
JP2003295157A (en) Liquid crystal display device
KR100997974B1 (en) Liquid crystal display and driving method thereof
KR20120090888A (en) Liquid crystal display
KR100885018B1 (en) Liquid crystal display and driving method thereof
KR20060082104A (en) Liquid crystal display and driving method thereof
KR101461021B1 (en) Driving circuit for liquid crystal display device and method for driving the same
KR20060125223A (en) Display device, driving apparatus of display device, and integrated circuit
KR100915239B1 (en) Apparatus of driving liquid crystal display
KR20050077573A (en) Liquid crystal display
KR20050031645A (en) Liquid crystal display and driving device thereof
KR20030088647A (en) Liquid crystal display
KR20070011750A (en) Liquid crystal display
KR20060131259A (en) Liquid crystal display apparatus with improved response time and method thereof
KR100951356B1 (en) Liquid crystal display and driving method thereof
KR101006448B1 (en) Driving apparatus of liquid crystal display
KR100997972B1 (en) Liquid crystal display and driving method thereof
KR20060018396A (en) Liquid crystal display
KR20020027786A (en) Driving method for the sdr-flcd
KR20070081217A (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee