KR20050051168A - 비휘발성 메모리 소자의 제조 방법 - Google Patents
비휘발성 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20050051168A KR20050051168A KR1020030084910A KR20030084910A KR20050051168A KR 20050051168 A KR20050051168 A KR 20050051168A KR 1020030084910 A KR1020030084910 A KR 1020030084910A KR 20030084910 A KR20030084910 A KR 20030084910A KR 20050051168 A KR20050051168 A KR 20050051168A
- Authority
- KR
- South Korea
- Prior art keywords
- floating gate
- etching
- memory device
- tunnel oxide
- trench isolation
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 6
- 229920005591 polysilicon Polymers 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- -1 polyoxide Inorganic materials 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 플로팅 게이트 면적 증가로 트랜지스터의 유효 채널 폭이 증가되도록 하여 트랜지스터의 전류 구동 능력을 향상시키도록 하는 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 상기 비휘발성 메모리 소자의 제조 방법은 실리콘 기판 상에 소자 분리 공정으로 트렌치 소자 분리막을 형성하여 액티브 영역과 필드 영역을 분리하는 단계와; 상기 트렌치 소자 분리막을 사진 및 식각 공정으로 소정 깊이 식각하는 단계와; 상기 트렌치 소자 분리막을 식각한 결과물에 터널 산화막을 성장시키는 단계와; 상기 터널 산화막을 플로팅 게이트 영역에만 남도록 식각한 후 플로팅 게이트 폴리실리콘을 증착하는 단계를 포함하여 구성된다.
Description
본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로, 보다 상세하게는 플로팅 게이트의 면적 증가로 유효 채널 폭을 증가시킴으로써, 트랜지스터의 전류 구동 능력을 향상시킬 수 있도록 하는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
비휘발성 메모리 소자의 구조는 일반적인 모스 트랜지스터 구조에 전하를 축적할 수 있는 플로팅게이트(Floating gate)를 포함하고 있다. 즉, 비휘발성 메모리 소자에 있어서는 반도체 기판 상에 터널 산화막이라고 불리는 얇은 게이트 산화막을 개재하여 플로팅 게이트가 형성되어 있고, 상기 플로팅게이트 상부에 게이트 층간 유전막을 개재하여 콘트롤 게이트(Control gate) 전극이 형성되어 있다. 따라서, 상기 플로팅 게이트는 상기 터널 산화막 및 상기 게이트 층간 유전막에 의해 상기 반도체 기판 및 상기 콘트롤 게이트 전극과 전기적으로 절연이 되어 있다.
상술한 플래시 메모리 소자의 데이타 기입(program) 방법은 FN 터널링(Fowler-Nordheim tunneling)을 이용하는 방법과 열전자 주입방법(Hot Electron Injection)을 이용하는 방법이 있다. 이중, FN 터널링(Fowler-Nordheim tunneling)을 이용하는 방법은 플래시 메모리의 콘트롤 게이트 전극에 고전압을 인가함으로써 터널 산화막에 고전계가 인가되고, 상기 고전계에 의해 반도체 기판의 전자가 상기 터널 산화막을 통과하여 플로팅게이트에 주입됨으로써, 데이터가 기입되는 방식이다. 또한, 열전자 주입(Hot Electron Injection) 방법은 플래시 메모리의 콘트롤 게이트 전극과 드레인 영역에 고전압을 인가하여 드레인 영역 부근에서 발생한 열전자(Hot Electron)를 터널 산화막을 통하여 플로팅게이트로 주입함으로써, 데이터를 기입하는 방식이다.
현재 비휘발성 메모리 소자중 ETOX(EPROM Tunnel Oxide) 구조가 대표적으로 이용되는데, ETOX 타입의 플래시 셀 구조에서는 집적도가 향상이 될수록 셀 사이즈의 감소로 인하여 채널이 폭도 작게 해주어야 한다. 이로 인하여 숏 채널 현상이 야기되어, 구동 전압이 낮아져 단위 셀당 흐르는 능동 전류 양이 적어 설계 제품의 센싱 마진을 감소시키는 문제점이 발생하게 된다.
이하에서 첨부된 도면을 참고하여 종래 기술에 의한 비휘발성 메모리 소자의 문제점을 설명한다.
도1은 종래 기술에 의한 비휘발성 메모리 소자를 나타낸 단면도로, 상기 종래 기술에 의한 비휘발성 메모리 소자의 제조 방법을 도1을 참조하여 설명하면, 우선, 실리콘 기판(100) 상에 소자간 분리를 위하여 STI(110)를 형성한 후에 열산화 공정을 진행하여 터널 산화막(120)을 형성한다.
그런 다음, 플로팅 게이트 폴리(130)와 ONO 유전체막등의 절연막(140)과 콘트롤 게이트 폴리(150)를 차례로 형성한 후에 소정의 사진 및 식각 공정을 진행하여 스택 타입이 되도록 한다.
이후, 채널 이온 주입(미도시함)을 실시하고 소오스/드레인 접합 영역(160)을 형성한 후에 층간 절연막(170)을 증착한다. 그리고 사진 및 식각 공정으로 소오스/드레인 접합에 연결 되도록 콘택을 형성하고, 그 상부에 금속 배선(180)을 형성한다.
상기와 같은 종래 기술에 의한 플래시 메모리 소자의 제조 방법에 의하면, 터널 산화막(120)의 신뢰성을 문제로 인하여 스케일을 다운시키기 어려운 문제점이 있었다. 또한, 셀 사이즈 감소를 위하여 채널의 폭(Width)도 작게 해주어야 하는데, 휴욕 채널 폭을 작게할 경우 숏 채널 현상이 발생하게 되어, 결국 구동 전압이 낮아져 단위 셀당 흐르는 능동 전류의 양이 작아진다. 이로 인해 설계 제품의 센싱 마진을 감소시켜 반도체 소자의 수율을 감소시킬 뿐만 아니라 신뢰성을 저하시키는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 트렌치 소자 분리막의 일부를 식각하고 플로팅 게이트 폴리실리콘을 증착함으로써, 트렌치의 식각된 부분의 사이드월 면적만큼 플로팅 게이트의 면적이 증가되도록 함으로써, 트랜지스터의 유효 채널 폭을 증가시킬 수 있도록 하는 비휘발성 메모리 소자의 제조 방법을 제공하기 위한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판 상에 소자 분리 공정으로 트렌치 소자 분리막을 형성하여 액티브 영역과 필드 영역을 분리하는 단계와; 상기 트렌치 소자 분리막을 사진 및 식각 공정으로 소정 깊이 식각하는 단계와; 상기 트렌치 소자 분리막을 식각한 결과물에 터널 산화막을 성장시키는 단계와; 상기 터널 산화막을 플로팅 게이트 영역에만 남도록 식각한 후 플로팅 게이트 폴리실리콘을 증착하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
상기 본 발명에 의한 비휘발성 메모리 소자의 제조 방법에 따르면, 트렌시 소자 분리막의 소정 깊이를 식각하고 플로팅 게이트를 증착함으로써, 트렌치의 사이드월 형태만큼 플로팅 게이트 면적을 증가시켜 전류 구동 능력을 향상시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도2는 일반적인 ETOX 셀의 레이 아웃(Lay-out)을 나타낸 도면이고, 도3a 내지 도3c는 본 발명에 의한 비휘발성 메모리 소자의 제조 방법을 나타낸 공정 순서도이다.
우선, 도3a에 도시된 바와 같이 실리콘 기판(300) 상에 소정 깊이의 트렌치를 형성한 후에 산화막으로 상기 트렌치를 매립하고 평탄화 공정을 진행하여 트렌치 소자 분리막(310)을 형성한다. 이때, 상기 트렌치 매립 물질은 산화막 이외에, 질화막, 산화 질화막 또는 이들의 조합으로 이루어진 물질을 이용한 후 있다.
이어서, 도2의 AA' 방향(워드라인 방향)이 열리도록 도3b에 도시된 바와 같이 소정의 포토레지스트 패턴(PR)을 형성한 후 이를 마스크로 이용한 식각 공정을 진행하여 트렌치 산화막(310)을 일정 깊이(D) 식각한다. 이때, 셀 트랜지스터의 레이 아웃 상 액티브의 폭을 W라 하면, 유효 채널 폭인 W'=W+2D가 됨을 알 수 있다.
이후, 도3c에 도시된 바와 같이 터널 산화막(320)을 성장시킨 후 도시되지는 않지만, 플로팅 게이트 영역에만 터널 산화막이 남도록 식각한다. 이때, 터널 산화막(320)은 SiO2, SiN 또는 이들의 조합 물질을 이용하거나, Ta2O5등 고유전 물질을 사용하여 형성한다.
그리고, 플로팅 게이트 물질(330)로 폴리실리콘, 폴리 옥사이드, 실리사이드등의 도전 물질을 증착한 후 식각한다.
이와 같이 본 발명에 의한 비휘발성 메모리 소자 제조 방법에 의하면, 트렌치 소자 분리막을 식각한 후 트렌치 소자 플로팅 게이트 물질을 증착함으로써, 트렌치의 사이드월 형태만큼 플로팅 게이트의 면적이 증가시켜 트랜지스터의 전류 구동 능력을 향상시킬 수 있다.
상기한 바와 같이 본 발명은 플로팅 게이트의 면적을 증가시킴으로써 트랜지스터의 전류 구동 능력을 향상시킬 수 있는 이점이 있다.
도1은 종래 기술에 의한 비휘발성 메모리 소자를 나타낸 단면도이다.
도2는 일반적인 ETOX 셀의 레이 아웃(Lay-out)을 나타낸 도면이다.
도3a 내지 도3c는 본 발명에 의한 비휘발성 메모리 소자의 제조 방법을 나타낸 공정 순서도이다.
- 도면의 주요부분에 대한 부호의 설명 -
300 : 실리콘 기판 310 : 트렌치 소자 분리막
320 : 터널 산화막 330 : 플로팅 게이트
Claims (4)
- 실리콘 기판 상에 소자 분리 공정으로 트렌치 소자 분리막을 형성하여 액티브 영역과 필드 영역을 분리하는 단계와,상기 트렌치 소자 분리막을 사진 및 식각 공정으로 소정 깊이 식각하는 단계와,상기 트렌치 소자 분리막을 식각한 결과물에 터널 산화막을 성장시키는 단계와,상기 터널 산화막을 플로팅 게이트 영역에만 남도록 식각한 후 플로팅 게이트 폴리실리콘을 증착하는 단계를포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 1항에 있어서, 상기 트렌치 소자 분리막은 산화막 이외에, 질화막, 산화 질화막 또는 이들의 조합으로 이루어진 물질로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 1항에 있어서, 상기 터널 산화막은 SiO2, SiN 또는 이들의 조합 물질을 이용하거나, Ta2O5 물질을 사용하여 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 1항에 있어서, 플로팅 게이트는 폴리실리콘, 폴리 옥사이드, 실리사이드로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084910A KR20050051168A (ko) | 2003-11-27 | 2003-11-27 | 비휘발성 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030084910A KR20050051168A (ko) | 2003-11-27 | 2003-11-27 | 비휘발성 메모리 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050051168A true KR20050051168A (ko) | 2005-06-01 |
Family
ID=38666430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030084910A KR20050051168A (ko) | 2003-11-27 | 2003-11-27 | 비휘발성 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050051168A (ko) |
-
2003
- 2003-11-27 KR KR1020030084910A patent/KR20050051168A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11393838B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5220983B2 (ja) | 自己整列スプリットゲート型の不揮発性半導体メモリ素子、及びその製造方法 | |
| JP5806439B2 (ja) | メモリセルおよびその製造方法 | |
| JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
| US8778761B2 (en) | Method of manufacturing semiconductor device | |
| US5879992A (en) | Method of fabricating step poly to improve program speed in split gate flash | |
| US6479859B2 (en) | Split gate flash memory with multiple self-alignments | |
| KR101024336B1 (ko) | 비휘발성 메모리 셀 및 그의 제조방법 | |
| US9257446B2 (en) | Semiconductor device and method of manufacturing same | |
| US6624465B1 (en) | Multi-layer spacer technology for flash EEPROM | |
| US7045852B2 (en) | Floating gate memory cells with increased coupling radio | |
| JP4955203B2 (ja) | 不揮発性メモリ素子の製造方法 | |
| US6046086A (en) | Method to improve the capacity of data retention and increase the coupling ratio of source to floating gate in split-gate flash | |
| US6001690A (en) | Method of forming flash EPROM by using iso+aniso silicon nitride spacer etching technology | |
| US7408219B2 (en) | Nonvolatile semiconductor memory device | |
| US20040121545A1 (en) | Method to fabricate a square word line poly spacer | |
| JP2018195718A (ja) | 半導体装置およびその製造方法 | |
| TWI605572B (zh) | 非揮發性記憶體及其製造方法 | |
| JP2018110141A (ja) | 半導体装置およびその製造方法 | |
| KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
| US6943119B2 (en) | Flash process for stacking poly etching | |
| KR20050051168A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| US10424591B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100279001B1 (ko) | 플래쉬 메모리 셀의 제조방법 | |
| CN115332360A (zh) | 一种pn结注入型浮栅晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |