KR20050048127A

KR20050048127A - Wafer level chip size package

Info

Publication number: KR20050048127A
Application number: KR1020030081976A
Authority: KR
Inventors: 정종서
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-11-19
Filing date: 2003-11-19
Publication date: 2005-05-24

Abstract

본 발명은 웨이퍼 레벨 칩 싸이즈 패키지(Wafer Level Chip Size Package)를 개시한다. 개시된 본 발명의 방법의 웨이퍼 레벨 칩 싸이즈 패키지는, 상부면에 본딩패드를 구비한 반도체 칩과, 상기 반도체 칩 상에 부착되며 패드 및 볼랜드를 포함한 내부회로가 설계된 접착 필름(Adhesive Film)과, 상기 접착 필름 상에 부착된 솔더 볼을 포함하며, 상기 반도체 칩의 본딩패드는 내부회로의 패드와 탭 본딩(TAB Bonding)되고, 상기 솔더 볼은 내부회로의 볼랜드에 부착된 것을 특징으로 한다. 본 발명에 따르면, 내부회로를 구비한 접착 필름을 이용하여 웨이퍼 레벨 칩 싸이즈 패키지를 제조하는 바, 기존 공정을 그대로 이용하여 패키지 제조가 가능하며, 따라서, 고가의 장비가 필요치 않으므로 제조비용의 상승을 방지할 수 있으며, 특히, 웨이퍼 레벨 칩 싸이즈 패키지의 제조 공정을 단순화시킬 수 있다. The present invention discloses a wafer level chip size package. The wafer level chip size package of the disclosed method includes a semiconductor chip having a bonding pad on an upper surface thereof, an adhesive film attached to the semiconductor chip and designed with an internal circuit including a pad and a ball land, And a solder ball attached to the adhesive film, wherein the bonding pad of the semiconductor chip is tab bonded with a pad of an internal circuit, and the solder ball is attached to a ball land of the internal circuit. According to the present invention, a wafer-level chip size package is manufactured by using an adhesive film having an internal circuit, and thus the package can be manufactured using the existing process as it is, and therefore, expensive equipment is not required, thereby increasing the manufacturing cost. In particular, the manufacturing process of the wafer level chip size package can be simplified.

Description

Wafer level chip size package

본 발명은 웨이퍼 레벨 칩 싸이즈 패키지에 관한 것으로, 보다 상세하게는, 기존 공정 및 장비로 제작 가능하도록 한 웨이퍼 레벨 칩 싸이즈 패키지에 관한 것이다. The present invention relates to a wafer level chip size package, and more particularly, to a wafer level chip size package that can be manufactured by existing processes and equipment.

패키지의 전체 크기에 대해 반도체 칩의 크기가 80% 이상이 되는 칩 싸이즈 패키지(Chip Size Package)는 경박단소의 잇점 때문에 여러가지 형태로 개발되어 왔다. 이러한 칩 싸이즈 패키지는 전형적인 반도체 패키지와 비교해서 한정된 크기의 기판에 보다 많은 수를 실장할 수 있으며, 그래서, 소형이면서도 고용량을 갖는 전기/전자 제품을 구현할 수 있다.Chip size packages, in which the size of a semiconductor chip is more than 80% of the total size of the package, have been developed in various forms because of the advantages of light and thin. Such a chip size package can be mounted on a larger number of substrates in a limited size compared to a typical semiconductor package, thereby enabling the production of small / high capacity electrical / electronic products.

한편, 기존의 패키지는 다수개의 반도체 칩으로 구성된 웨이퍼를 그의 스크라이브 라인을 따라 절단하여 개개의 반도체 칩으로 분리하고, 그런다음, 개개의 반도체 칩별로 패키징 공정을 실시하는 것을 통해 제조되었다. On the other hand, the conventional package was manufactured by cutting a wafer composed of a plurality of semiconductor chips along its scribe line to separate the individual semiconductor chips, and then performing a packaging process for each semiconductor chip.

그러나, 상기한 패키징 공정은 자체적으로 많은 단위 공정들, 예를들어, 칩 부착, 와이어 본딩, 몰딩, 트림/포밍 등의 공정들을 포함하고 있는 바, 반도체 칩별로 각각의 패키징 공정이 수행되어야 하는 기존의 패키지 제조방법은 하나의 웨이퍼에서 얻어지는 반도체 칩의 수를 고려할 때 모든 반도체 칩에 대한 패키징에 소요되는 시간이 너무 길다는 문제점을 안고 있다.However, the above-described packaging process itself includes many unit processes, for example, chip attaching, wire bonding, molding, trim / forming, etc., so that each packaging process must be performed for each semiconductor chip. The method of manufacturing a package has a problem that the time required for packaging for all the semiconductor chips is too long, considering the number of semiconductor chips obtained from one wafer.

따라서, 최근에는 웨이퍼 상태에서 패키징 공정을 우선적으로 실시하고, 그런다음, 웨이퍼의 스크라이브 라인을 따라 절단하여 개개의 패키지를 제조하는 방법이 제시되었다. 이와 같은 방법으로 제조된 패키지를 웨이퍼 레벨 패키지(Wafer Level Package)라 칭하며, 또한, 웨이퍼 레벨로 패키지를 제조할 경우 그 전체적인 크기가 칩 싸이즈와 유사하므로, 웨이퍼 레벨 칩 싸이즈 패키지(Wafer Level Chip Size Package : 이하, WLCSP라 칭함)라 칭하기도 한다. Therefore, recently, a method of manufacturing an individual package by first performing a packaging process in a wafer state and then cutting along a scribe line of a wafer has been proposed. A package manufactured in this manner is called a wafer level package, and when the package is manufactured at the wafer level, the overall size is similar to the chip size, so the wafer level chip size package is used. Hereinafter referred to as WLCSP).

그러나, 상기한 WLCSP는 칩 레벨로 진행하는 기존의 패키징 기술로 구현하기 어려운 초박막 및 초소형화는 구현 가능하겠지만, 종래의 패키징 기술을 전혀 활용할 수 없고, 특히, 그 제조시에 고가의 장비가 필요하므로 제조 단가의 상승이 초래된다. However, the WLCSP described above can implement ultra-thin films and microminiaturization which are difficult to implement with existing packaging technology that proceeds at the chip level, but cannot use the conventional packaging technology at all, and in particular, expensive equipment is required for its manufacturing. An increase in manufacturing cost is caused.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 기존 공정 및 장비를 사용하면서도 용이하게 제작 가능하도록 한 WLCSP를 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a WLCSP that can be easily manufactured while using existing processes and equipments.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 상부면에 본딩패드를 구비한 반도체 칩; 상기 반도체 칩 상에 부착되며, 패드 및 볼랜드를 포함한 내부회로가 설계된 접착 필름(Adhesive Film); 및 상기 접착 필름 상에 부착된 솔더 볼을 포함하며, 상기 반도체 칩의 본딩패드는 내부회로의 패드와 탭 본딩(TAB Bonding)되고, 상기 솔더 볼은 내부회로의 볼랜드에 부착된 것을 특징으로 하는 웨이퍼 레벨 칩 싸이즈 패키지를 제공한다. In order to achieve the above object, the present invention, a semiconductor chip having a bonding pad on the upper surface; An adhesive film attached to the semiconductor chip and designed with an internal circuit including a pad and a ball land; And a solder ball attached to the adhesive film, wherein a bonding pad of the semiconductor chip is tab bonded with a pad of an internal circuit, and the solder ball is attached to a ball land of the internal circuit. Provides a level chip size package.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 WLCSP를 도시한 단면도이다. 1 is a cross-sectional view showing a WLCSP according to the present invention.

도시된 바와 같이, 본 발명에 따른 WLCSP는 반도체 칩(1) 상에 내부회로를 구비한 접착 필름(Adhesive Film : 2)이 부착되고, 그리고, 상기 접착 필름(2) 상에는 외부 회로에의 실장(mounting) 수단인 솔더 볼(solder ball : 3)이 부착된 구조로 이루어진다. As shown, in the WLCSP according to the present invention, an adhesive film (2) having an internal circuit is attached on the semiconductor chip 1, and mounted on an external circuit on the adhesive film (2). It consists of a structure in which a solder ball (3), which is a mounting means, is attached.

여기서, 상기 반도체 칩(1)은 그의 본딩패드(도시안됨)가, 예컨데, 상부면 중앙에 배열된 것이며, 접착 필름(2)은 단순히 접착성을 갖는 것 이외에, 내부에 패드(도시안됨) 및 볼랜드(도시안됨)를 포함한 내부회로가 설계된 것이다. Here, the semiconductor chip 1 has a bonding pad (not shown) of which, for example, is arranged at the center of the upper surface, and the adhesive film 2 has a pad (not shown) inside thereof, in addition to simply having adhesiveness. Internal circuits, including Borland (not shown), are designed.

또한, 상기 반도체 칩(1)의 본딩패드와 접착 필름에서의 내부회로의 패드는 전형적인 탭 본딩(TAB Bonding) 공정에 따라 전기적으로 연결되며, 그리고, 상기 솔더 볼(3)은 내부회로의 볼랜드 상에 부착된다. In addition, the bonding pad of the semiconductor chip 1 and the pad of the internal circuit in the adhesive film are electrically connected according to a typical TAB bonding process, and the solder ball 3 is formed on the borland of the internal circuit. Is attached to.

이와 같은 본 발명에 따른 WLCSP는 내부회로가 설계된 접착 필름을 사용하여 제조되는 바, 예를들어, 어태칭(attaching), 소잉(swing) 및 탭 본딩(TAB Bonding) 등과 같은 기존 공정을 그대로 이용하여 패키지 제조가 가능하다. The WLCSP according to the present invention is manufactured using an adhesive film designed with an internal circuit, for example, by using existing processes such as attaching, sawing, and tab bonding (TAB Bonding) as it is. Package manufacturing is possible.

따라서, 본 발명의 WLCSP는 그 제조시 고가의 장비가 필요치 않으므로 제조비용의 상승을 방지할 수 있으며, 아울러, 내부회로가 설계된 접착 필름만을 적용하면 되므로 그 제조 공정 또한 단순화시킬 수 있다. Therefore, the WLCSP of the present invention does not require expensive equipment in its manufacture, thereby preventing an increase in manufacturing cost, and in addition, since only an adhesive film designed with an internal circuit is applied, the manufacturing process can be simplified.

이하에서는 전술한 WLCSP 제조방법을 도 2 내지 도 6을 참조해서 간략하게 설명하도록 한다. Hereinafter, the aforementioned WLCSP manufacturing method will be briefly described with reference to FIGS. 2 to 6.

먼저, 도 2에 도시된 바와 같이, 다수개의 반도체 칩들로 구성된 웨이퍼(10)를 웨이퍼 마운트 테이프(22)를 매개로해서 웨이퍼 링(20) 상에 부착시킨다. First, as shown in FIG. 2, a wafer 10 composed of a plurality of semiconductor chips is attached onto the wafer ring 20 via a wafer mount tape 22.

그런다음, 도 3에 도시된 바와 같이, 웨이퍼(10) 상에 내부회로가 설계된 접착 필름(2)을 부착시킨다. 이때, 상기 접착 필름(2)의 내부회로는 각 칩의 본딩패드 상에 배치되는 부분, 즉, 일단에는 패드를 구비하며, 이 패드와 가장 멀리 떨어진 부분, 즉, 타단에는 볼랜드를 구비한다. Then, as shown in FIG. 3, the adhesive film 2 having the internal circuit designed on the wafer 10 is attached. At this time, the internal circuit of the adhesive film 2 has a portion disposed on the bonding pad of each chip, that is, a pad at one end, and a ball land at the farthest part, that is, the other end of the chip.

계속해서, 도 4에 도시된 바와 같이, 각 반도체 칩의 본딩패드와 접착 필름에 설계된 내부회로의 패드간을 캐필러리(capillary : 30)를 이용한 탭 본딩(TAB Bonding) 공정을 통해 전기적으로 연결시킨다. Subsequently, as illustrated in FIG. 4, the bonding pads of each semiconductor chip and the pads of the internal circuit designed in the adhesive film are electrically connected through a tab bonding process using a capillary 30. Let's do it.

그 다음, 도 5에 도시된 바와 같이, 접착 필름(2) 상에, 보다 정확하게는, 내부회로의 볼랜드 상에 외부 회로에의 실장 수단인 솔더 볼(3)을 부착한다. Then, as shown in FIG. 5, the solder balls 3, which are mounting means to the external circuits, are attached to the adhesive film 2 more precisely on the ball lands of the internal circuits.

그리고나서, 도 6에 도시된 바와 같이, 블레이드(40)를 이용한 다이 소잉 공정을 통해 웨이퍼 레벨을 칩 레벨로 분리시키며, 이를 통해, 최종적으로 WLCSP 제조를 완성한다.Then, as shown in FIG. 6, the wafer level is separated into chip levels through a die sawing process using the blade 40, thereby finally completing WLCSP fabrication.

전술한 바와 같이, 본 발명은 내부회로를 설계가 접착 필름을 사용하는 것 이외에 기존의 패키징 기술을 그대로 이용하여 WLCSP를 제조할 수 있으며, 따라서, 본 발명의 WLCSP는 그 제조가 용이할 뿐만 아니라, 고가 장비의 사용이 필요치 않다. As described above, the present invention can manufacture the WLCSP using the existing packaging technology as it is, in addition to the use of an adhesive film for the internal circuit design, and therefore, the WLCSP of the present invention is not only easy to manufacture, No need for expensive equipment.

이상, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다. As mentioned above, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

이상에서와 같이, 본 발명은 내부회로를 구비한 접착 필름을 이용하여 WLCSP를 제조하는 바, 어태칭, 소잉 및 탭 본딩 등과 같은 기존 공정을 그대로 이용하여 패키지 제조가 가능하다. 따라서, 본 발명은 WLCSP를 비교적 용이하게 제조할 수 있으며, 특히, 고가의 장비가 필요치 않은 것과 관련해서 제조비용의 상승 또한 방지할 수 있다. As described above, the present invention is to manufacture a WLCSP using an adhesive film having an internal circuit, it is possible to manufacture a package by using the existing processes such as attaching, sawing and tap bonding as it is. Thus, the present invention makes it possible to manufacture WLCSPs relatively easily, and in particular, also prevents an increase in manufacturing costs in connection with the need for expensive equipment.

도 1은 본 발명에 따른 웨이퍼 레벨 칩 싸이즈 패키지를 도시한 단면도. 1 is a cross-sectional view illustrating a wafer level chip size package according to the present invention.

도 2 내지 도 6은 본 발명에 따른 웨이퍼 레벨 칩 싸이즈 패키지 제조방법을 설명하기 위한 공정별 도면. 2 to 6 is a process-specific diagram for explaining a wafer level chip size package manufacturing method according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 반도체 칩 2 : 접착 필름1: semiconductor chip 2: adhesive film

3 : 솔더 볼 10 : 웨이퍼3: solder ball 10: wafer

20 : 웨이퍼 링 22 : 웨이퍼 마운트 테이프20: wafer ring 22: wafer mount tape

30 : 캐필러리 40 : 블레이드30: capillary 40: blade

Claims

A semiconductor chip having a bonding pad on an upper surface thereof; An adhesive film attached to the semiconductor chip and designed with an internal circuit including a pad and a ball land; And a solder ball attached to the adhesive film,

The bonding pad of the semiconductor chip is a tab bonding (TAB Bonding) and the pad of the internal circuit, the solder ball is a wafer level chip size package, characterized in that attached to the ball land of the internal circuit.