JP2007123719A - Semiconductor chip and its manufacturing method as well as semiconductor device - Google Patents

Semiconductor chip and its manufacturing method as well as semiconductor device Download PDF

Info

Publication number
JP2007123719A
JP2007123719A JP2005316778A JP2005316778A JP2007123719A JP 2007123719 A JP2007123719 A JP 2007123719A JP 2005316778 A JP2005316778 A JP 2005316778A JP 2005316778 A JP2005316778 A JP 2005316778A JP 2007123719 A JP2007123719 A JP 2007123719A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
insulating film
hole
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005316778A
Other languages
Japanese (ja)
Inventor
Kazuma Tanida
一真 谷田
Kazutoshi Kamibayashi
和利 上林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZYCUBE KK
ZyCube Co Ltd
Original Assignee
ZYCUBE KK
ZyCube Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZYCUBE KK, ZyCube Co Ltd filed Critical ZYCUBE KK
Priority to JP2005316778A priority Critical patent/JP2007123719A/en
Publication of JP2007123719A publication Critical patent/JP2007123719A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor chip in which there is no possibility of generating any peeling on a cutting plane even if a fragmentary hardening is performed, a method of manufacturing the semiconductor chip, and a semiconductor device loading the semiconductor chip. <P>SOLUTION: There are formed an insulating film 6 formed on a rear face of a semiconductor substrate 2; and a protective layer 9 covered by a protective material at the end face of the semiconductor substrate 2 in the perpendicular direction so that each end face of the insulating film 6 and of a joint of this insulating film 6 and the semiconductor substrate 2 may not be at least exposed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、固片化の際に切断面に剥離の生じない半導体チップおよびその製造方法ならびにその半導体チップを備えた半導体装置に関する。   The present invention relates to a semiconductor chip that does not peel off on a cut surface during solidification, a manufacturing method thereof, and a semiconductor device including the semiconductor chip.

一般に、半導体デバイスの製造工程での半導体チップの製造は、半導体ウエハ上にマトリックス状に形成された複数の半導体チップを固片化することにより行われている。   In general, semiconductor chips are manufactured in a semiconductor device manufacturing process by solidifying a plurality of semiconductor chips formed in a matrix on a semiconductor wafer.

すなわち、シリコン等の半導体基板の表面に絶縁膜と機能膜が積層された導電層によって形成された複数のＩＣ、ＬＳＩ等の半導体チップが、マトリックス状にストリートと呼ばれる分割予定ラインによって区画されて配列した半導体ウエハを、ストリートに沿って切断することによって固片化し、個々の半導体チップを製造している。   In other words, a plurality of semiconductor chips such as ICs and LSIs formed by a conductive layer in which an insulating film and a functional film are laminated on the surface of a semiconductor substrate such as silicon are arrayed by being partitioned in matrix form by dividing lines called streets. Each semiconductor chip is manufactured by cutting the resulting semiconductor wafer into pieces by cutting along the streets.

半導体ウエハのストリートに沿った切断は、一般にダイサーと称されている切削装置によって行われている。この切削装置では、チャックテーブルに保持された被加工物である半導体ウエハに対して、回転スピンドルに装着された環状の切れ刃からなる切削ブレードを、高速回転させながら移動させて切断している。切れ刃は、例えば粒径３μｍ程度のダイヤモンド砥粒を電鋳によって固定し厚さ２０μｍ程度に形成されている（例えば、特許文献１を参照）。   Cutting along the streets of a semiconductor wafer is performed by a cutting device generally called a dicer. In this cutting apparatus, a cutting blade made of an annular cutting blade mounted on a rotating spindle is moved and cut with respect to a semiconductor wafer as a workpiece held on a chuck table while rotating at high speed. The cutting edge is formed to have a thickness of about 20 μm by fixing diamond abrasive grains having a particle size of about 3 μm, for example, by electroforming (for example, see Patent Document 1).

なお、半導体ウエハは、半導体チップに分割して固片化する際に、分割された半導体チップが、ばらばらに離散しないように、チャックテーブルの環状のフレームに装着された保護テープによって裏面が貼着されている。   In addition, when the semiconductor wafer is divided into semiconductor chips and separated into pieces, the back surface is attached by a protective tape attached to the annular frame of the chuck table so that the divided semiconductor chips are not separated into pieces. Has been.

固片化された半導体チップの模式的な一例は、図２９に断面図を示すように、半導体チップ８１は、Ｓｉ等の半導体基板８０の表面側に、絶縁膜と回路を形成する機能膜が積層された導電層７１が形成され、一方、裏面側には、ＳｉＯ２等による絶縁膜７３が成膜されている。また、半導体基板８０の所定箇所の表面と裏面との間には半導体基板８０を貫通する貫通孔７２が形成され、貫通孔７２の内部には絶縁膜７３に密接して貫通電極７４が形成されている。 As a schematic example of the separated semiconductor chip, as shown in a cross-sectional view in FIG. 29, the semiconductor chip 81 has a functional film that forms a circuit with an insulating film on the surface side of a semiconductor substrate 80 such as Si. A laminated conductive layer 71 is formed, and an insulating film 73 made of SiO 2 or the like is formed on the back side. Further, a through hole 72 penetrating the semiconductor substrate 80 is formed between the front surface and the back surface of the predetermined portion of the semiconductor substrate 80, and a through electrode 74 is formed in the through hole 72 in close contact with the insulating film 73. ing.

この貫通電極７４を介して、半導体基板８０の表面の導電層７１の機能素子が形成された機能膜へ電力を供給したり、電気信号等を伝送する。なお、矢印Ａは切断の際のダイサーの切削ブレードでの切断方向を示している。
特開２００５−２０９７１９号公報 Via this through electrode 74, power is supplied to the functional film in which the functional element of the conductive layer 71 on the surface of the semiconductor substrate 80 is formed, or an electric signal or the like is transmitted. The arrow A indicates the cutting direction of the dicer with the cutting blade during cutting.
JP 2005-209719 A

上述のように、半導体チップは、半導体ウエハ上にマトリックス状に形成された複数の半導体チップをダイサーの切削ブレードにより切断することにより固片化して製造している。   As described above, a semiconductor chip is manufactured by solidifying a plurality of semiconductor chips formed in a matrix on a semiconductor wafer by cutting with a cutting blade of a dicer.

この場合、図２９に矢印Ａで示したように、ダイサーの切削ブレードは、半導体チップ８１の表面側から裏面側に高速回転しながら移動する。したがって、半導体チップ８１は、機能素子が形成された機能膜が積層された導電層７１→半導体基板８０→絶縁膜７３の順に、機械的強度の異なる材質とその相互の接合部が切断される。   In this case, as indicated by an arrow A in FIG. 29, the cutting blade of the dicer moves while rotating at high speed from the front surface side to the back surface side of the semiconductor chip 81. Therefore, in the semiconductor chip 81, the materials having different mechanical strengths and the joint portions thereof are cut in the order of the conductive layer 71 on which the functional films on which the functional elements are formed are laminated, the semiconductor substrate 80, and the insulating film 73.

相互の接合部において、例えば導電層は半導体基板の表面にフォトリソグラフィにより形成され、絶縁膜は半導体基板の裏面に低温ＣＶＤプロセスにより成膜されている。ところが、絶縁膜と半導体基板との密着性が良好でなく、したがって双方の接合強度は、十分なものが得られないことが多かった。そのため、切削ブレードによる切断の際に、絶縁膜と半導体基板との接合部で、絶縁膜が半導体基板から剥離する恐れがあった。   In the mutual junction, for example, the conductive layer is formed on the surface of the semiconductor substrate by photolithography, and the insulating film is formed on the back surface of the semiconductor substrate by a low temperature CVD process. However, the adhesion between the insulating film and the semiconductor substrate is not good, and therefore the bonding strength between the two is often not sufficient. Therefore, the insulating film may be peeled off from the semiconductor substrate at the joint between the insulating film and the semiconductor substrate during cutting with the cutting blade.

本発明はこれらの事情に基づいてなされたもので、固片化の際に切断面に剥離の生じる虞のない半導体チップとその製造方法、ならびにその半導体チップを搭載した半導体装置を提供することを目的としている。   The present invention has been made based on these circumstances, and it is intended to provide a semiconductor chip that does not cause peeling on a cut surface during solidification, a manufacturing method thereof, and a semiconductor device on which the semiconductor chip is mounted. It is aimed.

本発明の一態様によれば、半導体基板と、この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部に、少なくとも前記絶縁膜の端面及び該絶縁膜と前記半導体基板との接合部の端面を覆って形成された保護層、とを有することを特徴とする半導体チップが提供される。 According to one aspect of the present invention, a semiconductor substrate, a conductive layer formed on the surface of the semiconductor substrate and into which a functional element is formed, and a through hole that opens from the back surface of the semiconductor substrate in the thickness direction of the semiconductor substrate And an insulating film formed on the inner wall of the through hole and the back surface of the semiconductor substrate, a through electrode filled in the through hole and conducting the conductive layer and a predetermined location on the back surface of the semiconductor substrate,
At least the end surface of the insulating film, the insulating film, and the semiconductor substrate at the end surface side of the semiconductor substrate, where the insulating layer and the semiconductor substrate are notched in the thickness direction of the semiconductor substrate. And a protective layer formed so as to cover the end face of the joint portion.

また、本発明の別の一態様によれば、半導体基板と、この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、この導電層の上面に接着部を介して形成される透光性の支持体と、前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層とを有することを特徴とする半導体チップが提供される。   According to another aspect of the present invention, a semiconductor substrate, a conductive layer formed on the surface of the semiconductor substrate, in which a functional element is formed, and an upper surface of the conductive layer are formed via an adhesive portion. A translucent support, a through hole that opens from the back surface of the semiconductor substrate in the thickness direction of the semiconductor substrate, an inner wall of the through hole, an insulating film formed on the back surface of the semiconductor substrate, and the through hole Penetrating electrodes filled in the conductive layer and conducting through a predetermined portion of the back surface of the semiconductor substrate, and on the end face side of the semiconductor substrate, the insulating layer and the semiconductor substrate being in the thickness direction of the semiconductor substrate There is provided a semiconductor chip comprising: a notched portion that is notched, and a protective layer that covers the through electrode excluding the insulating film and a portion for external connection.

さらに、本発明の別の一態様によれば、半導体基板と、この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、この導電層の上面に接着部を介して形成される透光性の支持体と、前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、前記支持体、前記導電層、前記半導体基板の各端面、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層とを有することを特徴とする半導体チップが提供される。   Furthermore, according to another aspect of the present invention, a semiconductor substrate, a conductive layer formed on the surface of the semiconductor substrate, in which a functional element is formed, and an upper surface of the conductive layer are formed via an adhesive portion. A translucent support, a through hole that opens from the back surface of the semiconductor substrate in the thickness direction of the semiconductor substrate, an inner wall of the through hole, an insulating film formed on the back surface of the semiconductor substrate, and the through hole Excluding the through electrode filled with the conductive layer and conducting through a predetermined portion of the back surface of the semiconductor substrate, the support, the conductive layer, each end surface of the semiconductor substrate, the insulating film, and the portion for external connection A semiconductor chip comprising a protective layer formed to cover the through electrode is provided.

また、本発明の別の一態様によれば、表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、前記溝に保護層を形成する保護層形成工程と、前記保護層の中心部で前記半導体基板を切断して固片化する固片化工程、を具備することを特徴とする半導体チップの製造方法が提供される。 According to another aspect of the present invention, there is provided a semiconductor substrate having a conductive layer formed with a functional element formed on a surface, and forming a through hole from the back side of the semiconductor substrate. A film forming process for integrally forming an insulating film on the inner wall of the through hole and the back surface of the semiconductor substrate;
An electrode forming step of burying the through hole to form a through electrode; a groove forming step of forming a groove of a predetermined depth and width at a predetermined location on the back side of the semiconductor substrate on which the insulating film is formed; A semiconductor chip manufacturing method comprising: a protective layer forming step of forming a protective layer in the groove; and a solidifying step of cutting and solidifying the semiconductor substrate at a central portion of the protective layer. Provided.

また、本発明の別の一態様によれば、表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、前記溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、前記外部接続端子を形成する工程と、前記溝の中心部で前記半導体基板を切断して固片化する固片化工程、を具備することを特徴とする半導体チップの製造方法が提供される。   According to another aspect of the present invention, a semiconductor substrate having a conductive layer with a functional element formed on a surface is prepared, and a translucent layer is formed on the upper surface of the conductive layer via an adhesive portion. Forming a bright support; forming a through hole from the back side of the semiconductor substrate; and forming an insulating film integrally on the inner wall of the through hole and the back surface of the semiconductor substrate. A step of forming a through electrode by filling the through hole, and a groove forming step of forming a groove having a predetermined depth and width at a predetermined position on the back surface side of the semiconductor substrate on which the insulating film is formed. A protective layer forming step of forming a protective layer covering the through electrode excluding the groove, the insulating film, and a portion for external connection, a step of forming the external connection terminal, and a central portion of the groove A solidification step of cutting and solidifying the semiconductor substrate; The method of manufacturing a semiconductor chip according to claim Rukoto is provided.

また、本発明の別の一態様によれば、表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、前記絶縁膜が形成された前記半導体基板の所定箇所に、切断溝を形成する切断工程と、前記切断溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、前記外部接続端子を形成する工程と、前記切断溝の中心部で前記半導体基板を切断して固片化する固片化工程、を具備することを特徴とする半導体チップの製造方法が提供される。   According to another aspect of the present invention, a semiconductor substrate having a conductive layer with a functional element formed on a surface is prepared, and a translucent layer is formed on the upper surface of the conductive layer via an adhesive portion. Forming a bright support; forming a through hole from the back side of the semiconductor substrate; and forming an insulating film integrally on the inner wall of the through hole and the back surface of the semiconductor substrate. A step of forming a through electrode by filling the through hole, a cutting step of forming a cutting groove at a predetermined position of the semiconductor substrate on which the insulating film is formed, the cutting groove, and the insulating film And a protective layer forming step of forming a protective layer that covers the through electrode excluding a portion for external connection, a step of forming the external connection terminal, and cutting the semiconductor substrate at the center of the cutting groove. A sharding step for sharding; The method of manufacturing a semiconductor chip that is provided.

また、本発明の別の一態様によれば、本発明の態様にかかる半導体チップが多段に積層され、ワイヤーボンディング又はフリップチップボンディングにより接続され、樹脂封止されたことを特徴とする半導体装置が提供される。   According to another aspect of the present invention, there is provided a semiconductor device in which the semiconductor chips according to the aspect of the present invention are stacked in multiple stages, connected by wire bonding or flip chip bonding, and resin-sealed. Provided.

本発明によれば、固片化の際に切断面に剥離の生じる虞のない半導体チップとその製造方法、ならびにその半導体チップを搭載した半導体装置が得られる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor chip which does not have a possibility that peeling may arise in a cut surface in the case of solidification, its manufacturing method, and the semiconductor device carrying the semiconductor chip are obtained.

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、各図において、同一箇所には同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same portions are denoted by the same reference numerals.

図１は、本発明の実施形態に係る半導体チップの略断面図である。   FIG. 1 is a schematic cross-sectional view of a semiconductor chip according to an embodiment of the present invention.

固片化された半導体チップ１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成されている。導電層３の上には、必要に応じて、チタンタングステン（ＴｉＷ）やチタンから成るＵＢＭ（Under Bump Metal）（図示しない）を介して、金または銅からなる表面電極４（バンプ）が形成されている。   The solidified semiconductor chip 1 has a conductive layer 3 in which functional elements and the like are formed on the surface side of a semiconductor substrate 2 such as Si. A surface electrode 4 (bump) made of gold or copper is formed on the conductive layer 3 through a UBM (Under Bump Metal) (not shown) made of titanium tungsten (TiW) or titanium as necessary. ing.

また、半導体基板２には半導体基板２を貫通した貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が成膜されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。貫通孔５の内部にはＣｕ、Ａｕ等の導電材料が充填された貫通電極７が形成され、表面電極４と電気的に接続している。この貫通電極７を介して半導体基板２の表面の導電層３へ電力を供給し、電気信号等を伝達することができる。   Further, a through hole 5 penetrating the semiconductor substrate 2 is formed in the semiconductor substrate 2, and an insulating film 6 is formed on the inner wall of the through hole 5. This insulating film 6 is also integrally formed continuously on the back surface of the semiconductor substrate 2. A through electrode 7 filled with a conductive material such as Cu or Au is formed inside the through hole 5 and is electrically connected to the surface electrode 4. Electric power can be transmitted by supplying electric power to the conductive layer 3 on the surface of the semiconductor substrate 2 through the through electrode 7.

半導体チップ１の切断面２ａであって裏面側の隅部に位置する絶縁膜６と半導体基板２には、略直方体状の切欠部８が形成されている。切欠部８は、絶縁膜６から階段状に形成しても、絶縁膜６から順テーパをつけて形成してもよい。尚、複数の半導体チップ１がウエハ上に並列して形成される場合には、切欠部８は、半導体チップ１と半導体チップ１間に、溝として形成されるものである。   A substantially rectangular parallelepiped cutout 8 is formed in the insulating film 6 and the semiconductor substrate 2 which are the cut surface 2a of the semiconductor chip 1 and located at the corner on the back surface side. The notch 8 may be formed stepwise from the insulating film 6 or may be formed with a forward taper from the insulating film 6. In the case where a plurality of semiconductor chips 1 are formed in parallel on the wafer, the notch 8 is formed as a groove between the semiconductor chips 1 and 1.

この切欠部８には、例えば樹脂製の保護層９が形成されている。図１に示すように、保護層９は切欠部８に埋め込まれている。したがって、絶縁膜６の端面と、絶縁膜６と半導体基板２との接合部の端面が露出しないように覆われている。保護層９の素材としては、エポキシ、ポリイミド又はアクリル樹脂又は導電性ペースト又はソルダーレジスト等の樹脂材料を用いることができる。また、保護層９は樹脂の代わりに例えば融点が６０℃から３７０℃の温度範囲に含まれるはんだ材料等の導電性の金属材料を用いることもでき、その際は、接地端子として利用することもできる。   For example, a resin protective layer 9 is formed in the notch 8. As shown in FIG. 1, the protective layer 9 is embedded in the notch 8. Therefore, the end surface of the insulating film 6 and the end surface of the junction between the insulating film 6 and the semiconductor substrate 2 are covered so as not to be exposed. As a material of the protective layer 9, a resin material such as epoxy, polyimide, acrylic resin, conductive paste, or solder resist can be used. Further, the protective layer 9 can be made of a conductive metal material such as a solder material having a melting point in the temperature range of 60 ° C. to 370 ° C. instead of the resin, and in this case, it can be used as a ground terminal. it can.

したがって、半導体チップ１の一端面である切断面２ａは、上から機能膜が積層された導電層３→半導体基板２→保護層９の順になる。この構成により、半導体チップ１の一端面である切断面２ａには、絶縁膜６や、絶縁膜６と半導体基板２との接合面が存在しておらず、絶縁膜６と半導体基板２との接合面での剥離が生じる虞がない。   Therefore, the cut surface 2 a which is one end surface of the semiconductor chip 1 is in the order of the conductive layer 3 → the semiconductor substrate 2 → the protective layer 9 on which the functional films are stacked from above. With this configuration, the insulating film 6 and the bonding surface between the insulating film 6 and the semiconductor substrate 2 do not exist on the cut surface 2 a that is one end surface of the semiconductor chip 1. There is no risk of peeling at the joint surface.

次に、実施形態に示した半導体チップ１の製造方法について説明する。   Next, a method for manufacturing the semiconductor chip 1 shown in the embodiment will be described.

図２乃至図８は、図１に示した半導体チップ１の製造方法を説明するための工程断面図である。複数の半導体チップ１が、１枚の半導体基板上に製作されるが、図２乃至図７では、１個の半導体チップ１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の固片化した半導体チップ１に対応する領域が、複数個、並列して配される。   2 to 8 are process cross-sectional views for explaining a method of manufacturing the semiconductor chip 1 shown in FIG. A plurality of semiconductor chips 1 are manufactured on a single semiconductor substrate, but only a portion corresponding to a part of one semiconductor chip 1 is shown in FIGS. In the in-plane direction of the semiconductor substrate 2, a plurality of regions corresponding to the final form of the solidified semiconductor chip 1 are arranged in parallel.

まず、図２に示すように、半導体基板の表面に機能素子等が作り込まれた導電層３を形成し、必要に応じて導電層３上の所定位置に表面電極４を形成する。機能素子は、例えばトランジスタ、デバイス、配線等から成る能動領域として形成される。   First, as shown in FIG. 2, a conductive layer 3 in which functional elements and the like are formed is formed on the surface of a semiconductor substrate, and a surface electrode 4 is formed at a predetermined position on the conductive layer 3 as necessary. The functional element is formed as an active region including, for example, a transistor, a device, a wiring, and the like.

次いで、図３に示すように、表面電極４と対応する半導体基板位置に、例えばフォトリソグラフィとＲＩＥドライエッチングまたはウエットエッチング技術によって、あるいはレーザ照射やサンドブラストによって、半導体基板の裏面側から表面側に至る貫通孔５を形成する。このとき、貫通孔５は導電層３の一部を開口してもよい。   Next, as shown in FIG. 3, the semiconductor substrate position corresponding to the surface electrode 4 is moved from the back surface side to the front surface side of the semiconductor substrate by, for example, photolithography and RIE dry etching or wet etching technology, or by laser irradiation or sand blasting. The through hole 5 is formed. At this time, the through hole 5 may open a part of the conductive layer 3.

続いて、図４に示したように、貫通孔５の内壁と半導体基板の裏面に絶縁膜６を成膜する。かかる形成は、例えば、ＴＥＯＳ(Tetra Ethyl Ortho Silicate)と、酸化剤としてＯ２を用いて、約２００℃以下の低温ＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＯ２膜を形成することができる。尚、ＳｉＯ２絶縁膜の上にＴｉＮでバリア層を形成してもよい。 Subsequently, as shown in FIG. 4, an insulating film 6 is formed on the inner wall of the through hole 5 and the back surface of the semiconductor substrate. For this formation, for example, a SiO 2 film can be formed by a low temperature CVD (Chemical Vapor Deposition) method of about 200 ° C. or less using TEOS (Tetra Ethyl Ortho Silicate) and O 2 as an oxidizing agent. A barrier layer may be formed of TiN on the SiO 2 insulating film.

次に、図５に示したように、貫通孔５に金属材料を埋め込んで貫通電極７を形成する。   Next, as shown in FIG. 5, a through electrode 7 is formed by embedding a metal material in the through hole 5.

貫通電極７の形成に際しては、まず貫通電極７と同種の金属材料からなるシード層（図示せず）を、貫通孔５の内壁を含む半導体基板裏面側の露出面の全面に形成する。そして、このシード層をシードとした電解めっきにより、貫通電極７を形成するための金属材料（例えば、銅、金の１種以上）を供給して行うことができる。それにより、貫通孔５の内部は、導電材料でほぼ完全に埋められる。貫通電極７は導電層３に電気的に接続される。 In forming the through electrode 7, first, a seed layer (not shown) made of the same metal material as the through electrode 7 is formed on the entire exposed surface on the back surface side of the semiconductor substrate including the inner wall of the through hole 5. And it can carry out by supplying the metal material (for example, 1 or more types of copper and gold | metal | money) for forming the penetration electrode 7 by the electroplating which made this seed layer the seed. Thereby, the inside of the through hole 5 is almost completely filled with the conductive material. The through electrode 7 is electrically connected to the conductive layer 3.

なお、電極形成工程は、電解めっき法に限定されず、無電解めっき法による銅やニッケルの供給や、導電性ペーストあるいははんだ材を埋め込んでもよい。これらの場合には、シード層を形成する工程は実施しなくてもよい。   Note that the electrode forming step is not limited to the electrolytic plating method, and copper or nickel may be supplied by an electroless plating method, or a conductive paste or a solder material may be embedded. In these cases, the step of forming the seed layer may not be performed.

次に、図６に示したように、絶縁膜６が形成された半導体基板の裏面側の所定位置に対して、所定の深さと幅の溝加工を施して溝８を形成する。この所定位置は、例えば半導体チップに切り分けるためのチップ境界を示すスクライブラインが描かれる位置である。溝８の幅は、後述するダイサーの刃厚より大きく、溝８の深さは、絶縁膜６の厚さの数倍が好適である。この溝加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエット）加工により行うことができる。   Next, as shown in FIG. 6, a groove 8 having a predetermined depth and width is formed at a predetermined position on the back surface side of the semiconductor substrate on which the insulating film 6 is formed, thereby forming the groove 8. This predetermined position is, for example, a position where a scribe line indicating a chip boundary for cutting into semiconductor chips is drawn. The width of the groove 8 is larger than the blade thickness of a dicer described later, and the depth of the groove 8 is preferably several times the thickness of the insulating film 6. This groove processing can be performed by mechanical processing such as dicing, laser processing, or etching (dry or wet) processing.

次に、図７に示したように、形成された溝８にエポキシあるいはポリイミド等の樹脂材料を埋め込んで保護層９を形成する。上述したように、保護層９は樹脂の代わりに導電性の金属材料を用いることもでき、その際は、接地端子として利用できる。   Next, as shown in FIG. 7, a protective layer 9 is formed by embedding a resin material such as epoxy or polyimide in the formed groove 8. As described above, the protective layer 9 can be made of a conductive metal material instead of the resin, and in this case, it can be used as a ground terminal.

次いで、図８に示したように、ダイサーの切削ブレードにより、半導体基板が保護層９の中央部をストリートとして切断する。   Next, as shown in FIG. 8, the semiconductor substrate is cut by using the cutting blade of the dicer with the central portion of the protective layer 9 as the street.

それにより、図１に示した貫通電極７を有する半導体チップ１の固片が得られる。   Thereby, a solid piece of the semiconductor chip 1 having the through electrode 7 shown in FIG. 1 is obtained.

次に、本発明の第２の実施形態について説明する。第２の実施形態は、第１の実施形態の半導体チップをパッケージ化したものである。   Next, a second embodiment of the present invention will be described. In the second embodiment, the semiconductor chip of the first embodiment is packaged.

図９は、第２の実施形態に係る半導体チップ１１の略断面図である。上述した第１の実施形態と比べて、半導体チップ１１の構成が若干異なるが、それによる半導体チップ１１の一端面である切断面２ａについての本質的な差異は特に無い。   FIG. 9 is a schematic cross-sectional view of the semiconductor chip 11 according to the second embodiment. Compared with the first embodiment described above, the configuration of the semiconductor chip 11 is slightly different, but there is no essential difference in particular with respect to the cut surface 2a which is one end surface of the semiconductor chip 11.

第１の実施形態と同様に、固片化された半導体チップ１１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成され、裏面側に絶縁膜６が形成されている。この導電層３の上面には接着層１２を介して、透光性のガラス等の支持体１３が形成されている。なお、接着層１２は必ずしも導電層３の全面に形成されている必要はなく、導電層３に受光素子（図示しない）が配置されている場合は、受光素子が形成されている導電層３の領域と支持体１３の間には空間（図示せず）が形成されていても良い。   Similarly to the first embodiment, the solidified semiconductor chip 11 has a conductive layer 3 in which functional elements and the like are formed on the front surface side of a semiconductor substrate 2 such as Si, and an insulating film 6 on the back surface side. Is formed. A support 13 such as translucent glass is formed on the upper surface of the conductive layer 3 via an adhesive layer 12. Note that the adhesive layer 12 does not necessarily have to be formed on the entire surface of the conductive layer 3. When a light receiving element (not shown) is disposed on the conductive layer 3, the adhesive layer 12 of the conductive layer 3 on which the light receiving element is formed. A space (not shown) may be formed between the region and the support 13.

また、導電層３の所定部位に対応して半導体基板２には貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が形成されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。   A through hole 5 is formed in the semiconductor substrate 2 corresponding to a predetermined portion of the conductive layer 3, and an insulating film 6 is formed on the inner wall of the through hole 5. This insulating film 6 is also integrally formed continuously on the back surface of the semiconductor substrate 2.

貫通孔５の内部にはＣｕ、Ａｕ等による貫通電極７が形成され、半導体基板２の裏面の絶縁膜６の表面を覆い、外部接続用の導電端子１４が接続されている。したがって、導電端子１４と貫通電極７を介して表面の導電層３へ電力を供給し、電気信号等を伝達することができる。導電端子１４は、例えばハンダボールで形成することができる。   A through electrode 7 made of Cu, Au or the like is formed inside the through hole 5, covers the surface of the insulating film 6 on the back surface of the semiconductor substrate 2, and is connected to a conductive terminal 14 for external connection. Therefore, it is possible to supply electric power to the conductive layer 3 on the surface via the conductive terminal 14 and the through electrode 7 and transmit an electric signal or the like. The conductive terminal 14 can be formed of, for example, a solder ball.

半導体チップ１１の切断面２ａであって裏面側の隅部に位置する絶縁膜６と半導体基板２には、略直方体状の切欠部１０が形成されている。尚、複数の半導体チップ１１がウエハ上に並列して形成される場合には、切欠部１０は、半導体チップ１１と半導体チップ１１間に、溝として形成されるものである。   A substantially rectangular parallelepiped cutout 10 is formed in the insulating film 6 and the semiconductor substrate 2 which are the cut surface 2 a of the semiconductor chip 11 and located at the corner on the back surface side. In the case where a plurality of semiconductor chips 11 are formed in parallel on the wafer, the notch 10 is formed as a groove between the semiconductor chip 11 and the semiconductor chip 11.

切欠部１０を充填すると共に半導体基板２の裏面側に延在した貫通電極７を被覆して、保護層９が形成されている。   A protective layer 9 is formed so as to fill the notch 10 and cover the through electrode 7 extending to the back side of the semiconductor substrate 2.

保護層９は、樹脂製の保護材であって、貫通電極７上に形成された導電端子１４の根元をも被覆している。ここでは、保護層９を金属製とすることにより、半導体基板２をＧＮＤに落とすことができるので、ノイズマージンの向上等、特性が良くなる。   The protective layer 9 is a protective material made of resin and covers the base of the conductive terminal 14 formed on the through electrode 7. Here, since the protective layer 9 is made of metal, the semiconductor substrate 2 can be dropped to GND, so that characteristics such as improvement in noise margin are improved.

この構成により、半導体チップ１１の一端面である切断面２ａには、絶縁膜６や、絶縁膜６と半導体基板２との接合面が存在しておらず、絶縁膜６と半導体基板２との接合面での剥離が生じる虞がない。   With this configuration, the insulating film 6 and the bonding surface between the insulating film 6 and the semiconductor substrate 2 do not exist on the cut surface 2 a that is one end surface of the semiconductor chip 11. There is no risk of peeling at the joint surface.

次に、第２の実施形態に係る半導体チップ１１の製造方法について説明する。   Next, a method for manufacturing the semiconductor chip 11 according to the second embodiment will be described.

図１０乃至図１４は、図９に示した半導体チップ１１の製造方法を説明するための工程断面図である。複数の半導体チップ１１が、１枚の半導体基板２上に製作されるが、図１０乃至図１３では、１個の半導体チップ１１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の固片化した半導体チップ１１に対応する領域が、複数個、並列して配される。   10 to 14 are process cross-sectional views for explaining a method of manufacturing the semiconductor chip 11 shown in FIG. A plurality of semiconductor chips 11 are manufactured on one semiconductor substrate 2, but only a portion corresponding to a part of one semiconductor chip 11 is shown in FIGS. 10 to 13. In the in-plane direction of the semiconductor substrate 2, a plurality of regions corresponding to the final form of the solidified semiconductor chip 11 are arranged in parallel.

まず、図１０に示すように、半導体基板２の表面に機能素子等が作り込まれた導電層３を形成した後、半導体基板２に対して、第１の実施形態の図３乃至図５で説明した工程により、貫通孔５、絶縁膜６、貫通電極７をそれぞれ形成する。導電層３の上面には接着層１２を設け、接着層１２を介して支持体１３を形成する。   First, as shown in FIG. 10, after forming the conductive layer 3 in which functional elements and the like are formed on the surface of the semiconductor substrate 2, the semiconductor substrate 2 is formed with respect to FIGS. 3 to 5 of the first embodiment. Through holes 5, insulating film 6, and through electrode 7 are formed by the described steps. An adhesive layer 12 is provided on the upper surface of the conductive layer 3, and a support 13 is formed through the adhesive layer 12.

次に、図１１に示すように、第１の実施形態の図６で説明したと同様に、絶縁膜６が形成された半導体基板２の裏面側の所定位置に対して、所定の深さと幅の溝加工を施して溝８を形成する。この溝加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエットのいずづれか）により行う。   Next, as shown in FIG. 11, in the same manner as described in FIG. 6 of the first embodiment, a predetermined depth and width with respect to a predetermined position on the back surface side of the semiconductor substrate 2 on which the insulating film 6 is formed. The grooves 8 are formed to form the grooves 8. This groove processing is performed by mechanical processing such as dicing, laser processing, or etching (either dry or wet).

次に、図１２に示すように、形成された溝８にエポキシあるいはポリイミド等の樹脂材料を埋め込む。更に、同樹脂を貫通電極７が半導体基板２の裏面側に延在した部位と絶縁膜６まで被覆させて保護層９を形成する。なお、保護層９は、貫通電極７に導電端子１４が接続される部位９ａはマスキングされている。   Next, as shown in FIG. 12, a resin material such as epoxy or polyimide is embedded in the formed groove 8. Further, a protective layer 9 is formed by covering the resin with the portion where the through electrode 7 extends to the back side of the semiconductor substrate 2 and the insulating film 6. In the protective layer 9, the portion 9 a where the conductive terminal 14 is connected to the through electrode 7 is masked.

次に、図１３に示すように、貫通電極７に外部接続用の導電端子１４をはんだ付等により接続する。   Next, as shown in FIG. 13, a conductive terminal 14 for external connection is connected to the through electrode 7 by soldering or the like.

次に、図１４に示すように、ダイサーの切削ブレードにより、半導体基板２の保護層９の中央部をストリートとして切断する。   Next, as shown in FIG. 14, the central part of the protective layer 9 of the semiconductor substrate 2 is cut by a dicer cutting blade as a street.

それにより、図９に示した貫通電極７を有する半導体チップ１１の固片が得られる。   Thereby, a solid piece of the semiconductor chip 11 having the through electrode 7 shown in FIG. 9 is obtained.

次に、本発明の第３の実施形態について説明する。第３の実施形態は、半導体チップをパッケージ化した第２の実施形態の変形例である。   Next, a third embodiment of the present invention will be described. The third embodiment is a modification of the second embodiment in which a semiconductor chip is packaged.

図１５は、本発明の第３の実施形態に係る半導体チップ２１の略断面図である。半導体チップ２１の基本構造そのものは、第２の実施形態と同様であるので、図１５において、図９と同一箇所には同一符号を付して、重複した説明を省略する。   FIG. 15 is a schematic cross-sectional view of a semiconductor chip 21 according to the third embodiment of the present invention. Since the basic structure itself of the semiconductor chip 21 is the same as that of the second embodiment, in FIG. 15, the same parts as those of FIG.

第２の実施形態と同様に、固片化された半導体チップ２１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成され、裏面側に絶縁膜６が形成されている。この導電層３の上面には接着層１２を介して、例えば、透光性のガラス等の支持体１３が形成されている。なお、接着層１２は必ずしも導電層３の全面に形成されている必要はなく、導電層３に受光素子（図示しない）が配置されている場合は、受光素子が形成されている導電層３の領域と支持体１３の間には空間（図示せず）が形成されていても良い。   As in the second embodiment, the solidified semiconductor chip 21 has a conductive layer 3 in which functional elements and the like are formed on the front surface side of a semiconductor substrate 2 such as Si, and an insulating film 6 on the back surface side. Is formed. A support 13 such as translucent glass is formed on the upper surface of the conductive layer 3 via an adhesive layer 12. Note that the adhesive layer 12 does not necessarily have to be formed on the entire surface of the conductive layer 3. When a light receiving element (not shown) is disposed on the conductive layer 3, the adhesive layer 12 of the conductive layer 3 on which the light receiving element is formed. A space (not shown) may be formed between the region and the support 13.

また、導電層３の所定部位に対応して半導体基板２には貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が形成されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。   A through hole 5 is formed in the semiconductor substrate 2 corresponding to a predetermined portion of the conductive layer 3, and an insulating film 6 is formed on the inner wall of the through hole 5. This insulating film 6 is also integrally formed continuously on the back surface of the semiconductor substrate 2.

貫通孔５の内部にはＣｕ、Ａｕ等による貫通電極７が形成され、半導体基板２の裏面の絶縁膜６の表面を覆い、導電端子１４が接続されている。したがって、導電端子１４と貫通電極７を介して表面の導電層３へ電力を供給し、電気信号等を伝達することができる。   A through electrode 7 made of Cu, Au or the like is formed inside the through hole 5, covers the surface of the insulating film 6 on the back surface of the semiconductor substrate 2, and is connected to a conductive terminal 14. Therefore, it is possible to supply electric power to the conductive layer 3 on the surface via the conductive terminal 14 and the through electrode 7 and transmit an electric signal or the like.

半導体チップ２１の一端面２ａの全面と、半導体基板２の裏面の絶縁膜６の表面を覆っている貫通電極７を被覆して、保護層９が形成されている。加えて、保護層９は支持体１３の端面をも被覆して形成されている。保護層９は、樹脂製の保護材であって、貫通電極７上に形成された導電端子１４の根元をも被覆している。保護層９の樹脂としては、エポキシ、ポリイミド等の樹脂材料が用いることができる。   A protective layer 9 is formed so as to cover the entire surface of the one end surface 2 a of the semiconductor chip 21 and the through electrode 7 covering the surface of the insulating film 6 on the back surface of the semiconductor substrate 2. In addition, the protective layer 9 is formed so as to cover the end face of the support 13. The protective layer 9 is a protective material made of resin and covers the base of the conductive terminal 14 formed on the through electrode 7. As the resin of the protective layer 9, a resin material such as epoxy or polyimide can be used.

この構成により、半導体チップ２１の端面９ａには、Ｓｉ等の半導体基板が一切露出していないから、Ｓｉの欠け等によるコンタミネーションを防止することができる。さらに、支持体の端面も保護されているから、接合面での剥離が生じる虞がない。   With this configuration, since no semiconductor substrate such as Si is exposed at the end surface 9a of the semiconductor chip 21, contamination due to Si chipping or the like can be prevented. Furthermore, since the end surface of the support is also protected, there is no possibility of peeling at the joint surface.

次に、第３の実施形態に係る半導体チップ２１の製造方法について説明する。   Next, a method for manufacturing the semiconductor chip 21 according to the third embodiment will be described.

図１６乃至図１９は、図１５に示した半導体チップ２１の製造方法を説明するための工程断面図である。複数の半導体チップ２１が、１枚の半導体基板２上に製作されるが、図１６乃至図１９では、１個の半導体チップ２１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の固片化した半導体チップ２１に対応する領域が、複数個、並列して配される。   16 to 19 are process cross-sectional views for explaining a method of manufacturing the semiconductor chip 21 shown in FIG. A plurality of semiconductor chips 21 are manufactured on one semiconductor substrate 2, but only a portion corresponding to a part of one semiconductor chip 21 is shown in FIGS. 16 to 19. In the in-plane direction of the semiconductor substrate 2, a plurality of regions corresponding to the final form of the solidified semiconductor chip 21 are arranged in parallel.

まず、図１６に示すように、半導体基板２の表面に機能素子等を作り込んだ導電層３を形成した後、半導体基板２に対して、第２の実施形態の図１０について説明した工程により、貫通孔５、絶縁膜６、貫通電極７をそれぞれ形成する。導電層３の上面には接着層１２を設け、接着層１２を介して支持体１３を形成する。   First, as shown in FIG. 16, after the conductive layer 3 in which functional elements and the like are formed is formed on the surface of the semiconductor substrate 2, the process described with reference to FIG. 10 of the second embodiment is performed on the semiconductor substrate 2. The through hole 5, the insulating film 6, and the through electrode 7 are formed. An adhesive layer 12 is provided on the upper surface of the conductive layer 3, and a support 13 is formed through the adhesive layer 12.

さらに、図１６に示すように、半導体基板２の所定位置に対して切断加工を施して切断溝２２を形成する。この切断加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエットのいずれか）により行う。なお、半導体基板２を切断しても切断された半導体チップ２１が、ばらばらに離散しないように、例えばチャックテーブルのテープフレーム（図示しない）によって裏面が貼着されて保持され、半導体チップ２１同士の間に切断溝２２が形成される。   Further, as shown in FIG. 16, a cutting groove 22 is formed by cutting a predetermined position of the semiconductor substrate 2. This cutting process is performed by mechanical processing such as dicing, laser processing, or etching (either dry or wet). In order to prevent the semiconductor chips 21 that have been cut even when the semiconductor substrate 2 is cut from being separated from each other, the back surface is adhered and held by, for example, a tape frame (not shown) of a chuck table. A cutting groove 22 is formed therebetween.

次に、図１７に示すように、形成された切断溝２２にエポキシあるいはポリイミド等の樹脂材料を埋め込み、更に、同樹脂を半導体基板２の裏面側に延在した貫通電極７の表面を被覆させて保護層９を形成する。なお、保護層９は、貫通電極７に導電端子１４が接続される部位はマスキングされている。   Next, as shown in FIG. 17, a resin material such as epoxy or polyimide is embedded in the formed cutting groove 22, and the surface of the through electrode 7 extending to the back side of the semiconductor substrate 2 is further covered with the resin. Thus, the protective layer 9 is formed. The protective layer 9 is masked at the portion where the conductive terminal 14 is connected to the through electrode 7.

次に、図１８に示すように、貫通電極７に外部接続用の導電端子１４をはんだ付等により接続する。   Next, as shown in FIG. 18, a conductive terminal 14 for external connection is connected to the through electrode 7 by soldering or the like.

次に、図１９に示すように、ダイサーの切削ブレードにより、半導体基板２の保護層９の中央部をストリートとして切断する。   Next, as shown in FIG. 19, the center portion of the protective layer 9 of the semiconductor substrate 2 is cut with a dicer cutting blade as a street.

それにより、図１５に示した貫通電極７を有する半導体チップ２１の固片が得られる。   As a result, a solid piece of the semiconductor chip 21 having the through electrode 7 shown in FIG. 15 is obtained.

次に、本発明の第４の実施形態について説明する。第４の実施形態は、第３の実施形態の変形例である。   Next, a fourth embodiment of the present invention will be described. The fourth embodiment is a modification of the third embodiment.

図２０は、第４の実施形態に係る半導体チップ３１の略断面図である。   FIG. 20 is a schematic cross-sectional view of a semiconductor chip 31 according to the fourth embodiment.

第３の実施形態の場合と同様に、固片化された半導体チップ３１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成され、裏面側に絶縁膜６が形成されている。この導電層３の上面には接着層１２を介して、例えば、透光性のガラス等の支持体１３が形成されている。なお、接着層１２は導電層３の全面に形成されているのではなく、導電層３に受光素子（図示しない）が配置されている場合は、受光素子が形成されている導電層３の領域と支持体１３の間には空間（図示せず）が形成されていても良い。   As in the case of the third embodiment, the solidified semiconductor chip 31 has a conductive layer 3 in which functional elements and the like are formed on the front surface side of the semiconductor substrate 2 such as Si, and is insulated on the back surface side. A film 6 is formed. A support 13 such as translucent glass is formed on the upper surface of the conductive layer 3 via an adhesive layer 12. Note that the adhesive layer 12 is not formed on the entire surface of the conductive layer 3, but when a light receiving element (not shown) is disposed on the conductive layer 3, the region of the conductive layer 3 where the light receiving element is formed. A space (not shown) may be formed between the support member 13 and the support member 13.

また、導電層３の所定部位に対応して半導体基板２には貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が形成されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。   A through hole 5 is formed in the semiconductor substrate 2 corresponding to a predetermined portion of the conductive layer 3, and an insulating film 6 is formed on the inner wall of the through hole 5. This insulating film 6 is also integrally formed continuously on the back surface of the semiconductor substrate 2.

貫通孔５の内部にはＣｕ、Ａｕ等による貫通電極７が形成され、半導体基板２の裏面の絶縁膜６の表面を覆い、外部接続用の導電端子１４が接続されている。したがって、導電端子１４と貫通電極７を介して表面の導電層３へ電力を供給し、電気信号等を伝達することができる。   A through electrode 7 made of Cu, Au or the like is formed inside the through hole 5, covers the surface of the insulating film 6 on the back surface of the semiconductor substrate 2, and is connected to a conductive terminal 14 for external connection. Therefore, it is possible to supply electric power to the conductive layer 3 on the surface via the conductive terminal 14 and the through electrode 7 and transmit an electric signal or the like.

図２０に示すように、導電端子１４の開口を除いて、半導体基板２の裏面側の絶縁膜６と貫通電極７は、全面に亘って、保護層９で被覆されている。さらに、半導体チップ３１の端面である切断側の端面全体には、第２の保護層が形成されている。この両保護層３２、９の樹脂としては、エポキシ、ポリイミド等の樹脂材料が用いることができる。   As shown in FIG. 20, except for the opening of the conductive terminal 14, the insulating film 6 and the through electrode 7 on the back surface side of the semiconductor substrate 2 are covered with a protective layer 9 over the entire surface. Further, a second protective layer is formed on the entire end surface on the cut side which is the end surface of the semiconductor chip 31. As the resin for the protective layers 32 and 9, a resin material such as epoxy or polyimide can be used.

この構成により、半導体チップ３１の端面３２ａには、Ｓｉ等の半導体基板が一切露出していないから、Ｓｉの欠け等を防止することができる。さらに、支持体の端面も保護されているから、接合面での剥離が生じる虞がない。   With this configuration, since a semiconductor substrate such as Si is not exposed at all on the end surface 32a of the semiconductor chip 31, chipping of Si or the like can be prevented. Furthermore, since the end surface of the support is also protected, there is no possibility of peeling at the joint surface.

次に、第４の実施形態に示した半導体チップ３１の製造方法について説明する。   Next, a manufacturing method of the semiconductor chip 31 shown in the fourth embodiment will be described.

図２１乃至図２５は、図２０に示した半導体チップ３１の製造方法を説明するための工程断面図である。複数の半導体チップ３１が、１枚の半導体基板２上に製作されるが、図２１乃至図２５では、１個の半導体チップ３１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の半導体チップ３１に対応する領域が、複数個、並列して配される。   21 to 25 are process cross-sectional views for explaining a method of manufacturing the semiconductor chip 31 shown in FIG. A plurality of semiconductor chips 31 are manufactured on one semiconductor substrate 2, but only a portion corresponding to a part of one semiconductor chip 31 is shown in FIGS. 21 to 25. In the in-plane direction of the semiconductor substrate 2, a plurality of regions corresponding to the semiconductor chip 31 in the final form are arranged in parallel.

まず、図２１に示すように、半導体基板２の表面に機能素子を含む導電層３を形成した後、半導体基板２に対して、第２の実施形態の図９について説明した工程により貫通孔５、絶縁膜６、貫通電極７をそれぞれ形成する。導電層３の上面には接着層１２を設け、接着層１２を介して支持体１３を形成する。さらに、半導体基板２の裏面側の絶縁膜６と貫通電極７の延在部位の表面の全面に、エポキシあるいはポリイミド等の樹脂材料による保護層９を形成する。なお、保護層９は、貫通電極７に外部接続用の導電端子１４が接続される部位はマスキングされている。   First, as shown in FIG. 21, after the conductive layer 3 including the functional elements is formed on the surface of the semiconductor substrate 2, the through hole 5 is formed on the semiconductor substrate 2 by the process described in FIG. 9 of the second embodiment. Then, the insulating film 6 and the through electrode 7 are formed. An adhesive layer 12 is provided on the upper surface of the conductive layer 3, and a support 13 is formed through the adhesive layer 12. Further, a protective layer 9 made of a resin material such as epoxy or polyimide is formed on the entire surface of the insulating film 6 on the back surface side of the semiconductor substrate 2 and the extending portion of the through electrode 7. The protective layer 9 is masked at the portion where the conductive terminal 14 for external connection is connected to the through electrode 7.

次に、図２２に示すように、貫通電極７に導電端子１４をはんだ付等により接続する。   Next, as shown in FIG. 22, the conductive terminal 14 is connected to the through electrode 7 by soldering or the like.

次に、図２３に示すように、半導体基板２の所定位置に対して切断加工を施して切断溝２２を形成する。この切断加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエットのいずれか）により行う。なお、半導体基板２を切断しても切断された半導体チップ３１が、ばらばらに離散しないように、例えばチャックテーブルのテープフレーム（図示しない）によって裏面が貼着されて保持され、半導体チップ３１同士の間に切断溝２２が形成される。   Next, as shown in FIG. 23, a cutting groove 22 is formed by cutting a predetermined position of the semiconductor substrate 2. This cutting process is performed by mechanical processing such as dicing, laser processing, or etching (either dry or wet). In order to prevent the semiconductor chips 31 that have been cut even when the semiconductor substrate 2 is cut from being separated from each other, the back surface is attached and held by, for example, a tape frame (not shown) of a chuck table. A cutting groove 22 is formed therebetween.

次に、図２４に示したように、形成された切断溝２２に切断面保護層３２としてエポキシあるいはポリイミド等の樹脂材料を埋め込む。あるいは、導電材料により形成しても良い。   Next, as shown in FIG. 24, a resin material such as epoxy or polyimide is embedded in the formed cut groove 22 as the cut surface protective layer 32. Alternatively, it may be formed of a conductive material.

次に、図２５に示すように、ダイサーの切削ブレード（図示しない）により、ウエハＷの切断面保護層３２の中央部をストリートとして切断する。   Next, as shown in FIG. 25, the center portion of the cut surface protective layer 32 of the wafer W is cut by a dicer cutting blade (not shown) as a street.

それにより、図２０に示した貫通電極７を有する半導体チップ３１の固片が得られる。   Thus, a solid piece of the semiconductor chip 31 having the through electrode 7 shown in FIG. 20 is obtained.

次に、上述の各実施例で示した半導体チップ１を搭載したマルチチップ型等の半導体装置について説明する。   Next, a semiconductor device such as a multi-chip type on which the semiconductor chip 1 shown in each of the above embodiments is mounted will be described.

図２６は、上述の第１の実施形態で説明した半導体チップ１を多段に積み重ねた半導体装置の構造を示す略断面図である。この半導体装置４１は、いわゆるＢＧＡ（Ball Grid Array）タイプのパッケージ形態を有しており、配線基板４２と配線基板４２の上に２段に積層された半導体チップ１を備えている。   FIG. 26 is a schematic cross-sectional view showing the structure of a semiconductor device in which the semiconductor chips 1 described in the first embodiment are stacked in multiple stages. The semiconductor device 41 has a so-called BGA (Ball Grid Array) type package form, and includes a wiring substrate 42 and a semiconductor chip 1 stacked on the wiring substrate 42 in two stages.

配線基板４２は絶縁体からなる。配線基板４２には、配線基板４２を厚さ方向に貫通する貫通電極４３が形成されている。配線基板４２の一方表面側で貫通電極４３には金属ボール（たとえば、半田ボール）４４が接合されている。配線基板４２の金属ボール４４側とは反対側の面には、所定のパターンの配線４５が形成されている。配線４５は貫通電極４３に電気的に接続されており、配線４５の所定の部分には金属からなるバンプ４６が形成されている。   The wiring board 42 is made of an insulator. The wiring substrate 42 is formed with a through electrode 43 that penetrates the wiring substrate 42 in the thickness direction. A metal ball (for example, a solder ball) 44 is bonded to the through electrode 43 on one surface side of the wiring substrate 42. A wiring 45 having a predetermined pattern is formed on the surface of the wiring substrate 42 opposite to the metal ball 44 side. The wiring 45 is electrically connected to the through electrode 43, and a bump 46 made of metal is formed on a predetermined portion of the wiring 45.

半導体チップ１の配線基板４２への搭載は、図２６に示すものに限られず、いわゆるフェースダウンであってもよいことは勿論である。   The mounting of the semiconductor chip 1 on the wiring substrate 42 is not limited to that shown in FIG.

配線基板４２上のバンプ４６は、半導体チップ１の貫通電極７の裏面側と接合されている。２つの半導体チップ１において、一方の半導体チップ１の表面電極４と、他方の半導体チップ１の貫通電極７とが接合されている。   The bumps 46 on the wiring substrate 42 are bonded to the back side of the through electrode 7 of the semiconductor chip 1. In the two semiconductor chips 1, the surface electrode 4 of one semiconductor chip 1 and the through electrode 7 of the other semiconductor chip 1 are joined.

図２６に示すように、２段に積層された半導体チップ１、１及び配線基板４２の配線４５が形成された面は、封止樹脂（モールド樹脂）４７で封止されている。   As shown in FIG. 26, the surface on which the semiconductor chips 1 and 1 stacked in two stages and the wiring 45 of the wiring substrate 42 are formed is sealed with a sealing resin (molding resin) 47.

したがって、モジュール化においても、各半導体チップ１の端面が剥離等の虞がないように構成されていることから、半導体装置としての組み立て工程での、作業性が著しく改善される。   Therefore, even in the modularization, the end face of each semiconductor chip 1 is configured so as not to be peeled off, so that the workability in the assembly process as a semiconductor device is remarkably improved.

図２７は、上述した第１の実施形態に係る半導体チップ１を３段に積層した第２の半導体装置の構造を示す略断面図である。   FIG. 27 is a schematic cross-sectional view showing the structure of a second semiconductor device in which the semiconductor chips 1 according to the first embodiment described above are stacked in three stages.

この第２の半導体装置５１も、ＢＧＡタイプのパッケージ形態を有しており、配線基板５２及び金属ボール４４を備えている。配線基板５２の上には、例えば制御用ＩＣなどの固体装置５３が搭載されている。固体装置５３の上には、複数の半導体チップ１がモールド樹脂４７で順に積層され、貫通電極５８を介して、配線基板５２に設けられた電極パッド５４と電気的に接続している。最上層に積層される半導体チップ５６は、いわゆるフェースダウンで積層され、貫通電極が形成されていない。   The second semiconductor device 51 also has a BGA type package form, and includes a wiring substrate 52 and metal balls 44. On the wiring board 52, for example, a solid state device 53 such as a control IC is mounted. On the solid state device 53, a plurality of semiconductor chips 1 are sequentially laminated with a mold resin 47, and are electrically connected to electrode pads 54 provided on the wiring substrate 52 via through electrodes 58. The semiconductor chip 56 stacked on the uppermost layer is stacked so-called face-down, and no through electrode is formed.

配線基板５２の一方表面外周部で、固体装置５３が対向していない領域には、電極パッド（図示せず）が設けられており、この電極パッドは、配線基板５２の内部や表面で再配線されて、配線基板５２の他方表面に設けられた金属ボール４４に電気接続されている。   An electrode pad (not shown) is provided in a region of the outer peripheral portion of the one surface of the wiring substrate 52 where the solid-state device 53 is not opposed, and this electrode pad is rewired inside or on the surface of the wiring substrate 52. Then, it is electrically connected to a metal ball 44 provided on the other surface of the wiring board 52.

固体装置５３の一方表面（配線基板５２とは反対側の面）外周部で半導体チップ１が対向していない領域には、電極パッド５５が形成されている。配線基板５２に設けられた電極パッド５４と、固体装置５３の電極パッド５５とは、ボンディングワイヤ５７により電気接続されている。   An electrode pad 55 is formed in a region where the semiconductor chip 1 is not opposed on the outer peripheral portion of one surface (surface opposite to the wiring substrate 52) of the solid device 53. The electrode pads 54 provided on the wiring board 52 and the electrode pads 55 of the solid state device 53 are electrically connected by bonding wires 57.

図２７に示すように、各半導体チップ１の間及び半導体チップ１と固体装置５３との間の空隙は、封止樹脂５９で封止されている。   As shown in FIG. 27, the gaps between the semiconductor chips 1 and between the semiconductor chip 1 and the solid state device 53 are sealed with a sealing resin 59.

したがって、本実施形態においても、モジュール化に際し、各半導体チップ１の端面が剥離等の虞がないように構成されていることから、半導体装置としての組み立て工程での、作業性が著しく改善される。   Therefore, also in the present embodiment, since the end face of each semiconductor chip 1 is configured so as not to be peeled off when modularized, workability in the assembly process as a semiconductor device is remarkably improved. .

また、図２８は、図９で示した第２の実施形態に係る半導体チップ１１を搭載した半導体装置の構造を示す略断面図である。   FIG. 28 is a schematic cross-sectional view showing the structure of a semiconductor device on which the semiconductor chip 11 according to the second embodiment shown in FIG. 9 is mounted.

図２８に示される半導体装置６１も、ＢＧＡタイプのパッケージ形態を有している。   The semiconductor device 61 shown in FIG. 28 also has a BGA type package form.

配線基板５２の上には、例えば制御ＩＣ等の固体装置５３が搭載されている。固体装置５３の上には半導体チップ１１がモールド樹脂４７で積層され、貫通電極５８を介して、配線基板５２に設けられた電極パッド５４と電気的に接続している。半導体チップ１１の上面の透光性の支持体１３が外光を取り入れるようになっている。   On the wiring board 52, for example, a solid state device 53 such as a control IC is mounted. The semiconductor chip 11 is laminated on the solid device 53 with a mold resin 47 and is electrically connected to the electrode pad 54 provided on the wiring substrate 52 through the through electrode 58. A translucent support 13 on the upper surface of the semiconductor chip 11 takes in external light.

配線基板５２の一方表面外周部で、固体装置５３が対向していない領域には、電極パッド（図示せず）が設けられており、この電極パッドは、配線基板５２の内部や表面で再配線されて、配線基板５２の他方表面に設けられた金属ボール４４に電気接続されている。   An electrode pad (not shown) is provided in a region where the solid-state device 53 does not face on the outer peripheral portion of one surface of the wiring board 52, and this electrode pad is rewired inside or on the surface of the wiring board 52. Then, it is electrically connected to a metal ball 44 provided on the other surface of the wiring board 52.

固体装置５３の一方表面（配線基板５２とは反対側の面）外周部で半導体チップ１１が対向していない領域には、電極パッド５５が形成されている。配線基板５２に設けられた電極パッド５４と、固体装置５３の電極パッド５５とは、ボンディングワイヤ５７により電気接続されている。   An electrode pad 55 is formed in a region where the semiconductor chip 11 is not opposed on the outer peripheral portion of one surface (the surface opposite to the wiring substrate 52) of the solid-state device 53. The electrode pads 54 provided on the wiring board 52 and the electrode pads 55 of the solid state device 53 are electrically connected by bonding wires 57.

図２８に示すように、半導体チップ１１の上面の透光性の支持体１３を除いて、半導体チップ１１と固体装置５３との間の空隙は、封止樹脂５９で封止されている。   As shown in FIG. 28, the gap between the semiconductor chip 11 and the solid state device 53 is sealed with a sealing resin 59 except for the translucent support 13 on the upper surface of the semiconductor chip 11.

したがって、本実施形態においても、モジュール化に際し、半導体チップ１１の端面が剥離等の虞がないように構成されていることから、半導体装置としての組み立て工程での、作業性が著しく改善される。   Therefore, also in the present embodiment, since the end face of the semiconductor chip 11 is configured so as not to be peeled off when modularized, workability in the assembly process as a semiconductor device is remarkably improved.

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the components without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

本発明の第１の実施形態に係る半導体チップの略断面図である。1 is a schematic cross-sectional view of a semiconductor chip according to a first embodiment of the present invention. 本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 1st Embodiment of this invention. 本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 1st Embodiment of this invention. 本発明の第２の実施形態に係る半導体チップの略断面図である。It is a schematic sectional drawing of the semiconductor chip which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施形態に係る半導体チップの略断面図である。It is a schematic sectional drawing of the semiconductor chip which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 3rd Embodiment of this invention. 本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施形態に係る半導体チップの略断面図である。It is a schematic sectional drawing of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。It is process sectional drawing explaining the manufacturing method of the semiconductor chip which concerns on the 4th Embodiment of this invention. 本発明の実施形態に係る半導体チップを用いた半導体装置の略断面図である。1 is a schematic cross-sectional view of a semiconductor device using a semiconductor chip according to an embodiment of the present invention. 本発明の実施形態に係る半導体チップを用いた半導体装置の略断面図である。1 is a schematic cross-sectional view of a semiconductor device using a semiconductor chip according to an embodiment of the present invention. 本発明の実施形態に係る半導体チップを用いた半導体装置の略断面図である。1 is a schematic cross-sectional view of a semiconductor device using a semiconductor chip according to an embodiment of the present invention. 従来の半導体チップの構成を示す略断面図である。It is a schematic sectional drawing which shows the structure of the conventional semiconductor chip.

符号の説明Explanation of symbols

１、１１、２１，３１、５６…半導体チップ、２…半導体基板、２ａ…切断面、３…導電層、４…表面電極、５…貫通孔、６…絶縁膜、７、４３、５８…貫通電極、８…溝、９、９ａ…保護層、１０・・・切欠部、１２…接着層、１３…支持体、１４…導電端子、２２…切断溝、３２…切断面保護層、３２ａ・・・端面、４１、５１、６１・・・半導体装置、４２、５２・・・配線基板、４４・・・金属ボール、４５・・・配線、４６・・・バンプ、４７、５９・・・封止樹脂、５３・・・固体装置、５４、５５・・・電極パッド。   DESCRIPTION OF SYMBOLS 1, 11, 21, 31, 56 ... Semiconductor chip, 2 ... Semiconductor substrate, 2a ... Cut surface, 3 ... Conductive layer, 4 ... Surface electrode, 5 ... Through-hole, 6 ... Insulating film, 7, 43, 58 ... Through Electrode, 8 ... groove, 9, 9a ... protective layer, 10 ... notch, 12 ... adhesive layer, 13 ... support, 14 ... conductive terminal, 22 ... cut groove, 32 ... cut surface protective layer, 32a ... End face, 41, 51, 61 ... Semiconductor device, 42, 52 ... Wiring substrate, 44 ... Metal ball, 45 ... Wiring, 46 ... Bump, 47, 59 ... Sealing Resin, 53... Solid device, 54, 55... Electrode pad.

Claims (16)

半導体基板と、
この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、
前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、
この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、
前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部に、少なくとも前記絶縁膜の端面及び該絶縁膜と前記半導体基板との接合部の端面を覆って形成された保護層、
とを有することを特徴とする半導体チップ。 A semiconductor substrate;
A conductive layer formed on the surface of the semiconductor substrate in which the functional element is formed;
A through hole that opens from the back surface of the semiconductor substrate in the thickness direction of the semiconductor substrate;
An insulating film formed on the inner wall of the through hole and the back surface of the semiconductor substrate;
A through electrode filled in the through hole and conducting through a predetermined portion of the back surface of the conductive layer and the semiconductor substrate;
At least the end surface of the insulating film, the insulating film, and the semiconductor substrate at the end surface side of the semiconductor substrate, where the insulating layer and the semiconductor substrate are notched in the thickness direction of the semiconductor substrate. A protective layer formed to cover the end face of the joint of
And a semiconductor chip. 前記切欠部は、前記絶縁膜から階段状に形成されていることを特徴とする請求項１記載の半導体チップ。   2. The semiconductor chip according to claim 1, wherein the notch is formed in a stepped shape from the insulating film. 前記切欠部は、前記絶縁膜から順テーパがついていることを特徴とする請求項２記載の半導体チップ。   The semiconductor chip according to claim 2, wherein the notch has a forward taper from the insulating film. 前記保護層は、前記切欠部を充填して形成されていることを特徴とする請求項１記載の半導体チップ。   The semiconductor chip according to claim 1, wherein the protective layer is formed by filling the notch. 前記保護層は、前記絶縁膜の全面を被覆して形成されていることを特徴とする請求項１記載の半導体チップ。   2. The semiconductor chip according to claim 1, wherein the protective layer is formed so as to cover the entire surface of the insulating film. 前記導電層の上に、表面電極が形成されていることを特徴とする請求項１記載の半導体チップ。   The semiconductor chip according to claim 1, wherein a surface electrode is formed on the conductive layer. 半導体基板と、
この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、
この導電層の上面に接着部を介して形成される透光性の支持体と、
前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、
この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、
前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層、
とを有することを特徴とする半導体チップ。 A semiconductor substrate;
A conductive layer formed on the surface of the semiconductor substrate in which the functional element is formed;
A translucent support formed on the upper surface of the conductive layer via an adhesive portion;
A through hole that opens from the back surface of the semiconductor substrate in the thickness direction of the semiconductor substrate;
An insulating film formed on the inner wall of the through hole and the back surface of the semiconductor substrate;
A through electrode filled in the through hole and conducting through a predetermined portion of the back surface of the conductive layer and the semiconductor substrate;
The penetrating electrode on the end face side of the semiconductor substrate, excluding the notched portion in which the insulating layer and the semiconductor substrate are notched in the thickness direction of the semiconductor substrate, the insulating film, and a portion for external connection. A protective layer formed over,
And a semiconductor chip. 半導体基板と、
この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、
この導電層の上面に接着部を介して形成される透光性の支持体と、
前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、
この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、
前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記支持体、前記導電層、前記半導体基板の各端面、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層、
とを有することを特徴とする半導体チップ。 A semiconductor substrate;
A conductive layer formed on the surface of the semiconductor substrate in which the functional element is formed;
A translucent support formed on the upper surface of the conductive layer via an adhesive portion;
A through hole that opens from the back surface of the semiconductor substrate in the thickness direction of the semiconductor substrate;
An insulating film formed on the inner wall of the through hole and the back surface of the semiconductor substrate;
A through electrode filled in the through hole and conducting through a predetermined portion of the back surface of the conductive layer and the semiconductor substrate;
A protective layer formed to cover the through electrode excluding the support, the conductive layer, each end face of the semiconductor substrate, the insulating film and a portion for external connection;
And a semiconductor chip. 表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、
前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、
前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、
前記溝に保護層を形成する保護層形成工程と、
前記保護層の中心部で前記半導体基板を切断して固片化する固片化工程、
を具備することを特徴とする半導体チップの製造方法。 Prepare a semiconductor substrate having a conductive layer formed with functional elements on the surface,
A through hole forming step of forming a through hole from the back side of the semiconductor substrate;
A film forming step of integrally forming an insulating film on the inner wall of the through hole and the back surface of the semiconductor substrate;
An electrode forming step of filling the through hole to form a through electrode;
A groove forming step of forming a groove having a predetermined depth and width at a predetermined position on the back surface side of the semiconductor substrate on which the insulating film is formed;
A protective layer forming step of forming a protective layer in the groove;
A solidification step of cutting and solidifying the semiconductor substrate at the center of the protective layer;
A method of manufacturing a semiconductor chip, comprising: 表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、
前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、
前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、
前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、
前記溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、
前記外部接続端子を形成する工程と、
前記溝の中心部で前記半導体基板を切断して固片化する固片化工程、
を具備することを特徴とする半導体チップの製造方法。 Prepare a semiconductor substrate having a conductive layer formed with functional elements on the surface,
Forming a translucent bright support on the upper surface of the conductive layer via an adhesive portion;
A through hole forming step of forming a through hole from the back side of the semiconductor substrate;
A film forming step of integrally forming an insulating film on the inner wall of the through hole and the back surface of the semiconductor substrate;
An electrode forming step of filling the through hole to form a through electrode;
A groove forming step of forming a groove having a predetermined depth and width at a predetermined position on the back surface side of the semiconductor substrate on which the insulating film is formed;
A protective layer forming step of forming a protective layer covering the through electrode excluding the groove, the insulating film, and a portion for external connection;
Forming the external connection terminal;
A fragmentation step of cutting and solidifying the semiconductor substrate at the center of the groove,
A method of manufacturing a semiconductor chip, comprising: 表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、
前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、
前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、
前記絶縁膜が形成された前記半導体基板の所定箇所に、切断溝を形成する切断工程と、
前記切断溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、
前記外部接続端子を形成する工程と、
前記切断溝の中心部で前記半導体基板を切断して固片化する固片化工程、
を具備することを特徴とする半導体チップの製造方法。 Prepare a semiconductor substrate having a conductive layer formed with functional elements on the surface,
Forming a translucent bright support on the upper surface of the conductive layer via an adhesive portion;
A through hole forming step of forming a through hole from the back side of the semiconductor substrate;
A film forming step of integrally forming an insulating film on the inner wall of the through hole and the back surface of the semiconductor substrate;
An electrode forming step of filling the through hole to form a through electrode;
A cutting step of forming a cutting groove at a predetermined position of the semiconductor substrate on which the insulating film is formed;
A protective layer forming step of forming a protective layer covering the through electrode excluding the cutting groove, the insulating film, and a portion for external connection;
Forming the external connection terminal;
A solidification step of cutting and solidifying the semiconductor substrate at the center of the cutting groove,
A method of manufacturing a semiconductor chip, comprising: 前記絶縁膜の成膜工程は、ＴＥＯＳと酸化剤を用いた、低温ＣＶＤ法により、ＳｉＯ２膜、又は低温ＣＶＤ法により窒化珪素（ＳｉＮ）膜、又は低温ＣＶＤ法によるリンまたはボロンドープのＳｉＯ２膜、又はポリイミドによる樹脂膜を成膜するものであることを特徴とする請求項９乃至１１のいずれか１項記載の半導体チップの製造方法。 The insulating film is formed by a low temperature CVD method using TEOS and an oxidizing agent, a SiO 2 film, a silicon nitride (SiN) film by a low temperature CVD method, or a phosphorus or boron doped SiO 2 film by a low temperature CVD method. The method of manufacturing a semiconductor chip according to claim 9, wherein a resin film made of polyimide is formed. 前記貫通孔の形成工程は、フォトリソグラフィとＲＩＥドライエッチング技術又はフォトリソグラフィとウェットエッチング技術又はフォトリソグラフィとサンドブラスト又はフォトリソグラフィとレーザーエッチング又はレーザーエッチングやそれらの組み合わせを用いることを特徴とする請求項９乃至１１のいずれか１項記載の半導体チップの製造方法。   10. The through hole forming step uses photolithography and RIE dry etching technology, photolithography and wet etching technology, photolithography and sand blasting, photolithography and laser etching, laser etching, or a combination thereof. The manufacturing method of the semiconductor chip of any one of thru | or 11. 前記保護層の形成工程は、エポキシ樹脂又はポリイミド樹脂又はアクリル樹脂又は導電性ペースト又はソルダーレジスト又は融点が６０℃から３７０℃の温度範囲に含まれるはんだ材料を埋め込んで形成することを特徴とする請求項９乃至１１のいずれか１項記載の半導体チップの製造方法。   The step of forming the protective layer is formed by embedding an epoxy resin, a polyimide resin, an acrylic resin, a conductive paste, a solder resist, or a solder material having a melting point of 60 ° C. to 370 ° C. Item 12. A method for manufacturing a semiconductor chip according to any one of Items 9 to 11. 請求項１乃至６のいずれか１項に記載の半導体チップが多段に積層され、ワイヤーボンディング又はフリップチップボンディングにより接続され、樹脂封止されたことを特徴とする半導体装置。   7. A semiconductor device, wherein the semiconductor chips according to claim 1 are stacked in multiple stages, connected by wire bonding or flip chip bonding, and sealed with resin. 最上層の半導体チップは、フェースダウンで積層され、貫通電極が形成されていないことを特徴とする請求項１５記載の半導体装置。
16. The semiconductor device according to claim 15, wherein the uppermost semiconductor chip is laminated face down, and no through electrode is formed.
JP2005316778A 2005-10-31 2005-10-31 Semiconductor chip and its manufacturing method as well as semiconductor device Pending JP2007123719A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005316778A JP2007123719A (en) 2005-10-31 2005-10-31 Semiconductor chip and its manufacturing method as well as semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005316778A JP2007123719A (en) 2005-10-31 2005-10-31 Semiconductor chip and its manufacturing method as well as semiconductor device

Publications (1)

Publication Number Publication Date
JP2007123719A true JP2007123719A (en) 2007-05-17

Family

ID=38147205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005316778A Pending JP2007123719A (en) 2005-10-31 2005-10-31 Semiconductor chip and its manufacturing method as well as semiconductor device

Country Status (1)

Country Link
JP (1) JP2007123719A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070966A (en) * 2007-09-12 2009-04-02 Toshiba Corp Semiconductor device and its manufacturing method
JP2009188254A (en) * 2008-02-07 2009-08-20 Oki Semiconductor Co Ltd Semiconductor device and its manufacturing method
JP2010093259A (en) * 2008-10-09 2010-04-22 Taiwan Semiconductor Manufacturing Co Ltd Bonding pad connected with taper-shaped redistribution line
JP2012124484A (en) * 2010-12-07 2012-06-28 Imec Method for forming isolation trench
JP2020141053A (en) * 2019-02-28 2020-09-03 住友電工デバイス・イノベーション株式会社 Manufacturing method of semiconductor device, manufacturing method of semiconductor apparatus, semiconductor device, and semiconductor apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070966A (en) * 2007-09-12 2009-04-02 Toshiba Corp Semiconductor device and its manufacturing method
US7888778B2 (en) 2007-09-12 2011-02-15 Kabushiki Kaisha Toshiba Semiconductor device and producing method of the same
JP2009188254A (en) * 2008-02-07 2009-08-20 Oki Semiconductor Co Ltd Semiconductor device and its manufacturing method
JP2010093259A (en) * 2008-10-09 2010-04-22 Taiwan Semiconductor Manufacturing Co Ltd Bonding pad connected with taper-shaped redistribution line
JP2012124484A (en) * 2010-12-07 2012-06-28 Imec Method for forming isolation trench
JP2020141053A (en) * 2019-02-28 2020-09-03 住友電工デバイス・イノベーション株式会社 Manufacturing method of semiconductor device, manufacturing method of semiconductor apparatus, semiconductor device, and semiconductor apparatus
JP7332130B2 (en) 2019-02-28 2023-08-23 住友電工デバイス・イノベーション株式会社 Semiconductor device manufacturing method, semiconductor device manufacturing method, semiconductor device, and semiconductor device

Similar Documents

Publication Publication Date Title
US11107701B2 (en) Stiffener package and method of fabricating stiffener package
US10128211B2 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TWI445152B (en) Semiconductor structure and method for manufacturing the same
US9716080B1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
KR101387701B1 (en) Semiconductor packages and methods for manufacturing the same
KR101822236B1 (en) Semiconductor device and method of manufactures
US7960841B2 (en) Through-hole via on saw streets
JP4307284B2 (en) Manufacturing method of semiconductor device
US7205674B2 (en) Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
TWI360188B (en) A semiconductor package assembly and methods of fo
CN109637985B (en) Packaging structure for fan-out of chip and manufacturing method thereof
JP2008235401A (en) Semiconductor device and manufacturing method therefor
JP2008277570A (en) Semiconductor device and manufacturing method therefor
JP2013526066A (en) CTE compensation for package substrates for reduced die distortion assembly
TW201903992A (en) Package structure and manufacturing method thereof
KR101532816B1 (en) Semiconductor packages and methods of packaging semiconductor devices
JP2009033153A (en) Interconnecting structure for semiconductor device package and method of the same
US20220208714A1 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP2003086762A (en) Semiconductor device and manufacturing method therefor
JP2011035302A (en) Method of manufacturing semiconductor device
US8309403B2 (en) Method for encapsulating electronic components on a wafer
JP2007242813A (en) Semiconductor device and its manufacturing method
JP2007123719A (en) Semiconductor chip and its manufacturing method as well as semiconductor device
US20230052776A1 (en) Manufacturing method of semiconductor package
JP2014165388A (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090630