KR20050042590A - 액정표시장치 - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 광시야각을 구현하기 위한 수직배열모드의 액정을 포함하는 액정표시장치에 관한 것으로 특히, 동화상 구현 시 이미지 고착(image sticking)현상이 발생하지 않는 액정표시장치에 관한 것이다.

본 발명은 단일 화소에 구성되는 화소 전극을 다수개로 구성함으로써, 액정이 대칭 배열되는 다중 도메인을 구성하고, 액정표시장치의 셀갭(d)과 액정 피치(pitch, p)의 비인 d/p가 0.1~0.18이 되도록 하는 것을 특징으로 한다.

이와 같이 하면, 상기 다중 도메인에 의해 액정표시장치는 광시야각을 구현할 수 있고, 상기 d/p 값에 의해 액정의 투과율이 일정하게 유지되지 않는 것을 방지하여 동화상 구현시 잔상과 같은 불량을 방지할 수 있어 고화질의 액정표시장치를 제작할 수 있다.

Description

액정표시장치{LCD}

본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로 특히, 광 시야각을 구현하고 동시에 동영상 구현시 잔상(image sticking)불량이 발생하지 않는 액정표시장치에 관한 것이다.

일반적으로 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.

따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.

현재에는 박막 트랜지스터와 상기 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.

일반적으로, 액정표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를 살펴보면 다음과 같다.

도 1은 일반적인 액정 표시장치용 액정표시패널의 구성을 개략적으로 도시한 도면이다.

도시한 바와 같이, 일반적인 액정표시패널(11)은 블랙매트릭스(6)와 서브컬러필터(적,녹,청)(8)를 포함한 컬러필터(7)와 컬러필터의 하부에 투명한 공통 전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소 전극(17)과 스위칭 소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부 기판(5)과 하부 기판(22) 사이에는 액정(TN 액정, 14)이 충진되어 있다.

상기 하부 기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트 배선(13)과 데이터 배선(15)이 형성된다.

상기 화소영역(P)은 상기 게이트 배선(13)과 데이터 배선(15)이 교차하여 정의되는 영역이다. 상기 화소 영역(P)상에 형성된 화소 전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.

전술한 바와 같이 구성되는 액정표시장치는 상기 화소 전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배열되고, 상기 액정층의 배열정도에 따라 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.

상술한 액정표시패널은 상부 컬러필터 기판(5)에 공통 전극(18)이 형성된 구조이다. 즉, 상기 공통 전극(18)과 화소 전극(17)이 상/하로 형성된 구조의 액정표시장치는 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판에 구성된 공통 전극이 접지역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.

도 2a와 도 2b는 상기 TN(twisted nematic) 액정패널의 전압인가시 액정(14)의 동작을 도시한 도면으로, 도 2a는 전압 무인가시의 TN 액정패널의 액정의 배열을 도시한 도면이다. 이 때, 상기 액정(14)은 유전율 이방성이 양(+)이고, 배향방향에서 부터 평면적으로 보아 상, 하 액정이 90^o로 꼬인 수평적 배열상태를 갖는다.

도 2b는 상/하 기판에 전압을 인가했을 때의 액정분자의 배열상태를 도시한 도면으로, 상기 상/하 기판(5,22)에 전압을 인가하면, 상기 90^o로 꼬인 액정분자(14)는 전기장의 방향으로 재배열하게 되어 액정분자의 극값은 대체로 90°가 된다.

따라서 시야각에 따른 C/R(contrast ratio)과 휘도의 변화가 심하게 되어 광시야각을 구현할 수 없게 되는 문제점이 있다.

이러한 광시야각 문제점을 해결하기 위한 방법이 다양하게 연구되고 있으며, 그 한 예로 한 화소를 멀티도메인으로 구성하여 광시야각을 구현하고자 하는 방법이 미국특허 "5608556"에 제시된 바 있다.

상기 특허내용은 한 화소에 배향방향이 서로 다른 다수의 영역(멀티 도메인)을 형성하여 광시야각을 구현하기 위한 액정표시장치를 제안하고 있으며, 이에 대해 이하 도면을 참조하여 설명한다.

도 3은 종래에 따른 액정표시장치의 일부를 개략적으로 도시한 평면도이다.

도시한 바와 같이, 종래에 따른 액정표시장치는 기판(50)상에 제 1 방향으로 게이트 배선(52)이 형성되고, 상기 게이트 배선(52)과 수직하게 교차하는 제 2 방향으로 데이터 배선(68)이 형성된다.

화소 전극(표시 전극 :display electrode)(62)은 게이트 배선(52)과 데이터 배선(68)으로 둘러싸인 영역에 위치하고, 박막트랜지스터(T)는 상기 두 배선(52,68)의 교차지점마다 형성된다.

상기 박막트랜지스터(T)의 게이트 전극은 게이트 배선(52)의 일부를 사용하고, 소스 전극(64)은 상기 데이터 배선(68)에서 게이트 전극으로 사용되는 게이트 배선(52)의 상부로 연장하여 구성하고, 이와 이격된 드레인 전극(66)은 화소 전극(62)과 연결된다.

상기 게이트 전극(52)(게이트 배선의 일부)과 소스 및 드레인 전극(64,66)의 사이에는 액티브층(56)이 구성된다.

화소 전극(62)의 주변으로는 배향제어전극(orientation control electrode)(70)이 구성되고, 상기 화소 영역(P)마다 형성된 배향제어전극(70)은 가로방향으로 모두 연결되어 구성된다.

상기 화소 전극(62)이 형성된 영역에 대응하여, "X"형상의 배향제어창(orientation control window)(86)이 구성된다.

전술한 바와 같은 평면도의 단면구성을 도 4를 참조하여 설명한다.

도 4는 도 3의 A-A`를 따라 절단한 단면도이다.

도시한 바와 같이, 스퍼터링방법으로 금속을 증착하고 사진식각을 통해 패턴된 게이트 배선(52)이 기판(50) 상에 형성된다.

상기 게이트 배선(52)이 형성된 기판(50)의 전면에 질화 실리콘(SiN_X)을 증착하여 게이트 절연막(54)을 형성한다. 게이트 배선(52) 상부의 게이트 절연막(54)상에 비정질 실리콘(a-Si)층(56), 에치 스토퍼(etch stopper)층(58), 불순물 비정질 실리콘층(n+a-Si:H)(60)이 섬형상으로 형성된다. 상기 비정질 실리콘층(56)은 박막트랜지스터(T)의 채널층이 되고 상기 불순물 비정질 실리콘층(60)은 콘택층이 된다.

상기 게이트 배선(52)이 존재하지 않는 게이트 절연막(54)영역에 ITO와 같은 투명 도전 금속이 증착되고 패턴되어 화소 전극(62)이 형성된다.

제일 상위층은 소스 전극(64)과 드레인 전극(66)과 데이터 배선(도 3의 68)이 형성된다.

상기 소스 및 드레인 전극(64,66)이 형성된 기판(50)의 전면에 질화 실리콘(SiN_X)과 같은 물질로 형성된 층간 절연막(69)이 위치한다. 다음으로, 배향제어 전극(70)이 결과적으로는 화소 전극(62)의 주변으로 형성된다. 상기 배향제어 전극(70)은 이웃한 화소마다 서로 가로방향으로 연결되도록 형성된다.

다음으로 표면 배향 처리제로서, 수직배향을 위해 기판의 전면에 폴리이미드(polyimide)와 같은 물질을 도포하여 제 1 배향막(72)을 형성한다.

이때, 액정방향자의 초기 배향은 기판(50)의 일반적인 방향에 의해 규정되며, 배향막의 러빙처리는 요구되지 않는다.(수직배열모드 액정일 경우.)

전술한 하부 기판(50)에 대응한 상부기판(80)에는 비표시부(박막트랜지스터의 상부)에서 빛이 통과되지 않도록 차폐막(82)이 형성된다.

상기 차폐막(82)이 형성된 기판(50)의 전면에는 ITO를 증착하여, 공통 전극(84)을 형성한다. 박막트랜지스터 영역(T)을 제외한 화소(P)에 대응하는 각 공통 전극(84)을 식각하여 "X"형상(평면적인 형상)의 배향제어창(86)을 형성한다.

상기 배향제어창(86)을 포함하는 공통 전극(84)이 형성된 기판(80)의 전면에 제 2 배향막(88)이 형성된다.

도 5는 도 3의 B-B`를 따라 절단하여 전계 분포에 따른 액정의 배향을 도시한 단면도이고, 도 6은 전계 분포에 따른 액정의 배향을 도시한 평면도이다.

도 5에 도시한 바와 같이, 배향제어 전극(70)은 화소 전극(62)의 양측에 위치하는 동시에, 액정층(90)을 사이에 두고 공통 전극(84)과 마주보고 구성된다.

상기 배향제어 전극(70)과 공통 전극(84)사이의 실제적인(효과적인) 전위차는 화소 전극(62)과 공통 전극(84)사이의 실제적인 전위차 보다 크다.

따라서, 표시영역(V)내에서, 전계의 분포(92)는 표시영역(V)의 안쪽으로부터 표시영역의 외측으로 경사진 방향으로 화소 전극(62)에서 공통 전극(84)으로 발생한다.

결과적으로, 전계로 인한 액정방향자의 배향백터의 각과 전계방향으로 인한 방위각이 결정된다.

도 6에 도시한 바와 같이, 공통 전극(미도시)내의 배향 제어창(86)에는 전극이 존재하지 않는다. 따라서 배향제어창(86)주변에서는 전계가 발생하지 않거나 약하게 발생하기 때문에, 상기 배향제어창(86)에 대응하여 위치한 액정(90)의 방향자는 초기배향상태(수직배향상태)로 고정된다.

따라서, 액정방향자의 배향백터 방향은 배향제어 전극(70)의 효과에 의해 표시영역의 4 영역이 대칭이 된다. 그리고, 배향벡터내에서 서로 다른 영역 사이의 경계는 배향제어창(86)에 의해 고정된다. 액정의 연속특성(continuum property) 때문에, 배향벡터는 모든 화소에서 대칭적으로 그리고, 각각의 영역에서 일정하게 제한될 수 있다.

표시영역은 상기 배향제어창(86)에 의해 분리된 네 영역으로 나누어지며, 상하 영역(U,D)에서 투과되어 평균된 빛과, 좌우 영역(L,R)에서 혼합된 빛은 정면에서 인식할 수 있는 상태에 근접한 빛이 투과된 것으로 인식된다.

따라서, 수직과 수평 방향에서의 시야각 특성은 넓은 시야각 범위에서 표시할 수 있도록 개선된다.

결과적으로 전술한 구성은 공통 전극에 배향제어창을 형성함으로써, 멀티도메인을 구현할 수 있었다.

그러나, 전술한 바와 같은 구성은 상기 배향 제어창을 구성하기 위한 별도의 공정과, 상기 화소 전극의 주변에 배향 제어 전극을 형성하는 공정 등이 필요하다.

따라서, 공정시간과 공정 비용 등을 감안하면 제품의 수율이 저하되는 문제가 있다.

또한, 종래에는 액정의 응답특성을 나타내는 투과율에 따른 시간의 관계에 있어서, 투과율이 초기에 포화(saturation)되지 못하고 시간이 지나면서 서서히 포화되는 현상이나, 투과율이 초기에 포화되고 이용 텍스쳐의 열화에 따라 서서히 투과율이 감소되는 현상이 발생하여 동화상 이미지 구현에 있어 다이나믹 잔상(dynamic image sticking) 현상이 발생하게 되는 문제가 있다.

이때, 액정은 반전 TN(reverse TN)이라는 개념에서 출발하여, 액정셀갭(d)과 액정의 피치(p)의 비, d/p=0.25의 값을 가지도록 설계되었다.

이에 대해, 도 7을 참조하여 설명한다.

도 7은 종래의 광시야각 모드 액정표시장치의 시간에 따른 휘도의 변화를 나타낸 그래프를 도시한 도면이다.

도 7의 그래프에 나타낸 바와 같이, 0.5초일 때 휘도값(A)이 0.2 이상으로 최대값으로 포화된 반면 시간이 지나면서 1.5초 부근에서 휘도값(B)이 0.2초 이하로 최초 포화상태에 비해 매우 낮아지고 있음을 알 수 있다.

전술한 바와 같은 시간에 따른 휘도 특성(액정의 응답특성)은 그레이 레벨(grey level : G) G0 ~ G127 사이에서 측정된 것이다.

전술한 바와 같은 시간에 따른 휘도 특성은, 시간이 지남에 따른 액정의 배열이 처음처럼 유지되지 않고 있는 것이며, 이러한 원인으로는 액정의 피치와 액정표시장치의 셀갭의 관계가 원인이 될 수 있다.

따라서, 실험을 통해, 시간에 따른 휘도 특성은 액정의 갭(gap)과 피치(pitch)비 즉, d/p가 0.25(종래의 값임)일 경우에 동영상 구현시 잔상과 같은 문제가 발생함을 알 수 있었다.

본 발명은 전술한 문제를 해결하기 위한 것을 목적으로 하며 첫째, 텍스쳐의 불안정함 없이 광시야각을 구현하기 위해 단일 화소에 다수의 배향 제어전극을 구성하고, 시간에 따른 휘도 특성을 개선하기 위해 셀갭(d)에 대한 액정 피치(p)의 비인 d/p를 0.1~0.18사이로 최적화시키는 것을 특징으로 한다.

이와 같이 하면, 종래와는 달리 별도의 패턴 공정 없이 한 화소는 액정의 배열이 서로 대칭적인 다중 도메인으로 구성될 수 있으며 이로 인한 액정의 광보상 특성으로 시야각이 개선되는 장점이 있고, 액정의 응답특성을 개선할 수 있으므로 고화질의 동영상을 표시하는 액정표시장치를 제작할 수 있는 장점이 있다.

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는 제 1 기판과 제 2 기판과; 상기 제 1 기판 상에 형성된 다수의 게이트 배선과; 상기 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과; 상기 두 배선들의 교차지점마다 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 드레인 전극에서 화소영역으로 수직하게 연장된 수직 연결부와; 상기 화소영역에 구성되며, 상/하/좌/우 방향으로 소정간격 이격되어 구성되고, 좌/우 방향으로 이격된 구성은 상기 연결부와 각각 접하는 다수의 투명전극패턴으로 이루어진 화소 전극과; 상기 제 1 기판과 제 2 기판 사이에 위치하며, 제 1 및 제 2 기판 사이의 갭(d)에 대한 상기 액정층 피치(pitch)(p)의 비인 d/p는 0.1 ~0.18인 액정층을 포함한다.

상기 투명전극패턴과 접촉하는 수단으로 상기 수직 연결부의 양측에서 각각 연장된 돌출패턴을 더욱 구성한다.

또한, 상기 게이트 배선에서 화소영역으로 연장된 스토리지 제 1 전극과, 상기 연결부에서 상기 스토리지 제 1 전극의 상부로 연장되고 상기 화소 전극과 연결되는 스토리지 제 2 전극을 더 포함하며, 상기 투명 전극 패턴은 바람직하게는 원형상이다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 실시예를 설명한다.

-- 실시예 --

본 발명은 단일 화소에 다수개의 투명 전극패턴을 상/하/좌/우 방향으로 이격하여 구성하고, 좌/우 방향으로 이격된 전극패턴의 이격 영역 하부에 상기 이격된 패턴과 동시에 접촉하는 별도의 연결전극(이하, "연결부"라 칭함)을 구성하고, 전극패턴의 중심에 대응하는 상부기판에는 돌기(rib)를 형성하는 것을 특징으로 한다. 또한, 액정표시장치의 셀갭과 액정층의 피치의 비인 d/p가 0.1 ~0.18이 되도록 하는 것을 특징으로 한다.

도 8은 본 발명에 따른 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 확대 단면도이다.

도시한 바와 같이, 기판(100)상에 일 방향으로 연장된 게이트 배선(102)을 구성하고, 이와는 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(116)을 구성한다.

이때, 상기 게이트 배선(102)은 화소영역(P)으로 소정면적 연장되어 보조 용량부를 형성하기 위한 스토리지 제 1 전극(105)을 포함한다.

상기 두 배선(102,116)의 교차지점에는 상기 게이트 배선(102)에서 돌출된 게이트 전극(104)과, 게이트 전극의 상부에 구성된 반도체층(108)과, 반도체층의 상부에 위치하고 상기 데이터 배선(116)에서 게이트 전극(104)의 일측 상부로 돌출된 소스 전극(112)과, 이와는 소정간격 이격되고 상기 게이트 전극(104)의 타측에 걸쳐 위치하는 드레인 전극(114)을 포함하는 박막트랜지스터(T)를 구성한다.

상기 반도체층(108)은 액티브층과 오믹 콘택층이 평면적으로 겹쳐 구성된 것이며, 상기 데이터 배선(116)의 하부로 연장된 연장부(110)를 포함한다.

이때, 연장부는 상기 데이터 배선의 접촉특성을 개선하는 기능을 한다.

상기 화소영역(P)에는 상기 드레인 전극(114)과 접촉하는 화소 전극(128)을 구성하고, 화소(화소의 액정캐패시터)와 병렬로 연결된 보조 용량부(C_st)를 게이트 배선(102)의 상부에 구성한다.

전술한 구성에서, 상기 드레인 전극(114)에서 상기 화소영역(P)으로 수직하게 연장하여 수직 연결부(118)를 구성하고 동시에, 상기 수직 연결부(118)에서 상기 스토리지 제 1 전극(105)의 상부로 소정면적으로 연장된 스토리지 제 2 전극(120)을 구성한다.

전술한 바와 같은 구성에서 특징적인 것은, 상기 화소 전극(128)은 상/하/좌/우 방향으로 소정간격 평행하게 이격된 다수의 투명전극패턴(126)으로 구성하고, 상기 드레인 전극(114)에서 연장된 수직 연결부는 상기 좌우로 이격된 투명전극패턴(126)의 이격영역 하부에 구성되는 동시에 이격된 투명전극패턴(126)과 동시에 접촉하도록 구성하는 것이다.

따라서, 화소 영역(P)에 위치하는 다수의 투명전극패턴(126)은 상기 수직 연결부(118)를 통해 전기적으로 모두 연결된 상태가 될 수 있다.

전술한 구성에서, 상기 수직 연결부(118)는 상기 투명전극 패턴(126)의 하부에 절연막을 사이에 두고 위치하며 이때, 절연막으로 벤조사이클로부텐(BCB)과 같은 유전율이 낮은 물질을 사용하게 되면, 상기 투명전극패턴(126)사이에 금속배선이 지나가면서 발생할 수 있는 신호 간섭을 최소화 할 수 있다.

따라서, 전계 왜곡 불안정성은 최소화 될 수 있으며 이로 인해 텍스쳐(texture)의 불안정성이 최소화 될 수 있다.

상기 각 전극패턴(126)의 가운데 영역에 대응하는 상부기판(미도시)에는 돌기(210)를 형성하며, 이는 전계 방향을 왜곡하여 액정이 점대칭으로 배열하도록 하는 역할을 한다.

상기 돌기(210)는 원형, 사각형상 등 다양한 형상으로 형성할 수 있다.

이하, 도 9a와 도 9b는 하나의 전극 패턴(126)에서 전압의 오프.온 상태(off,on state)에 따른 액정의 배향특성을 설명하기 위한 평면도와, 이를 각각 C-C`와 E-E`를 따라 절단한 단면도이다.

먼저, 도 9a는 전압을 인가하지 않았을 경우이며, 도시한 바와 같이 초기 배향특성이 수직방향인 VA 모드 액정은 전압이 인가되지 않으면 상부 기판(200)과 하부 기판(100)사이에 수직하게 배열한다.

반면, 도 9b와 같이 전압이 인가되었을 경우에는, 하부 기판(100)에 구성된 화소 전극(126)과 상부 기판(200)에 구성된 공통 전극(208)사이에 전계(400)분포가 발생하게 되고, 전계의 방향은 돌기(210)를 중심으로 전극패턴(126)의 안쪽에서 바깥방향으로 경사지게 분포한다.

즉, 돌기(210)를 중심으로 한 전계분포는 대칭적으로 구성되며 이로 인한 액정배향 방향 또한 돌기(210)를 중심으로 대칭적으로 경사지게 배향한다.

반면, 상기 돌기(210)에 대응하는 부분은 전계가 분포하지 않거나 약하게 분포하기 때문에 액정은 초기 배향상태를 그대로 유지하게 된다.

전술한 바와 같이, 전극 패턴 하나에 대한 균일한 액정층의 대칭분포는 한 화소에 대응하는 전극 패턴마다 이루어지므로 하나의 화소에 다수의 도메인이 형성된 것과 같고 이로 인해 광시야각을 구현할 수 있다.

이하, 도 10을 참조하여 전술한 바와 같은 본 발명에 따른 액정표시장치용 어레이기판을 포함하는 액정표시장치의 구성을 설명한다.

도 10은 본 발명에 따른 액정표시장치의 구성을 개략적으로 도시한 단면도이다.

도 10에 도시한 바와 같이 구성된 하부 기판(100)과 컬러필터와 공통 전극이 형성된 상부기판(200)을 합착하게 된다.

상기 합착된 두 기판(100,200) 사이에는 액정층(300)을 형성함으로써 액정패널의 제작이 완성될 수 있다.

상기 액정층은 유전율 이방성이 음인 액정층을 형성한다. 또한, 상기 액정층에는 카이랄 도펀트(chiral dopant)를 첨가할 수 도 있다.

다른 방법으로, 상기 두 기판 중 액정(300)을 하나의 기판 상에 적하 한 후 두 기판(200,100)을 합착하여 액정층을 형성할 수 있다.

이때, 하부기판(100)에는 게이트 전극(104)과, 반도체층(108,110)과, 소스 및 드레인 전극(112,114)을 포함하는 박막트랜지스터(T)와, 상기 게이트 전극(104)과 연결된 게이트 배선(102)과, 상기 소스 전극(112)과 연결된 데이터 배선(도 8의 116)을 구성한다.

상기 게이트 배선(102)과 데이터 배선(116)의 교차에 의해 화소 영역(P)을 정의할 수 있으며, 화소영역에는 앞서 설명한 바와 같이 상기 드레인 전극(114)과 접촉하는 다중 전극(126)으로 구성된 화소 전극(128)을 구성한다.

상부 기판(200)은 상기 하부 기판(100)에 형성한 박막트랜지스터(T)와 어레이배선에 대응한 부분에 빛을 차폐하는 블랙매트릭스(202)를 형성하고, 상기 화소영역(P)에 대응한 부분에는 적, 녹, 청색의 서브컬러필터(204a,204b)를 형성한다.

연속하여, 상기 블랙매트릭스(202)와 서브 컬러필터(204a,204b)가 형성된 기판(200)의 전면에 평탄화막(206)과 투명한 공통 전극(208)을 형성한다.

이때, 경우에 따라서 상기 평탄화막(206)은 형성하지 않을 수도 있다.

공통 전극(208)은 상기 화소 전극(128)과 동일한 투명한 도전성 금속으로 형성한다.

다음으로, 상기 공통 전극(208)상부에 상기 전극패턴(126)의 중앙에 대응하는 영역마다 돌기(210)를 형성한다.

상기 돌기(210)는 일반적으로 절연성 수지를 사용하여 형성할 수 있다.

또한, 상기 돌기(210)는 BCB(Benzocyclobutene)나 아크릴과 같은 유기물질로 형성할 수 있다. 상기 돌기(210)와 상기 화소전극(128)상에는 배향막을 형성할 수 있다.

전술한 구성에서, 특징적인 것은 상기 액정표시장치의 셀갭(d)과 액정층의 피치(pitch)비인 d/p를 0.1 ~ 0.18의 범위가 되도록 구성하는 것이다.

이와 같이 하려면, 상기 셀갭을 고정한 채로 액정의 피치를 변화시킬 수 도 있고, 액정의 피치를 고정한 채로 셀갭을 변화시킬 수 도 있다.

이하, 도 11과 도 12를 참조하여, 전술한 바와 같은 d/p값을 얻기 위해 진행된 실험결과를 설명한다.

도 11은 d/p값을 변화 시켜, 각 변화된 d/p값에 대한 시간에 따른 휘도의 변화를 나타낸 그래프이고, 도 11은 변화된 d/p값에 대한 시간에 따른 투과율의 변화를 나타낸 그래프이다.

먼저, 도 11에 나타낸 바와 같이, d/p(셀갭)값이 0.18(3.5㎛), 0.21(4.0㎛), 0.30(4.0㎛), 0.27(3.5㎛)인 경우에 대한 시간에 따른 휘도값을 실험한 결과, d/p(셀갭)값이 0.18(3.5㎛)의 경우 휘도값이 포화된 이후 시간이 지나도 포화상태가 거의 변하지 않는 반면, d/p(셀갭)값이 0.21(4.0㎛),0.30(4.0㎛),0.27(3.5㎛)일 경우에 시간이 지남에 따라 포화된 휘도값이 점점 낮아지면서 기울기가 발생하는 것을 알 수 있다.

도 12는 d/p 값을 각각 0.27, 0.18.0.09.1로 하였을 경우, 각각의 전압에 대한 투과율 특성을 나타낸 그래프이다.

도시한 바와 같이, d/p 값이 0.27인 경우에 동일한 전압(약 10V)에서 최대의 투과율을 보이나, d/p 값이 0.27인 경우에는 앞의 도 10에서 설명한 바와 같이 시간이 지남에 따라 휘도값이 떨어지는 특성이 있으므로 부적합하다.

따라서, 도 11과 도 12의 특성을 비교한 결과 d/p 값이 0.1~0.8인 경우에 바람직한 응답특성(시간에 따른 휘도 특성)을 얻을 수 있다는 결론을 얻을 수 있었다.

본 발명에 따른 액정표시장치는 단일 화소에 다중 도메인을 형성하는 것이 가능하고, 각 도메인의 경계에서 전계의 왜곡이 발생하지 않기 때문에 액정의 텍스쳐가 안정되어 고화질의 광시야각 구현이 가능한 액정표시장치를 제작할 수 있는 효과가 있다.

또한, 액정표시장치의 셀갭(d)과 액정피치(p)의 비 d/p값을 0.1~0.18로 함으로써, 액정의 응답특성을 개선하여 잔상 불량이 없는 동영상 구현이 가능하여 고화질의 액정표시장치를 제작할 수 있는 효과가 있다.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이고,

도 2a와 도 2b는 전압이 오프 / 온 상태일 때의 액정의 동작을 설명하기 위한 단면도이고,

도 3은 종래에 따른 액정표시장치용 어레이기판의 일부를 확대하여 도시한 확대 평면도이고,

도 4는 도 3의 A-A`를 따라 절단한 단면도이고,

도 5는 도 3의 B-B`를 따라 절단하여 전계 분포에 따른 액정의 배향을 도시한 단면도이고,

도 6은 전계 분포에 따른 액정의 배향을 도시한 평면도이고,

도 7은 액정의 셀갭(d)과 액정의 피치(p) 비인 종래의 d/p값에 대한 시간에 따른 휘도값을 나타낸 그래프이고,

도 8은 본 발명에 따른 액정표시장치용 어레이기판의 한 화소를 개략적으로 도시한 평면도이고,

도 9a와 도 9b는 하나의 전극 패턴에 대해, 전압의 오프/온 상태(off,on state)에 따른 액정의 배향특성을 설명하기 위한 평면도와, 이를 각각 C-C`와 E-E`를 따라 절단한 단면도이고,

도 10은 본 발명에 따른 액정표시장치의 구성을 개략적으로 도시한 단면도이고,

도 11과 도 12는 본 발명에 따른 액정표시장치의 셀갭(d)대 액정피치(p) 비인 d/p값에 대한 시간에 따른 휘도와 시간에 따른 투과율을 나타낸 그래프이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 하부 기판 102 : 게이트 배선

104 : 게이트 전극 106 : 게이트 절연막

108 : 액티브층 112 : 소스 전극

114 : 드레인 전극 128 : 화소 전극

200 : 상부 기판 202 : 블랙 매트릭스

204 : 컬러 필터 206 : 평탄화막

208 : 공통 전극

Claims (6)

1. 제 1 기판과 제 2 기판과;

   상기 제 1 기판 상에 형성된 다수의 게이트 배선과;

   상기 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과;

   상기 두 배선들의 교차지점마다 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;

   상기 드레인 전극에서 화소영역으로 수직하게 연장된 수직 연결부와;

   상기 화소영역에 구성되며, 상/하/좌/우 방향으로 소정간격 이격되어 구성되고, 좌/우 방향으로 이격된 구성은 상기 연결부와 각각 접하는 다수의 투명전극패턴으로 이루어진 화소 전극과 ;

   상기 제 1 기판과 제 2 기판 사이에 위치하며,

   제 1 및 제 2 기판 사이의 갭(d)에 대한 상기 액정층 피치(pitch)(p)의 비인 d/pR 0.1 ~0.18인 액정층

   을 포함하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 투명전극패턴과 접촉하는 수단으로 상기 수직 연결부의 양측에서 각각 연장된 돌출패턴이 더욱 구성된 액정표시장치.
3. 제 1 항에 있어서,

   상기 게이트 배선에서 화소영역으로 연장된 스토리지 제 1 전극과, 상기 연결부에서 상기 스토리지 제 1 전극의 상부로 연장되고 상기 화소 전극과 연결되는 스토리지 제 2 전극을 더 포함하는 액정표시장치.
4. 제 1 항에 있어서,

   상기 투명 전극 패턴은 원 형상인 액정표시장치.
5. 제 1 항에 있어서,

   상기 제 2 기판 상에 형성된 돌기를 더욱 포함하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 액정층에는 카이랄 도펀트를 더욱 포함하는 액정표시장치.