KR20050040588A - 임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조방법 - Google Patents
임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050040588A KR20050040588A KR1020030076042A KR20030076042A KR20050040588A KR 20050040588 A KR20050040588 A KR 20050040588A KR 1020030076042 A KR1020030076042 A KR 1020030076042A KR 20030076042 A KR20030076042 A KR 20030076042A KR 20050040588 A KR20050040588 A KR 20050040588A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- plate
- embedded capacitor
- rcc
- copper foil
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
- H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 임베디드 커패시터가 형성된 인쇄회로기판 및 그 제조 방법에 관한 것으로서, 동박적층원판(CCL)의 동박층에 단층으로 커패시터의 양극 플레이트 및 음극 플레이트를 성형하는 내층회로를 형성한 후 상기 양극 플레이트 및 음극 플레이트 사이에 유전체를 충진하여 임베디드 커패시터를 형성하고, 임베디드 커패시터에 전원을 인가하기 위한 외부 전극으로 작용하는 외층회로가 형성될 레진코팅동박판(RCC)을 동박적층원판의 양면에 레이업하고, 상기 내·외층회로간의 전기적 접속을 위한 도통홀을 형성한 후 레진코팅동박판(RCC)에 대한 동도금을 수행하여 도통홀에 도전성을 형성한 후, 동박적층원판의 동박층에 형성된 임베디드 커패시터에 구동전원을 인가하기 위한 외부 전극을 레진코팅동박판(RCC)의 일측 방향에 형성한다.
따라서, 본 발명은 동박적층원판의 동박층에 형성된 임베디드 커패시터에 구동전원을 인가하기 위한 외부전극을 레진코팅동박판(RCC)의 일측 방향에만 형성함으로써, 커패시터의 양전극을 통하여 흐르는 전류의 방향을 상호 대향하도록 하여 상기 전류에 의하여 발생하는 기생 인덕턴스를 상쇄시켜 인쇄회로 기판에서 발생하는 전체 기생 인덕턴스를 저감하는 효과를 제공한다.
Description
본 발명은 임베디드 커패시터(Embedded Capacitor)가 형성된 인쇄회로기판 및 그 제조 방법에 관한 것이다.
보다 상세하게는 동박적층원판의 동박층에 형성된 임베디드 커패시터에 구동전원을 인가하는 외부전극을 레진코팅동박판(RCC)의 일측 방향에만 형성하여 전류에 의하여 발생하는 기생 인덕턴스를 상쇄시켜 전체적인 기생 인덕턴스를 저감 시킬 수 있는 임베디드 커패시터가 형성된 인쇄회로기판 및 그 제조 방법에 관한 것이다.
최근, 무선통신시장의 급격한 신장에 따른 마이크로파 응용사례의 증가는 기존의 P C B를 사용하면서 고주파 특성에 대한 요구에 대응하기 위하여 시스템 내에서 인터커넥트와 패키지 기술에 대해 많은 변화를 요구하고 있으며, 특히, 무선 단말기 등의 휴대용 전자기기의 소형화와 비용절감을 위해서는 필연적으로 이들을 구성하는 수동소자들의 집적화에 대한 관심과 연구가 활발히 진행되고 있다.
그러나, 능동기능의 소자들은 거의 대 부분 실리콘 기술에 기반을 둔 고밀도 집적회로로 통합이 이루어지면서 단지 몇 개의 칩 부품으로 구현되는 반면에, 저항 , 커패시터 및 인덕터 등의 수동소자의 집적화는 거의 이루어지지 못하여 개별 소자가 회로기판 상에 납 땜 등의 방법으로 부착되고 있다.
따라서, 다양한 기능을 갖는 동시에 소형화된 무선 단말기를 제작하기 위해서는 더 높은 RF 주파수 대역의 사용이 요구되고, 이에 연동하여 커패시터 등의 수동소자의 자기 공명 주파수(SRF : Self Resonance Frequency)가 점점 높은 것이 요구되고 있으며, 또한 전원 안정화에 사용되는 디커플링 커패시터의 경우에는 고주파에서 임피던스를 줄이는 것이 요구되고 있다.
상술한 바와 같이 수동소자의 자기 공명 주파수(SRF : Self Resonance Frequency)를 높이고, 고주파에서 디커플링 커패시터의 임피던스를 줄이기 위한 방법으로는, 도 1에 도시된 바와 같이, PCB 내에 임베디드된 커패시터의 양극 및 음극을 통하여 흐르는 전류의 방향을 서로 반대로 하여 흐르는 전류에 의하여 발생하는 기생 인덕턴스를 상쇄시켜 전체적인 기생 인덕턴스를 줄이는 방법이 있다.
그러나, 종래의 임베디드 커패시터가 형성된 PCB기판의 경우, 도 2에 도시된 바와 같이, PCB 기판의 동박층에 양극 플레이트 및 음극 플레이트를 형성하기 위하여 절연체(3)를 소정의 마스킹 공정에 의거하여 제거하고, 동박층(1)에 소정 형상의 회로패턴을 성형한 후, 상기 회로패턴에 의하여 형성된 양극 플레이트 및 음극 플레이트 사이에 유전체(2)를 충진하여 임베디드 커패시터를 형성한다.
이후, 상기 임베디드 커패시터에 구동 전원을 공급하기 위한 전극을 형성하기 위하여, 동박층(1)의 일측면에는 양극(4)을 형성하고 다른 일측면에는 음극(5)을 형성하여 상기 임베디드 커패시터에 구동 전원을 인가하였다.
이와 같이 구성된 종래의 PCB기판의 경우, 도 3에 도시된 바와 같이, 임베디드 커패시터에 흐르는 전류의 입·출력 방향이 동일하여 커패시터의 기생 인덕턴스 (mutual inductance)가 서로 합해져서 더 큰 기생 인덕턴스가 발생되는 문제점이 있었다.
본 발명은 상술한 바와 같은 문제를 해결하기 위하여, 동박적층원판의 동박층에 형성된 임베디드 커패시터에 구동전원을 인가하기 위한 외부 전극이 레진코팅동박판(RCC)의 일측 방향에만 형성된 임베디드 커패시터가 형성된 인쇄회로기판 및 그 제조 방법을 제공하는 데 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로 기판은, 절연판과, 소정의 회로설계에 의하여 형성된 양극 플레이트 및 음극 플레이트 사이에 고 유전율의 유전체가 충진된 임베디드 커패시터 형성된 동박층으로 구성된 동박적층원판; 상기 동박적층원판의 일측면에 적층되어 인쇄회로기판의 외층을 형성되고, 상기 동박적층원판의 동박층에 형성된 임베디드 커패시터에 구동전원을 공급하기 위한 외부 전극이 형성된 제 1 레진코팅동박판(RCC); 및 상기 동박적층원판의 다른 일측면에 적층되어 인쇄회로기판의 외층을 형성하는 제 2 레진코팅동박판(RCC)을 포함하여 구성된 것을 특징으로 한다.
또한, 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판의 제조 방법은, 동박적층원판(CCL)의 동박층에 커패시터의 양극 플레이트 및 음극 플레이트로 동작하는 내층회로를 형성하는 제 1 단계; 상기 내층회로의 양극 플레이트 및 음극 플레이트 사이에 유전체를 충진하는 제 2 단계; 상기 동박층에 돌출된 유전체를 제거하여 양극 플레이트 및 음극 플레이트 사이에 유전체가 충진된 임베디드 커패시터를 형성하는 제 3 단계; 상기 임베디드 커패시터에 전원을 인가하기 위한 외부전극으로 작용하는 외층회로가 형성될 레진코팅동박판(RCC)을 상기 동박적층원판의 양면에 레이업하는 4 단계; 상기 내·외층회로 사이의 전기적 접속을 위한 도통홀을 형성하는 제 5 단계; 상기 레진코팅동박판(RCC)에 대한 동도금을 수행하여 상기 도통홀에 도전성을 형성하는 제 6 단계; 및 상기 레진코팅동박판(RCC)에 상기 임베디드 커패시터에 구동전원을 인가하는 외부전극을 구성하기 위한 외층회로를 형성하는 제 7 단계를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부도면을 참조하여 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조 방법을 상세하게 설명한다.
먼저, 도 4 내지 도 6을 참조하여 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판의 구성을 상세하게 설명한다.
여기서, 도 4는 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판의 단면도 이고, 도 5는 본 발명에 따른 인쇄회로기판에 형성된 임베디드 커패시터의 디자인 및 외부전극의 구성을 도시한 상면도 이다
본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판(10)은, 동박적층원판(CCL)(100)의 동박층(120)에 형성된 임베디드 커패시터(130)에 구동 전원을 인가하기 위한 외부 전극이 레진코팅동박판(RCC)(200)의 일측 방향에만 형성되도록 구성된 것으로서, 도 4에 도시된 바와 같이, 임베디드 커패시터(130)가 형성되는 동박적층원판(100), 상기 임베디드 커패시터(130)에 구동전원을 인가하기 위한 외부전극(미도시)이 형성되는 제 1 레진코팅동박판(RCC)(200) 및 제 2 레진코팅동박판 (RCC)(200')을 포함하여 구성된다.
여기서, 상기 동박적층원판(CCL)(100)은 인쇄회로기판(PCB)(10)에 사용되는 필수 원재료로 종이 혹은 유리 등의 절연물과 수지(Resin) 시트를 여러 겹 쌓고 가열·가압 처리해 만든 절연판(110)과, 상기 절연판(110)의 양면 또는 일면에 동박을 접착하여 형성된 동박층(120)으로 구성되어 있다.
상술한 바와 같이 구성된 동박적층원판(100)의 동박층(120)에 소정의 마스킹 공정을 수행하여 커패시터의 양극 플레이트(131) 및 음극 플레이트(132)를 구성하기 위한 내층회로를 형성한 후, 소정의 방법, 보다 구체적으로는 스크린 인쇄를 통하여 고 유전율의 유전체(133)를 상기 양극 플레이트(131) 및 음극 플레이트(132) 사이에 충진시킨다.
이후, 상기 양극 플레이트(131) 및 음극 플레이트(132) 사이에 충진된 고 유전율을 갖는 유전체(133) 중에서 상기 동박층(120)에 돌출된 부분을 제거하기 위하여 상기 동박층(120)에 대한 표면 연마를 수행함으로써, 상기 동박적층원판(100)의 동박층(120)에 임베디드 커패시터(130)를 형성한다.
즉, 동박적층원판(CCL)(100)의 동박층(120)에 형성된 임베디드된 커패시터 (130)는, 도 5에 도시된 바와 같이, 동박적층원판(100)의 동박층(120)에 형성된 양극 플레이트(131) 및 음극 플레이트(132) 사이에 고 유전율을 갖는 유전체(133)가 충진된 상태로 디자인 되어 있고, 후술하는 제 1 레진코팅동박판(RCC)(200)의 일측 방향에만 형성된 외부전극인 양극(221) 및 음극(222)에 각각 전기적으로 접속되어 외부로부터 인가되는 구동전원을 공급 받는다.
여기서, 상기 동박적층원판(100)의 동박층(120)에 형성된 임베디드 커패시터는(130) 양극 플레이트(131) 및 음극 플레이트(132)와, 상기 양극 플레이트(131) 및 음극 플레이트(132) 사이에 충진된 유전체(133)가 상호 맞물린(interdigitate)형태로 구성되어 있다.
제 1 레진코팅동박판(RCC)(200)은, 도 5에 도시된 바와 같이, 동박층(220) (미도시)과, 상기 동박층을 피복하는 수지(210)로 구성되고, 상기 동박적층원판 (100)의 일면에 적층되어 인쇄회로기판(10)의 외층을 형성한다.
또한, 상기 제 1 레진코팅동박판(RCC)(200)은 상기 동박적층원판(100)의 동박층(120)에 형성된 임베디드 커패시터(130)에 구동전원을 인가하기 위한 외부전극인 양극(221) 및 음극(222)이 일측 방향에 형성되어 있고, 동도금된 도통홀(300)에 의하여 상기 동박적층원판(100)의 동박층(120)에 형성된 임베이드 커패시터(130)의 양극 플레이트(131) 및 음극 플레이트(132)에 전기적으로 각각 연결되어 외부로부터 인가되는 구동전원을 공급한다.
여기서, 상기 외부전극인 양극(221) 및 음극(222)은, 도 5에 도시된 바와 같이, 상기 제 1 레진코팅동박판(RCC)(200)의 일측 방향에만 형성되어 상기 동박적층원판(100)의 동박층(120)에 형성된 임제이드 커패시터의 양극 플레이트(131) 및 음극 플레이트(132)를 통하여 흐르는 전류의 방향을 상호 대향하도록 함으로써, 상기 전류에 의하여 발생하는 인덕턴스를 상쇄시켜 전체적인 상호 인덕턴스를 저감시키는 역할을 수행한다.
제 2 레진코팅동박판(RCC)(200')은 동박층(220')에 수지(210')가 피복된 형태로 구성된 것으로서, 상기 동박적층원판(100)의 일면에 적층되어 인쇄회로기판 (10)의 외층을 형성한다.
상술한 바와 같이 구성된 인쇄회로기판은, 도 5에 도시된 바와 같이,상기 제 1 레진코팅동박판(RCC)(100)의 일측 방향에만 형성된 외부전극으로부터 상기 동박적층원판(CCL)(100)의 동박층(120)에 형성된 임베디드 커패시터(130)에 구동 전원을 인가함으로써, 상기 임베디드 커패시터(130)의 입·출력 전류 방향이 상호 대향되고, 이에 의거하여 기생 인덕턴스가 서로 상쇄되어 전체적인 상호 인덕턴스가 저감된다.
이하, 도 6 및 도 7을 참조하여 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판의 제조방법을 설명한다.
여기서, 도 6은 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판의 제조방법을 도시한 순서도 이고, 도 7은 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판의 제조 공정도 이다.
먼저, 절연체(110) 및 동박층(120)으로 구성된 동박적층원판(CCL)(100)의 동박층(120)에 임베이트 커패시터의 양극 플레이트(131) 및 음극 플레이트(132)를 성형하기 위한 내층회로를 형성한다(S100)
도 7a 및 도 7b를 참조하여 보다 구체적으로 설명하면, 종이 혹은 유리 등의 절연물과 수지(Resin) 시트를 여러 겹 쌓고 가열·가압 처리해 만든 절연판(110)과, 상기 절연판(110)의 양면 또는 일면에 동박을 접착하여 형성된 동박층(120)으로 구성된 동박적층원판(100)의 동박층(120)에 대한 소정의 마스킹 공정을 수행하고, 마스킹 되지 않은 부분에 대한 노광 및 현상을 수행한다.
이후, 상기 노광 및 현상된 부분데 대한 에칭을 수행하여 임베이드 커패시터의 양극 플레이트(131) 및 음극 플레이트(132)를 성형하기 위한 내층회로를 설계한다.
상술한 바와 같이 동박적층원판(100)의 동박층(120)에 임베이드 커패시터의 양극 플레이트(131) 및 음극 플레이트(132)를 성형하기 위한 내층 회로를 형성한 후, 상기 커패시터의 양극 플레이트(131) 및 음극 플레이트(132) 사이에 고 유전율을 갖는 유전체(133)를 충진시킨다(S200).
도 7c를 참조하여 보다 구체적으로 설명하면, 상기 동박적층원판(100)의 동박층(120)에 형성된 양극 플레이트(131) 및 음극 플레이트(132) 사이에 소정의 방법, 보다 구체적으로는 스크린 인쇄 등을 통하여 고 유전율을 갖는 유전체(133)를 충진한 후 이를 경화처리한다.
이후, 도 7d에 도시된 바와 같이, 상기 경화처리 된 유전체(133) 중에서 상기 동박층(120)에 돌출된 부분을 제거하기 위하여 상기 동박층(120)에 대한 표면처리를 수행하여 양극 플레이트(131) 및 음극 플레이트(132) 사이에 고 유전율을 갖는 유전체(133)가 충진 된 형태의 임베디드 커패시터를 상기 동박적층원판(100)의 동박층(120)에 형성한다(S300).
상술한 바와 같이 동박적층원판(100)의 동박층(120)에 임베디드 된 커패시터(130)를 생성한 후, 인쇄회로기판(10)의 외층을 형성하기 위한 제 1 레진코팅동박판(RCC)(200) 및 제 2 레진코팅동박판(RCC)(200')을 상기 동박적층원판을 개재하여 레이업 시킨다(S400).
도 7e를 참조하여 보다 구체적으로 설명하면, 동박적층원판(100)의 동박층(120)에 형성된 임베디드 커패시터(130)에 전원을 인가하기 위한 외부 전극을 형성하기 위한 외층 회로가 설계될 제 1 레진코팅동박판(RCC)(200)을 상기 동박적층원판의 일측면에 레이업 시킨다.
여기서, 상기 제 1 레진코팅동박판(RCC)(200)은 수지층(210)과, 상기 수지층(210)에 피복되고 상기 동박적층원판(100)의 동박층(120)에 형성된 양극 플레이트 (131) 및 음극 플레이트(132)와 동도금 된 도통홀(300)을 통하여 전기적으로 연결되는 양극(221) 및 음극(222)이 형성될 동박층(220)으로 구성되어 있다.
이후, 도 7f에 도시된 바와 같이, 상기 동박적층원판(100)의 다른 일측면에 대하여는 제 2 레진코팅동박판(RCC)(200')을 레이업 시킨 후, 프레스를 이용하여 압축 성형하여 상기 동박적층원판(100)의 동박층(120)에 임베디드 커패시터(130)를 형성한다(S500).
여기서, 제 1 레진코팅동박판(RCC)(200)에 형성되는 외부전극인 양극(221) 및 음극(222)은, 도 5에 도시된 바와 같이, 상기 제 1 레진코팅동박판(RCC)(200)의 일측 방향에만 형성되어 상기 동박적층원판(100)의 동박층(120)에 형성된 임베디드 커패시터(130)의 양극 플레이트(131) 및 음극 플레이트(132)를 통하여 흐르는 전류의 방향을 상호 대향하도록 하여 상기 전류에 의하여 발생하는 인덕턴스를 상쇄시킨다.
상술한 바와 같이 외부전극이 형성될 제 1 레진코팅동박판(RCC)(200), 임베디드 커패시터(130)가 형성된 동박적층원판(100) 및 제 2 레진코팅동박판(RCC) (200')으로 레이업 된 인쇄회로기판(10)을 형성한 후, 도 7g에 도시된 바와 같이, 상기 인쇄회로기판(10)의 소정 위치에 상기 내층회로 및 외층회로 사이의 전기적 접속을 위한 도통홀(300)을 형성한다(S600).
이후, 상기 인쇄회로기판(10)의 소정 위치에 형성된 도통홀(300)에 도전성을 형성하기 위하여, 도 7h에 도시된 바와 같이, 상기 제 1 및 제 2 레진코팅동박판 (RCC)에 대한 동도금(400)을 수행하여 상기 인쇄회로기판(10)의 내층회로 및 외층회로 사이의 전기적 접속을 수행한다(S700).
상술한 바와 같이 상기 제 1 및 제 2 레진코팅동박판(RCC)(200),(200')에 대한 동도금을 수행한 후, 도 7i에 도시된 바와 같이, 상기 동박적층원판(100)의 동박층(120)에 형성된 임베디드 커패시터에 구동전원을 인가하는 외부전극을 도 5에 도시된 바와 같이 상기 제 1 레진코팅동박판(RCC)(200)의 일측 방향에 형성함으로써, 임베디드 커패시터가 형성된 인쇄회로기판을 완성시킨다(S800).
상기한 바와 같이, 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조 방법에 따르면, 동박적층원판(CCL)의 동박층에 형성된 임베디드 커패시터에 구동전원을 인가하기 위한 외부전극을 레진코팅동박판(RCC)의 일측 방향에만 형성함으로써, 임베디드 커패시터의 양전극을 통하여 흐르는 전류의 방향을 상호 대향하도록 하여 상기 전류에 의하여 발생하는 인덕턴스를 상쇄시켜 전체적인 상호 인덕턴스를 저감할 수 있는 효과를 제공한다.
상술한 본 발명에서는 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있음을 이해할 수 있을 것이다.
도 1은 전류의 입·출력 방향에 따라 증감되는 기생 인덕턴스를 도시한 도면.
도 2는 종래의 임베디드 커패시터가 형성된 인쇄회로기판의 상면도.
도 3은 종래의 임베디드 커패시터가 형성된 인쇄회로기판의 수직 단면도.
도 4는 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판의 수직 단면도.
도 5는 본 발명에 따른 임베디드 커패시터가 형성된 동박적층원판(CCL)의 상면도 및 외부전극이 형성된 제 1 레진코팅동박판(RCC)의 상면도.
도 6은 본 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판의 제조방법을 도시한 순서도.
도 7은 발명에 따른 임베디드 커패시터가 형성된 인쇄회로기판의 제조 공정도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 인쇄회로기판
100 : 동박적층원판(CCL)
110 : 절연판(수지 + glass fiber)
120 : 동박층
130 : 임베디드 커패시터
131 : 양극 플레이트
132 : 음극 플레이트
133 : 유전체
200 : 제 1 레진코팅동박판(RCC)
210, 21O' : 수지
220, 220' : 동박층
221 : 양극
222 : 음극
300 : 도통홀
400 : 동도금층
Claims (8)
- 절연판과, 소정의 회로설계에 의하여 성형된 양극 플레이트 및 음극 플레이트 사이에 고 유전율의 유전체가 충진된 형상의 임베디드 커패시터(Embedded Capacitor)가 형성되는 동박층으로 구성된 동박적층원판;상기 동박적층원판의 일측면에 적층되어 인쇄회로기판의 외층을 형성하고, 상기 동박적층원판의 동박층에 형성된 임베디드 커패시터에 구동전원을 공급하기 위한 외부 전극이 형성되는 제 1 레진코팅동박판(RCC); 및상기 동박적층원판의 다른 일측면에 적층되어 인쇄회로기판의 또 다른 외층을 형성하는 제 2 레진코팅동박판(RCC)을 포함하여 구성된 것을 특징으로 하는 임베디드 커패시터가 형성된 인쇄회로 기판.
- 제 1항에 있어서,상기 동박적층원판의 동박층에 형성된 임베디드 커패시터는 양극 플레이트 및 음극 플레이트와, 상기 양극 플레이트 및 음극 플레이트 사이에 충진된 유전체가 상호 맞물린(interdigitate)형태로 구성된 것을 특징으로 하는 임베디드 커패시터가 형성된 인쇄회로 기판.
- 제 1 항에 있어서,상기 유전체는 스크린 인쇄에 의하여 상기 동박적층원판의 동박층에 형성된 양극 플레이트 및 음극 플레이트 사이에 충진 되는 것을 특징으로 하는 임베디드 커패시터가 형성된 인쇄회로기판.
- 제 1 항에 있어서,상기 제 1 레진코팅동박판(RCC)에 형성된 외부 전극은 기생 인덕턴스를 저감시키기 위하여 상기 제 1 레진코팅동박판(RCC)의 일측 방향에만 형성된 것을 특징으로 하는 임베디드 커패시터가 형성된 인쇄회로기판.
- 동박적층원판(CCL)의 동박층에 커패시터의 양극 플레이트 및 음극 플레이트로 동작하는 내층회로를 형성하는 제 1 단계;상기 내층회로의 양극 플레이트 및 음극 플레이트 사이에 유전체를 충진하는 제 2 단계;상기 동박층에 돌출된 유전체를 제거하여 양극 플레이트 및 음극 플레이트 사이에 유전체가 충진된 임베디드 커패시터를 형성하는 제 3 단계;상기 임베디드 커패시터에 전원을 인가하기 위한 외부전극으로 작용하는 외층회로가 형성될 제 1 레진코팅동박판(RCC)과 제 2 레진코팅동박판(RCC)을 상기 동박적층원판의 양면에 레이업하여 적층하는 4 단계;상기 내·외층회로 사이의 전기적 접속을 위한 도통홀을 형성하는 제 5 단계;상기 제 1 및 제 2 레진코팅동박판(RCC)에 대한 동도금을 수행하여 상기 도통홀에 도전성을 형성하는 제 6 단계; 및상기 임베디드 커패시터에 구동전원을 인가하는 외부전극을 구성하기 위한 외층회로를 상기 제 1 레진코팅동박판(RCC)에 형성하는 제 7 단계를 포함하여 구성된 것을 특징으로 하는 임베디드 커패시터가 형성된 인쇄회로기판의 제조방법.
- 제 5 항에 있어서,상기 제 2 단계에서 스크린 인쇄를 통하여 고 유전율의 유전체를 상기 동박적층원판에 성형된 상기 양극 플레이트 및 음극 플레이트에 충진하는 것을 특징으로 하는 임베디드 커패시터가 형성된 인쇄회로기판의 제조방법.
- 제 5 항에 있어서,상기 제 3 단계에서 상기 동박적층원판의 동박층에 형성된 임베디드 커패시터는 양극 플레이트 및 음극 플레이트와, 상기 양극 플레이트 및 음극 플레이트 사이에 충진된 유전체가 상호 맞물린(interdigitate)형태로 구성된 것을 특징으로 하는 임베디드 커패시터가 형성된 인쇄회로 기판의 제조방법.
- 제 5 항에 있어서,상기 제 7 단계에서 상기 동박적층원판의 동박층에 형성된 임베디드 커패시터에 전원을 인가하기 위한 외부전극은 기생 인덕턴스를 저감시키기 위하여 상기 제 1 레진코팅동박판(RCC)의 일측 방향에만 형성하는 것을 특징으로 하는 임베디드 커패시터가 형성된 인쇄회로기판의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030076042A KR100567094B1 (ko) | 2003-10-29 | 2003-10-29 | 임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030076042A KR100567094B1 (ko) | 2003-10-29 | 2003-10-29 | 임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050040588A true KR20050040588A (ko) | 2005-05-03 |
KR100567094B1 KR100567094B1 (ko) | 2006-03-31 |
Family
ID=37242380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030076042A KR100567094B1 (ko) | 2003-10-29 | 2003-10-29 | 임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100567094B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100673860B1 (ko) * | 2005-11-17 | 2007-01-25 | 삼성전기주식회사 | 임베디드 인쇄회로기판 제작방법 |
US10111321B2 (en) | 2015-02-17 | 2018-10-23 | Samsung Electronics Co., Ltd. | Printed circuit board |
-
2003
- 2003-10-29 KR KR1020030076042A patent/KR100567094B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100673860B1 (ko) * | 2005-11-17 | 2007-01-25 | 삼성전기주식회사 | 임베디드 인쇄회로기판 제작방법 |
US10111321B2 (en) | 2015-02-17 | 2018-10-23 | Samsung Electronics Co., Ltd. | Printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
KR100567094B1 (ko) | 2006-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6828670B2 (en) | Module component | |
KR100688768B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조 방법 | |
TW519801B (en) | High frequency module device and method for its preparation | |
US8642898B2 (en) | Circuit board structure with capacitors embedded therein | |
US20090097218A1 (en) | Capacitor-embedded printed wiring board and method of manufacturing the same | |
JP2006190953A (ja) | メッキによるチップ内蔵型プリント回路基板およびその製造方法 | |
JP2008270532A (ja) | インダクタ内蔵基板及びその製造方法 | |
WO2021004459A1 (zh) | 一种埋入式电路板及其制备方法 | |
KR100678083B1 (ko) | 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법 | |
JP2002344106A (ja) | 回路部品内蔵基板とその製造方法 | |
KR101018281B1 (ko) | 수동소자 내장형 인쇄회로기판 제조 방법 | |
KR100567094B1 (ko) | 임베디드 커패시터가 형성된 인쇄회로 기판 및 그 제조방법 | |
JP4363947B2 (ja) | 多層配線回路基板およびその作製方法 | |
JP2001156211A (ja) | コンデンサ内蔵型配線基板 | |
JP2004146419A (ja) | 複合多層基板およびそれを用いたモジュール | |
KR100771319B1 (ko) | 칩 내장형 인쇄회로기판 및 그 제조방법 | |
CN112586090A (zh) | 用于射频部件的多层冷却结构 | |
KR20040111302A (ko) | 다층 헤비카파 인쇄회로기판 및 그 제조방법 | |
EP4081005A1 (en) | Component carrier | |
JP3748361B2 (ja) | 電気素子内蔵型配線基板 | |
KR20060042723A (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
JP2004072124A (ja) | 電気素子内蔵配線基板 | |
KR200415210Y1 (ko) | 리지드 플렉시블 인쇄회로기판 | |
KR101020735B1 (ko) | 임베디드 캐패시터를 포함하는 인쇄회로 기판 제조 방법 | |
KR100565501B1 (ko) | 수동소자 매립 회로기판 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090105 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |