KR20050039427A

KR20050039427A - Source driving ic and liquid crystal display device having the same

Info

Publication number: KR20050039427A
Application number: KR1020030074894A
Authority: KR
Inventors: 박희범
Original assignee: 삼성전자주식회사
Priority date: 2003-10-25
Filing date: 2003-10-25
Publication date: 2005-04-29

Abstract

본 발명에 따른 소스 구동 회로는 쉬프트 레지스터, 데이터 레지스터, 래치부, D/A 컨버터, 버퍼부 및 스위치부를 포함한다.The source driving circuit according to the present invention includes a shift register, a data register, a latch portion, a D / A converter, a buffer portion, and a switch portion.

쉬프트 레지스터는 외부로부터 동작 시작을 알리는 스타트 펄스와 데이터 전송 방향 제어 신호, 쉬프트 클럭 등을 인가받아 펄스를 순차적으로 이동시키고, 데이터 레지스터는 쉬프트 레지스터의 동작에 따라 입력된 데이터를 한 개의 수평 라인의 데이터 저장이 모두 끝나면 한꺼번에 래치부로 내려보낸다. 래치부는 인가되는 데이터 래치 신호에 맞추어 입력된 화상 데이터 정보를 D/A 컨버터에 전달하고, D/A 컨버터는 래치부로부터 전송된 데이터 신호를 해당 그레이 스케일 전압인 아날로그 신호로 바꾸어 출력한다. 버퍼부는 아날로그 데이터 신호를 증폭하여 액정 패널의 데이터 배선에 동시에 인가한다. 스위치부는 앰프 인에이블 신호가 인가되면, 버퍼부로부터 출력되는 아날로그 데이터 신호를 액정 패널의 데이터 배선에 인가한다. 또한, 공통 전압 인에이블 신호가 인가되면, 상기 버퍼부의 출력을 차단하고, 액정 패널의 공통 전극에 인가되는 공통 전압을 상기 버퍼부의 출력 대신 액정 패널의 데이터 배선에 인가한다. 이때, 공통 전압 인에이블 신호는 차지 쉐어링 타임 동안에 인가된다. The shift register receives a start pulse, a data transfer direction control signal, a shift clock, and the like, to sequentially move the pulse sequentially. The data register moves data input in accordance with the operation of the shift register on one horizontal line. When all the saving is done, send it down to the latch part at once. The latch unit transfers the input image data information to the D / A converter in accordance with the applied data latch signal, and the D / A converter converts the data signal transmitted from the latch unit into an analog signal having a corresponding gray scale voltage and outputs it. The buffer unit amplifies the analog data signal and simultaneously applies it to the data line of the liquid crystal panel. When the amplifier enable signal is applied, the switch unit applies an analog data signal output from the buffer unit to the data line of the liquid crystal panel. In addition, when the common voltage enable signal is applied, the output of the buffer unit is cut off, and the common voltage applied to the common electrode of the liquid crystal panel is applied to the data line of the liquid crystal panel instead of the output of the buffer unit. At this time, the common voltage enable signal is applied during the charge sharing time.

Description

Source driving circuit and liquid crystal display having the same {Source Driving IC And Liquid Crystal Display Device Having The Same}

본 발명은 소스 구동회로 및 이를 갖는 액정 표시 장치에 관한 것으로, 더욱 상세하게는 데이터 전압 커플링에 따른 주변 신호의 왜곡을 최소화하도록 구성된 소스 구동회로 및 이를 갖는 액정 표시 장치에 관한 것이다.The present invention relates to a source driving circuit and a liquid crystal display having the same, and more particularly, to a source driving circuit and a liquid crystal display having the same configured to minimize the distortion of the peripheral signal due to the data voltage coupling.

일반적으로, 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써, 원하는 화상 신호를 얻는 표시 장치이다. In general, a liquid crystal display device applies an electric field to a liquid crystal material having an anisotropic dielectric constant injected between two substrates, and adjusts the intensity of the electric field to control the amount of light transmitted through the substrate, thereby obtaining a display image. Device.

액정 표시 장치는 화상을 디스플레이하는 액정 패널, 이를 구동하는 소스 및 게이트 구동부와, 상기 액정 패널에 소정의 광을 인가하는 백라이트를 포함하여 이루어진다. The liquid crystal display includes a liquid crystal panel for displaying an image, a source and gate driver for driving the image, and a backlight for applying predetermined light to the liquid crystal panel.

상기 소스 구동부는 다수의 소스 구동회로로 구성되며, 상기 소스 구동회로는 외부로부터 인가되는 화상 신호를 액정 패널에 전달하기 위한 회로 구성으로, 쉬프트 레지스터, 데이터 래지스터, 래치회로, D/A 컨버터 및 출력부를 포함하여 이루어진다. The source driver includes a plurality of source driver circuits, and the source driver circuit is a circuit configuration for transferring an image signal applied from the outside to the liquid crystal panel, and includes a shift register, a data register, a latch circuit, a D / A converter, It includes an output unit.

이때, 상기 화상 신호는 외부로부터 디지털 신호로 인가되며, 상기 소스 구동부의 D/A 컨버터를 통해 아날로그 신호로 변환되고 상기 출력부에서 증폭되어 액정 패널의 데이터 배선에 인가된다. In this case, the image signal is applied as a digital signal from the outside, is converted into an analog signal through the D / A converter of the source driving unit, amplified by the output unit is applied to the data line of the liquid crystal panel.

상기 아날로그 데이터 신호가 액정 패널에 동일 극성으로 계속 인가될 경우, 액정의 특성상 액정 물질내의 이온성 불순물이 침전되어 화소 전극 및 대향 전극에서 전기, 화학적 변화가 일어나 휘도가 저하되거나 잔상이 남게 된다. 이를 방지하기 위해, 상기 아날로그 데이터 신호의 극성을 주기적으로 반전시켜주는 구동 방식을 채택하여, 상기 소스 구동회로에서 상기 아날로그 데이터 신호는 소정 주기로 반전되어 출력된다. When the analog data signal is continuously applied to the liquid crystal panel with the same polarity, ionic impurities in the liquid crystal material are precipitated due to the characteristics of the liquid crystal, thereby causing electrical and chemical changes in the pixel electrode and the counter electrode, resulting in reduced luminance or afterimage. In order to prevent this, by adopting a driving method for periodically inverting the polarity of the analog data signal, the analog data signal is inverted at a predetermined period and outputted from the source driving circuit.

이러한 반전 출력에 따른 구동 방식은, 주기에 따라 프레임 반전(frame inversion), 라인 반전(line inversion) 및 도트 반전(dot inversion)으로 구분된다. The driving scheme according to the inversion output is divided into frame inversion, line inversion, and dot inversion according to the period.

도 5는 2 도트 구동 방식을 설명하기 위한 도이고, 도 6은 2 도트 구동시 도트 패턴에서의 종래 기술에 따른 데이터 출력과 이에 따른 공통 전압 왜곡을 표시한 도이다. FIG. 5 is a diagram illustrating a two-dot driving scheme, and FIG. 6 is a diagram illustrating a data output according to the prior art in a dot pattern and common voltage distortion according to a two-dot driving scheme.

도트 반전 구동 방식에는 1 도트 구동 방식과 2 도트 구동 방식 등이 있는데, 2 도트 구동 방식은 도 5에서와 같이 수직 방향으로는 두 개의 화소 전극을 주기로 계조 전압의 극성을 반전시키고, 수평 방향으로는 한 개의 화소 전극을 주기로 계조 전압의 극성을 반전시키는 것이다.As the dot inversion driving method, there are one dot driving method and two dot driving method. The two dot driving method inverts the polarity of the gray voltage at a period of two pixel electrodes in the vertical direction as shown in FIG. The polarity of the gray voltage is reversed at one pixel electrode.

이러한 2 도트 구동 방식으로 액정 표시 장치를 구동할 경우, 특정 패턴을 갖는 데이터 신호의 파형은 커플링에 의해 주변 전압을 심하게 왜곡시킬 수 있는 조건을 형성하게 된다. When driving the liquid crystal display by the two dot driving method, the waveform of the data signal having a specific pattern forms a condition that can severely distort the surrounding voltage by coupling.

예를 들어, 윈도우(Window) 종료 화면에서와 같은 도트 패턴에서는 홀수 채널 및 짝수 채널에 데이터가 뿌려질때 도 6에서와 같은 데이터 파형을 갖는다.For example, in the dot pattern as in the window end screen, when data is scattered on odd and even channels, the data pattern has a data waveform as in FIG. 6.

도트 패턴은 수직 및 수평 방향으로 블랙과 화이트의 데이터 신호가 교차로 뿌려지는 패턴의 형태를 말한다. The dot pattern refers to a pattern in which black and white data signals are scattered in the vertical and horizontal directions.

도 5 및 도 6에서와 같이, 홀수 채널에서 데이터 전압이 '+, -, -, +'로 반전되는 동안에 '블랙, 화이트, 블랙, 화이트'의 데이터 전압이 인가되고, 짝수 채널에서 데이터 전압이 '-, +, +, -'로 반전되는 동안에 '화이트, 블랙, 화이트, 블랙'의 데이터 전압이 인가된다.As shown in FIGS. 5 and 6, data voltages of 'black, white, black, and white' are applied while data voltages are inverted to '+,-,-, +' in odd channels, and data voltages in even channels are applied. The data voltages of 'white, black, white and black' are applied while inverting to '-, +, + and-'.

따라서, 홀수 채널 및 짝수 채널에 인가되는 데이터가 동시에 폴링(falling)되고 라이징(rising)되는 구간을 갖는다. 이러한 데이터 전압 파형은 주변 전압인 공통 전압에 커플링되어 공통 전압(Vcom)은 심한 왜곡이 발생하게 된다.Therefore, the data applied to the odd and even channels has a section in which the falling and rising at the same time. The data voltage waveform is coupled to a common voltage, which is an ambient voltage, so that the common voltage Vcom is severely distorted.

상기 공통 전압 왜곡은 크로스토크(crosstalk) 문제를 야기하고, 특히 몽블랑 구조의 액정 표시 장치의 경우는, Voff 왜곡에 의한 게이트 블록 불량 등을 유발하게 된다. The common voltage distortion causes a crosstalk problem. In particular, in the case of a Montblanc structured liquid crystal display, gate block defects due to Voff distortion are caused.

본 발명의 목적은, 소스 구동회로의 데이터 출력에 의한 커플링을 최소화하여 주변 전압 왜곡을 억제하기 위한 소스 구동회로 및 이를 갖는 액정 표시 장치를 제공하는데 있다. An object of the present invention is to provide a source driving circuit and a liquid crystal display having the same for minimizing the coupling caused by the data output of the source driving circuit to suppress the peripheral voltage distortion.

상기한 목적을 달성하기 위한 본 발명에 따른 소스 구동회로는, 외부 신호에 따라 순차적으로 쉬프트되는 펄스 신호를 발생시키는 쉬프트 레지스터; 상기 순차적으로 발생하는 펄스 신호에 따라 데이터 신호를 쉬프트시켜 저장하는 데이터 레지스터; 인가된 상기 데이터 신호를 아날로그 계조 전압으로 변환시키는 D/A 컨버터; 극성반전신호에 따라 데이터 전압을 반전시키고, 상기 반전된 데이터 전압을 증폭시켜 액정 패널의 데이터 배선에 인가하는 버퍼부; 및 한 수평 시간에서 다음 수평 시간으로 바뀌는 구간에서의 소정 시간 동안 공통 전압이 상기 액정 패널의 데이터 배선에 인가되도록 하는 스위치부를 포함한다. A source driving circuit according to the present invention for achieving the above object includes a shift register for generating a pulse signal which is sequentially shifted according to an external signal; A data register for shifting and storing a data signal according to the sequentially generated pulse signal; A D / A converter converting the applied data signal into an analog gray voltage; A buffer unit for inverting the data voltage according to the polarity inversion signal, amplifying the inverted data voltage, and applying the same to the data line of the liquid crystal panel; And a switch unit configured to apply a common voltage to the data line of the liquid crystal panel for a predetermined time in a section that changes from one horizontal time to the next horizontal time.

여기서, 상기 스위치부는 앰프 인에이블 신호에 의해 턴온되는 제1 스위치; 및 공통 전압 인에이블 신호에 의해 턴온되는 제2 스위치를 포함할 수 있다. The switch unit may include a first switch turned on by an amplifier enable signal; And a second switch turned on by the common voltage enable signal.

이때, 상기 공통 전압 인에이블 신호는 차지 쉐어링 타임 동안에 인가되는 것이 바람직하다. In this case, the common voltage enable signal is preferably applied during the charge sharing time.

또한, 상기 공통 전압 인에이블 신호는 데이터 래치 신호가 하이 레벨일 경우 인가되는 것이 바람직하다. The common voltage enable signal may be applied when the data latch signal is at a high level.

한편, 상기 극성반전신호는 2 도트 구동 방식에 의해 인가되는 신호일 수 있다.The polarity inversion signal may be a signal applied by a two dot driving method.

본 발명의 실시예에 따른 액정 표시 장치는, 복수의 게이트 라인과 복수의 데이터 라인을 포함하는 액정 패널; 데이터 신호와 상기 액정 패널의 디스플레이를 제어하는 타이밍 신호를 제공하는 타이밍 컨트롤러; 상기 액정 패널의 상기 게이트 라인에 복수의 게이트 온/오프 신호를 인가하는 게이트 구동부; 및 상기 데이터 신호를 해당 계조 전압으로 변환하고, 소정 주기로 반전하여 상기 액정 패널의 상기 데이터 라인에 인가하기 위한 다수의 소스 구동회로를 포함하는 소스 구동부를 포함하고, 상기 소스 구동회로는, 상기 데이터 신호를 아날로그 계조 전압으로 변환시키는 D/A 컨버터; 극성반전신호에 따라 데이터 전압을 반전시키고, 상기 반전된 데이터 전압을 증폭시켜 액정 패널의 데이터 배선에 인가하는 버퍼부; 및 한 수평 시간에서 다음 수평 시간으로 바뀌는 구간에서의 소정 시간 동안 공통 전압이 상기 액정 패널의 데이터 배선에 인가되도록 하는 스위치부를 포함한다. According to an exemplary embodiment of the present invention, a liquid crystal display includes: a liquid crystal panel including a plurality of gate lines and a plurality of data lines; A timing controller providing a data signal and a timing signal for controlling the display of the liquid crystal panel; A gate driver configured to apply a plurality of gate on / off signals to the gate line of the liquid crystal panel; And a source driver including a plurality of source driver circuits for converting the data signal into a corresponding gray voltage and inverting the data signal to a predetermined period and applying the data signal to the data line of the liquid crystal panel. The source driver circuit includes the data signal. A D / A converter for converting the signal into an analog gray voltage; A buffer unit for inverting the data voltage according to the polarity inversion signal, amplifying the inverted data voltage, and applying the same to the data line of the liquid crystal panel; And a switch unit configured to apply a common voltage to the data line of the liquid crystal panel for a predetermined time in a section that changes from one horizontal time to the next horizontal time.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다. Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시예에 따른 액정 표시 장치를 설명하기 위한 도면이다.1 is a view for explaining a liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는, 타이밍 컨트롤러(100), 게이트 구동부(200), 소스 구동부(300), 액정 패널(500)을 포함한다.As shown in FIG. 1, the liquid crystal display according to the exemplary embodiment of the present invention includes a timing controller 100, a gate driver 200, a source driver 300, and a liquid crystal panel 500.

타이밍 컨트롤러(100)는 데이터 신호 및 액정 패널의 디스플레이를 제어하기 위한 타이밍 신호를 게이트 및 소스 구동부(200, 300)에 제공한다. 구체적으로, 외부의 그래픽 제어기(도시하지 않음)로부터 RGB 각각의 화상 신호(R, G, B), 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클럭(MCLK), 데이터 인에이블 신호(DE) 등을 입력받아, 게이트 온/오프 신호의 출력을 제어하는 게이트 선택 신호(CPV), 첫번째 게이트 라인의 선택을 위한 수직 동기 시작 신호(STV) 및 출력 인에이블 신호(OE)를 게이트 구동부(200)에 공급한다. 또한, 상기 화상 신호(R, G, B)와 데이터 전송 방향 제어 신호(SHL), 쉬프트 클럭(CLK), 데이터 래치 신호(TP), 스타트 펄스(DIO1) 등의 제어 신호를 소스 구동부(300)에 공급한다. The timing controller 100 provides the gate and source drivers 200 and 300 with a timing signal for controlling the data signal and the display of the liquid crystal panel. Specifically, each of the RGB image signals R, G, and B, the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, the main clock MCLK, and the data enable signal from an external graphic controller (not shown). A gate selection signal CPV for controlling the output of the gate on / off signal, a vertical synchronization start signal STV for selecting the first gate line, and an output enable signal OE. Supply to 200. In addition, the source driver 300 receives control signals such as the image signals R, G, and B, a data transfer direction control signal SHL, a shift clock CLK, a data latch signal TP, and a start pulse DIO1. To feed.

게이트 구동부(200)는 상기 타이밍 컨트롤러(100)로부터 제공되는 게이트 선택 신호(CPV)와 수직 동기 시작 신호(STV)를 제공받아 복수의 게이트 온/오프 신호를 액정 패널(400)에 구성된 복수의 게이트 라인에 순차적으로 인가한다. The gate driver 200 receives a gate selection signal CPV and a vertical synchronization start signal STV provided from the timing controller 100 to output a plurality of gate on / off signals to the liquid crystal panel 400. Apply sequentially to the line.

소스 구동부(300)는 상기 타이밍 컨트롤러(100)로부터 제공되는 화상 신호(R, G, B)를 각각 제공받아 내부의 D/A 컨버터에서 상기 화상 신호(R, G, B)를 그에 해당하는 계조 전압으로 변환하여 액정 패널(400)에 구성된 복수의 데이터 라인에 인가하며, 다수개의 소스 구동회로(Source Driving IC)로 구성된다. 상기 소스 구동회로의 자세한 설명은 후술하기로 한다. The source driver 300 receives the image signals R, G, and B provided from the timing controller 100, respectively, and the gray level corresponding to the image signals R, G, and B in the internal D / A converter. It is converted into a voltage and applied to a plurality of data lines configured in the liquid crystal panel 400, and is composed of a plurality of source driving circuits. Detailed description of the source driving circuit will be described later.

액정 패널(400)은 복수의 게이트 라인과 상기 게이트 라인과 절연되어 교차하는 복수의 데이터 라인을 포함하여 이루어지며, 게이트 구동부(200)로부터 제공되는 게이트 온/오프 신호가 인가됨에 따라 소스 구동부(300)로부터 제공되는 데이터 전압에 응답하여 내장된 해당 화소 전극을 구동하여 화상을 디스플레이한다.The liquid crystal panel 400 includes a plurality of gate lines and a plurality of data lines that are insulated from and cross the gate lines, and the source driver 300 is applied as a gate on / off signal provided from the gate driver 200 is applied. In response to the data voltage provided from the above), the corresponding pixel electrode is displayed to display an image.

다음은, 도 2를 참조하여, 본 발명의 실시예에 따른 소스 구동회로를 설명한다.Next, a source driving circuit according to an embodiment of the present invention will be described with reference to FIG. 2.

도 2는 본 발명의 실시예에 따른 소스 구동회로를 설명하기 위한 블록도이다.2 is a block diagram illustrating a source driving circuit according to an exemplary embodiment of the present invention.

소스 구동회로는 쉬프트 레지스터(Shift Register: 310), 데이터 레지스터(Data Register: 320), 래치부(Latch: 330), D/A 컨버터(D/A Converter: 340), 버퍼부(Out Buffer: 350) 및 스위치부(360)를 포함한다.The source driving circuit includes a shift register 310, a data register 320, a latch 330, a D / A converter 340, and a buffer unit 350. ) And the switch unit 360.

쉬프트 레지스터(310)는 외부로부터 동작 시작을 알리는 스타트 펄스(DIO1)와 데이터 전송 방향 제어 신호(SHL), 쉬프트 클럭(CLK) 등을 인가받아, 펄스를 순차적으로 이동시키고 쉬프트 클럭(CLK)에 맞추어 입력 데이터(DATA)를 순차적으로 상기 데이터 레지스터(320)에 하나씩 저장시킨다. 또한, 펄스 출력(DIO2)을 우측에 연결된 다른 소스 구동회로로 전달한다. The shift register 310 receives a start pulse DIO1 indicating a start of operation from the outside, a data transmission direction control signal SHL, a shift clock CLK, and the like, and sequentially moves the pulses to match the shift clock CLK. Input data DATA are sequentially stored one by one in the data register 320. In addition, the pulse output DIO2 is transferred to another source driving circuit connected to the right side.

데이터 레지스터(320)는 상기 쉬프트 레지스터(310)의 동작에 따라 입력된 데이터를 한 개의 수평 라인의 데이터 저장이 모두 끝나면 한꺼번에 래치부(330)로 내려보낸다.The data register 320 sends down the input data according to the operation of the shift register 310 to the latch unit 330 at once when the data storage of one horizontal line is completed.

래치부(330)는 인가되는 데이터 래치 신호(TP)에 맞추어 입력된 화상 데이터 정보를 D/A 컨버터(340)에 전달한다. The latch unit 330 transfers the input image data information to the D / A converter 340 according to the data latch signal TP applied.

D/A 컨버터(340)는 그레이 스케일 전압인 계조 전압(VGMA)을 인가받으며, 래치부(Latch)로부터 전송된 데이터 신호를 해당 그레이 스케일 전압인 아날로그 신호로 바꾸어 출력한다. The D / A converter 340 receives the gray scale voltage VGMA, which is a gray scale voltage, and converts the data signal transmitted from the latch unit into an analog signal of the gray scale voltage.

버퍼부(350)는 상기 D/A 컨버터(340)로부터의 아날로그 데이터 신호를 증폭하여 후술하는 스위치부(360)를 거쳐 상기 액정 패널(400)의 데이터 배선에 동시에 인가한다. 이때, 인가되는 극성 반전 신호(POL)의 극성에 맞추어 상기 아날로그 데이터 신호를 공통 전압(Vcom)을 기준으로 반전하여 출력한다. The buffer unit 350 amplifies an analog data signal from the D / A converter 340 and simultaneously applies it to the data line of the liquid crystal panel 400 via the switch unit 360 to be described later. In this case, the analog data signal is inverted based on the common voltage Vcom and outputted according to the polarity of the polarity inversion signal POL.

이때, 상기 극성 반전 신호(POL)는 2 도트 구동 방식에 의해 인가된 신호일 수 있다.In this case, the polarity inversion signal POL may be a signal applied by a two dot driving method.

스위치부(360)는 앰프 인에이블 신호(Amp Enable)가 인가되면, 상기 버퍼부(350)로부터 출력되는 아날로그 데이터 신호를 액정 패널(400)의 데이터 배선에 인가한다. 또한, 공통 전압 인에이블 신호(Vcom Enable)가 인가되면, 상기 버퍼부(350)의 출력을 차단하고, 액정 패널(400)의 공통 전극에 인가되는 공통 전압(Vcom)을 상기 버퍼부(350)의 출력 대신 액정 패널(400)의 데이터 배선에 인가한다.When the amplifier enable signal (Amp Enable) is applied, the switch unit 360 applies an analog data signal output from the buffer unit 350 to the data line of the liquid crystal panel 400. In addition, when the common voltage enable signal Vcom Enable is applied, the output of the buffer unit 350 is blocked, and the common voltage Vcom applied to the common electrode of the liquid crystal panel 400 is applied to the buffer unit 350. It is applied to the data line of the liquid crystal panel 400 instead of the output of.

여기서, 상기 공통 전압 인에이블 신호(Vcom Enable)는 데이터 신호가 인가되는 한 수평 시간에서 다음 수평 시간으로 바뀌는 구간에서 소정 시간 인가되며, 상기 앰프 인에이블 신호(Amp Enable)는 상기 공통 전압 인에이블 신호(Vcom)가 인가되지 않는 시간 동안에 인가된다. Here, the common voltage enable signal Vcom Enable is applied for a predetermined time in a section from the horizontal time to the next horizontal time as long as the data signal is applied, and the amplifier enable signal Amp Enable is the common voltage enable signal. (Vcom) is applied during the time that is not applied.

이때, 상기 공통 전압 인에이블 신호(Vcom)는 차지 쉐어링 타임(Charge Sharing Time)에 인가되는 것이 바람직하다. 상기 차지 쉐어링 타임은 상기 데이터 래치 신호(TP)가 하이 레벨인 구간을 말한다.In this case, the common voltage enable signal Vcom is preferably applied to a charge sharing time. The charge sharing time refers to a section in which the data latch signal TP is at a high level.

구체적으로, 화상 데이터는 상기 데이터 래치 신호(TP)의 하강 시간(falling time)에 맞추어 액정 패널(400)에 인가되므로, 상기 데이터 래치 신호(TP)가 하이 레벨인 구간은 하나의 수평 주기 동안 데이터 신호가 인가된 후, 다음 수평 주기의 데이터 신호가 인가되기 전에 소스 구동회로의 출력이 정지되어 있는 차지 쉐어링 타임 구간이 된다. Specifically, since the image data is applied to the liquid crystal panel 400 in accordance with the falling time of the data latch signal TP, the section in which the data latch signal TP is at a high level is used for one horizontal period. After the signal is applied, it becomes a charge sharing time interval in which the output of the source driving circuit is stopped before the data signal of the next horizontal period is applied.

본 발명의 실시예에 따르면, 상기 차지 쉐어링 타임 구간은 소스 구동 회로의 출력이 정지된 상태이지만, 액정 패널(400) 각 채널의 화소 전극에는 여전이 데이터 전압이 충전되어 있으므로, 상기 쉐어링 타임 구간에 강제로 공통 전압을 인가하는 방식을 취한다. According to the exemplary embodiment of the present invention, although the output of the source driving circuit is in the stopped state, the pixel electrode of each channel of the liquid crystal panel 400 is still charged with the data voltage. The common voltage is forcibly applied.

도 3은 2 도트 구동시 도트 패턴에서의 본 발명에 따른 데이터 출력과 이에 따른 공통 전압을 표시한 도이다.3 is a diagram illustrating a data output and a common voltage according to the present invention in a dot pattern when driving two dots.

도 3에 도시된 바와 같이, 본 발명의 실시예에 따르면, 차지 쉐어링 타임 구간에 공통 전압(Vcom)을 인가하여, 홀수 및 짝수 채널에서의 데이터 전압 폴링(falling) 및 라이징(rising)이 중복되는 경우를 제거함으로써, 데이터 전압 커플링에 따른 공통 전압 왜곡을 상당히 줄일 수 있다. As shown in FIG. 3, according to an exemplary embodiment of the present invention, the common voltage Vcom is applied to the charge sharing time interval to overlap data voltage falling and rising in odd and even channels. By eliminating the case, the common voltage distortion due to the data voltage coupling can be significantly reduced.

그러면, 이러한 조건을 만족하기 위한 본 발명에 따른 소스 구동회로의 스위치부(360)의 구조를 상세히 설명한다.Then, the structure of the switch unit 360 of the source driving circuit according to the present invention for satisfying this condition will be described in detail.

도 4는 본 발명의 실시예에 따른 소스 구동회로의 스위치부를 설명하기 위한 도이다. 4 is a diagram for explaining a switch unit of a source driving circuit according to an exemplary embodiment of the present invention.

도 4에 도시된 바와 같이, 스위치부(360)는 제1 및 제2 스위치(361, 362)를 포함한다. As shown in FIG. 4, the switch unit 360 includes first and second switches 361 and 362.

제1 스위치(361)는 버퍼부(350)의 출력단과 액정 패널(400)의 데이터 배선(Data Line)간에 연결되고, 제2 스위치(362)는 공통 전압(Vcom)을 인가받을 수 있는 지점과 액정 패널(400)의 데이터 배선(Data Line)간에 연결되어 있다. The first switch 361 is connected between the output terminal of the buffer unit 350 and the data line of the liquid crystal panel 400, and the second switch 362 is connected to the point where the common voltage Vcom is applied. The data lines of the liquid crystal panel 400 are connected to each other.

여기서, 상기 데이터 배선(Data Line)은 소스 구동회로의 데이터 출력 신호를 인가하기 위한 각 채널(CL)을 형성한다. Here, the data line forms each channel CL for applying a data output signal of the source driving circuit.

상기 스위치부의 동작을 설명하면 다음과 같다. The operation of the switch unit is as follows.

차지 쉐어링 타임을 제외한 타이밍 시간에 앰프 인에이블 신호(Amp Enable)를 인가받아, 제1 스위치(361)가 턴온되고 제2 스위치(362)는 턴 오프 되어, 소스 구동 회로 출력을 유지한다. 차지 쉐어링 타임 동안에는 공통 전압 인에이블 신호(Vcom)를 인가받아, 제2 스위치(362)가 턴온되고, 제1 스위치(361)는 턴 오프되어, 소스 구동회로의 버퍼부(350) 출력이 차단되고, 그 대신 공통 전압(Vcom)이 인가된다. When the amplifier enable signal Amp Enable is applied at a timing time other than the charge sharing time, the first switch 361 is turned on and the second switch 362 is turned off to maintain the source driving circuit output. During the charge sharing time, the common voltage enable signal Vcom is applied to turn on the second switch 362, and the first switch 361 is turned off to block the output of the buffer unit 350 of the source driving circuit. Instead, the common voltage Vcom is applied.

한편, 위와 같은 스위칭 동작을 위해서는, 차지 쉐어링 타임을 인식할 수 있는 데이터 래치 신호(TP)를 이용하여 상기 스위치부(360)를 동작시키는 로직 회로를 추가함으로써 구현할 수 있다. On the other hand, for the above switching operation, it can be implemented by adding a logic circuit for operating the switch unit 360 by using the data latch signal TP that can recognize the charge sharing time.

따라서, 본 발명의 실시예에서는 2 도트 구동시 차지 쉐어링 타임 동안에 공통 전압이 인가되도록 하여 도트 패턴과 같은 특정 패턴에서 발생될 수 있는 주변 전압의 왜곡을 최소화할 수 있다. Accordingly, in the embodiment of the present invention, the common voltage is applied during the charge sharing time during the driving of two dots, thereby minimizing distortion of the peripheral voltage that may occur in a specific pattern such as a dot pattern.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 당업자에 의해 다양하게 변형 실시될 수 있다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the present invention is not limited to the above embodiments and can be variously modified and implemented by those skilled in the art without departing from the technical scope of the present invention.

본 발명에 따르면, 데이터 출력의 차지 쉐어링 타임 동안 공통 전압이 인가되도록 하여, 소스 구동회로의 데이터 출력에 의한 커플링을 최소화하여 주변 전압 왜곡을 억제할 수 있다. According to the present invention, the common voltage is applied during the charge sharing time of the data output, thereby minimizing coupling by the data output of the source driving circuit to suppress the distortion of the peripheral voltage.

도 5는 2 도트 구동 방식을 설명하기 위한 도이다.5 is a diagram for explaining a two-dot driving method.

도 6은 2 도트 구동시 도트 패턴에서의 종래 기술에 따른 데이터 출력과 이에 따른 공통 전압 왜곡을 표시한 도이다.FIG. 6 is a diagram illustrating a data output according to the prior art and a common voltage distortion according to a dot pattern when two dots are driven.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

310: 쉬프트 레지스터 320: 데이터 레지스터310: shift register 320: data register

330: 래치부 340: D/A 컨버터330: latch portion 340: D / A converter

350: 버퍼부 360: 스위치부350: buffer unit 360: switch unit

Claims

A shift register generating a pulse signal sequentially shifted according to an external signal;

A data register for shifting and storing a data signal according to the sequentially generated pulse signal;

A D / A converter converting the applied data signal into an analog gray voltage;

A buffer unit for inverting the data voltage according to the polarity inversion signal, amplifying the inverted data voltage, and applying the same to the data line of the liquid crystal panel; And

And a switch unit configured to apply a common voltage to the data line of the liquid crystal panel for a predetermined time in a section that changes from one horizontal time to the next horizontal time.

In claim 1,

The switch unit may include a first switch turned on by an amplifier enable signal; And

And a second switch turned on by the common voltage enable signal.

In claim 2,

And wherein the common voltage enable signal is applied during a charge sharing time.

In claim 3,

And the common voltage enable signal is applied when the data latch signal is at a high level.

In claim 1,

The polarity inversion signal is a source driving circuit, characterized in that the signal applied by the two-dot driving method.

A liquid crystal panel including a plurality of gate lines and a plurality of data lines;

A timing controller providing a data signal and a timing signal for controlling the display of the liquid crystal panel;

A gate driver configured to apply a plurality of gate on / off signals to the gate line of the liquid crystal panel; And

A source driver including a plurality of source driver circuits for converting the data signal into a corresponding gray voltage, inverting the data signal to a predetermined period, and applying the same to the data line of the liquid crystal panel;

The source driving circuit,

A D / A converter converting the data signal into an analog gray voltage;

And a switch unit configured to apply a common voltage to the data line of the liquid crystal panel for a predetermined time in a section changing from one horizontal time to the next horizontal time.