KR20050030785A - 균일한 두께의 터널링막을 갖는 ｍｔｊ층을 포함하는 자기램 및 그 제조방법 - Google Patents
균일한 두께의 터널링막을 갖는 ｍｔｊ층을 포함하는 자기램 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050030785A KR20050030785A KR1020030066952A KR20030066952A KR20050030785A KR 20050030785 A KR20050030785 A KR 20050030785A KR 1020030066952 A KR1020030066952 A KR 1020030066952A KR 20030066952 A KR20030066952 A KR 20030066952A KR 20050030785 A KR20050030785 A KR 20050030785A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- lower electrode
- mram
- electrode
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 92
- 230000005641 tunneling Effects 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000463 material Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 23
- 150000002736 metal compounds Chemical class 0.000 claims description 21
- 239000005300 metallic glass Substances 0.000 claims description 20
- 238000005452 bending Methods 0.000 claims description 16
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 7
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 21
- 239000010410 layer Substances 0.000 description 126
- 230000005294 ferromagnetic effect Effects 0.000 description 51
- 230000008878 coupling Effects 0.000 description 13
- 238000010168 coupling process Methods 0.000 description 13
- 238000005859 coupling reaction Methods 0.000 description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 229910003321 CoFe Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- 229910019227 CoFeTb Inorganic materials 0.000 description 2
- 238000003917 TEM image Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/06—Thin magnetic films, e.g. of one-domain structure characterised by the coupling or physical contact with connecting or interacting conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
- H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
균일한 두께의 터널링막을 갖는 MTJ층을 포함하는 자기 램 및 그 제조방법에 관해 개시되어 있다. 개시된 본 발명은 한 개의 트랜지스터와 이에 연결된 한 개의 MTJ층으로 메모리 셀이 구성되는 MRAM에 있어서, 상기 MTJ층은 하부전극, 하부 자성막, 굴곡이 없고 균일한 두께를 갖는 터널링막 및 상부 자성막을 포함하되, 상기 하부전극은 제1 하부전극과 비정질의 제2 하부전극으로 이루어진 것을 특징으로 하는 MRAM 및 그 제조방법을 제공한다. 여기서, 하부전극은 제1 하부전극과 비정질의 제2 하부전극으로 이루어질 수 있다. 또는 하부전극과 하부 자성막사이에 비정질의 평탄화막이 더 구비될 수 있다.
Description
1. 발명의 분야
본 발명은 반도체 메모리 소자 및 그 제조 방법에 관한 것으로서, 자세하게는 굴곡이 없고 균일한 두께의 터널링막을 갖는 MTJ층을 구비하는 자기 램 및 그 제조 방법에 관한 것이다.
2. 관련기술의 설명
자기 램(Magnetic Random Access Memory)(이하, MRAM이라 함)은 자기 터널 접합(Magnetic Tunneling Junction)층(이하, MTJ층이라 함)을 구성하는 두 자성막의 자화 방향에 따라 상기 MTJ층의 저항이 달라지는 현상을 이용하여 데이터를 기록하거나 읽는 메모리 소자이다.
MRAM은 DRAM과 같이 고집적 메모리 소자이면서 SRAM처럼 고속동작이 가능한 메모리 소자이다. MRAM은 또한 플레쉬 메모리 등과 같이 리프레쉬(refresh)과정없이 데이터를 오랫동안 저장할 수도 있다. 이와 같이 MRAM은 휘발성 메모리 소자와 불휘발성 메모리 소자의 장점을 두루 갖고 있다.
종래 기술에 의한 자기 램은 도 1에 도시된 바와 같이 한 개의 트랜지스터(T)와 이에 전기적으로 연결된 한 개의 MTJ층(S)으로 구성된다. 트랜지스터(T)는 스위칭 역할을 한다. 그리고 MTJ층(S)에는 "0" 또는 "1"과 같은 데이터가 기록된다.
구체적으로, 도 1을 참조하면, 종래 기술에 의한 MRAM은 반도체 기판(10) 상에 게이트 전극이 포함된 게이트 적층물(12)을 구비한다. 게이트 적층물(12) 양측의 기판(10)에 소오스 및 드레인 영역들(14, 16)이 형성되어 있다. 게이트 적층물(12)과 반도체 기판(10)에 형성된 소오스 및 드레인 영역들(14, 16)은 트랜지스터(T)를 구성한다. 트랜지스터(T)는 반도체 기판(10)에 형성된 필드 산화막(11)에 의해 이웃한 다른 트랜지스터(미도시)와 분리된다. 반도체 기판(10) 상으로 트랜지스터(T)와 필드 산화막(11)을 덮는 층간 절연막(18)이 형성되어 있다. 층간 절연막(18)의 게이트 적층물(12) 위쪽에 형성된 부분에 데이터 라인(20)이 형성되어 있다. 데이터 라인(20)은 게이트 적층물(12)과 이격되어 있고, 게이트 적층물(12)과 나란히 형성되어 있다. 층간 절연막(18)에 소오스 영역(14)이 노출되는 콘택홀(22)이 형성되어 있다. 콘택홀(22)에 도전성 플러그(24)가 채워져 있다. 층간 절연막(18) 상에 도전성 플러그(24)의 전면과 접촉되는 패드 도전층(26)이 형성되어 있다. 패드 도전층(26)은 데이터 라인(20) 위쪽으로 형성되어 있다. 패드 도전층(26)의 데이터 라인(20)에 대응되는 영역 상에 MTJ층(S)이 형성되어 있다. MTJ층(S)이 형성된 결과물 상으로 MTJ층(S)과 패드 도전층(26)을 덮는 제2 층간 절연막(28)이 형성되어 있다. 제2 층간 절연막(28)에 MTJ층(S)이 노출되는 비어홀(30)이 형성되어 있다. 제2 층간 절연막(28) 상으로 비어홀(30)을 채우는 비트 라인(32)이 게이트 적층물(12) 및 데이터 라인(20)에 수직한 방향으로 형성되어 있다.
도 1에 도시된 MRAM의 MTJ층(S)의 구성은 도 2에 도시된 바와 같다.
도 2를 참조하면, 종래 기술에 의한 MRAM에 구비된 MTJ층(S)은 패드 도전층(26) 상에 순차적으로 적층된 하부 자성막들(S1, S2, S3), 터널링막(S4) 및 상부 자성막들(S5, S6)로 구성된다. 하부 자성막들(S1, S2, S3)은 하부전극(S1), 피닝 자성막(S2) 및 핀드 자성막(S3)으로 이루어진다. 터널링막(S4)은 알루미늄 산화막이다. 알루미늄 산화막은 핀드 자성막(S3) 상에 알루미늄(Al)막을 형성한 후, 이를 플라즈마 산화(plasma oxidation), 자외선 산화(UV oxidation), 자연산화(Natural Oxidation) 또는 오존 산화(Ozone oxidation) 방법으로 산화시킨 것이다. 상부 자성막들(S5, S6)은 프리 강자성막(S5)과 캡핑막(S6)으로 이루어진다.
상술한 종래 기술에 의한 MRAM은 다음과 같은 문제점을 갖고 있다.
첫째, 도 2에 도시된 바와 같이 하부전극(S1)을 형성하는 과정에서 하부전극(S1)에 나타난 그레인 경계(grain boundary)(34)가 피닝 자성막(S2)과 핀드 자성막(S3)을 거쳐 터널링막(S4)까지 이어진다.
이와 같이, 터널링막(S4)이 형성되는 핀드 자성막(S3)에 그레인 경계(34)가 존재하는 경우, 상술한 바와 같이 터널링막(S4)을 형성하기 위한 산화공정에서 산소(O2)가 그레인 경계(34)를 따라 확산되면서 그레인 경계(34)를 중심으로 주변을 산화시킨다. 이 결과, 터널링막(S4)의 두께가 그레인 경계(34)와 만나는 부분과 그렇지 않은 부분에서 달라진다.
도 3은 이에 대한 일 예를 보여준다.
도 3에서 하부전극(S1)은 Ta/Ru전극이고, 피닝 자성막(S2)은 IrMn막이며, 핀드 자성막(S3)은 SAF(Synthetic Artificial Ferromagnetic)막이다. 그리고 터널링막(S4)은 15Å 두께의 알루미늄 산화막이고, 프리 강자성막(S5)은 CoFe막이다.
도 3에서 참조부호 t1은 그레인 경계(34)와 만나지 않는 부분의 터널링막(S4) 두께를 나타내고, 참조부호 t2는 그레인 경계(34)와 만나는 부분의 터널링막(S4) 두께를 나타낸다.
도 3을 참조하면, 그레인 경계(34)와 만나는 부분의 터널링막 두께(t2)가 그레인 경계(34)와 만나지 않는 부분의 터널링막 두께(t1)보다 확실히 두껍다는 것을 알 수 있다.
이와 같이 터널링막(S4)의 두께가 균일하지 않은 경우, 두께가 얇은 곳에 윅 포인트(weak point)가 발생될 수 있다. 터널링막(S4)에 윅 포인트가 존재하는 경우, 그 곳으로 전류가 집중되어 터널링막(S4)의 절연파괴전압(breakdown voltage)이 급격히 낮아질 수 있다. 그리고 스위칭 균일도가 감소할 수 있고, 셀 저항 및 MR이 감소할 수 있다.
또한, 그레인 경계(34)의 분포 형태가 셀 마다 다를 수 있으므로, 윅 포인트의 분포 또한 셀 마다 다를 수 있다. 따라서 각 셀 마다 저항이 달라질 수 있으므로, 셀과 셀사이의 저항 균일도가 저하될 수 있고, 셀간의 저항 편차와 MR의 편차(deviation)는 증가될 수 있다.
둘째, 터널링막(S4)이 평탄하지 않다.
도 2에는 편의 상, 터널링막(S4)이 두께가 균일하고 평탄한 것으로 도시하였으나, 실상 터널링막(S4)은 도 4에 예시한 모식도와 같이 평탄하지 않다.
곧, 하부전극(S1)이 형성되면서 하부전극(S1) 표면의 굴곡된 형상은 하부전극(S1) 상에 적층되는 피닝 자성막(S2) 및 핀드 자성막(S3)에 그대로 전사된다. 그리고 핀드 자성막(S3)에 적층되는 터널링막(S4)에도 그대로 전사된다. 이에 따라 터널링막(S4)은 하부전극(S1) 표면의 굴곡된 형상과 동일하게 굴곡되게 된다.
이와 같이 터널링막(S4)이 굴곡되게 형성된 경우, 핀드 자성막(S3)과 프리 강자성막(S5)사이의 닐 커플링(Neel Coupling)에 의해 프리 강자성막(S5)을 스위칭시키는 스위칭 필드가 크게 쉬프트된다. 이에 따라 데이터 기록 및 판독에 오류가 발생될 수 있다.
도 4는 터널링막(S4)에 굴곡이 존재할 때, 닐 커플링에 의한 문제점을 보여준다.
도 4의 경우는 진폭이 h, 반복되는 굴곡의 주기가 λ인 터널링막(S4)에 대한 경우이다.
도 4에서 참조부호 tF는 터널링막(S4) 상에 적층된 프리 강자성막(S5)의 두께를, tS는 터널링막(S4)의 두께를 나타낸다. 또한, 참조부호 HM은 프리 강자성막(S5)를 스위칭시키는 자기장(이하, 스위칭 자기장이라 함)을, HN은 터널링막(S4)의 굴곡에 기인한 닐 커플링에 의해 발생되는, 상기 스위칭 자기장에 반하는 자기장(이하, 쉬프트 자기장이라 함)이다. 상기 쉬프트 자기장(HN)의 크기에 따라 상기 스위칭 자기장(HM)의 쉬프트 정도가 달라진다.
닐 커플링에 의한 쉬프트 자기장(HN)은 다음 수학식 1로 표현된다.
그리고 쉬프트 자기장(HN)의 존재로 인한 커플링 에너지 밀도(JN)는 다음 수학식 2로 표현된다.
수학식 1 및 2를 참조하면, 터널링막(S4)의 굴곡주기(λ)가 짧을수록 쉬프트 자기장(HN) 및 커플링 에너지가 커짐을 알 수 있고, 굴곡주기(λ)가 길수록 작아짐을 알 수 있다.
이와 같이 종래의 MTJ층의 경우, 터널링막(S4)의 비평탄화로 인해 프리 강자성막(S5)내에 쉬프트 자기장(HN)이 존재하게 된다. 이에 따라 프리 강자성막(S5)의 보자력(coercivity)이 증가되고, 프리 강자성막(S5)을 스위칭시키기 위한 자기장이 쉬프트 자기장(HN)만큼 쉬프트 된다. 그 결과, MTJ층에 데이터를 기록하는 과정 또는 MTJ층으로부터 데이터를 판독하는 과정에서 오류가 발생될 수 있다. 곧, MTJ층에 기록한 데이터 또는 MTJ층으로부터 읽은 데이터에 대한 신뢰성이 낮아지게 된다.
본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 두께가 균일하고 굴곡이 없는 터널링막을 포함하는 MTJ층이 구비된 MRAM을 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 MRAM의 제조 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 한 개의 트랜지스터와 이에 연결된 한 개의 MTJ층으로 메모리 셀이 구성되는 MRAM에 있어서, 상기 MTJ층은 하부전극, 하부 자성막, 터널링막 및 상부 자성막을 포함하되, 상기 하부전극은 제1 하부전극과 비정질의 제2 하부전극으로 이루어진 것을 특징으로 하는 MRAM을 제공한다.
상기 제1 하부전극은 금속전극 또는 표면이 평탄화된 금속화합물 전극일 수 있다.
상기 제2 하부전극은 비정질 금속전극 또는 비정질 금속화합물 전극일 수 있다.
본 발명은 또한 상기 기술적 과제를 달성하기 위하여, 한 개의 트랜지스터와 이에 연결된 한 개의 MTJ층으로 메모리 셀이 구성되는 MRAM에 있어서, 상기 MTJ층은 하부전극, 평탄화막, 하부 자성막, 터널링막 및 상부 자성막을 포함하는 것을 특징으로 하는 MRAM을 제공한다.
본 발명의 실시예에 의하면, 상기 하부전극은 금속전극 또는 표면이 평탄화된 금속화합물 전극일 수 있다.
상기 평탄화막은 비정질 금속전극 또는 비정질 금속화합물 전극일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 한 개의 트랜지스터와 이에 연결된 한 개의 MTJ층으로 메모리 셀이 구성되는 MRAM의 제조 방법에 있어서,
상기 MTJ층은 상기 트랜지스터에 연결되는 패드층 상에 제1 하부전극과 비정질의 제2 하부전극을 순차적으로 형성하는 단계, 상기 제2 하부전극 상에 하부 자성막을 형성하는 단계, 상기 하부 자성막 상에 굴곡이 없고 두께가 균일한 터널링막을 형성하는 단계, 상기 터널링막 상에 상부 자성막을 형성하는 단계 및 상기 패드층 상에 적층된 물질막들을 역순으로 식각하여 소정 형태로 패터닝하는 단계를 거쳐서 형성하는 것을 특징으로 하는 MRAM 제조방법을 제공한다.
상기 제2 하부전극을 형성하기 전에 상기 제1 하부전극의 표면을 평탄화할 수 있다.
본 발명은 또한 상기 다른 기술적 과제를 달성하기 위하여, 한 개의 트랜지스터와 이에 연결된 한 개의 MTJ층으로 메모리 셀이 구성되는 MRAM의 제조 방법에 있어서, 상기 MTJ층은 상기 트랜지스터에 연결되는 패드층 상에 하부전극을 형성하는 단계, 상기 하부전극 상에 평탄화막을 형성하는 단계, 상기 평탄화막 상에 하부 자성막을 형성하는 단계, 상기 하부 자성막 상에 굴곡이 없고 두께가 균일한 터널링막을 형성하는 단계, 상기 터널링막 상에 상부 자성막을 형성하는 단계 및 상기 패드층 상에 적층된 물질막들을 역순으로 식각하여 소정 형태로 패터닝하는 단계를 거쳐서 형성하는 것을 특징으로 하는 MRAM 제조방법을 제공한다.
이러한 본 발명의 MRAM을 이용하면, 터널링막의 두께가 균일하고 굴곡도 없기 때문에, 셀 간의 저항 편차를 줄일 수 있고, 셀 저항 및 MR을 증가시킬 수 있으며, 절연파괴전압을 높일 수 있다. 또한, 닐 커플링에 기인한 쉬프트 자기장(HN)을 줄일 수 있어 프리 강자성막의 보자력과 함께 프리 강자성막에 대한 자기장 쉬프트를 줄일 수 있다. 이에 따라 기록 및 판독 데이터에 대한 신뢰성을 높일 수 있다.
이하, 본 발명의 실시예에 의한 MRAM 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 실시예에 의한 MRAM(이하, 본 발명의 MRAM이라 함), 특히 본 발명의 MRAM에 구비된 MTJ층(이하, 본 발명의 MTJ층이라 함)에 대해 설명한다. 본 발명의 MRAM에서 MTJ층을 제외한 나머지 부분은 통상적으로 구성한다.
도 5를 참조하면, 도전성 패드층(40) 상에 형성된 본 발명의 MTJ층은 하부전극(씨드막)(42a), 평탄화막(42b), 피닝 강자성막(pinning ferromagnetic layer) (42c), 핀드 강자성막(pinned ferromagnetic layer)(42d), 굴곡이 없고 두께가 균일한 터널링막(42e), 프리 강자성막(42f) 및 캡핑막(42g)이 순차적으로 적층되어 형성된 것이다. 도전성 패드층(40)은 스위칭 수단인 MOSFET(미도시)의 소오스와 연결된다.
하부전극(42a)은 단일막 또는 이중막으로 적층된 금속전극으로서, 예를 들면 탄탈륨(Ta) 전극, 티타늄(Ti) 전극 또는 탄탈륨/루테늄(Ta/Ru) 전극일 수 있다. 하부전극(42a)은 또한 금속화합물 전극, 예를 들면 티타늄 나이트라이드(TiN) 전극 또는 티타늄/티타늄 나이트라이드(Ti/TiN) 전극일 수 있다. 하부전극(42a)이 금속화합물로 된 전극일 때, 그 표면은 평탄화된 것이 바람직하다.
평탄화막(42b)은 하부전극(42a) 표면에 존재하는 굴곡이 하부전극(42a) 상에 적층된 물질막들에 전사되는 것을 방지한다. 하부전극(42a) 상에 평탄화막(42b)이 형성되면서 하부전극(42a) 표면에 존재하는 굴곡은 평탄화막(42b) 표면으로 갈수록 점차 완화되어 평탄화막(42b)이 완전히 형성된 후, 평탄화막(42b)의 표면은 굴곡없이 평평하게 된다. 이에 따라 평탄화막(42b) 상에 순차적으로 적층된 피닝 강자성막(42c)과 핀드 강자성막(42d)의 표면도 평평하게 된다. 표면이 평평한 핀드 강자성막(42d) 상에 형성되기 때문에, 터널링막(42c)도 굴곡없이 평평하게 되고, 두께도 균일하게 된다. 평탄화막(42b)은 비정질 금속막일 수 있고, 비정질 금속화합물로 된 물질막, 예를 들면 CoZrNb막(이하, CZN막이라 함)일 수 있으나, CoTb막, CoFeTb막, CoZr막 등과 같은 비정질의 RE-TM 화합물로 된 물질막일 수도 있다.
평탄화막(42b)은 또한 그레인 사이즈가 작기 때문에, 하부전극(42a)이 형성되는 과정에서 나타날 수 있는, 도 2에 도시된 바와 같은 그레인 경계(34)가 하부전극(42a) 위쪽으로 이어지는 것을 방지하는 역할도 한다.
터널링막은 이러한 평탄화막(42b)의 존재로 인해, 굴곡이 없고 균일한 두께를 갖는다. 터널링막(42e)알루미늄 산화막(AlOX), 알루미늄 하프늄 산화막(AlXHf
1-XOy) 또는 철 산화막(Fe3O4)일 수 있다.
한편, 하부전극(42a)과 평탄화막(42b)을 하나의 하부전극으로 묶을 수 있는데, 이 경우에 하부전극(42a)은 제1 하부전극이 되고, 평탄화막(42b)은 제2 하부전극이 된다. 그리고 피닝 강자성막(42c)과 핀드 강자성막(42d)은 하부 자성막으로 묶을 수 있고, 프리 강자성막(42f)과 캡핑막(42g)은 상부 자성막으로 묶을 수 있다.
도 6은 도 5에 도시한 본 발명의 MTJ층(42)에서 터널링막(42e)을 포함하는 일부 물질막에 대한 투과 전자 현미경 사진을 보여준다.
도 6을 참조하면, 터널링막(42e)이 두께가 어느 영역에서나 일정하고, 굴곡도 없다는 것을 알 수 있다.
수학식 1 및 2를 참조하면, 굴곡의 주기(λ)가 증가할수록 쉬프트 자기장(HN)과 커플링 에너지 밀도(JN)가 작아지고, 굴곡의 주기(λ)가 무한대인 경우, 곧 터널링막의 두께가 균일하고 굴곡이 없는 경우, 쉬프트 자기장(HN)과 커플링 에너지 밀도(JN)는 영(0)이 된다는 것을 알 수 있다.
그런데, 도 6에서 볼 수 있듯이, 본 발명의 MTJ층의 터널링막(42e)은 굴곡이 없다. 따라서 본 발명의 MTJ층의 터널링막(42e)의 굴곡 주기는 무한대인 것으로 간주할 수 있으므로, 수학식 1 및 2에 의거 본 발명의 MTJ층(42e)에서 닐 커플링에 기인한 쉬프트 자기장(HN)과 커플링 에너지 밀도(JN)는 무시할 수 있다.
도 7은 본 발명의 MRAM과 종래의 MRAM의 저항 특성을 보여준다.
도 7에서 참조도형 ■는 MTJ층의 하부전극, 피닝 강자성막 및 핀드 강자성막이 각각 Ta/Ru막, IrMn막 및 SAF막인 종래의 MRAM에 대한 저항특성(이하, 종래의 저항특성이라 함)을 나타낸다. 그리고 참조도형 ●은 MTJ층의 하부전극, 평탄화막, 피닝 강자성막 및 핀드 강자성막이 각각 Ta/Ru막, CZN막, IrMn막 및 SAF막인 본 발명의 MRAM에 대한 저항특성(이하, 본 발명의 제1 저항특성이라 함)을 나타낸다. 또한, 참조도형 ▼은 MTJ층의 하부전극, 평탄화막, 피닝 강자성막 및 핀드 강자성막이 각각 Ta막, CZN막(38Å), IrMn막 및 SAF막인 본 발명의 MRAM에 대한 저항특성(이하, 본 발명의 제2 저항특성이라 함)을 나타낸다. 또한, 참조도형 ▲은 MTJ층의 하부전극, 평탄화막, 피닝 강자성막 및 핀드 강자성막이 각각 Ta막, CZN막(14Å), IrMn막 및 SAF막인 본 발명의 MRAM에 대한 저항특성(이하, 본 발명의 제3 저항특성이라 함)을 나타낸다.
상기 종래의 저항 특성과 상기 본 발명의 제1 내지 제3 저항 특성들을 참조하면, 상기 종래의 저항 특성보다 본 발명의 제1 내지 제3 저항 특성이 우수함을 알 수 있다. 또한, 본 발명의 제1 저항 특성에서 제3 저항 특성으로 갈수록 자기장에 대한 저항 특성이 이상적인 형태에 가까워짐을 알 수 있다.
계속해서, 종래의 MRAM과 본 발명의 MRAM에 대한 MR특성을 보여주는 도 8을 참조하면, MR특성도 종래의 MRAM의 MR특성(■)보다 본 발명의 MRAM의 MR특성들(●, ▲, ▼)이 훨씬 우수함을 알 수 있다. 곧, 종래의 MRAM의 MR보다 본 발명의 MRAM의 MR이 훨씬 크다는 것을 알 수 있다.
도 8에서 참조도형 ■은 MTJ층의 하부전극, 피닝 강자성막 및 핀드 강자성막이 각각 Ta/Ru막, IrMn막 및 SAF막인 종래의 MRAM의 MR특성을 나타낸다. 그리고 참조도형 ●은 MTJ층의 하부전극, 평탄화막, 피닝 강자성막 및 핀드 강자성막이 각각 Ta/Ru막, CZN막, IrMn막 및 SAF막인 본 발명의 MRAM의 MR특성을 나타낸다. 또한, 참조도형 ▼은 MTJ층의 하부전극, 평탄화막, 피닝 강자성막 및 핀드 강자성막이 각각 Ta막, CZN막(38Å), IrMn막 및 SAF막인 본 발명의 MRAM의 MR특성을 나타낸다. 또한, 참조도형 ▲은 MTJ층의 하부전극, 평탄화막, 피닝 강자성막 및 핀드 강자성막이 각각 Ta막, CZN막(14Å), IrMn막 및 SAF막인 본 발명의 MRAM의 MR특성을 나타낸다.
도 9는 종래의 MRAM 및 본 발명의 MRAM의 하부전극에 따른 절연파괴전압특성을 보여준다.
도 9에서 참조부호 BE1은 하부전극이 Ta/Ru로 구성된 종래의 MRAM의 절연파괴전압특성(이하, 종래의 절연파괴전압특성이라 함)을 나타내고, BE2는 하부전극이 Ta/Ru/CZN(14Å)로 구성된 본 발명의 MRAM의 절연파괴전압특성(이하, 본 발명의 제1 절연파괴전압특성이라 함)을 나타낸다. 그리고 참조부호 BE3은 하부전극이 Ta/CZN(14Å)로 구성된 본 발명의 MRAM의 절연파괴전압특성(이하, 본 발명의 제2 절연파괴전압특성이라 함)을 나타낸다. 또한, 참조부호 BE4는 하부전극이 Ta/CZN(38Å)로 구성된 본 발명의 MRAM의 절연파괴전압특성(이하, 본 발명의 제3 절연파괴전압특성이라 함)을 나타낸다.
도 9를 참조하면, 상기 종래의 절연파괴전압특성(BE1)의 경우, 절연파괴전압은 1.4V인 반면, 본 발명의 제1 절연파괴전압특성(BE2)의 경우는 이보다 약간 높은 1.5V인 것을 알 수 있다. 그리고 본 발명의 제2 절연파괴전압특성(BE3)의 경우, 1.4V보다 훨씬 높은 1.7V∼1.8V정도인 것을 알 수 있고, 본 발명의 제3 절연파괴전압특성(BE4)의 경우, 1.5V∼1.8V정도인 것을 알 수 있다.
이와 같이 본 발명의 MRAM의 절연파괴전압은 종래의 MRAM의 절연파괴전압보다 높다.
도 10은 MTJ층에서 하부전극이 Ta/Ru로 구성된 종래의 MRAM간의 저항편차(이하, 종래의 저항편차라 함)를 보여주고, 도 11은 MTJ층에서 하부전극이 Ta/CZN으로 구성된 본 발명의 MRAM간의 저항편차(이하, 본 발명의 제1 저항편차라 함)를 보여준다. 그리고 도 12는 MTJ층에서 하부전극이 평탄화된 TiN과 CZN으로 구성된 본 발명의 MRAM간의 저항편차(이하, 본 발명의 제2 저항편차라 함)를 보여준다.
다음 표 1은 상기 종래의 저항편차와 본 발명의 제1 및 제2 저항편차를 요약한 것이다.
| 하부전극 | 평균(Mean) | 표준편차(STD) | 표준편차/저항(STD/R) | |
| Ta/Ru | 66.56 | 8.00 | 0.12 | 종래 |
| Ta/CZN | 115.48 | 6.98 | 0.06 | 본 발명 |
| 평탄화된TiN/CZN | 217.57 | 9.86 | 0.05 | 본 발명 |
표 1을 참조하면, 본 발명의 제2 저항편차(9.86)가 종래의 저항편차(8.00)보다 크다는 것을 알 수 있다. 그러나 종래의 저항(66.56)에 비해 본 발명의 제2 저항편차와 관련된 저항(217.57)이 훨씬 크기 때문에, 양자의 표준편차를 단순 비교하기보다는 표 1의 네 번째 항목에 표시한 바와 같이 양자의 표준편차가 각각의 저항에서 차지하는 비중을 검토하는 것이 바람직하다.
이 경우, 종래의 저항편차(8.00)가 전체 저항(66.56)에서 차지하는 비중이 0.12인 반면, 본 발명의 제2 저항편차(9.86)가 전체 저항(217.57)에서 차지하는 비중은 0.05이다. 또한, 본 발명의 제1 저항편차(6.98)의 경우, 그 비중은 0.06이다.
이러한 결과로부터 본 발명의 MRAM간의 저항편차가 종래의 MRAM간의 저항편차보다 상대적으로 훨씬 작다는 것을 알 수 있다.
아래의 표 2는 종래의 MRAM간의 MR편차 및 본 발명의 MRAM간의 MR편차를 요약한 것이다.
| 하부전극 | 평균(Mean) | 표준편차(STD) | 표준편차/MR(STD/MR) | |
| Ta/Ru | 17.58 | 3.16 | 0.18 | 종래 |
| Ta/CZN | 27.47 | 2.23 | 0.08 | 본 발명 |
| 평탄화된TiN/CZN | 34.10 | 0.80 | 0.02 | 본 발명 |
표 2를 참조하면, 본 발명의 MRAM간의 MR평균은 종래의 MRAM간의 MR평균보다 큰 반면, 표준편차 및 전체 MR에 대한 표준편차의 비중은 종래의 MRAM간의 표준편차 및 전체 MR에 대한 표준편차의 비중보다 작다는 것을 알 수 있다.
이로부터 MR과 관련된 모든 특성은 본 발명이 종래보다 훨씬 우수하다는 것을 알 수 있다.
다음에는 도 5에 도시한 본 발명의 MTJ층을 구비하는 MRAM의 제조 방법에 대해 설명한다. 여기서, 본 발명의 MTJ층을 형성하기 전 단계는 다양한 통상의 방법으로 형성할 수 있다. 따라서 하기 설명에서 기판에 본 발명의 MTJ층과 연결되는 MOSFET을 형성하는 과정에 대한 설명은 생략하고, 상기 MOSFET와 연결되는 도전성 패드층 상에 본 발명의 MTJ층을 형성하는 과정부터 설명한다.
<제1 실시예>
도 13을 참조하면, 상기 MOSFET의 소오스 영역에 연결되는 도전성 패드층(40) 상에 하부전극(42a)을 형성한다. 하부전극(42a)은 단일막 또는 이중막으로 적층된 금속전극으로 형성한다. 하부전극(42a)을 단일막으로 형성하는 경우, 하부전극(42a)은 예컨대, 탄탈륨(Ta) 전극으로 형성하는 것이 바람직하나, 다른 금속전극으로 형성할 수 있다. 하부전극(42a)을 이중막으로 형성하는 경우, 하부전극(42a)은 예컨대, 탄탈륨/루테늄(Ta/Ru)전극으로 형성하는 것이 바람직하나, 다른 금속으로 구성된 이중막으로 형성할 수 있다. 하부전극(42a) 상에 평탄화막(42b)을 소정 두께로 형성한다. 평탄화막(42b)은 하부전극의 일부로도 사용될 수 있다. 이 경우, 하부전극(42a)은 제1 하부전극, 평탄화막(42b)은 제2 하부전극이 된다. 평탄화막(42b)은 비정질 금속막으로 형성할 수 있고, 비정질 금속화합물로 된 물질막, 예를 들면 CZN막, CoTb막, CoFeTb막, CoZr막 등과 같은 비정질의 RE-TM 화합물로 된 물질막으로 형성할 수도 있다. 이러한 평탄화막(42b)은 그레인 사이즈가 작다. 따라서 하부전극(42a) 상에 평탄화막(42b)을 형성하는 과정에서 하부전극(42a)의 그레인 경계가 하부전극(42a) 위쪽으로 이어지는 것이 방지된다. 평탄화막(42b) 상에 하부 자성막을 구성하는 피닝 강자성막(42c) 및 핀드 강자성막(42d)을 순차적으로 형성한다. 피닝 강자성막(42c)은 화합물로 된 자성막, 예를 들면 IrMn막으로 형성한다. 그리고 핀드 강자성막(42d)은 SAF막으로 형성한다. 또한, 피닝 강자성막(42c)과 핀드 강자성막(42d)으로 이루어지는 상기 하부 자성막은 IrMn막, CoFe막, Ru막, CoFe막을 순차적으로 적층하여 형성할 수도 있다.
계속해서, 핀드 강자성막(42d) 상에 터널링막(42e)을 소정 두께로 형성한다. 평탄화막(42b)으로 인해 하부전극(42a) 표면의 굴곡이 위쪽으로 전사되지 않을 뿐만 아니라 하부전극(42a)에 존재하는 그레인 경계도 하부전극(42a) 위쪽으로 이어지지 않는다. 따라서 터널링막(42e)은 터널링막(42e)이 형성되는 전 영역에서 굴곡과 윅 포인트(weak point)가 없이 균일한 두께로 형성될 수 있다. 터널링막(42e)은 알루미늄 산화막(AlOX)으로 형성할 수 있으나, 알루미늄 하프늄 산화막(AlXHf
1-XOy) 또는 철 산화막(Fe3O4)으로 형성할 수도 있다. 이러한 터널링막(42e) 상에 상부 자성막을 이루는 프리 강자성막(42f)과 캡핑막(42g)을 순차적으로 형성한다. 프리 강자성막(42f)은 철(Fe)을 포함하는 화합물막, 예컨대 CoFe막 또는 CoFe막과 NiFe막으로 이루어진 이중막으로 형성할 수 있다. 그리고 캡핑막(42g)은 루테늄막(Ru)으로 형성할 수 있으나, 다른 금속막 또는 금속 화합물막으로 형성할 수 있다. 이러한 갭핑막(42g)의 상에 제1 감광막(PR1)을 형성한다. 제1 감광막(PR1)은 본 발명의 MTJ층이 형성될 영역을 한정한다. 제1 감광막(PR1)을 식각 마스크로 사용하여 캡핑층(42g)의 노출된 부분을 식각한다. 상기 식각은 패드층(40)이 노출될 때까지 실시한다. 제1 감광막(PR1)은 에싱(ashing)하고 스트립하여 제거한다. 이후 세정 및 건조 공정을 거친다. 이렇게 해서 도 14에 도시한 바와 같이, 도전성 패드층(40) 상에 본 발명의 MTJ층(42)이 형성된다.
<제2 실시예>
제1 실시예와 중복되는 과정에 대한 설명은 생략한다.
도 15를 참조하면, 도전성 패드층(40) 상에 하부전극(60)을 형성한다. 하부전극(60)은 금속화합물 전극, 예를 들면 티타늄 나이트라이드(TiN) 전극으로 형성할 수 있다. 이어서 하부전극(60)의 표면을 평탄화한다. 이때, 하부전극(60)의 표면은 화학 기계적 연마(Chemical Mechanical Polishing) 방법으로 평탄화하는 것이 바람직하나, 다른 평탄화 방법을 사용할 수 있다.
하부전극(60)의 표면을 평탄화 한 후, 도 16에 도시한 바와 같이 하부전극(60) 상에 평탄화막(42b)을 형성하고, 계속해서 피닝 및 핀드 강자성막들 (42c, 42d)과 터닐링막(42e)과 프리 강자성막(42f) 및 캡핑막(42g)을 순차적으로 형성한다. 이후, 캡핑막(42g)에 제2 감광막(PR2)을 형성하고, 이것을 식각 마스크로 사용하여 패드층(40)이 노출될 때까지 상기 적층물들을 순차적으로 식각한다. 이어서 제2 감광막(PR2)을 제거하고, 세정 및 건조공정을 진행한다.
이렇게 해서 도 17에 도시한 바와 같이 패드층(40) 상에 금속화합물로 형성되고 그 표면이 평탄화 된 하부전극을 포함하고 이러한 하부전극 상에 평탄화층이 형성된 MTJ층(62)이 형성된다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 MTJ층에서 상부 및 하부 자성막의 구성을 다르게 할 수 있을 것이다. 또한, 터널링막을 상기 산화막과 동등한 역할을 할 수 있는 비산화막으로 대체할 수 있을 것이다. 또한, 터널링막을 형성하기 위해 금속막을 형성하고, 상기 금속막을 산화하는 공정에서 터널링막 아래에 형성된 물질막이 산화되는 것을 방지할 수 있는 수단을 강구할 수 있을 것이다. 또한, 하부전극을 구성하는 물질에 따라 평탄화막을 비정질이 아닌 다른 물질막으로 대체할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고, 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명의 MRAM은 하부전극(씨드막) 상에 하부전극의 표면 굴곡이 하부전극 위에 적층되는 물질막으로 전사되는 것을 방지하고, 하부전극에 존재하는 그레인 경계가 상기 물질막으로 이어지는 것을 방지하는 평탄화막을 구비한다. 그리고 하부 자성막과 상부 자성막사이에 상기 평탄화막에 기인하여 굴곡 및 윅 포인트가 없고 균일한 두께를 갖는 터널링막이 구비되어 있다. 따라서, 본 발명의 MRAM을 이용하면, 셀 간의 저항 편차를 줄일 수 있고, 셀 저항, MR 및 RA(Resistance to Area)를 증가시킬 수 있으며, 절연파괴전압을 높일 수 있다. 또한, 닐 커플링에 기인한 쉬프트 자기장(HN)을 줄일 수 있어 프리 강자성막의 보자력과 함께 프리 강자성막에 대한 자기장 쉬프트를 줄일 수 있으며, 프리 강자성막에 대한 균일한 스위칭 특성을 얻을 수 있다. 이에 따라 기록 및 판독 데이터에 대한 신뢰성을 높일 수 있다.
도 1은 종래 기술에 의한 자기 램의 구성을 보여주는 단면도이다.
도 2는 도 1에 도시한 자기 램의 MTJ(Magnetic Tunnel Junction)층의 구성을 보여주는 단면도이다.
도 3은 도 2에 도시한 MTJ층의 일부에 대한 투과 전자 현미경(TEM) 사진이다.
도 4는 도 2에 도시한 MTJ층의 터널링 산화막의 비평탄화에 따른 닐 커플링(Neel Coupling)을 보여주는 모식도이다.
도 5는 본 발명의 실시예에 의한 자기 램에 있어서의 MTJ층의 구성을 보여주는 단면도이다.
도 6은 도 5에 도시한 MTJ층의 일부에 대한 투과 전자 현미경 사진이다.
도 7은 종래 기술에 의한 MTJ층을 포함하는 자기 램과 본 발명의 실시예에 의한 MTJ층을 포함하는 자기 램의 자기장대 저항 특성을 나타낸 그래프들이다.
도 8은 종래 기술에 의한 MTJ층을 포함하는 자기 램과 본 발명의 실시예에 의한 MTJ층을 포함하는 자기 램의 자기장대 MR특성을 나타낸 그래프들이다.
도 9는 종래 기술에 의한 MTJ층을 포함하는 자기 램과 본 발명의 실시예에 의한 MTJ층을 포함하는 자기 램의 절연파괴전압(breakdown voltage) 특성을 나타낸 그래프들이다.
도 10은 종래 기술에 의한 MTJ층을 포함하는 자기 램에 대한 저항 편차를 나타낸 그래프이다.
도 11 및 도 12는 본 발명의 실시예에 의한 MTJ층을 포함하는 자기 램에 대한 저항 편차를 나타낸 그래프들이다.
도 13 내지 도 14는 본 발명의 제1 실시예에 의한 자기램 형성방법을 단계별로 나타낸 단면도들이다.
도 15 내지 도 17은 본 발명의 제2 실시예에 의한 자기램 형성방법을 단계별로 나타낸 단면도들이다.
*도면의 주요 부분에 대한 부호설명*
40: 패드층 42, 62:MTJ층
42a, 60:하부전극 42b:평탄화막
42c:피닝막(pinning layer) 42d:핀드막(pinned layer)
42e:터널링막 42f:프리 강자성막
42g:캡핑막 PR1, PR2:제1 및 제2 감광막
Claims (19)
- 한 개의 트랜지스터와 이에 연결된 한 개의 MTJ층으로 메모리 셀이 구성되는 MRAM에 있어서,상기 MTJ층은 하부전극, 하부 자성막, 굴곡이 없고 균일한 두께를 갖는 터널링막 및 상부 자성막을 포함하되,상기 하부전극은 제1 하부전극과 비정질의 제2 하부전극으로 이루어진 것을 특징으로 하는 MRAM.
- 제 1 항에 있어서, 상기 제1 하부전극은 금속전극 또는 표면이 평탄화된 금속화합물 전극인 것을 특징으로 하는 MRAM.
- 제 1 항에 있어서, 상기 제2 하부전극은 비정질 금속전극 또는 비정질 금속화합물 전극인 것을 특징으로 하는 MRAM.
- 제 1 항에 있어서, 상기 터널링막은 알루미늄 산화막(AlOX), 알루미늄 하프늄 산화막(AlXHf1-XOy) 또는 철 산화막(Fe3O4)인 것을 특징으로 하는 MRAM.
- 제 3 항에 있어서, 상기 비정질 금속화합물 전극은 비정질의 RE-TM 화합물 전극인 것을 특징으로 하는 MRAM.
- 한 개의 트랜지스터와 이에 연결된 한 개의 MTJ층으로 메모리 셀이 구성되는 MRAM에 있어서,상기 MTJ층은 하부전극, 평탄화막, 하부 자성막, 굴곡이 없고 균일한 두께을 갖는 터널링막 및 상부 자성막을 포함하는 것을 특징으로 하는 MRAM.
- 제 6 항에 있어서, 상기 하부전극은 금속전극 또는 표면이 평탄화된 금속화합물 전극인 것을 특징으로 하는 MRAM.
- 제 6 항에 있어서, 상기 평탄화막은 비정질 금속전극 또는 비정질 금속화합물 전극인 것을 특징으로 하는 MRAM.
- 제 8 항에 있어서, 상기 비정질 금속화합물 전극은 비정질의 RE-TM 화합물 전극인 것을 특징으로 하는 MRAM.
- 제 6 항에 있어서, 상기 터널링막은 알루미늄 산화막(AlOX), 알루미늄 하프늄 산화막(AlXHf1-XOy) 또는 철 산화막(Fe3O4)인 것을 특징으로 하는 MRAM.
- 한 개의 트랜지스터와 이에 연결된 한 개의 MTJ층으로 메모리 셀이 구성되는 MRAM의 제조 방법에 있어서,상기 MTJ층은,상기 트랜지스터에 연결되는 패드층 상에 제1 하부전극과 비정질의 제2 하부전극을 순차적으로 형성하는 단계;상기 제2 하부전극 상에 하부 자성막을 형성하는 단계;상기 하부 자성막 상에 굴곡이 없고 두께가 균일한 터널링막을 형성하는 단계;상기 터널링막 상에 상부 자성막을 형성하는 단계; 및상기 패드층 상에 적층된 물질막들을 역순으로 식각하여 소정 형태로 패터닝하는 단계를 거쳐서 형성하는 것을 특징으로 하는 MRAM 제조방법.
- 제 11 항에 있어서, 제2 하부전극은 비정질 금속막 또는 비정질 금속화합물막으로 형성하는 것을 특징으로 하는 MRAM 제조방법.
- 제 12 항에 있어서, 상기 비정질 금속화합물막은 비정질의 RE-TM 화합물막인 것을 특징으로 하는 MRAM 제조방법.
- 제 11 항에 있어서, 상기 터널링막은 알루미늄 산화막(AlOX), 알루미늄 하프늄 산화막(AlXHf1-XOy) 또는 철 산화막(Fe3O4)으로 형성하는 것을 특징으로 하는 MRAM 제조방법.
- 제 11 항에 있어서, 상기 제2 하부전극을 형성하기 전에 상기 제1 하부전극의 표면을 평탄화하는 것을 특징으로 하는 MRAM 제조방법.
- 한 개의 트랜지스터와 이에 연결된 한 개의 MTJ층으로 메모리 셀이 구성되는 MRAM의 제조 방법에 있어서,상기 MTJ층은,상기 트랜지스터에 연결되는 패드층 상에 하부전극을 형성하는 단계;상기 하부전극 상에 평탄화막을 형성하는 단계;상기 평탄화막 상에 하부 자성막을 형성하는 단계;상기 하부 자성막 상에 굴곡이 없고 두께가 균일한 터널링막을 형성하는 단계;상기 터널링막 상에 상부 자성막을 형성하는 단계; 및상기 패드층 상에 적층된 물질막들을 역순으로 식각하여 소정 형태로 패터닝하는 단계를 거쳐서 형성하는 것을 특징으로 하는 MRAM 제조방법.
- 제 16 항에 있어서, 상기 평탄화막은 비정질 금속막 또는 비정질 금속화합물막으로 형성하는 것을 특징으로 하는 MRAM 제조방법.
- 제 16 항에 있어서, 상기 비정질 금속화합물막은 비정질의 RE-TM 화합물막인 것을 특징으로 하는 MRAM 제조방법.
- 제 16 항에 있어서, 상기 터널링막은 알루미늄 산화막(AlOX), 알루미늄 하프늄 산화막(AlXHf1-XOy) 또는 철 산화막(Fe3O4)으로 형성하는 것을 특징으로 하는 MRAM 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030066952A KR100552690B1 (ko) | 2003-09-26 | 2003-09-26 | 균일한 두께의 터널링막을 갖는 ｍｔｊ층을 포함하는 자기램 및 그 제조방법 |
| EP04255800.7A EP1519417B1 (en) | 2003-09-26 | 2004-09-23 | Magnetic random access memory comprising MTJ layer and method of manufacturing |
| US10/948,633 US7473951B2 (en) | 2003-09-26 | 2004-09-24 | Magnetic random access memory (MRAM) having a magnetic tunneling junction (MTJ) layer including a tunneling film of uniform thickness and method of manufacturing the same |
| JP2004276730A JP5019344B2 (ja) | 2003-09-26 | 2004-09-24 | 均一な厚さのトンネル膜を有するｍｔｊ層を含む磁気抵抗メモリ及びその製造方法 |
| CN2004100951997A CN1607607B (zh) | 2003-09-26 | 2004-09-24 | 包括均匀厚度隧道膜的磁随机存取存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030066952A KR100552690B1 (ko) | 2003-09-26 | 2003-09-26 | 균일한 두께의 터널링막을 갖는 ｍｔｊ층을 포함하는 자기램 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050030785A true KR20050030785A (ko) | 2005-03-31 |
| KR100552690B1 KR100552690B1 (ko) | 2006-02-20 |
Family
ID=34192272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030066952A KR100552690B1 (ko) | 2003-09-26 | 2003-09-26 | 균일한 두께의 터널링막을 갖는 ｍｔｊ층을 포함하는 자기램 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7473951B2 (ko) |
| EP (1) | EP1519417B1 (ko) |
| JP (1) | JP5019344B2 (ko) |
| KR (1) | KR100552690B1 (ko) |
| CN (1) | CN1607607B (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100866685B1 (ko) * | 2006-07-06 | 2008-11-04 | 가부시끼가이샤 도시바 | 비휘발성 메모리 소자 |
| KR20150015601A (ko) * | 2013-07-31 | 2015-02-11 | 한양대학교 산학협력단 | 메모리 소자 |
| US9722172B2 (en) | 2014-11-24 | 2017-08-01 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| KR20180135149A (ko) * | 2017-06-09 | 2018-12-20 | 삼성전자주식회사 | 자기 메모리 장치 및 이의 제조 방법 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001742B1 (ko) * | 2003-10-24 | 2010-12-15 | 삼성전자주식회사 | 자기 램 및 그 제조방법 |
| KR100612854B1 (ko) * | 2004-07-31 | 2006-08-21 | 삼성전자주식회사 | 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법 |
| US7349187B2 (en) * | 2005-09-07 | 2008-03-25 | International Business Machines Corporation | Tunnel barriers based on alkaline earth oxides |
| US8124490B2 (en) | 2006-12-21 | 2012-02-28 | Stats Chippac, Ltd. | Semiconductor device and method of forming passive devices |
| JP2012160671A (ja) | 2011-02-02 | 2012-08-23 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
| CN104882538B (zh) * | 2014-02-28 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 环型磁性随机存取存储器单元结构的制造方法 |
| US9269889B2 (en) | 2014-03-12 | 2016-02-23 | Keiji Hosotani | Semiconductor memory device and manufacturing method thereof |
| CN104953026B (zh) * | 2014-03-27 | 2017-11-14 | 朗姆研究公司 | 蚀刻非挥发性金属材料的方法 |
| US10586914B2 (en) * | 2016-10-14 | 2020-03-10 | Applied Materials, Inc. | Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions |
| WO2018131215A1 (ja) * | 2017-09-21 | 2018-07-19 | 株式会社日立ハイテクノロジーズ | 磁気トンネル接合素子の製造方法および誘導結合型プラズマ処理装置 |
| US10985171B2 (en) | 2018-09-26 | 2021-04-20 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device including wavy word lines and method of making the same |
| US11018151B2 (en) | 2018-09-26 | 2021-05-25 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device including wavy word lines and method of making the same |
| US10700090B1 (en) | 2019-02-18 | 2020-06-30 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device having curved memory elements and methods of making the same |
| US10700078B1 (en) | 2019-02-18 | 2020-06-30 | Sandisk Technologies Llc | Three-dimensional flat NAND memory device having curved memory elements and methods of making the same |
| JP2020161604A (ja) * | 2019-03-26 | 2020-10-01 | 株式会社デンソー | 磁気センサおよびその製造方法 |
| CN112670403B (zh) | 2019-10-16 | 2024-04-30 | 联华电子股份有限公司 | 半导体结构 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08272347A (ja) * | 1995-02-01 | 1996-10-18 | Canon Inc | 色変換方法とその装置及び画像処理方法とその装置 |
| US5650958A (en) | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| JPH11134620A (ja) * | 1997-10-30 | 1999-05-21 | Nec Corp | 強磁性トンネル接合素子センサ及びその製造方法 |
| US6303218B1 (en) * | 1998-03-20 | 2001-10-16 | Kabushiki Kaisha Toshiba | Multi-layered thin-film functional device and magnetoresistance effect element |
| US6205052B1 (en) * | 1999-10-21 | 2001-03-20 | Motorola, Inc. | Magnetic element with improved field response and fabricating method thereof |
| JP3574773B2 (ja) * | 2000-01-07 | 2004-10-06 | シャープ株式会社 | 磁気抵抗効果素子およびそれを用いた磁気メモリ |
| US20030072109A1 (en) * | 2000-02-28 | 2003-04-17 | Manish Sharma | Magnetoresistive element including smooth spacer interface |
| US6767655B2 (en) * | 2000-08-21 | 2004-07-27 | Matsushita Electric Industrial Co., Ltd. | Magneto-resistive element |
| US6680831B2 (en) * | 2000-09-11 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Magnetoresistive element, method for manufacturing the same, and method for forming a compound magnetic thin film |
| US6538919B1 (en) * | 2000-11-08 | 2003-03-25 | International Business Machines Corporation | Magnetic tunnel junctions using ferrimagnetic materials |
| JP3890893B2 (ja) * | 2000-12-28 | 2007-03-07 | 日本電気株式会社 | スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法 |
| TW556233B (en) * | 2001-05-15 | 2003-10-01 | Matsushita Electric Ind Co Ltd | Magnetoresistive element |
| US20030021908A1 (en) * | 2001-07-27 | 2003-01-30 | Nickel Janice H. | Gas cluster ion beam process for smoothing MRAM cells |
| JP2003218324A (ja) * | 2002-01-18 | 2003-07-31 | Sony Corp | 磁気記憶装置およびその製造方法 |
| US6911346B2 (en) * | 2002-04-03 | 2005-06-28 | Applied Materials, Inc. | Method of etching a magnetic material |
| US7196882B2 (en) * | 2002-07-23 | 2007-03-27 | Micron Technology, Inc. | Magnetic tunnel junction device and its method of fabrication |
| US20040026369A1 (en) * | 2002-08-12 | 2004-02-12 | Chentsau Ying | Method of etching magnetic materials |
| US20040184311A1 (en) * | 2003-03-18 | 2004-09-23 | Manish Sharma | Magnetic sensor |
| KR100548997B1 (ko) * | 2003-08-12 | 2006-02-02 | 삼성전자주식회사 | 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들 |
-
2003
- 2003-09-26 KR KR1020030066952A patent/KR100552690B1/ko active IP Right Grant
-
2004
- 2004-09-23 EP EP04255800.7A patent/EP1519417B1/en not_active Expired - Lifetime
- 2004-09-24 JP JP2004276730A patent/JP5019344B2/ja not_active Expired - Lifetime
- 2004-09-24 US US10/948,633 patent/US7473951B2/en not_active Expired - Lifetime
- 2004-09-24 CN CN2004100951997A patent/CN1607607B/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100866685B1 (ko) * | 2006-07-06 | 2008-11-04 | 가부시끼가이샤 도시바 | 비휘발성 메모리 소자 |
| KR20150015601A (ko) * | 2013-07-31 | 2015-02-11 | 한양대학교 산학협력단 | 메모리 소자 |
| US9722172B2 (en) | 2014-11-24 | 2017-08-01 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| KR20180135149A (ko) * | 2017-06-09 | 2018-12-20 | 삼성전자주식회사 | 자기 메모리 장치 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1519417B1 (en) | 2015-06-03 |
| CN1607607A (zh) | 2005-04-20 |
| JP2005109477A (ja) | 2005-04-21 |
| EP1519417A2 (en) | 2005-03-30 |
| US7473951B2 (en) | 2009-01-06 |
| EP1519417A3 (en) | 2006-12-27 |
| US20050068834A1 (en) | 2005-03-31 |
| JP5019344B2 (ja) | 2012-09-05 |
| CN1607607B (zh) | 2010-05-12 |
| KR100552690B1 (ko) | 2006-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100552690B1 (ko) | 균일한 두께의 터널링막을 갖는 ｍｔｊ층을 포함하는 자기램 및 그 제조방법 | |
| KR102321858B1 (ko) | 비정질 버퍼층을 갖는 자기 터널 접합(mtj) 소자 및 그 제조 공정 | |
| US7897412B2 (en) | Method of manufacturing magnetic random access memory including middle oxide layer | |
| US7057222B2 (en) | Magnetic memories with bit lines and digit lines that intersect at oblique angles and fabrication methods thereof | |
| TWI575788B (zh) | 磁性記憶體及製造磁性記憶體之方法 | |
| US8587043B2 (en) | Magnetoresistive random access memory and method of manufacturing the same | |
| US6815784B2 (en) | Magneto-resistive random access memory | |
| US6806096B1 (en) | Integration scheme for avoiding plasma damage in MRAM technology | |
| TWI282162B (en) | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same | |
| US7247506B2 (en) | Method for producing magnetic memory device | |
| US8592928B2 (en) | Magnetic random access memory and method of manufacturing the same | |
| CN104425706A (zh) | 反转的mtj堆叠件 | |
| CN111226324B (zh) | 隧道磁阻效应元件、磁存储器、内置型存储器及制作隧道磁阻效应元件的方法 | |
| US20050020076A1 (en) | Method for manufacturing MTJ cell of magnetic random access memory | |
| US7095069B2 (en) | Magnetoresistive random access memory, and manufacturing method thereof | |
| KR102354021B1 (ko) | 터널 자기 저항 효과 소자, 자기 메모리, 및 내장형 메모리 | |
| KR20020046036A (ko) | 반도체소자의 제조방법 | |
| US6465262B2 (en) | Method for manufacturing a semiconductor device | |
| US6849466B2 (en) | Method for manufacturing MTJ cell of magnetic random access memory | |
| JP2009302434A (ja) | 磁気抵抗効果素子及びその製造方法 | |
| KR20040041337A (ko) | 새로운 구조 및 동작 방식을 갖는 자기 메모리 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130115 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200131 Year of fee payment: 15 |