KR20050025810A - Method for fabricating liquid crystal display device improving process of making thin film transistor - Google Patents

Method for fabricating liquid crystal display device improving process of making thin film transistor Download PDF

Info

Publication number
KR20050025810A
KR20050025810A KR1020030062746A KR20030062746A KR20050025810A KR 20050025810 A KR20050025810 A KR 20050025810A KR 1020030062746 A KR1020030062746 A KR 1020030062746A KR 20030062746 A KR20030062746 A KR 20030062746A KR 20050025810 A KR20050025810 A KR 20050025810A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
pattern
silicon thin
forming
Prior art date
Application number
KR1020030062746A
Other languages
Korean (ko)
Inventor
남승희
오재영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030062746A priority Critical patent/KR20050025810A/en
Publication of KR20050025810A publication Critical patent/KR20050025810A/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136231Active matrix addressed cells for reducing the number of lithographic steps
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/13625Patterning using multi-mask exposure

Abstract

A method for manufacturing an LCD(Liquid Crystal Display) is provided to reduce the number of masks by forming a gate electrode and an active pattern through a single photolithography process. A method comprises a step of providing a substrate(110); a step of sequentially depositing a silicon thin film, an insulation film(115a), and a gate metal(121a) on the substrate; a step of forming a first photosensitive film pattern on the substrate; a step of forming an active pattern(124) by patterning the gate metal, insulation film, and the silicon thin film by using the first photosensitive film pattern as a mask; a step of forming a second photosensitive film(170a) pattern by removing a certain part of the first photosensitive film pattern; a step of forming a gate electrode and a gate insulation film pattern by patterning the gate metal and the first insulation film by using the second photosensitive film pattern as a mask; a step of depositing an n+ amorphous silicon thin film and a conductive metal on the substrate; a step of forming a source/drain electrode on the active pattern by patterning the conductive metal and the n+ amorphous silicon thin film; and a step forming a pixel electrode connected to the drain electrode on the substrate.

Description

박막 트랜지스터 제조공정이 개선된 액정표시장치의 제조방법{METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE IMPROVING PROCESS OF MAKING THIN FILM TRANSISTOR}Manufacturing method of liquid crystal display device with improved thin film transistor manufacturing process {METHOD FOR FABRICATING LIQUID CRYSTAL DISPLAY DEVICE IMPROVING PROCESS OF MAKING THIN FILM TRANSISTOR}

본 발명은 액정표시장치의 제조방법에 관한 것으로, 특히 박막 트랜지스터(Thin Film Transistor; TFT)의 제조공정을 개선하여 사용되는 마스크수를 감소시킨 액정표시장치(Liquid Crystal Display; LCD)의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a liquid crystal display (LCD) in which the number of masks used is reduced by improving a manufacturing process of a thin film transistor (TFT). It is about.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, and has been actively applied to notebooks and desktop monitors because of its excellent resolution, color display and image quality.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 사시도이다.1 is a perspective view schematically illustrating a general liquid crystal display device.

도면에 도시된 바와 같이, 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판(5)과 제 2 기판인 어레이(array) 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(40)으로 구성된다.As shown in the figure, the liquid crystal display device is largely a color filter substrate 5 as a first substrate and an array substrate 10 as a second substrate, and the color filter substrate 5 and an array substrate. It consists of a liquid crystal layer 40 formed between (10).

상기 컬러필터 기판(5)은 색상을 구현하는 서브-컬러필터(적, 녹, 청)를 포함하는 컬러필터(7)와 상기 서브-컬러필터 사이를 구분하고 액정층(40)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(40)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 distinguishes between a color filter 7 including a sub-color filter (red, green, blue) that implements color and the sub-color filter, and transmits light passing through the liquid crystal layer 40. It is composed of a black matrix (6) for blocking the, and a transparent common electrode (8) for applying a voltage to the liquid crystal layer (40).

또한, 상기 어레이 기판(10)은 화소영역(P) 위에 형성된 화소전극(18), 상기 기판(10) 위에 종횡으로 배열된 게이트라인(16)과 데이터라인(17), 그리고 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(20)로 구성된다.In addition, the array substrate 10 includes a pixel electrode 18 formed on the pixel region P, a gate line 16 and a data line 17 vertically and horizontally arranged on the substrate 10, and the gate line 16. ) And a thin film transistor 20 which is a switching element formed at an intersection region of the data line 17.

이 때, 상기 화소영역(P)은 게이트라인(16)과 데이터라인(17)이 교차하여 정의되는 영역이며, 상기 화소영역(P) 위에 형성되는 화소전극(18)은 인듐-틴-옥사이드(indium tin oxide : ITO)와 같이 빛의 투과율이 뛰어난 투명 전도성 물질을 사용한다.In this case, the pixel region P is a region defined by the intersection of the gate line 16 and the data line 17, and the pixel electrode 18 formed on the pixel region P is formed of indium-tin-oxide ( Transparent conductive material with excellent light transmittance, such as indium tin oxide (ITO), is used.

이와 같이 구성된 컬러필터 기판(5)과 어레이 기판(10)은 실런트(sealant)에 의해 합착되어 액정표시패널을 구성하며, 두 기판의 합착은 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The color filter substrate 5 and the array substrate 10 configured as described above are bonded to each other by a sealant to form a liquid crystal display panel, and the bonding of the two substrates is formed on the color filter substrate 5 or the array substrate 10. It is made through a bonding key (not shown).

한편, 상기 액정표시장치의 제조공정은 기본적으로 박막 트랜지스터를 포함하는 어레이 기판의 제작에 다수의 마스크 공정(즉, 포토리소그래피(photolithography) 공정)을 필요로 하므로 생산성 면에서 상기 마스크 공정의 수를 줄이는 방법이 요구되어지고 있다.On the other hand, the manufacturing process of the liquid crystal display device basically requires a number of mask processes (ie, photolithography process) for the fabrication of an array substrate including a thin film transistor, reducing the number of mask processes in terms of productivity A method is required.

이하, 도 2a 내지 도 2g를 참조하여 종래의 액정표시장치의 제조공정을 자세히 설명한다.Hereinafter, a manufacturing process of a conventional liquid crystal display device will be described in detail with reference to FIGS. 2A to 2G.

도 2a 내지 도 2g는 도 1에 도시된 액정표시장치의 제조공정을 나타내는 순서도로써, 박막 트랜지스터를 포함하여 어레이 기판의 제조공정을 나타내고 있다.2A to 2G are flowcharts illustrating a manufacturing process of the liquid crystal display shown in FIG. 1, and illustrating a manufacturing process of an array substrate including a thin film transistor.

먼저, 도 2a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(10) 위에 게이트전극(21)을 형성한다. 상기 게이트전극(21)은 기판(10) 전면에 게이트메탈을 증착한 후 포토리소그래피 공정을 이용하여 형성하게 된다.First, as shown in FIG. 2A, a gate electrode 21 is formed on a substrate 10 made of a transparent insulating material such as glass. The gate electrode 21 is formed by depositing a gate metal on the entire surface of the substrate 10 using a photolithography process.

다음으로, 도 2b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판 전면에 연속적으로 게이트절연막인 제 1 절연막(15a)과 비정질 실리콘 박막(24a) 및 n+ 비정질 실리콘 박막(25)을 증착한다. 상기 비정질 실리콘 박막(24a)은 패턴 되어 박막 트랜지스터의 액티브층으로 사용되며, n+ 비정질 실리콘 박막(25)은 소오스/드레인전극과 상기 액티브층의 소오스/드레인영역간의 오믹-콘택(ohmic contact)을 위해 형성한다.Next, as shown in FIG. 2B, the first insulating film 15a, the amorphous silicon thin film 24a, and the n + amorphous silicon thin film 25, which are the gate insulating films, are deposited on the entire surface of the substrate on which the gate electrode 21 is formed. do. The amorphous silicon thin film 24a is patterned and used as an active layer of a thin film transistor, and the n + amorphous silicon thin film 25 is used for ohmic contact between a source / drain electrode and a source / drain region of the active layer. Form.

다음으로, 도 2c에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 제 1 절연막(15a)과 비정질 실리콘 박막(24a) 및 n+ 비정질 실리콘 박막(25)을 패터닝함으로써 게이트절연막(15)과 액티브 패턴(24)을 형성한다.Next, as shown in FIG. 2C, the gate insulating film 15 and the active pattern are patterned by patterning the first insulating film 15a, the amorphous silicon thin film 24a, and the n + amorphous silicon thin film 25 using a photolithography process. To form (24).

이후, 도 2d에 도시된 바와 같이, 상기 기판(10) 전면에 소오스/드레인전극용 전도(傳導)성 메탈(30)을 증착한다.Thereafter, as illustrated in FIG. 2D, a conductive metal 30 for source / drain electrodes is deposited on the entire surface of the substrate 10.

다음으로, 도 2e에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 전도성 메탈(30)을 패터닝함으로써 소오스전극(22)과 드레인전극(23)을 형성한다. 이 후, 상기 소오스/드레인전극(22, 23)을 마스크로 사용하여 액티브 패턴(24)이 노출될 때까지 n+ 비정질 실리콘 박막(25)을 식각한다.Next, as shown in FIG. 2E, the source metal 22 and the drain electrode 23 are formed by patterning the conductive metal 30 using a photolithography process. After that, the n + amorphous silicon thin film 25 is etched using the source / drain electrodes 22 and 23 as a mask until the active pattern 24 is exposed.

다음으로, 도 2f에 도시된 바와 같이, 상기 기판(10) 전면에 제 2 절연막(15b)을 증착한 후, 포토리소그래피 공정을 통해 드레인전극(23)의 일부를 노출시키는 콘택홀(40)을 형성한다.Next, as shown in FIG. 2F, after the second insulating layer 15b is deposited on the entire surface of the substrate 10, the contact hole 40 exposing a part of the drain electrode 23 is exposed through a photolithography process. Form.

마지막으로, 도 2g에 도시된 바와 같이, 상기 제 2 절연막(15b)이 형성된 기판(10) 전면에 인듐-틴-옥사이드와 같은 투명 전도성 물질을 증착한 후, 포토리소그래피 공정을 이용하여 상기 콘택홀(40)을 통해 드레인전극(23)과 연결되는 화소전극(18)을 형성한다.Lastly, as shown in FIG. 2G, a transparent conductive material such as indium tin oxide is deposited on the entire surface of the substrate 10 on which the second insulating layer 15b is formed, and then the contact hole is formed using a photolithography process. A pixel electrode 18 connected to the drain electrode 23 is formed through 40.

상기에 설명된 바와 같이 박막 트랜지스터를 포함하여 어레이 기판의 제조에는 게이트전극 형성, 액티브 패턴 형성, 소오스/드레인전극 형성, 콘택홀 형성 및 화소전극 형성 등 많은 수의 포토리소그래피 공정을 필요로 한다.As described above, fabrication of an array substrate including a thin film transistor requires a large number of photolithography processes such as gate electrode formation, active pattern formation, source / drain electrode formation, contact hole formation, and pixel electrode formation.

상기 포토리소그래피 공정은 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상 공정 등 다수의 공정으로 이루어져 있다. 그 결과 생산 수율이 떨어지게 되며 형성된 박막 트랜지스터에 결함이 발생될 확률을 높이게 하는 문제점이 있었다.The photolithography process is a series of processes in which a pattern drawn on a mask is transferred onto a substrate on which a thin film is deposited to form a desired pattern. The photolithography process includes a plurality of processes such as photoresist coating, exposure, and development. As a result, there is a problem that the production yield is lowered and the probability of generating a defect in the formed thin film transistor is increased.

특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있었다.In particular, the mask designed to form the pattern is very expensive, there is a problem that the manufacturing cost of the liquid crystal display device increases in proportion to the increase in the number of masks applied to the process.

본 발명은 상기한 문제를 해결하기 위한 것으로, 감광막의 에슁 기술을 이용하여 게이트전극과 액티브 패턴을 한번의 마스크 공정으로 형성함으로써 제조공정 및 비용이 감소된 액정표시장치의 제조방법을 제공하는데 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a liquid crystal display device in which a manufacturing process and a cost are reduced by forming a gate electrode and an active pattern in one mask process using an etching technique of a photosensitive film. have.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Other objects and features of the present invention will be described in the configuration and claims of the invention described below.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시장치의 제조방법은 제 1 기판을 제공하는 단계, 상기 제 1 기판 위에 차례대로 실리콘 박막과 제 1 절연막 및 게이트메탈을 증착하는 단계, 상기 제 1 기판 위에 제 1 감광막 패턴을 형성하는 단계, 상기 제 1 감광막 패턴을 마스크로 상기 게이트메탈과 제 1 절연막 및 비정질 실리콘 박막을 패터닝하여 액티브 패턴을 형성하는 단계, 상기 제 1 감광막 패턴을 일부 제거하여 제 2 감광막 패턴을 형성하는 단계, 상기 제 2 감광막 패턴을 마스크로 게이트메탈과 제 1 절연막을 패터닝하여 게이트전극과 게이트절연막 패턴을 형성하는 단계, 상기 제 1 기판 전면에 n+ 비정질 실리콘 박막과 전도성 메탈을 증착하는 단계, 상기 전도성 메탈과 n+ 비정질 실리콘 박막을 패터닝하여 상기 액티브 패턴 위에 소오스/드레인전극을 형성하는 단계 및 상기 제 1 기판 위에 드레인전극에 연결되는 화소전극을 형성하는 단계를 포함한다.In order to achieve the above object, the manufacturing method of the liquid crystal display device of the present invention comprises the steps of providing a first substrate, depositing a silicon thin film, a first insulating film and a gate metal on the first substrate in sequence, the first Forming a first photoresist pattern on a substrate, patterning the gate metal, the first insulating film, and an amorphous silicon thin film using the first photoresist pattern as a mask to form an active pattern, and partially removing the first photoresist pattern Forming a photoresist pattern, forming a gate electrode and a gate insulating pattern by patterning a gate metal and a first insulating layer using the second photoresist pattern as a mask, and forming an n + amorphous silicon thin film and a conductive metal on the entire surface of the first substrate Depositing and patterning the conductive metal and the n + amorphous silicon thin film to source / deposit the active pattern Forming an exhibition pole and forming a pixel electrode connected to the drain electrode on the first substrate.

제 1 항에 있어서, 상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising: bonding the first substrate to a second substrate which is a color filter substrate.

상기 제 1 감광막 패턴을 형성하는 단계는 상기 제 1 기판 전면에 감광액을 도포하는 단계와 상기 감광막에 액티브 패턴 마스크를 사용하여 노광 및 현상하는 단계로 이루어질 수 있으며, 상기 제 2 감광막 패턴을 형성하는 단계는 상기 제 1 감광막 패턴의 일부를 에슁하여 제 2 감광막 패턴을 형성하는 단계로 이루어질 수 있다.The forming of the first photoresist pattern may include applying a photoresist to the entire surface of the first substrate and exposing and developing the photoresist using an active pattern mask, and forming the second photoresist pattern. The method may include forming a second photoresist pattern by etching a portion of the first photoresist pattern.

또한, 상기 실리콘 박막은 비정질 실리콘 박막 또는 결정화된 실리콘 박막일 수 있으며, 상기 게이트전극 형성 후에 상기 게이트전극을 마스크로 사용하여 액티브 패턴의 소정영역에 저농도 불순물 이온을 주입하여 엘디디영역을 형성하는 단계를 추가로 포함할 수 있다.The silicon thin film may be an amorphous silicon thin film or a crystallized silicon thin film, and after forming the gate electrode, using the gate electrode as a mask, implanting low concentration impurity ions into a predetermined region of an active pattern to form an LED region It may further include.

또한, 본 발명의 다른 액정표시장치의 제조방법은 기판을 제공하는 단계, 상기 기판 위에 차례대로 실리콘 박막과 제 1 절연막 및 게이트메탈을 증착하는 단계, 상기 기판 위에 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로 상기 게이트메탈과 제 1 절연막 및 비정질 실리콘 박막을 패터닝하여 액티브 패턴을 형성하는 단계, 상기 게이트메탈을 오버-에칭하여 게이트전극을 형성하는 단계, 상기 감광막 패턴을 제거하는 단계, 상기 게이트전극을 마스크로 제 1 절연막을 패터닝하여 게이트절연막 패턴을 형성하는 단계, 상기 액티브 패턴 위에 소오스/드레인전극을 형성하는 단계 및 상기 기판 위에 화소전극을 형성하는 단계를 포함한다.In addition, another method of manufacturing a liquid crystal display device of the present invention comprises the steps of providing a substrate, depositing a silicon thin film, a first insulating film and a gate metal on the substrate in sequence, forming a photoresist pattern on the substrate, the photosensitive film Patterning the gate metal, the first insulating film, and the amorphous silicon thin film using a pattern as a mask to form an active pattern, over-etching the gate metal to form a gate electrode, removing the photoresist pattern, and removing the gate pattern Patterning the first insulating layer using an electrode as a mask to form a gate insulating layer pattern, forming a source / drain electrode on the active pattern, and forming a pixel electrode on the substrate.

또한, 본 발명의 또 다른 액정표시장치의 제조방법은 기판을 제공하는 단계, 상기 기판 위에 차례대로 실리콘 박막과 제 1 절연막 및 게이트메탈을 증착하는 단계, 상기 기판 위에 감광막 패턴을 형성하는 단계, 상기 게이트메탈을 오버-에칭하여 게이트전극을 형성하는 단계, 상기 감광막 패턴을 마스크로 제 1 절연막과 실리콘 박막을 패터닝하여 게이트절연막 패턴과 액티브 패턴을 형성하는 단계, 상기 액티브 패턴 위에 소오스/드레인전극을 형성하는 단계 및 상기 기판 위에 화소전극을 형성하는 단계를 포함한다.In another aspect of the present invention, there is provided a method of manufacturing a liquid crystal display device, the method including: providing a substrate, depositing a silicon thin film, a first insulating film, and a gate metal on the substrate in turn, forming a photoresist pattern on the substrate; Forming a gate electrode by over-etching a gate metal, patterning a first insulating layer and a silicon thin film using the photoresist pattern as a mask to form a gate insulating layer pattern and an active pattern, and forming a source / drain electrode on the active pattern And forming a pixel electrode on the substrate.

상기 게이트메탈의 오버-에칭은 습식 식각 방법으로 이루어질 수 있다.Over-etching of the gate metal may be performed by a wet etching method.

이하, 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail.

액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 박막 트랜지스터를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.The active matrix (AM) method, which is a driving method mainly used in a liquid crystal display, is a method of driving a liquid crystal of a pixel part using a thin film transistor as a switching element.

또한, 상기 박막 트랜지스터는 액티브층의 물질 상태에 따라 비정질 실리콘(amorphous silicon) 박막 트랜지스터, 미세-결정 실리콘(microcrystalline silicon) 박막 트랜지스터 또는 다결정 실리콘(polycrystalline silicon) 박막 트랜지스터로 구분할 수 있다.In addition, the thin film transistor may be classified into an amorphous silicon thin film transistor, a microcrystalline silicon thin film transistor, or a polycrystalline silicon thin film transistor according to the material state of the active layer.

한편, 박막 트랜지스터를 포함하여 어레이 기판의 제조에는 많은 수의 포토리소그래피 공정을 필요로 하며, 다수의 포토리소그래피 공정은 제조공정 및 비용을 증가시키는 문제점을 발생시킨다.On the other hand, fabrication of an array substrate, including thin film transistors, requires a large number of photolithography processes, and many photolithography processes cause problems that increase manufacturing processes and costs.

상기와 같은 문제를 해결하기 위해서는 특히 박막 트랜지스터의 제조공정을 개선하여 포토리소그래피 공정의 수, 즉 사용되는 마스크수를 줄이도록 하는 것이 중요하다.In order to solve the above problems, it is particularly important to improve the manufacturing process of the thin film transistor so as to reduce the number of photolithography processes, that is, the number of masks used.

따라서, 본 발명에서는 감광막의 에슁 기술을 이용하여 게이트전극과 액티브 패턴을 한번의 마스크 공정으로 형성함으로써 박막 트랜지스터의 제조공정을 개선한 액정표시장치의 제조방법을 제공한다.Accordingly, the present invention provides a method of manufacturing a liquid crystal display device which improves the manufacturing process of a thin film transistor by forming a gate electrode and an active pattern in one mask process using an etching technique of a photosensitive film.

즉, 제 1 감광막 패턴으로 게이트전극 또는 액티브 패턴을 형성한 후 상기 제 1 감광막 패턴의 일부를 제거한 제 2 감광막 패턴을 사용하여 나머지 패턴을 형성하게 된다. 이 때, 게이트전극과 액티브 패턴을 형성하기 위해 사용되는 마스크는 하나로 상기 제 1 감광막 패턴 형성에 사용된다.That is, after the gate electrode or the active pattern is formed using the first photoresist pattern, the remaining pattern is formed by using the second photoresist pattern, from which a part of the first photoresist pattern is removed. In this case, one mask used to form the gate electrode and the active pattern is used to form the first photoresist layer pattern.

또한, 다른 방법으로 감광막 에슁 기술 대신에 게이트전극 오버-에칭 기술을 이용하여 한번의 마스크 공정으로 게이트전극과 액티브 패턴을 형성할 수도 있다.Alternatively, the gate electrode and the active pattern may be formed in one mask process using the gate electrode over-etching technique instead of the photoresist etching technique.

이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 제조방법의 바람직한 실시예를 자세히 설명한다.Hereinafter, exemplary embodiments of a method of manufacturing a liquid crystal display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3j는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정을 나타내는 순서도로써, 비정질 실리콘 박막 트랜지스터를 포함하여 어레이 기판의 제조공정을 나타내고 있다.3A to 3J are flowcharts illustrating a manufacturing process of a liquid crystal display according to a first exemplary embodiment of the present invention, and illustrating a manufacturing process of an array substrate including an amorphous silicon thin film transistor.

먼저, 도 3a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(110) 위에 실리콘산화막(SiO2) 등으로 구성되는 버퍼막(buffer layer)(111)을 형성한다. 상기 버퍼막(111)은 유리기판(110) 내에 존재하는 나트륨(natrium; Na) 등의 불순물이 공정 중에 상부 층으로 침투하는 것을 차단하는 역할을 한다.First, as shown in FIG. 3A, a buffer layer 111 made of a silicon oxide film (SiO 2 ) or the like is formed on a substrate 110 made of a transparent insulating material such as glass. The buffer layer 111 serves to block impurities such as sodium (natrium) from the glass substrate 110 from penetrating into the upper layer during the process.

다음으로, 도 3b에 도시된 바와 같이, 상기 버퍼막(111) 위에 차례대로 비정질 실리콘 박막(124a)과 제 1 절연막(115a) 및 게이트메탈(121a)을 증착한다. 상기 제 1 절연막(115a)은 실리콘산화막 또는 실리콘질화막(SiNx)과 같은 무기절연막으로 구성할 수 있으며, 게이트메탈(121a)은 몰리브덴(molybdenum; Mo), 알루미늄(aluminum; Al) 또는 알루미늄 합금 등으로 구성할 수 있다.Next, as shown in FIG. 3B, an amorphous silicon thin film 124a, a first insulating layer 115a, and a gate metal 121a are sequentially deposited on the buffer layer 111. The first insulating film 115a may be formed of an inorganic insulating film such as a silicon oxide film or a silicon nitride film (SiN x ), and the gate metal 121a may be formed of molybdenum (Mo), aluminum (Al), aluminum alloy, or the like. It can be configured as.

이후, 도 3c에 도시된 바와 같이, 상기 결과물 위에 게이트전극 패턴을 포함하는 제 1 감광막 패턴(170)을 형성한다. 상기 제 1 감광막 패턴(170)은 기판(110) 전면에 포토레지스트(photoresist)와 같은 감광액을 도포한 후 도포되어 있는 감광액에 액티브 패턴의 마스크를 사용하여 노광 및 현상 공정을 거쳐서 형성하게 된다.3C, a first photoresist pattern 170 including a gate electrode pattern is formed on the resultant. The first photoresist layer pattern 170 is formed by applying a photoresist such as a photoresist to the entire surface of the substrate 110 and then exposing and developing the photoresist using an active pattern mask.

다음으로, 도 3d에 도시된 바와 같이, 상기 제 1 감광막 패턴(170)을 마스크로 사용하여 차례대로 게이트메탈(121a)과 제 1 절연막(115a) 및 비정질 실리콘 박막(124a)을 식각하여 액티브 패턴(124)을 형성한다.Next, as shown in FIG. 3D, the gate metal 121a, the first insulating layer 115a, and the amorphous silicon thin film 124a are sequentially etched using the first photoresist layer pattern 170 as a mask. 124 is formed.

참고로, 상기 식각 기술은 물리적 또는 화학적인 반응을 이용하여 포토레지스트에 의하여 형성된 패턴대로 박막을 선택적으로 제거함으로써 원하는 박막 패턴을 구현하는 방법으로, 상기 포토레지스트 패턴이 형성되어 있는 부분의 박막은 남게 되고 포토레지스트가 없는 부분의 박막은 제거되게 된다. 또한, 상기 식각 공정은 가스 플라즈마(plasma)가 사용되는 건식(乾式) 식각 방법과 화학 용액을 이용하는 습식(濕式) 식각 방법이 있다.For reference, the etching technique is a method of implementing a desired thin film pattern by selectively removing the thin film according to the pattern formed by the photoresist using a physical or chemical reaction, leaving the thin film of the portion where the photoresist pattern is formed. The thin film in the portion without the photoresist is removed. The etching process includes a dry etching method using gas plasma and a wet etching method using a chemical solution.

이 때, 상기 박막(121a, 115a, 124a)의 식각에는 습식 식각 또는 건식 식각 모두 가능하지만 상기 감광막 패턴(170)과 일치하는 패턴을 형성하기 위해 건식 식각 방법을 사용한다. 상기 건식 식각 중 등방성 식각 특성을 보이는 플라즈마 에칭 방식은 물리적 충돌이 적어 하부 층에 대한 영향이 적고 선택적 식각에 유리한 장점을 가지고 있다.In this case, wet etching or dry etching may be used for etching the thin films 121a, 115a, and 124a, but a dry etching method is used to form a pattern that matches the photoresist pattern 170. The plasma etching method exhibiting the isotropic etching characteristic of the dry etching has the advantage of less physical impact due to less impact on the underlying layer and selective etching.

다음으로, 도 3e에 도시된 바와 같이, 상기 제 1 감광막 패턴(170)의 일부를 제거하는 공정을 진행한다.Next, as shown in FIG. 3E, a process of removing a part of the first photoresist pattern 170 is performed.

상기 제 1 감광막 패턴(170) 일부를 제거하는 방법은 감광막의 에슁(ashing) 기술을 통하여 이루어질 수 있으며, 상기 에슁 공정은 산소를 포함하는 가스를 이용하여 감광막을 산화시켜 날려버리는 공정을 말한다. 이 때, 제 1 감광막 패턴(170)은 상기 에슁 방법에 의하여 정밀하게 제어되면서 일부가 제거되어 제 2 감광막 패턴(170a)을 형성하게 된다.A method of removing a portion of the first photoresist layer pattern 170 may be performed through an ashing technique of the photoresist layer, and the etching process refers to a process of oxidizing and blowing the photoresist layer using a gas containing oxygen. At this time, the first photoresist pattern 170 is partially controlled while being precisely controlled by the etching method to form the second photoresist pattern 170a.

다음으로, 도 3f에 도시된 바와 같이, 상기 제 2 감광막 패턴(170a)을 마스크로 사용하여 게이트메탈(121a)과 제 1 절연막(115a)을 패터닝함으로써 게이트전극(121)과 게이트절연막(115)을 형성한다. 이후, 상기 제 2 감광막 패턴(170a)을 감광막 에슁 공정과 스트립 공정을 통해 완전히 제거한다.Next, as shown in FIG. 3F, the gate metal 121 and the gate insulating film 115 are patterned by patterning the gate metal 121a and the first insulating film 115a using the second photoresist pattern 170a as a mask. To form. Thereafter, the second photoresist pattern 170a is completely removed through a photoresist etching process and a strip process.

다음으로, 도 3g에 도시된 바와 같이, 상기 결과물 위에 n+ 비정질 실리콘 박막(125)과 소오스/드레인전극용 전도성 메탈(130)을 차례대로 증착한다.Next, as illustrated in FIG. 3G, an n + amorphous silicon thin film 125 and a conductive metal 130 for source / drain electrodes are sequentially deposited on the resultant.

상기 n+ 비정질 실리콘 박막(125)은 소오스/드레인전극과 상기 액티브 패턴(124)의 소오스/드레인영역(122a, 123a)간의 오믹-콘택을 위해 형성하며, 상기 전도성 메탈(130)은 알루미늄, 알루미늄 합금, 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴 등과 같은 금속 물질로 형성할 수 있다.The n + amorphous silicon thin film 125 is formed for ohmic contact between the source / drain electrodes and the source / drain regions 122a and 123a of the active pattern 124, and the conductive metal 130 is made of aluminum or an aluminum alloy. , Tungsten (W), copper (Cu), chromium (Cr), and molybdenum.

이후, 도 3h에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 전도성 메탈(130)을 패터닝함으로써 소오스전극(122)과 드레인전극(123)을 형성한다. 이 때, 상기 소오스/드레인전극(122, 123) 패턴 이외 부분의 전도성 메탈(130)과 n+ 비정질 실리콘 박막(125)은 완전히 제거된다.Thereafter, as illustrated in FIG. 3H, the source metal 122 and the drain electrode 123 are formed by patterning the conductive metal 130 using a photolithography process. At this time, the conductive metal 130 and the n + amorphous silicon thin film 125 of portions other than the source / drain electrodes 122 and 123 patterns are completely removed.

다음으로, 도 3i에 도시된 바와 같이, 상기 결과물 위에 인듐-틴-옥사이드와 같은 투명 전도성 물질을 증착한 후, 포토리소그래피 공정을 통해 화소전극(118)을 형성한다. 이 때, 식각 방법으로 습식 식각을 이용할 수 있는데 상기 화소전극(118)의 식각에 사용되는 옥실릭산(oxylic acid)은 액티브 패턴(124)이나 소오스/드레인전극(122, 123) 등에는 영향을 주지 않고 상기 인듐-틴-옥사이드만 효과적으로 식각한다.Next, as illustrated in FIG. 3I, a transparent conductive material such as indium tin oxide is deposited on the resultant, and then the pixel electrode 118 is formed through a photolithography process. In this case, wet etching may be used as an etching method. Oxylic acid used for etching the pixel electrode 118 does not affect the active pattern 124 or the source / drain electrodes 122 and 123. Only the indium-tin-oxide is effectively etched away.

마지막으로, 도 3j에 도시된 바와 같이, 상기 기판(110) 전면에 평탄화를 위한 무기절연막 또는 유기절연막으로 이루어진 제 2 절연막(115b)을 형성한다.Finally, as shown in FIG. 3J, a second insulating film 115b including an inorganic insulating film or an organic insulating film for planarization is formed on the entire surface of the substrate 110.

상기에서 설명된 본 실시예와 같이 감광막 패턴과 에슁 기술을 이용하면 게이트전극과 액티브 패턴을 한번의 마스크 공정, 즉 한번의 포토리소그래피 공정으로 형성할 수 있게 되며, 그 결과 제조공정 및 비용이 절감되게 된다.Using the photosensitive film pattern and the etching technique as described above, the gate electrode and the active pattern can be formed in one mask process, that is, one photolithography process, and as a result, the manufacturing process and the cost can be reduced. do.

이 때, 본 실시예에서는 감광막 패턴을 이용하여 액티브 패턴을 형성한 후 에슁된 감광막 패턴으로 게이트전극을 형성하는 순서로 공정을 진행하였으나 본 발명이 이에 한정되는 것은 아니며, 다른 방법에 의해서 게이트전극과 액티브 패턴을 형성하는 다른 실시예를 설명하면 다음과 같다.At this time, in the present embodiment, the process was performed in the order of forming the active electrode using the photoresist pattern, and then forming the gate electrode with the photoresist pattern. However, the present invention is not limited thereto. Another embodiment of forming the active pattern will be described below.

먼저, 도 4a 내지 도 4d는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정을 나타내는 순서도로서, 게이트전극과 액티브 패턴의 제조공정을 나타내고 있다.First, FIGS. 4A to 4D are flowcharts illustrating a manufacturing process of a liquid crystal display according to a second exemplary embodiment of the present invention, and illustrate a manufacturing process of a gate electrode and an active pattern.

이 때, 제 2 실시예는 도 3에 도시된 제 1 실시예의 액정표시장치의 제조방법과는 게이트전극과 액티브 패턴을 형성하는 순서를 제외하고는 동일한 제조공정으로 이루어져 있다. 따라서, 도 3에 도시된 액정표시장치의 제조방법과 동일한 제조공정에 대해서는 설명을 생략하고 단지 본 실시예에서 나타난 새로운 제조공정(즉, 도 3c 내지 도 3f에 대응하는 도 4a 내지 도 4d)에 대해서만 설명한다.In this case, the second embodiment has the same manufacturing process as the manufacturing method of the liquid crystal display of the first embodiment shown in FIG. 3 except for the procedure of forming the gate electrode and the active pattern. Therefore, a description of the same manufacturing process as the manufacturing method of the liquid crystal display shown in FIG. 3 will be omitted, and only the new manufacturing process shown in the present embodiment (ie, FIGS. 4A to 4D corresponding to FIGS. 3C to 3F) will be omitted. Explain only.

도 4a에 도시된 바와 같이, 기판(210) 위에 차례대로 버퍼막(211), 비정질 실리콘 박막(224a), 제 1 절연막(215a) 및 게이트메탈(221a)을 증착한 후, 포토리소그래피 공정을 이용하여 게이트전극 패턴을 포함하는 감광막 패턴(270)을 형성한다.As shown in FIG. 4A, after the buffer film 211, the amorphous silicon thin film 224a, the first insulating film 215a, and the gate metal 221a are sequentially deposited on the substrate 210, a photolithography process is used. The photoresist pattern 270 including the gate electrode pattern is formed.

다음으로, 도 4b에 도시된 바와 같이, 상기 게이트메탈(221a)을 오버-에칭하여 상기 감광막 패턴(270)보다 작은 게이트전극(221)을 형성한다.Next, as shown in FIG. 4B, the gate metal 221a is over-etched to form a gate electrode 221 smaller than the photoresist pattern 270.

상기 메탈 층의 식각에는 습식 식각 또는 건식 식각 모두가 가능하지만 습식 식각의 등방성 식각 특성을 이용할 경우, 게이트전극(221) 위에 형성되는 여러 막의 단락 방지에 유리한 테이퍼(taper) 형상의 게이트전극(221)을 형성할 수 있게 된다. 상기 습식 식각은 화학 용액을 이용하여 포토레지스트 패턴에 맞게 박막을 제거하는 방법으로 양호한 선택비, 대면적에서의 식각 균일성(uniformity), 저가격화 등의 장점을 가지고 있다.The etching of the metal layer may be either wet etching or dry etching, but when using the isotropic etching characteristic of the wet etching, a tapered gate electrode 221 is advantageous for preventing a short circuit of various layers formed on the gate electrode 221. Can be formed. The wet etching is a method of removing a thin film in accordance with a photoresist pattern using a chemical solution, and has advantages such as good selectivity, etching uniformity at a large area, and low cost.

본 발명에서 습식 식각을 이용하는 또 다른 이유는 화학 용액에 의한 습식 식각을 이용해야 상기 감광막 패턴(270)보다 작은 패턴을 가지는 게이트전극(221)을 형성할 수 있기 때문이다.Another reason for using wet etching in the present invention is that the gate electrode 221 having a pattern smaller than the photoresist pattern 270 may be formed only by using wet etching using a chemical solution.

다음으로, 도 4c에 도시된 바와 같이, 상기 감광막 패턴(270)을 마스크로 사용하여 제 1 절연막(215a)과 비정질 실리콘 박막(224a)을 패터닝함으로써 액티브 패턴(224)을 형성한다.Next, as shown in FIG. 4C, the active pattern 224 is formed by patterning the first insulating layer 215a and the amorphous silicon thin film 224a using the photoresist pattern 270 as a mask.

다음으로, 도 4d에 도시된 바와 같이, 상기 감광막 패턴(270)을 감광막 에슁 공정과 스트립 공정을 통해 완전히 제거한 후, 오버-에칭으로 형성된 게이트전극(221)을 마스크로 사용하여 제 1 절연막(215a)을 패터닝함으로써 게이트절연막(215)을 형성한다.Next, as shown in FIG. 4D, after the photoresist pattern 270 is completely removed through the photoresist etching process and the strip process, the first insulating layer 215a is formed using the gate electrode 221 formed by over-etching as a mask. ) Is formed to form a gate insulating film 215.

이후, 도 3g 내지 도 3j에 도시된 공정과 동일한 순서대로 나머지 공정을 진행한다.Thereafter, the remaining processes are performed in the same order as the process illustrated in FIGS. 3G to 3J.

도 5a 내지 도 5d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조공정을 나타내는 순서도로서, 액티브 패턴을 형성한 후 오버-에칭으로 게이트전극을 형성하는 방법을 나타내고 있다.5A to 5D are flowcharts illustrating a manufacturing process of a liquid crystal display according to a third exemplary embodiment of the present invention, which illustrates a method of forming a gate electrode by over-etching after forming an active pattern.

이 때, 도 3에 도시된 액정표시장치의 제조방법과 동일한 제조공정에 대해서는 설명을 생략하고 단지 본 실시예에서 나타난 새로운 제조공정(즉, 도 3c 내지 도 3f에 대응하는 도 5a 내지 도 5d)에 대해서만 설명한다.In this case, a description of the same manufacturing process as the manufacturing method of the liquid crystal display shown in FIG. 3 will be omitted, and only the new manufacturing process shown in the present embodiment (that is, FIGS. 5A to 5D corresponding to FIGS. 3C to 3F) will be omitted. Explain only about.

먼저, 도 5a에 도시된 바와 같이, 기판(310) 위에 차례대로 버퍼막(311), 비정질 실리콘 박막(324a), 제 1 절연막(315a) 및 게이트메탈(321a)을 증착한 후, 포토리소그래피 공정을 이용하여 게이트전극 패턴을 포함하는 감광막 패턴(370)을 형성한다.First, as shown in FIG. 5A, a buffer film 311, an amorphous silicon thin film 324a, a first insulating film 315a, and a gate metal 321a are sequentially deposited on the substrate 310, and then a photolithography process The photoresist pattern 370 including the gate electrode pattern is formed using the C-type electrode.

다음으로, 도 5b에 도시된 바와 같이, 상기 감광막 패턴(370)을 마스크로 사용하여 게이트메탈(321a)과 제 1 절연막(315a) 및 비정질 실리콘 박막(324a)을 패터닝함으로써 액티브 패턴(324)을 형성한다.Next, as shown in FIG. 5B, the active pattern 324 is formed by patterning the gate metal 321a, the first insulating layer 315a, and the amorphous silicon thin film 324a using the photoresist pattern 370 as a mask. Form.

다음으로, 도 5c에 도시된 바와 같이, 습식 식각을 이용한 오버-에칭으로 게이트전극(321)을 형성한다.Next, as shown in FIG. 5C, the gate electrode 321 is formed by over-etching using wet etching.

다음으로, 도 5d에 도시된 바와 같이, 상기 감광막 패턴(370)을 완전히 제거한 후, 오버-에칭으로 형성된 상기 게이트전극(321)을 마스크로 사용하여 제 1 절연막(215a)을 패터닝함으로써 게이트절연막(215)을 형성한다.Next, as shown in FIG. 5D, after the photoresist pattern 370 is completely removed, the first insulating layer 215a is patterned by using the gate electrode 321 formed by over-etching as a mask. 215).

이후, 도 3g 내지 도 3j에 도시된 공정과 동일한 순서대로 나머지 공정을 진행한다.Thereafter, the remaining processes are performed in the same order as the process illustrated in FIGS. 3G to 3J.

이와 같이, 제 2 실시예와 제 3 실시예에서는 감광막 패턴과 게이트전극의 오버-에칭을 이용함으로써 추가적인 마스크 공정 없이 게이트전극과 액티브 패턴을 형성할 수 있게 된다.As described above, in the second and third embodiments, the gate electrode and the active pattern may be formed without using an additional mask process by using over-etching of the photoresist pattern and the gate electrode.

상기 제 1 실시예 내지 제 3 실시예는 박막 트랜지스터의 채널층으로 비정질 실리콘 박막을 이용하였으나, 상기 비정질 실리콘 박막 트랜지스터의 전기적 이동도(∼1cm2/Vsec)로는 1MHz 이상의 고속 동작을 요구하는 주변회로에 이용하는데는 한계가 있다. 이에 따라 전계효과 이동도(field effect mobility)가 상기 비정질 실리콘 박막 트랜지스터에 비해 큰 다결정 실리콘 박막 트랜지스터를 이용하여 유리기판 위에 화소부와 구동회로부를 동시에 집적하는 연구가 활발히 진행되고 있다.In the first to third embodiments, an amorphous silicon thin film is used as a channel layer of the thin film transistor. However, a peripheral circuit requiring high-speed operation of 1 MHz or more in terms of electrical mobility (˜1 cm 2 / Vsec) of the amorphous silicon thin film transistor. There is a limit to use. Accordingly, studies are being actively conducted to simultaneously integrate a pixel portion and a driving circuit portion on a glass substrate using a polycrystalline silicon thin film transistor having a larger field effect mobility than the amorphous silicon thin film transistor.

다결정 실리콘 박막 트랜지스터 기술은 1982년에 액정 컬러 텔레비전이 개발된 이후로 캠코더 등의 소형 모듈에 적용하고 있으며, 낮은 감광도와 높은 전계효과 이동도를 가지고 있어 구동회로를 기판에 직접 제작할 수 있다는 장점이 있다.Polycrystalline silicon thin film transistor technology has been applied to small modules such as camcorders since liquid crystal color television was developed in 1982, and has the advantage of being able to manufacture driving circuits directly on the board because of its low sensitivity and high field effect mobility. .

이동도의 증가는 구동 화소수를 결정하는 구동회로부의 동작 주파수를 향상시킬 수 있으며 이로 인한 표시장치의 고정세화가 용이해진다. 또한, 화소부의 신호 전압의 충전 시간의 감소로 전달 신호의 왜곡이 줄어들어 화질 향상을 기대할 수 있다.Increasing the mobility may improve the operating frequency of the driving circuit unit that determines the number of driving pixels, thereby facilitating high definition of the display device. In addition, due to the reduction in the charging time of the signal voltage of the pixel portion, the distortion of the transmission signal may be reduced, thereby improving image quality.

또한, 다결정 실리콘 박막 트랜지스터는 높은 구동 전압(∼25V)을 갖는 비정질 실리콘 박막 트랜지스터에 비해 10V 미만에서 구동이 가능하므로 전력 소모를 감소시킬 수 있다는 장점이 있다.In addition, the polycrystalline silicon thin film transistor can be driven at less than 10V compared to the amorphous silicon thin film transistor having a high driving voltage (˜25V) has the advantage that the power consumption can be reduced.

이하, 다결정 실리콘 박막 트랜지스터를 포함하는 어레이 기판의 제조공정을 자세히 설명한다.Hereinafter, a manufacturing process of an array substrate including a polycrystalline silicon thin film transistor will be described in detail.

도 6a 내지 도 6k는 본 발명의 제 4 실시예에 따른 액정표시장치의 제조공정을 나타내는 순서도이다.6A to 6K are flowcharts illustrating a manufacturing process of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

먼저, 도 6a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(410) 위에 실리콘산화막 등으로 이루어진 버퍼막(411)을 형성한다.First, as shown in FIG. 6A, a buffer film 411 made of a silicon oxide film or the like is formed on a substrate 410 made of a transparent insulating material such as glass.

다음으로, 도 6b에 도시된 바와 같이, 상기 버퍼막(411) 위에 다결정 실리콘 박막(424a)을 형성한다. 상기 다결정 실리콘 박막(424a)은 상기 버퍼막(411) 위에 비정질 실리콘 박막을 증착한 후 결정화 공정을 거쳐서 형성할 수 있다.Next, as shown in FIG. 6B, a polycrystalline silicon thin film 424a is formed on the buffer film 411. The polycrystalline silicon thin film 424a may be formed through a crystallization process after depositing an amorphous silicon thin film on the buffer layer 411.

여기서, 비정질 실리콘 박막은 여러 가지 방법을 이용하여 형성할 수 있으며, 대표적인 방법으로는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 방법과 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법이 있다. 상기 플라즈마 화학 기상 증착 방법으로 비정질 실리콘 박막을 증착할 경우에는 증착시 기판의 온도에 따라 다소 차이는 있으나 약 20% 내외의 수소 원자가 상기 비정질 실리콘 박막 내에 포함되게 되어 상기 수소 원자들을 외부로 배출시키는 어닐링 공정인 탈수소화(dehydrogenation) 공정을 필수적으로 진행시켜야 한다.Here, the amorphous silicon thin film may be formed using various methods, and representative methods include low pressure chemical vapor deposition (LPCVD) and plasma enhanced chemical vapor deposition (PECVD). There is this. In the case of depositing the amorphous silicon thin film by the plasma chemical vapor deposition method, although the temperature varies slightly depending on the temperature of the substrate during deposition, about 20% of hydrogen atoms are included in the amorphous silicon thin film to anneal to discharge the hydrogen atoms to the outside. The dehydrogenation process, a process, must be carried out as essential.

상기 비정질 실리콘 박막을 다결정 실리콘 박막으로 결정화시키는 방법으로는 크게 비정질 실리콘 박막을 고온 요로(furnace)에서 열처리하는 고상 결정화(Solid Phase Crystallization; SPC) 방법과 레이저를 이용하는 엑시머 레이저 어닐링(Eximer Laser Annealing; ELA) 방법이 있다.As a method of crystallizing the amorphous silicon thin film into a polycrystalline silicon thin film, a solid phase crystallization (SPC) method for thermally treating the amorphous silicon thin film in a high temperature furnace and an excimer laser annealing using an laser (ELA) There is a way.

다음으로, 도 6c에 도시된 바와 같이, 상기 다결정 실리콘 박막(424a) 위에 차례대로 게이트절연막인 제 1 절연막(415a)과 게이트메탈(421a)을 증착한다.Next, as shown in FIG. 6C, a first insulating film 415a and a gate metal 421a, which are gate insulating films, are sequentially deposited on the polycrystalline silicon thin film 424a.

이후, 도 6d에 도시된 바와 같이, 상기 게이트메탈(421a)이 증착된 기판 위에 게이트전극 패턴을 포함하는 제 1 감광막 패턴(470)을 형성한다. 상기 제 1 감광막 패턴(470)은 기판(410) 전면에 감광액인 포토레지스트를 도포한 후 액티브 패턴 마스크를 이용하여 노광 및 현상 공정을 진행하여 형성한다.Thereafter, as illustrated in FIG. 6D, the first photoresist layer pattern 470 including the gate electrode pattern is formed on the substrate on which the gate metal 421a is deposited. The first photoresist layer pattern 470 is formed by applying a photoresist as a photoresist on the entire surface of the substrate 410 and then performing an exposure and development process using an active pattern mask.

이후, 도 6e에 도시된 바와 같이, 상기 제 1 감광막 패턴(470)을 마스크로 사용하여 게이트메탈(421a)과 제 1 절연막(415a) 및 다결정 실리콘 박막(424a)을 패터닝함으로써 액티브 패턴(424)을 형성한다.6E, the active pattern 424 is formed by patterning the gate metal 421a, the first insulating layer 415a, and the polycrystalline silicon thin film 424a using the first photoresist pattern 470 as a mask. To form.

다음으로, 도 6f에 도시된 바와 같이, 상기 제 1 감광막 패턴(470)의 일부를 제거하는 공정을 진행한다. 이 때, 상기 제 1 감광막 패턴(470)은 에슁과 같은 방법에 의하여 정밀하게 제어되면서 일부가 제거되어 제 2 감광막 패턴(470a)을 형성하게 된다.Next, as shown in FIG. 6F, a process of removing a portion of the first photoresist pattern 470 is performed. At this time, the first photoresist pattern 470 is precisely controlled by the method such as etching, and a part thereof is removed to form the second photoresist pattern 470a.

이후, 도 6g에 도시된 바와 같이, 상기 제 2 감광막 패턴(470a)을 마스크로 사용하여 게이트메탈(421a)과 제 1 절연막(415a)을 패터닝함으로써 게이트전극(421)과 게이트절연막(415)을 형성한다. 이후, 상기 제 2 감광막 패턴(470a)을 감광막 에슁 공정과 스트립 공정을 통해 완전히 제거한다.6G, the gate electrode 421 and the gate insulating layer 415 are formed by patterning the gate metal 421a and the first insulating layer 415a using the second photoresist pattern 470a as a mask. Form. Thereafter, the second photoresist layer pattern 470a is completely removed through a photoresist etching process and a strip process.

본 실시예에서는 제 1 실시예에서와 같은 방법을 사용하여 게이트전극과 액티브 패턴을 형성하였으나, 제 2 실시예 또는 제 3 실시예에서 사용된 방법으로 상기 게이트전극과 액티브 패턴을 형성할 수 있다.In the present embodiment, the gate electrode and the active pattern are formed using the same method as in the first embodiment, but the gate electrode and the active pattern may be formed by the method used in the second or third embodiment.

이후, 상기 게이트전극(421)을 마스크로 사용하여 액티브 패턴(424)에 저농도 불순물 이온을 주입함으로써 상기 액티브 패턴(424)에 엘디디(Lightly Doped Drain; LDD)영역(422l, 423l)을 형성하게 된다. 상기 엘디디영역(422l, 423l)은 오프 상태에서 박막 트랜지스터의 채널층으로 누설되는 전류를 감소시키기 위해서 상기 액티브 패턴의 소정 영역에 n- 또는 p- 불순물 이온을 주입하여 형성하게 된다.Thereafter, lightly doped drain (LDD) regions 422l and 423l are formed in the active pattern 424 by implanting low concentration impurity ions into the active pattern 424 using the gate electrode 421 as a mask. do. The LED areas 422l and 423l are formed by implanting n- or p- impurity ions into a predetermined region of the active pattern in order to reduce a current leaking into the channel layer of the thin film transistor in the off state.

이와 같이 박막 트랜지스터의 누설 전류를 감소시키기 위해 엘디디영역을 형성할 수도 있으나, 상기 불순물 주입 공정을 생략하여 오프셋영역을 형성하여도 같은 효과를 얻을 수 있다.As described above, the LED region may be formed to reduce the leakage current of the thin film transistor, but the same effect may be obtained when the offset region is formed by omitting the impurity implantation process.

다음으로, 도 6h에 도시된 바와 같이, 상기 결과물 위에 n+ 비정질 실리콘 박막(425)과 전도성 메탈(430)을 차례대로 증착한다.Next, as illustrated in FIG. 6H, an n + amorphous silicon thin film 425 and a conductive metal 430 are sequentially deposited on the resultant.

이후, 도 6i에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 전도성 메탈(430)을 패터닝함으로써 소오스전극(422)과 드레인전극(423)을 형성한다. 이 때, 상기 소오스/드레인전극(422, 423) 패턴 이외 부분의 전도성 메탈(430)과 n+ 비정질 실리콘 박막(425)은 완전히 제거되며, 상기 액티브 패턴(424)에는 소오스/드레인영역(422a, 423a)이 형성된다.Thereafter, as illustrated in FIG. 6I, the source metal 422 and the drain electrode 423 are formed by patterning the conductive metal 430 using a photolithography process. At this time, the conductive metal 430 and the n + amorphous silicon thin film 425 of portions other than the source / drain electrodes 422 and 423 pattern are completely removed, and the source / drain regions 422a and 423a are formed in the active pattern 424. ) Is formed.

본 실시예에서는 소오스/드레인전극(422, 423)과 액티브 패턴(424)의 소오스/드레인영역(422a, 423a)간에 오믹-콘택을 형성하기 위해 n+ 비정질 실리콘 박막(425)을 증착하였으나, 상기 액티브 패턴(424)의 소오스/드레인영역(422a, 423a)에 고농도 불순물 이온을 주입하는 방법을 사용할 수도 있다. 이 때, 주입되는 도펀트의 종류에 따라 N-타입 박막 트랜지스터 또는 P-타입 박막 트랜지스터를 형성할 수 있다.In the present embodiment, an n + amorphous silicon thin film 425 is deposited to form an ohmic contact between the source / drain electrodes 422 and 423 and the source / drain regions 422a and 423a of the active pattern 424. A method of implanting high concentration impurity ions into the source / drain regions 422a and 423a of the pattern 424 may be used. In this case, an N-type thin film transistor or a P-type thin film transistor may be formed according to the type of dopant to be injected.

마지막으로, 도 6j 및 6k에 도시된 바와 같이, 상기 결과물 위에 드레인전극(423)의 일부를 노출시키는 콘택홀(430)이 형성된 제 2 절연막(415b)을 형성한다.6J and 6K, the second insulating layer 415b having the contact hole 430 exposing a part of the drain electrode 423 is formed on the resultant.

이후, 인듐-틴-옥사이드와 같은 투명 전도성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 콘택홀(430)과 연결되는 화소전극(418)을 형성한다.Thereafter, a transparent conductive material such as indium-tin-oxide is deposited to form a pixel electrode 418 connected to the contact hole 430 using a photolithography process.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

상술한 바와 같이, 본 발명의 액정표시장치의 제조방법은 게이트전극과 액티브 패턴을 한번의 포토리소그래피 공정으로 형성함으로써 사용되는 마스크수를 줄여 제조공정 및 비용을 절감시키는 효과를 제공한다.As described above, the manufacturing method of the liquid crystal display device of the present invention reduces the number of masks used by forming the gate electrode and the active pattern in one photolithography process, thereby providing the effect of reducing the manufacturing process and cost.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 사시도.1 is a perspective view schematically showing a general liquid crystal display device.

도 2a 내지 도 2g는 도 1에 도시된 액정표시장치의 제조공정을 나타내는 순서도.2A to 2G are flowcharts illustrating a manufacturing process of the liquid crystal display shown in FIG. 1.

도 3a 내지 도 3j는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조공정을 나타내는 순서도.3A to 3J are flowcharts illustrating a manufacturing process of a liquid crystal display according to a first embodiment of the present invention.

도 4a 내지 도 4d는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조공정을 나타내는 순서도.4A to 4D are flowcharts illustrating a manufacturing process of a liquid crystal display according to a second exemplary embodiment of the present invention.

도 5a 내지 도 5d는 본 발명의 제 3 실시예에 따른 액정표시장치의 제조공정을 나타내는 순서도.5A through 5D are flowcharts illustrating a manufacturing process of a liquid crystal display according to a third exemplary embodiment of the present invention.

도 6a 내지 도 6k는 본 발명의 제 4 실시예에 따른 액정표시장치의 제조공정을 나타내는 순서도.6A to 6K are flowcharts illustrating a manufacturing process of a liquid crystal display according to a fourth exemplary embodiment of the present invention.

** 도면의 주요부분에 대한 부호의 설명 **** Explanation of symbols for main parts of drawings **

110,210,310,410 : 어레이 기판 115a,215a,315a,415a : 제 1 절연막110, 210, 310, 410: array substrate 115a, 215a, 315a, 415a: first insulating film

115,215,315,415 : 게이트절연막 115b,215b,315b,415b : 제 2 절연막115,215,315,415 gate insulating films 115b, 215b, 315b, 415b second insulating films

121,221,321,421 : 게이트전극 121a,221a,321a,421a : 게이트메탈121, 221, 321, 421: gate electrodes 121a, 221a, 321a, 421a: gate metal

122,222,322,422 : 소오스전극 123,223,323,423 : 드레인전극122,222,322,422 Source electrodes 123,223,323,423 Drain electrodes

124,224,324,424 : 액티브 패턴 124a,224a,324a,424a : 실리콘 박막124,224,324,424: Active pattern 124a, 224a, 324a, 424a: Silicon thin film

125,225,325,425 : n+ 비정질 실리콘 박막125,225,325,425: n + amorphous silicon thin film

130,230,330,430 : 전도성 메탈 170,270,370,470 : 제 1 감광막 패턴130,230,330,430: conductive metal 170,270,370,470: first photosensitive film pattern

170a,470a : 제 2 감광막 패턴170a, 470a: second photosensitive film pattern

Claims (11)

제 1 기판을 제공하는 단계;Providing a first substrate; 상기 제 1 기판 위에 차례대로 실리콘 박막과 제 1 절연막 및 게이트메탈을 증착하는 단계;Depositing a silicon thin film, a first insulating film, and a gate metal on the first substrate in sequence; 상기 제 1 기판 위에 제 1 감광막 패턴을 형성하는 단계;Forming a first photoresist pattern on the first substrate; 상기 제 1 감광막 패턴을 마스크로 상기 게이트메탈과 제 1 절연막 및 비정질 실리콘 박막을 패터닝하여 액티브 패턴을 형성하는 단계;Patterning the gate metal, the first insulating layer, and the amorphous silicon thin film using the first photoresist pattern as a mask to form an active pattern; 상기 제 1 감광막 패턴을 일부 제거하여 제 2 감광막 패턴을 형성하는 단계;Removing a portion of the first photoresist pattern to form a second photoresist pattern; 상기 제 2 감광막 패턴을 마스크로 게이트메탈과 제 1 절연막을 패터닝하여 게이트전극과 게이트절연막 패턴을 형성하는 단계;Patterning the gate metal and the first insulating layer using the second photoresist pattern as a mask to form a gate electrode and a gate insulating layer pattern; 상기 제 1 기판 전면에 n+ 비정질 실리콘 박막과 전도성 메탈을 증착하는 단계;Depositing an n + amorphous silicon thin film and a conductive metal on the entire surface of the first substrate; 상기 전도성 메탈과 n+ 비정질 실리콘 박막을 패터닝하여 상기 액티브 패턴 위에 소오스/드레인전극을 형성하는 단계; 및Patterning the conductive metal and the n + amorphous silicon thin film to form a source / drain electrode on the active pattern; And 상기 제 1 기판 위에 드레인전극에 연결되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.Forming a pixel electrode connected to the drain electrode on the first substrate. 제 1 항에 있어서, 상기 제 1 기판과 컬러필터 기판인 제 2 기판을 합착하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, further comprising: bonding the first substrate to a second substrate which is a color filter substrate. 제 1 항에 있어서, 상기 제 1 기판을 제공하는 단계는 상기 제 1 기판 위에 버퍼막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the providing of the first substrate further comprises forming a buffer layer on the first substrate. 제 1 항에 있어서, 상기 제 1 감광막 패턴을 형성하는 단계는 상기 제 1 기판 전면에 감광액을 도포하는 단계와 상기 감광막에 액티브 패턴 마스크를 사용하여 노광 및 현상하는 단계로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.The liquid crystal display of claim 1, wherein the forming of the first photoresist pattern comprises applying a photoresist to the entire surface of the first substrate and exposing and developing the photoresist using an active pattern mask. Method of manufacturing the device. 제 1 항에 있어서, 상기 제 2 감광막 패턴을 형성하는 단계는 상기 제 1 감광막 패턴의 일부를 에슁하여 제 2 감광막 패턴을 형성하는 단계로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the forming of the second photoresist pattern comprises forming a second photoresist pattern by exposing a portion of the first photoresist pattern. 제 1 항에 있어서, 상기 실리콘 박막은 비정질 실리콘 박막인 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the silicon thin film is an amorphous silicon thin film. 제 1 항에 있어서, 상기 실리콘 박막은 결정화된 실리콘 박막인 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 1, wherein the silicon thin film is a crystallized silicon thin film. 제 1 항에 있어서, 상기 게이트전극 형성 후에 상기 게이트전극을 마스크로 사용하여 액티브 패턴의 소정영역에 저농도 불순물 이온을 주입하여 엘디디영역을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법. The liquid crystal display of claim 1, further comprising forming an LED area by implanting low concentration impurity ions into a predetermined region of an active pattern using the gate electrode as a mask after the gate electrode is formed. Manufacturing method. 기판을 제공하는 단계;Providing a substrate; 상기 기판 위에 차례대로 실리콘 박막과 제 1 절연막 및 게이트메탈을 증착하는 단계;Depositing a silicon thin film, a first insulating film, and a gate metal on the substrate in sequence; 상기 기판 위에 감광막 패턴을 형성하는 단계;Forming a photoresist pattern on the substrate; 상기 감광막 패턴을 마스크로 상기 게이트메탈과 제 1 절연막 및 비정질 실리콘 박막을 패터닝하여 액티브 패턴을 형성하는 단계;Patterning the gate metal, the first insulating layer, and the amorphous silicon thin film using the photoresist pattern as a mask to form an active pattern; 상기 게이트메탈을 오버-에칭하여 게이트전극을 형성하는 단계;Over-etching the gate metal to form a gate electrode; 상기 감광막 패턴을 제거하는 단계;Removing the photoresist pattern; 상기 게이트전극을 마스크로 제 1 절연막을 패터닝하여 게이트절연막 패턴을 형성하는 단계;Patterning the first insulating layer using the gate electrode as a mask to form a gate insulating layer pattern; 상기 액티브 패턴 위에 소오스/드레인전극을 형성하는 단계; 및Forming a source / drain electrode on the active pattern; And 상기 기판 위에 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.And forming a pixel electrode on the substrate. 기판을 제공하는 단계;Providing a substrate; 상기 기판 위에 차례대로 실리콘 박막과 제 1 절연막 및 게이트메탈을 증착하는 단계;Depositing a silicon thin film, a first insulating film, and a gate metal on the substrate in sequence; 상기 기판 위에 감광막 패턴을 형성하는 단계;Forming a photoresist pattern on the substrate; 상기 게이트메탈을 오버-에칭하여 게이트전극을 형성하는 단계;Over-etching the gate metal to form a gate electrode; 상기 감광막 패턴을 마스크로 제 1 절연막과 실리콘 박막을 패터닝하여 게이트절연막 패턴과 액티브 패턴을 형성하는 단계;Patterning the first insulating film and the silicon thin film using the photoresist pattern as a mask to form a gate insulating film pattern and an active pattern; 상기 액티브 패턴 위에 소오스/드레인전극을 형성하는 단계; 및Forming a source / drain electrode on the active pattern; And 상기 기판 위에 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법.And forming a pixel electrode on the substrate. 제 9 항 또는 제 10 항에 있어서, 상기 게이트메탈의 오버-에칭은 습식 식각 방법으로 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.The method of claim 9, wherein the over-etching of the gate metal is performed by a wet etching method.
KR1020030062746A 2003-09-08 2003-09-08 Method for fabricating liquid crystal display device improving process of making thin film transistor KR20050025810A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030062746A KR20050025810A (en) 2003-09-08 2003-09-08 Method for fabricating liquid crystal display device improving process of making thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030062746A KR20050025810A (en) 2003-09-08 2003-09-08 Method for fabricating liquid crystal display device improving process of making thin film transistor

Publications (1)

Publication Number Publication Date
KR20050025810A true KR20050025810A (en) 2005-03-14

Family

ID=37383971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030062746A KR20050025810A (en) 2003-09-08 2003-09-08 Method for fabricating liquid crystal display device improving process of making thin film transistor

Country Status (1)

Country Link
KR (1) KR20050025810A (en)

Similar Documents

Publication Publication Date Title
JP4967631B2 (en) Display device
US7790582B2 (en) Method for fabricating polysilicon liquid crystal display device
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7388227B2 (en) Method for fabricating liquid crystal display device using two masks
KR100595456B1 (en) Method of fabricating liquid crystal display device
KR101013715B1 (en) Liquid crystal display device and method of fabricating the same
KR100595454B1 (en) Liquid crystal display device and method of fabricating the same
US6876406B2 (en) Structure for preventing disconnection in liquid crystal display device and manufacturing method thereof
KR101013625B1 (en) Liquid crystal display device and method of fabricating the same
JP2008042218A (en) Manufacturing method of thin film transistor panel
JP2006079062A (en) Liquid crystal display device and fabrication method thereof
KR20180010655A (en) Method of manufacturing thin film transistor and method of manufacturing flat panel display device
KR19980023377A (en) Method of manufacturing thin film transistor of thin film transistor liquid crystal display
KR20050025810A (en) Method for fabricating liquid crystal display device improving process of making thin film transistor
KR101048998B1 (en) LCD and its manufacturing method
KR101560415B1 (en) Method of manufacturing Liquid Crystal Display device
KR100978256B1 (en) Liquid crystal display device and method of fabricating the same
KR101331803B1 (en) Liquid crystal display and method for fabricating the same
KR101266275B1 (en) Method of fabricating liquid crystal display device
US7701524B2 (en) LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
KR20030058614A (en) method for fabricating Liquid Crystal Display device
KR101250788B1 (en) Method of fabricating liquid crystal display device
KR20050065109A (en) Liquid crystal display device and method of fabricating the same
KR20070045457A (en) Display apparatus and method of manufacturing thereof
KR20050068197A (en) Fabrication method of liquid crystal display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination