KR20050017330A - Semiconductor device and method for the same - Google Patents

Semiconductor device and method for the same

Info

Publication number
KR20050017330A
KR20050017330A KR1020030055952A KR20030055952A KR20050017330A KR 20050017330 A KR20050017330 A KR 20050017330A KR 1020030055952 A KR1020030055952 A KR 1020030055952A KR 20030055952 A KR20030055952 A KR 20030055952A KR 20050017330 A KR20050017330 A KR 20050017330A
Authority
KR
South Korea
Prior art keywords
scribe line
polyimide
pattern
electrode pad
forming
Prior art date
Application number
KR1020030055952A
Other languages
Korean (ko)
Other versions
KR100569711B1 (en
Inventor
김영대
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030055952A priority Critical patent/KR100569711B1/en
Publication of KR20050017330A publication Critical patent/KR20050017330A/en
Application granted granted Critical
Publication of KR100569711B1 publication Critical patent/KR100569711B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

PURPOSE: A semiconductor device and a fabricating method thereof are provided to prevent the lifting of patterns due to attacks by forming polyimide patterns on edges of both sides of a scribe line. CONSTITUTION: A substrate(100) includes an electrode pad, a plurality of semiconductor chips arranged in matrix, and a scribe line for separating the plural semiconductor chips from each other. A polyimide pattern(110) is formed on the semiconductor chip except for an electrode pad region and on edges of both sides of the scribe line. The polyimide pattern is formed to block 50 to 80 percents of an area of the scribe line. A bump(120) is formed on an upper surface of the electrode pad using a conductive material.

Description

반도체 장치 및 이를 형성하는 방법{Semiconductor device and method for the same}Semiconductor device and method for forming same {Semiconductor device and method for the same}

본 발명은 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는 플립칩 범프(Flip-chip bump) 구조를 갖는 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다. The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device. More specifically, the present invention relates to a semiconductor device having a flip-chip bump structure and a method of manufacturing the semiconductor device.

노트북 PC 및 휴대 단말기에서 주 메모리 크기가 증대하는 반면 메모리가 설치될 면적은 제한되어 종래의 패키지보다 작은 패키지가 필수적으로 요구되고 있다. 이에 따라 최근에는 플립칩을 사용하는 칩 크기의 패키지가 널리 이용되고 있다. While the main memory size increases in notebook PCs and portable terminals, the area in which the memory is to be installed is limited, so that a package smaller than the conventional package is required. Accordingly, in recent years, chip size packages using flip chips have been widely used.

플립칩(flip-chip)이란 반도체 칩으로 신호의 입/출력하기 위한 전극 패드에 솔더(solder), 금(Au), 납(Pb) 또는 은(Ag)과 같은 무른 금속으로 만들어진 범프가 형성되어 있고, 와이어나 리드 등을 사용하지 않은 상태에서 상기 범프(bump)가 아래로 향하도록(face down)하여 인쇄회로기판 또는 메인보드에 직접 본딩한 반도체 칩을 일컬으며, 상기와 같이 반도체 칩을 결합할 때 뒤집는다는 의미에서 플립칩이라고 부른다. 상기 플립칩을 사용하는 경우 본딩 와이어를 사용하지 않으면서 반도체 칩의 칩 패드와 리드프레임을 전기적으로의 연결할 수 있으므로 패키지의 크기 및 두께를 감소시킬 수 있다.Flip-chip is a semiconductor chip, and bumps made of soft metal such as solder, gold, lead, or silver are formed on electrode pads for input / output of signals. And a semiconductor chip bonded directly to a printed circuit board or a main board with the bump face down without the use of wires or leads. The semiconductor chip is coupled as described above. It is called flip chip in the sense of flipping when you do it. In the case of using the flip chip, the chip pad and the lead frame of the semiconductor chip can be electrically connected without using the bonding wire, thereby reducing the size and thickness of the package.

상기 플립칩 구조의 반도체 장치의 제조에서 범프를 형성할 시에, 상기 반도체 칩 내에 형성되어 있는 전극 패드의 표면을 세정하여야 한다. 이를 위해, 상기 반도체 장치가 형성되는 기판 전면을 과도하게 습식 세정하는 것이 요구된다. 상기 습식 세정 공정을 수행하면, 상기 반도체 칩들 사이의 스크라이브 라인(scribe line)에 형성되어 있는 패턴들이 어택을 받아 리프트(lift)되는 경우가 빈번히 발생된다. When forming bumps in the fabrication of the semiconductor device of the flip chip structure, the surface of the electrode pad formed in the semiconductor chip should be cleaned. To this end, it is required to excessively wet the entire surface of the substrate on which the semiconductor device is formed. When the wet cleaning process is performed, the patterns formed in the scribe lines between the semiconductor chips are frequently attacked and lifted.

도 1은 스크라이브 라인에 형성된 패턴이 리프트되어 발생한 불량을 보여주는 평면도이다. 1 is a plan view showing a failure caused by the pattern formed on the scribe line is lifted.

상기 스크라이브 라인(10) 상에는 테그 패턴을 포함하는 다양한 패턴들이 포함되어 있으며, 상기 스크라이브 라인(10)에 노출되어 있는 패턴들은 대부분 도전성 물질로 이루어진다. Various patterns including a tag pattern are included on the scribe line 10, and the patterns exposed to the scribe line 10 are mostly made of a conductive material.

상기 스크라이브 라인(10)의 경우 후속의 소잉(sawing) 공정에 의해 절단되는 부분이므로, 상기 스크라이브 라인(10) 상에 형성되어 있는 패턴들이 제거되는 것만으로는 불량이 발생되지는 않는다. 그러나, 상기 리프트된 패턴(12)들이 기판 상에서 완전히 제거되지 않고 상기 반도체 칩(20) 내의 범프(30)들 사이에 부착되는 경우에는 상기 범프(30)와 범프(30)들 간을 쇼트(35)시킬 수 있다. 또한, 상기 범프들 간이 쇼트되지 않는 경우라도 반도체 장치의 신뢰성이 저하되는 문제가 있다. Since the scribe line 10 is a portion that is cut by a subsequent sawing process, a defect does not occur simply by removing patterns formed on the scribe line 10. However, when the lifted patterns 12 are attached between the bumps 30 in the semiconductor chip 20 without being completely removed from the substrate, the shorts 35 between the bumps 30 and the bumps 30 are short. You can. In addition, even when the bumps are not shorted, there is a problem that the reliability of the semiconductor device is lowered.

따라서, 본 발명의 제1 목적은 신뢰성이 향상되는 플립칩 구조의 반도체 장치를 제공하는데 있다. Accordingly, it is a first object of the present invention to provide a semiconductor device having a flip chip structure with improved reliability.

본 발명의 제2 목적은 신뢰성이 향상되는 플립칩 구조의 반도체 장치 제조 방법을 제공하는데 있다. It is a second object of the present invention to provide a method of manufacturing a semiconductor device having a flip chip structure with improved reliability.

상기한 제1 목적을 달성하기 위하여 본 발명은, In order to achieve the first object described above, the present invention,

전극 패드를 구비하고 매트릭스 형태로 정렬된 다수의 반도체 칩과 상기 다수의 반도체 칩을 서로 분리하는 스크라이브 라인을 구비한 기판; 및 A substrate having an electrode pad and having a plurality of semiconductor chips arranged in a matrix and a scribe line separating the plurality of semiconductor chips from each other; And

상기 전극 패드 영역을 제외한 반도체 칩 및 상기 스크라이브 라인의 가장자리 상에 형성된 폴리이미드 패턴을 포함하는 반도체 장치를 제공한다. A semiconductor device including a semiconductor chip excluding the electrode pad region and a polyimide pattern formed on an edge of the scribe line is provided.

상기 제2 목적을 달성하기 위하여 본 발명은,The present invention to achieve the second object,

기판 상에, 전극 패드를 구비하고 매트릭스 형태로 정렬된 다수의 반도체 칩과 상기 다수의 반도체 칩을 서로 분리하는 스크라이브 라인을 형성하는 단계; 및Forming a plurality of semiconductor chips having electrode pads and aligned in a matrix form on the substrate and scribe lines separating the plurality of semiconductor chips from each other; And

상기 전극 패드 영역을 제외한 반도체 칩 및 상기 스크라이브 라인의 가장자리 상에 형성된 폴리이미드 패턴을 형성하는 단계를 수행하는 반도체 장치의 제조 방법을 제공한다. A method of manufacturing a semiconductor device is performed by forming a semiconductor chip excluding the electrode pad region and a polyimide pattern formed on an edge of the scribe line.

상기 스크라이브 라인의 양측 가장자리 부위에도 하부막을 보호할 수 있는 폴리이미드 패턴을 남김으로서, 상기 스크라이브 라인에 형성되어 있는 패턴들이 어택에 의해 리프팅되는 것을 최소화할 수 있다. 따라서, 상기 스크라이브 라인에 형성되어 있는 패턴들이 리프팅되어 발생하는 불량들을 최소화할 수 있다. By leaving a polyimide pattern that protects the lower layer on both edge portions of the scribe line, the patterns formed on the scribe line can be minimized by the attack. Therefore, defects caused by lifting of the patterns formed on the scribe line can be minimized.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 반도체 장치의 평면도이다. 2 is a plan view of a semiconductor device according to an embodiment of the present invention.

기판(100) 상에, 매트릭스 형태로 정렬된 다수의 반도체 칩(102)과 상기 다수의 반도체 칩을 서로 분리하는 스크라이브 라인(104)이 형성된다. 상기 반도체 칩(102) 내에는 다수의 반도체 단위 소자(미도시) 및 전기적 신호를 입출력하기 위한 전극 패드(미도시)이 구비된다. 상기 스크라이브 라인(104)은 상기 기판(100) 상에 형성된 다수의 반도체 칩(102)들을 서로 분리하기 위해 후속 공정에서 소잉(sawing)되는 영역이다. 상기 스크라이브 라인(104) 내에는 상기 반도체 칩(102) 내에 형성되어 있는 반도체 단위 소자들을 테스트하기 위한 테그(Test Element Group)패턴들이 형성되어 있다. On the substrate 100, a plurality of semiconductor chips 102 arranged in a matrix form and a scribe line 104 separating the plurality of semiconductor chips from each other are formed. The semiconductor chip 102 includes a plurality of semiconductor unit elements (not shown) and electrode pads (not shown) for inputting and outputting electrical signals. The scribe line 104 is an area that is sawed in a subsequent process to separate the plurality of semiconductor chips 102 formed on the substrate 100 from each other. Test element group patterns for testing the semiconductor unit elements formed in the semiconductor chip 102 are formed in the scribe line 104.

상기 전극 패드 영역을 제외한 반도체 칩(102) 전체 및 상기 스크라이브 라인(104)의 가장자리에는 폴리이미드 패턴(110, polymide pattern)이 구비된다. 상기 폴리이미드 패턴(110)은 상기 기판(100) 상에 완성된 반도체 칩(102)들 내의 각 단위 소자들을 외부 환경으로 보호하기 위한 패시베이션(passivation) 패턴으로 매우 두껍게 형성되어 있다. 구체적으로, 상기 폴리이미드 패턴(110)은 약 10㎛이상의 두께를 갖는다. A polyimide pattern 110 is provided on the entire semiconductor chip 102 except for the electrode pad region and at the edge of the scribe line 104. The polyimide pattern 110 is formed on the substrate 100 in a very thick passivation pattern to protect each unit element in the semiconductor chips 102 completed to the external environment. Specifically, the polyimide pattern 110 has a thickness of about 10㎛ or more.

상기 스크라이브 라인(104)에서 상기 폴리이미드 패턴(110)이 형성되어 있지 않은 부위에 소잉을 위한 절단기가 삽입되어 상기 반도체 칩(102)들을 분리하여야 한다. 때문에, 상기 스크라이브 라인(104)에서 상기 폴리이미드 패턴(110)이 형성되어 있지 않는 부위의 폭(W)는 상기 절단기가 삽입될 수 있도록 유지되어야 한다. 만일, 상기 폴리이미드 패턴(110)이 형성되어 있는 스크라이브 라인(104) 부위를 소잉하게 되면, 상기 폴리이미드의 두께로 인해 기판이 용이하게 절단되지 않으며, 절단할 시에 폴리이미드의 조각들이 떨어져나와 기판(100) 상에 파티클이 발생하게 된다. A cutter for sawing is inserted into a portion of the scribe line 104 where the polyimide pattern 110 is not formed to separate the semiconductor chips 102. Therefore, the width W of the portion of the scribe line 104 where the polyimide pattern 110 is not formed should be maintained so that the cutter can be inserted. If the scribe line 104 portion where the polyimide pattern 110 is formed is sawed, the substrate may not be easily cut due to the thickness of the polyimide, and pieces of polyimide may fall off upon cutting. Particles are generated on the substrate 100.

상기 스크라이브 라인(104)의 가장자리 부위에 상기 폴리이미드 패턴(110)이 형성되어 있으므로, 상기 스크라이브 라인(104) 내에 형성되어 있는 패턴들이 보호된다. 따라서, 상기 스크라이브 라인(104) 상에 형성되어 있는 패턴들이 후속 공정에 의해 어택을 받더라도 상기 패턴들이 리프팅되는 것을 최소화할 수 있다. Since the polyimide pattern 110 is formed at an edge portion of the scribe line 104, the patterns formed in the scribe line 104 are protected. Therefore, even if the patterns formed on the scribe line 104 are attacked by a subsequent process, the lifting of the patterns may be minimized.

상기 스크라이브 라인(104)에 형성되어 있는 패턴들이 리프팅(lifting)되는 것을 방지하기 위해서는, 상기 폴리이미드 패턴(110)은 상기 소잉을 위한 절단기가 삽입되기 위한 폭(W)을 충분히 유지하면서 상기 스크라이브 라인(104)의 양측 가장자리로부터 형성되는 폴리이미드 패턴(110)의 너비가 최대가 되도록 형성된다. 구체적으로, 상기 폴리이미드 패턴(110)은 상기 스크라이브 라인(104) 면적의 50 내지 80%정도를 블로킹하도록 형성된다. In order to prevent the patterns formed on the scribe line 104 from being lifted, the polyimide pattern 110 has a sufficient width W for inserting the cutter for sawing, while the scribe line is sufficiently maintained. The width of the polyimide pattern 110 formed from both edges of the 104 is formed to be the maximum. Specifically, the polyimide pattern 110 is formed to block 50 to 80% of the area of the scribe line 104.

상기 전극 패드의 상부면에는 도전 물질로 이루어지는 범프(120)가 구비된다. 상기 범프(120)는 주석/ 납의 합금으로 형성할 수 있다. A bump 120 made of a conductive material is provided on an upper surface of the electrode pad. The bump 120 may be formed of an alloy of tin / lead.

상기 기판 상에 형성된 플립칩 범프 구조의 반도체 장치는 스크라이브 라인의 가장자리 부위에 패턴 리프팅 방지를 위한 폴리이미드 패턴이 형성되어 있다. 따라서, 상기 스크라이브 라인에 형성되어 있는 패턴들이 리프팅되어 발생하는 불량들을 최소화할 수 있다. In a semiconductor device having a flip chip bump structure formed on the substrate, a polyimide pattern is formed at an edge portion of a scribe line to prevent pattern lifting. Therefore, defects caused by lifting of the patterns formed on the scribe line can be minimized.

도 3a 내지 도 3d는 본 발명의 일실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다. 3A to 3D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

도 3a를 참조하면, 기판(100) 상에, 반도체 칩이 형성되는 영역과 상기 다수의 반도체 칩을 서로 분리하는 스크라이브 라인 영역을 구분한다. 상기 반도체 칩 형성 영역에는 반도체 칩을 구성하는 다수의 단위 소자(101)들과 상기 단위 소자들 각각에 전기적 신호를 입출력하기 위한 전극 패드(140)들을 형성한다. Referring to FIG. 3A, a region in which a semiconductor chip is formed and a scribe line region in which the plurality of semiconductor chips are separated from each other are distinguished on the substrate 100. In the semiconductor chip formation region, a plurality of unit elements 101 constituting a semiconductor chip and electrode pads 140 for inputting and outputting electrical signals to each of the unit elements are formed.

그리고, 상기 스크라이브 라인 내에는 상기 반도체 칩 내에 형성되는 반도체 소자들을 테스트하기 위한 테그(Test Element Group)패턴을 포함하는 각 패턴(144)들을 형성한다. 상기 전극 패드(140)는 예컨대 알루미늄막으로 형성할 수 있다. Each pattern 144 including a test element group pattern for testing semiconductor devices formed in the semiconductor chip is formed in the scribe line. The electrode pad 140 may be formed of, for example, an aluminum film.

이어서, 상기 전극 패드(140)의 가장자리 부위 및 상기 반도체 칩 내의 단위 소자(101)들 상에 실리콘 산화막 또는 실리콘 질화막으로 이루어지는 보호막(142)을 형성한다. Subsequently, a passivation layer 142 including a silicon oxide layer or a silicon nitride layer is formed on the edge portion of the electrode pad 140 and the unit elements 101 in the semiconductor chip.

도 3b를 참조하면, 상기 반도체 칩 및 스크라이브 라인이 형성되어 있는 기판 상에 폴리이미드막을 형성한다. 상기 폴리이미드막은 상기 기판 상에 형성되어 있는 반도체 칩들을 보호하기 위한 패시베이션막이다. Referring to FIG. 3B, a polyimide film is formed on a substrate on which the semiconductor chip and the scribe line are formed. The polyimide film is a passivation film for protecting semiconductor chips formed on the substrate.

이어서, 상기 폴리이미드막 상에 포토레지스트막을 형성한 후, 상기 포토레지스트막을 패터닝한다. 상기 포토레지스트 패턴(112)은 상기 반도체 칩 내의 전극 패드(140) 부위 및 상기 스크라이브 라인에서 소잉을 하기 위한 중심 부위가 선택적으로 오픈되도록 형성한다. 상기 포토레지스트 패턴(112)을 식각 마스크로 상기 폴리이미드막을 식각하여 상기 전극 패드 부위를 제외한 반도체 칩 및 스크라이브 라인의 가장자리 부위에 폴리이미드 패턴(110)을 형성한다. Subsequently, after forming a photoresist film on the polyimide film, the photoresist film is patterned. The photoresist pattern 112 is formed so that the portion of the electrode pad 140 in the semiconductor chip and the central portion for sawing in the scribe line are selectively opened. The polyimide layer is etched using the photoresist pattern 112 as an etch mask to form a polyimide pattern 110 on edge portions of the semiconductor chip and the scribe line except for the electrode pad portion.

이 때, 상기 스크라이브 라인에서 상기 폴리이미드 패턴(110)이 형성되어 있지 않은 부위의 폭(W)은 소잉 공정시에 사용되는 절단기가 삽입될 수 있도록 유지되어야 한다. 반면에, 상기 스크라이브 라인에 형성되어 있는 패턴(144)들이 리프팅되는 것을 방지하기 위해서는, 상기 스크라이브 라인의 양측 가장자리로부터 형성되는 폴리이미드 패턴(110)의 너비가 최대로 확보되도록 한다. 구체적으로, 상기 폴리이미드 패턴(110)은 상기 스크라이브 라인 폭의 50 내지 80%를 블로킹하도록 형성한다.At this time, the width W of the portion of the scribe line where the polyimide pattern 110 is not formed should be maintained so that the cutter used in the sawing process can be inserted. On the other hand, in order to prevent the patterns 144 formed on the scribe line from being lifted, the width of the polyimide pattern 110 formed from both edges of the scribe line is maximized. Specifically, the polyimide pattern 110 is formed to block 50 to 80% of the width of the scribe line.

상기와 같이 폴리이미드 패턴을 형성하면, 스크라이브 라인에서 폴리이미드 패턴에 의해 블로킹되는 영역과 폴리이미드 패턴이 오픈된 영역간이 단차가 생기며, 상기 단차로 인해 상기 소잉될 부분이 셀프 얼라인 된다. 따라서, 소잉 공정 시에 얼라인이 용이해진다. 또한, 이면 그라인딩(back grinding)공정 시에 상기 단차가 장벽(dam)역할을 하여 상기 전극 패드에 이물질 등이 유입되는 것을 최소화된다. When the polyimide pattern is formed as described above, a step is generated between a region blocked by the polyimide pattern in the scribe line and an area in which the polyimide pattern is opened, and the portion to be sawed is self-aligned due to the step. Therefore, alignment becomes easy at the sawing process. In addition, during the back grinding process, the step serves as a barrier, thereby minimizing inflow of foreign substances into the electrode pad.

도 3c를 참조하면, 상기 포토레지스트 패턴(112)을 제거하기 위한 에싱 및 스트립 공정을 수행한다. 이어서, 상기 폴리이미드 패턴(110) 사이의 전극 패드를 전세정하는 공정을 수행한다. Referring to FIG. 3C, an ashing and strip process for removing the photoresist pattern 112 is performed. Subsequently, a process of pre-cleaning the electrode pads between the polyimide patterns 110 is performed.

상기 폴리이미드 패턴(110) 사이의 전극 패드(140)를 과도하게 세정하더라도 상기 스크라이브 라인의 가장자리 부위에 상기 폴리이미드 패턴(110)이 남아있으므로, 상기 스크라이브 라인에 형성되어 있는 패턴들이 리프팅되는 것을 최소화할 수 있다. Even if the electrode pads 140 between the polyimide patterns 110 are excessively cleaned, the polyimide patterns 110 remain at edge portions of the scribe lines, thereby minimizing lifting of the patterns formed on the scribe lines. can do.

도 3d를 참조하면, 상기 반도체 칩 내에 구비되는 전극 패드(140) 상에 범프(120)를 형성한다. 상기 범프(120)는 솔더 디핑 방식 또는 프린팅 방식 등으로 형성할 수 있다. Referring to FIG. 3D, bumps 120 are formed on electrode pads 140 provided in the semiconductor chip. The bumps 120 may be formed by solder dipping or printing.

상기 방법에 의하면, 플립칩 범프 구조을 갖는 반도체 장치를 형성할 시에 별도의 추가 공정이 요구되지 않으면서 상기 스크라이브 라인에 형성되어 있는 패턴들이 리프팅되는 것을 최소화할 수 있다. 따라서, 상기 스크라이브 라인에 형성되어 있는 패턴들이 리프팅되어 발생하는 불량들을 최소화할 수 있다. According to the method, it is possible to minimize the lifting of the patterns formed on the scribe line without additional processing is required when forming a semiconductor device having a flip chip bump structure. Therefore, defects caused by lifting of the patterns formed on the scribe line can be minimized.

상술한 바와 같이 본 발명에 의하면, 스크라이브 라인에 형성되어 있는 패턴들의 리프팅에 의해 발생하는 불량이 감소되고 및 신뢰성이 향상되는 반도체 장치를 형성할 수 있다. As described above, according to the present invention, it is possible to form a semiconductor device in which defects caused by lifting of patterns formed in the scribe line are reduced and reliability is improved.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. As described above, although described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified without departing from the spirit and scope of the invention described in the claims below. And can be changed.

도 1은 스크라이브 라인에 형성된 패턴이 리프트되어 발생한 불량을 보여주는 평면도이다. 1 is a plan view showing a failure caused by the pattern formed on the scribe line is lifted.

도 2는 본 발명의 일실시예에 따른 반도체 장치의 평면도이다.2 is a plan view of a semiconductor device according to an embodiment of the present invention.

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도들이다. 3A to 3D are cross-sectional views illustrating a method of manufacturing a semiconductor device in accordance with an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 기판 110 : 폴리이미드 패턴100: substrate 110: polyimide pattern

120 : 범프 140 : 전극 패드 120: bump 140: electrode pad

Claims (8)

전극 패드를 구비하고 매트릭스 형태로 정렬된 다수의 반도체 칩과 상기 다수의 반도체 칩을 서로 분리하는 스크라이브 라인을 구비한 기판; 및 A substrate having an electrode pad and having a plurality of semiconductor chips arranged in a matrix and a scribe line separating the plurality of semiconductor chips from each other; And 상기 전극 패드 영역을 제외한 반도체 칩 및 상기 스크라이브 라인의 양측 가장자리에 형성된 폴리이미드 패턴을 포함하는 것을 특징으로 하는 반도체 장치. And a polyimide pattern formed at both edges of the semiconductor chip except for the electrode pad region and the scribe line. 제1항에 있어서, 상기 폴리이미드 패턴은 상기 스크라이브 라인 면적의 50 내지 80%를 블로킹하도록 형성된 것을 특징으로 하는 반도체 장치. The semiconductor device of claim 1, wherein the polyimide pattern is formed to block 50 to 80% of the scribe line area. 제1항에 있어서, 상기 전극 패드의 상부면에는 도전 물질로 이루어지는 범프가 형성된 것을 특징으로 하는 반도체 장치.The semiconductor device of claim 1, wherein bumps made of a conductive material are formed on an upper surface of the electrode pad. 기판 상에, 전극 패드를 구비하고 매트릭스 형태로 정렬된 다수의 반도체 칩과 상기 다수의 반도체 칩을 서로 분리하는 스크라이브 라인을 형성하는 단계; 및Forming a plurality of semiconductor chips having electrode pads and aligned in a matrix form on the substrate and scribe lines separating the plurality of semiconductor chips from each other; And 상기 전극 패드 영역을 제외한 반도체 칩 및 상기 스크라이브 라인의 양측 가장자리에 형성된 폴리이미드 패턴을 형성하는 단계를 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법. Forming a polyimide pattern formed at both edges of the semiconductor chip and the scribe line except for the electrode pad region. 제4항에 있어서, 상기 폴리이미드 패턴은 상기 스크라이브 라인 면적의 50 내지 80%를 블로킹하도록 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법. The method of claim 4, wherein the polyimide pattern is formed to block 50 to 80% of the area of the scribe line. 제7항에 있어서, 상기 폴리이미드 패턴은, The method of claim 7, wherein the polyimide pattern, 상기 기판 상에 폴리이미드막을 형성하는 단계; Forming a polyimide film on the substrate; 상기 폴리이미드막 상에 상기 전극 패드 및 상기 스크라이브 라인의 중심부인 소잉 영역을 선택적으로 오픈하기 위한 포토레지스트 패턴을 형성하는 단계; Forming a photoresist pattern on the polyimide layer for selectively opening a sawing region, which is a center portion of the electrode pad and the scribe line; 상기 폴리이미드막을 식각하는 단계를 수행하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법. And forming the polyimide film by etching the polyimide film. 제6항에 있어서, 상기 포토레지스트 패턴은 상기 스크라이브 라인 면적의 50 내지 80%를 블로킹하도록 형성된 것을 특징으로 하는 반도체 장치의 제조 방법. The method of claim 6, wherein the photoresist pattern is formed to block 50 to 80% of the scribe line area. 제4항에 있어서, 상기 폴리이미드 패턴을 형성한 이 후에, The method of claim 4, wherein after forming the polyimide pattern, 상기 기판을 습식 세정하는 단계; 및 Wet cleaning the substrate; And 상기 셀 형성 영역 내의 전극 패드에 범프를 형성하는 단계를 더 수행하는 것을 특징으로 하는 반도체 장치의 제조 방법. And forming bumps in the electrode pads in the cell formation region.
KR1020030055952A 2003-08-13 2003-08-13 Semiconductor device and method for the same KR100569711B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030055952A KR100569711B1 (en) 2003-08-13 2003-08-13 Semiconductor device and method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030055952A KR100569711B1 (en) 2003-08-13 2003-08-13 Semiconductor device and method for the same

Publications (2)

Publication Number Publication Date
KR20050017330A true KR20050017330A (en) 2005-02-22
KR100569711B1 KR100569711B1 (en) 2006-04-10

Family

ID=37227058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030055952A KR100569711B1 (en) 2003-08-13 2003-08-13 Semiconductor device and method for the same

Country Status (1)

Country Link
KR (1) KR100569711B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847011B1 (en) * 2006-11-08 2008-07-17 주식회사 에이디텍 Trimming unit and Wafer having pads out of a chip
KR20200059888A (en) * 2018-11-22 2020-05-29 삼성전자주식회사 Semiconductor device, semiconductor chip and method of sawing a semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847011B1 (en) * 2006-11-08 2008-07-17 주식회사 에이디텍 Trimming unit and Wafer having pads out of a chip
KR20200059888A (en) * 2018-11-22 2020-05-29 삼성전자주식회사 Semiconductor device, semiconductor chip and method of sawing a semiconductor substrate

Also Published As

Publication number Publication date
KR100569711B1 (en) 2006-04-10

Similar Documents

Publication Publication Date Title
JP4401181B2 (en) Semiconductor device and manufacturing method thereof
JP4753170B2 (en) Semiconductor device and manufacturing method thereof
JP2003045876A (en) Semiconductor device
KR19980047801A (en) Wafer level chip scale package and its manufacturing method
JP2006093367A (en) Manufacturing method of semiconductor device
US7834351B2 (en) Semiconductor device
JP2006210438A (en) Semiconductor device and its manufacturing method
US20060141750A1 (en) Semiconductor integrated device and method for manufacturing same
JP2001144125A (en) Semiconductor device and method of forming the semiconductor device
JP2009164607A (en) Bonding pad structure, manufacturing method thereof, and semiconductor package including bonding pad structure
KR100569711B1 (en) Semiconductor device and method for the same
KR20070078589A (en) A wafer formed polymer layer partially formed in scribe lane
JP2008235573A (en) Semiconductor device and manufacturing method thereof
TWI260753B (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
KR100712548B1 (en) Wafer level package having floated metal line and method thereof
JP2004296812A (en) Semiconductor device and method of manufacturing the same
JP4805362B2 (en) Manufacturing method of semiconductor device
JP2004260074A (en) Semiconductor device, method for manufacturing and mounting the same, circuit board, and electronic apparatus
JP4522213B2 (en) Manufacturing method of semiconductor device
KR101013547B1 (en) Method for fabricating of wafer level chip size package
JP2002231659A (en) Method for manufacturing semiconductor device
JP2008511979A (en) Chip with at least one test contact structure
JPH11204677A (en) Semiconductor device and manufacture thereof
KR100591128B1 (en) Semiconductor device and fabrication method thereof
JP2002373909A (en) Semiconductor circuit device and manufacturing method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100315

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee