KR20050014311A - 아날로그 커패시터 제조방법 - Google Patents

아날로그 커패시터 제조방법

Info

Publication number
KR20050014311A
KR20050014311A KR1020030052885A KR20030052885A KR20050014311A KR 20050014311 A KR20050014311 A KR 20050014311A KR 1020030052885 A KR1020030052885 A KR 1020030052885A KR 20030052885 A KR20030052885 A KR 20030052885A KR 20050014311 A KR20050014311 A KR 20050014311A
Authority
KR
South Korea
Prior art keywords
post
film
treatment
dielectric
layer
Prior art date
Application number
KR1020030052885A
Other languages
English (en)
Other versions
KR100541547B1 (ko
Inventor
정용국
원석준
권대진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030052885A priority Critical patent/KR100541547B1/ko
Publication of KR20050014311A publication Critical patent/KR20050014311A/ko
Application granted granted Critical
Publication of KR100541547B1 publication Critical patent/KR100541547B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers

Landscapes

  • Semiconductor Memories (AREA)

Abstract

아날로그 커패시터를 제조하는 방법이 개시된다. 이 방법은 커패시터를 제조하는 것을 포함한다. 상기 커패시터의 전압에 따른 커패시턴스를 측정하고, 상기 측정된 커패시턴스를 분석한다. 그리고, 상기 커패시턴스 분석 결과에 따라 하부전극 후처리 조건(post-treatment condition) 및 유전막 후처리 조건을 설정한다.

Description

아날로그 커패시터 제조방법{Method of fabricating an analog capacitor}
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 아날로그 커패시터 제조방법에 관한 것이다.
아날로그 커패시터는 AD 컨버터(analog to digital converter), RF 소자, 스위칭 커패시터 필터, 시모스 이미지 센서(CMOS image sensor; CIS) 등에 사용되는 단위소자이다. 상기 아날로그 커패시터는 인가전압을 바꾸면 유전막 양단의 전극들에 축적되는 전하량이 변하는 것을 이용하여 정보를 얻는 커패시터이다.
유전막 양단의 전극들에 축적되는 전하량 Q는 [수학식 1]로 나타낼 수 있다.
Q = C ×V [C].
여기서 V는 커패시터에 인가된 전압을 나타내고, C는 커패시터의 정전용량, 즉 커패시턴스를 나타낸다.
상기 커패시턴스(C)가 일정한 값을 갖을 경우, 상기 전압(V)이 증가하면 상기 전하량(Q)도 상기 전압(V)에 비례하여 증가한다. 상기 전압(V)의 일정값에 대해 상기 커패시터에 축적되는 전하량은 일정하다. 따라서, 동작 전압의 범위 내에서 전압을 분할하여, 각 분할된 전압에 대응하는 전하량을 하나의 정보(bit)로 사용할 수 있다.
아날로그 커패시터에서 많은 정보(high bit)를 얻기 위해서는 분할된 전압들에 대응하는 전하량들의 차이가 크고 일정해야 한다. 이를 위해, 아날로그 커패시터에 사용되는 유전막은 커패시턴스가 크고, 커패시턴스의 전압효율(voltagecoefficient of capacitance, VCC)이 작을 것을 요한다.
한편, 유전막의 커패시턴스는 일반적으로 전압에 의존한다. 즉 커패시턴스(C(V))는 인가전압(V)의 함수로 표현되며, [수학식 2]의 이차함수로 피팅(fitting)할 수 있다.
C(V) = C(0) ×(a ×V2+ b×V + 1) [C/V].
여기서, C(0)는 인가전압이 0 V 일때 커패시터의 커패시턴스, a는 VCC의 2차항 계수(qudratic coefficient), 그리고 b는 VCC의 선형 계수(linear coefficient)를 나타낸다.
따라서, VCC가 작은 값을 갖기 위해서는 a 및 b가 0에 가까워야 한다.
폴리 실리콘-인슐레이터-폴리 실리콘(poly Si-insulator-poly Si; PIP) 구조를 갖는 커패시터는 폴리 실리콘 공핍(depletion)의 영향으로 상기 2차항 계수(a)가 음수를 나타내며, 큰 절대값을 갖는다. 따라서, 폴리 실리콘 공핍을 해결하기 위한 대안으로 메탈-인슐레이터-메탈(metal-insulator-meta; MIM)의 구조를 갖는 커패시터가 사용되고 있다.
상기 MIM 구조는 전극 공핍 문제를 상당히 해결하기는 하나, 전극과 유전막의 계면 반응에 의한 메탈 공핍 또는 유효 유전막의 두께 감소등에 의해 상기 2차항 계수의 절대값이 여전히 큰 값을 가질 수 있다. 이에 따라, 상기 VCC가 큰 값을 가질 수 있다.
본 발명의 목적은, 누설전류 증가를 방지하면서, VCC가 작은 아날로그 커패시터를 제조하는 방법을 제공하는 데 있다.
도 1은 본 발명의 바람직한 실시예에 따른 아날로그 커패시터 제조 방법을 설명하기 위한 공정 순서도이다.
도 2는 도 1의 커패시터 제조 단계를 설명하기 위한 단면도이다.
도 3a 내지 도 3d는 도 1의 후처리를 수행하여 커패시터를 제조하는 단계를 설명하기 위한 단면도들이다.
도 4는 커패시터의 하부전극 후처리 조건들에 따른 C-V 플롯(capacitance-voltage plot)이다.
도 5a는 탄탈륨 옥사이드(Ta2O5)막으로 형성된 유전막 상부면의 후처리 조건들에 따른 C-V 플롯이고, 도 5b는 Ta2O5로 형성된 유전막 상부면의 후처리 조건들에 따른 누설전류특성을 설명하기 위한 그래프이다.
도 6은 Ta2O5로 형성된 유전막 내부의 후처리 조건들에 따른 C-V 플롯이다.
도 7은 Ta2O5-HfO2-Ta2O5(THT)로 형성된 유전막 내부 및 상부면의 후처리 조건들에 따른 C-V 플롯이다.
상기 목적을 달성하기 위하여, 본 발명은 아날로그 커패시터를 제조하는 방법을 제공한다. 이를 위해, 상기 본 발명의 일태양은 커패시터를 제조하는 것을 구비한다. 상기 제조된 커패시터에 전압을 인가하여 전압에 따른 커패시턴스를 측정한다. 그 후, 상기 측정된 커패시턴스를 분석하고, 그 분석 결과에 따라 하부전극 후처리 조건(post-treatment condition) 및 유전막 후처리 조건을 설정한다.
바람직하게는, 상기 커패시터를 제조하는 것은 반도체기판 상에 하부절연막을 형성하는 것을 구비한다. 상기 하부절연막이 형성된 반도체기판의 전면 상에 적어도 하나의 도전막으로 이루어진 하부도전막을 형성한다. 그 후, 상기 하부도전막 상에 유전막 및 적어도 하나의 도전막으로 이루어진 상부도전막을 차례로 형성한다.
바람직하게는, 상기 하부도전막의 상부막(top layer)은 타이타늄(Ti), 타이타늄 나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨 나이트라이드(TaN), 알루미늄(Al), 텅스텐(W), 텅스텐 나이트라이드(WN), 이리듐(Ir), 이리듐 옥사이드(IrO2), 루세늄(Ru) 및 루세늄 옥사이드(RuO2)막으로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성될 수 있다.
또한, 상기 유전막은 탄탈륨 옥사이드(Ta2O5), 알루미나(Al2O3), 하프늄 옥사이드(HfO2), 탄탈륨 옥시나이트라이드(TaON), 란타늄 옥사이드(La2O3), 바륨스트론튬타이타네이트(BaxSr1-xTiO3; BST), 지르코네이트(ZrO2), 및 리드 지르코네이트 타이타네이트(PbZrTiO3; PZT) 막으로 이루어진 일군으로부터 선택된 적어도 하나의 막으로 형성될 수 있다. 또한, 상기 유전막을 Ta2O5막으로 형성하는 경우, 상기 Ta2O5막의 산소 결핍(oxygen deficiency)을 방지하기 위하여 상기 Ta2O5막의 내부 및 상부면에 산소 처리를 수행할 수 있다. 상기 산소 처리는 O2, O3및 O2플라즈마 기체를 이용하여 수행할 수 있다.
한편, 상기 상부도전막의 하부막(bottom layer)은 Ti, TiN, Ta, TaN, Al, W, WN, Ir, IrO2, Ru 및 RuO2로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성할 수 있다.
바람직하게는, 상기 커패시턴스를 측정하는 것은 아날로그 커패시터의 동작 전압의 범위를 포함하는 전압의 범위(range)에서 실시될 수 있다. 이에 따라, 상기 동작전압의 범위에서 커패시턴스의 특성을 확인할 수 있다. 그러나, 상기 동작전압의 범위 내의 일부분의 범위에서 상기 커패시턴스를 측정할 수도 있다.
한편, 상기 측정된 커패시턴스를 분석하는 것은 상기 측정된 커패시턴스를 전압의 2차 함수로 피팅(fitting)하는 것을 구비한다. 그 후, 상기 2차함수의 2차항 계수(qudratic coefficient)의 절대값 및 부호를 확인한다. 또한, 상기 2차함수의 선형계수(linear coefficient)도 확인할 수 있다.
상기 하부전극 후처리 조건 및 유전막 후처리 조건을 설정하는 것은, 후처리 여부, 후처리 기체를 설정하는 것을 포함한다. 바람직하게는, 후처리 온도, 후처리 시간 및 후처리 압력 등도 설정할 수 있다.
이때, 상기 후처리 기체는 상기 2차항의 계수의 부호에 따라 달리 설정된다. 즉, 상기 2차항의 계수가 양인 경우, 상기 후처리 기체는 산화성 분위기의 기체이고, 상기 2차항 계수가 음인 경우, 상기 후처리 기체는 환원성 분위기의 기체이다. 바람직하게는, 상기 산화성 분위기의 기체는 O2, O3및 O2플라즈마 기체로 이루어진 일군으로부터 선택된 적어도 하나의 기체이고, 상기 환원성 분위기의 기체는 H2, N2, NH3, H2플라즈마, N2플라즈마 및 NH3플라즈마로 이루어진 일군으로부터 선택된 적어도 하나의 기체이다.
바람직하게는, 상기 하부전극 후처리 조건 및 유전막 후처리 조건을 설정한 후에, 상기 후처리 조건을 사용하여 커패시터를 제조하는 방법을 더 포함한다. 이 방법은 반도체기판 상에 제2 하부절연막을 형성하는 것을 구비한다. 상기 제2 하부절연막이 형성된 반도체기판의 전면 상에 상기 하부도전막과 동일한 막으로 제2 하부도전막을 형성하고, 상기 제2 하부도전막을 상기 하부전극 후처리 조건 하에서 후처리한다. 상기 후처리된 상기 하부도전막 상에 상기 유전막과 동일한 막으로 제2 유전막을 형성하고, 상기 제2 유전막을 상기 유전막 후처리 조건 하에서 후처리 한다. 그 후, 상기 후처리된 제2 유전막 상에 상기 상부도전막과 동일한 막으로제2 상부도전막을 형성한다.
바람직하게는 상기 제2 유전막을 상기 유전막 후처리 조건 하에서 후처리 하기 전에 상기 상부도전막과 동일한 막으로 버퍼 도전막을 먼저 형성할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예들에 따른 아날로그 커패시터를 제조하는 방법을 설명하기 위한 공정순서도이고, 도 2는 커패시터를 제조하는 방법을 설명하기 위한 단면도이다.
도 1 및 도 2를 참조하면, 반도체기판(21) 상에 하부절연막(23)을 형성한다. 상기 하부절연막(23) 상에 하부도전막(25)을 형성한다. 상기 하부도전막(25)은 단일막 또는 다층막으로 형성될 수 있다. 단일막의 경우 상기 하부도전막 또는 다층막의 경우 상기 하부도전막의 상부막(top layer)은 타이타늄(Ti), 타이타늄 나이트라이드(TiN), 탄탈륨(Ta), 탄탈륨 나이트라이드(TaN), 알루미늄(Al), 텅스텐(W), 텅스텐 나이트라이드(WN), 이리듐(Ir), 이리듐 옥사이드(IrO2), 루세늄(Ru) 및 루세늄 옥사이드(RuO2)로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성할 수 있다. 예를 들면, 타이타늄-타이타늄 나이트라이드-알루미늄-타이타늄-타이타늄 나이트라이드를 순차적으로 형성하여 상기 하부도전막(25)를 형성할 수 있다.
상기 하부도전막(25) 상에 유전막(27)을 형성한다. 상기 유전막(27)은 탄탈륨 옥사이드(Ta2O5), 알루미나(Al2O3), 하프늄 옥사이드(HfO2), 탄탈륨 옥시나이트라이드(TaON), 란타늄 옥사이드(La2O3), 바륨 스트론튬 타니타네이트(BaxSr1-xTiO3; BST), 지르코네이트(ZrO2), 및 리드 지르코네이트 타이타네이트(PbZrTiO3; PZT) 막으로 이루어진 일군으로부터 선택된 적어도 하나의 막으로 형성될 수 있다. 예를 들어, Ta2O5의 단일막 또는 Ta2O5-HfO2-Ta2O5의 다층막으로 형성될 수 있다.
상기 유전막(27)의 산소 결핍(oxygen deficiency)을 방지하기 위하여 상기 유전막(27) 내부 및/또는 그 상부면에 산소처리(oxygen treatment)를 할 수 있다. 상기 산소 처리는 O2, O3및 O2플라즈마로 이루어진 일군으로부터 선택된 적어도 하나의 기체를 이용하여 수행할 수 있다. 특히, Ta2O5막으로 상기 유전막(27)을 형성하는 경우, 상기 Ta2O5막의 내부 및 그 상부면을 산소처리하는 것이 바람직하다.
상기 유전막(27)이 형성된 반도체기판의 전면 상에 상부도전막(29)을 형성한다. 상기 상부도전막(29)은 단일막 또는 다층막으로 형성될 수 있다. 바람직하게는 상기 상부도전막(29)의 하부막(bottom layer)은 Ti, TiN, Ta, TaN, Al, W, WN, Ir,IrO2, Ru 및 RuO2로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성한다.
상기 상부도전막(29), 상기 유전막(27) 및 상기 하부도전막(25)를 차례로 패터닝하여 하부전극, 유전막 및 상부전극으로 이루어진 커패시터를 제조한다(도 1의 단계 1).
상기 커패시터의 커패시턴스를 측정한다(도 1의 단계 3). 상기 상부전극에 직류전압(V)을 인가한 상태에서 교류전압(dV)을 인가하여 전하량의 변화를 측정하므로써 상기 커패시턴스를 측정할 수 있다. 이때, 인가하는 상기 직류전압(V)은 아날로그 커패시터 단위소자의 동작전압의 범위를 포함하는 것이 바람직하다.
상기 측정된 커패시턴스를 인가전압에 대한 이차함수로 피팅(fitting)하여 분석한다(도 1의 단계 5). 상기 이차함수에서 전압에 대한 이차항의 계수(a)와 선형계수(b)를 확인한다.
일반적으로, 상기 이차항의 계수(a)는 인가된 전압에 의해 상기 유전막(도 2의 27) 내로 전자가 침투하여 유전막의 전기적 등가 두께(electrically equivalent thickness)가 감소하면 양으로 나타난다. 이에 반해, 인가된 전압에 의해 전극에 공핍(depletion)이 발생하면 상기 이차항의 계수(a)가 음으로 나타난다. 결국, 상기 이차항의 계수(a)는 전기적 등가 두께의 감소와 전극 공핍 중 어느 것이 지배적인가에 따라 그 부호가 결정된다.
상기 이차항의 계수(a)의 절대값 및 부호를 확인한 후, 하부전극 후처리 조건 및 유전막 후처리 조건을 설정한다(도 1의 단계 7). 상기 이차항의 계수(a)의절대값이 0에 가까우면 후처리를 할 필요가 없다. 그러나, 상기 이차항의 계수(a)의 절대값이 크면, VCC가 크기 때문에 이를 감소시키기 위해 후처리가 필요하다.
이차항의 계수(a)가 양으로 나타나는 이유는 상기 하부전극과 상기 유전막(27)의 계면 및 상기 상부전극과 상기 유전막(27)의 계면에서 상기 유전막(27) 쪽에 산소 결핍이 발생하기 때문이다. 즉, 상기 유전막(27)의 양쪽 계면에 산소결핍이 발생하면, 산소 결핍에 의한 결함들이 발생하고, 상기 결함들이 전자 트랩(trap) 자리들(sites)을 제공한다.
따라서, 이차항의 계수(a)를 0에 가깝게 만들기 위해서는 상기 유전막(27)의 양쪽 계면에서 산소결핍을 방지해야 한다. 이를 위해, 하부전극 후처리 및 유전막 후처리는 O2, O3및 O2플라즈마로 이루어진 일군으로 부터 선택된 적어도 하나의 기체를 사용하여 수행하는 것이 바람직하다.
한편, 상기 이차항의 계수(a)가 음으로 나타나는 이유는 상기 하부전극 및 상기 상부전극에서 공핍(depletion)이 발생하기 때문이다. 일반적으로 금속막을 사용하는 전극에서는 공핍이 발생하지 않는다. 그러나, 금속막의 계면에서 산화등에 의해 불순물이 금속막 내부에 침투하게 되면 공핍이 발생할 수 있다.
따라서, 이차항의 계수(a)가 음이면, 상기 하부전극 및 상기 상부전극의 계면에서 산소가 전극 쪽으로 침투하는 것을 방지해야 한다. 이를 위해, 상기 하부전극을 환원성 분위기의 기체를 사용하여 후처리 하는 것이 바람직하다. 상기 환원성 분위기의 기체는 H2, N2, NH3, H2플라즈마, N2플라즈마 및 NH3플라즈마로 이루어진일군으로부터 선택된 적어도 하나의 기체일 수 있다.
한편, 상기 상부전극에 산소가 침투하는 것을 방지하기 위해 상기 유전막(27)이 형성된 후 상기 유전막의 표면에서 산소양을 감소시키는 후처리를 해주는 것이 바람직하다. 이를 위해, 상기 유전막 표면을 환원성 분위기의 기체를 사용하여 후처리 할 수 있다. 상기 환원성 분위기의 기체는 H2, N2, NH3, H2플라즈마, N2플라즈마 및 NH3플라즈마로 이루어진 일군으로부터 선택된 적어도 하나의 기체일 수 있다. 또한, 상기 유전막 상에 버퍼도전막(buffer conductive layer)을 형성한 후, 상기 버퍼 도전막을 상기 환원성 분위기의 기체를 사용하여 후처리 할 수도 있다.
도 3a 내지 도 3d는 상기 커패시터의 VCC를 개선하기 위한 커패시터 제조방법을 설명하기 위한 단면도들이다.
도 1 및 도 3a를 참조하면, 도 2를 참조하여 설명한 바와 같이, 반도체기판(51) 상에 하부절연막(53)을 형성한다. 상기 하부절연막(53) 상에 상기 하부도전막(도 2의 25)과 동일한 도전막으로 하부도전막(55)을 형성한다.
도 1 및 도 3b를 참조하면, 상기 하부도전막(55)을 위에서 설정된 하부전극 후처리 조건하에서 후처리한다. 예를 들어, 도 2의 커패시터에서 측정된 상기 이차항의 계수(a)가 음이면, 상기 하부도전막(55)의 상부면을 환원성 분위기의 기체를 사용하여 후처리한다. 바람직하게는, H2, N2, NH3, H2플라즈마, N2플라즈마 및 NH3플라즈마로 이루어진 일군으로부터 선택된 적어도 하나의 기체를 사용하여 후처리할 수 있다. 그 결과, 상기 하부도전막(55)의 상부면에서 산소원자들이 제거되고, 산소 확산을 방지하는 금속 후처리층(55a)이 형성된다. 이와 반대로, 상기 이차항의 계수(a)가 양이면, 상기 하부도전막(55)의 상부면을 O2, O3및 O2플라즈마로 이루어진 일군으로 부터 선택된 적어도 하나의 기체를 사용하여 후처리한다. 그 결과, 상기 하부도전막(55)의 상부면에는 산소원자들이 풍부한 금속 후처리층(55a)이 형성된다.
도 1 및 도 3c를 참조하면, 상기 후처리된 하부도전막(55) 상에 도 2의 유전막(27)과 동일한 막으로 유전막(57)을 형성한다. 상기 하부도전막(55) 상에 금속 후처리층(55a)이 형성되어 있으므로, 상기 유전막(57)에서 상기 하부도전막(55)으로 산소가 확산되거나, 상기 유전막(57)과 상기 하부도전막(55)의 계면에서 산소결핍이 발생하는 것을 방지하여 VCC가 작아진다.
상기 유전막(57)이 형성된 후, 상기 유전막(57)의 상부면을 도 1의 단계 7에서 설정된 유전막 후처리 조건하에서 후처리 한다. 그 결과, 상기 유전막(57)의 상부면에 유전막 후처리층(57d)이 형성된다.
바람직하게는, 상기 유전막(57)의 상부면을 후처리 하기 전에 버퍼도전막을 미리 형성할 수 있다. 상기 버퍼도전막은 도 2의 상부도전막(29)과 동일한 물질막으로 형성한다. 상기 버퍼도전막을 유전막 후처리 조건하에서 후처리 한다. 이에 따라, 상기 유전막의 상부면에 유전막 후처리층(57d)이 형성되고, 상기 유전막 후처리층(57d) 상에 버퍼도전막 후처리층(58)이 형성된다.
또한, 상기 유전막(57)의 상부면을 유전막 후처리 조건하에서 후처리 하여 유전막 후처리층(57d)를 형성한 후, 버퍼도전막을 형성하고 상기 버퍼도전막을 상기 유전막 후처리 조건하에서 후처리 하여 버퍼도전막 후처리층(58)을 형성할 수 도 있다.
한편, 상기 유전막(57)의 내부에도 상기 유전막 후처리 기체와 동일한 기체를 사용하여 후처리를 할 수 있다. 즉, 상기 후처리된 하부도전막(55) 상에 하부유전막(57a)을 형성하고, 상기 하부유전막(57a)을 상기 유전막 후처리 기체와 동일한 기체를 사용하여 후처리 한다. 이에 따라, 상기 하부유전막(57a) 상에 제1 유전막 후처리층(57b)이 형성된다. 그 후, 상기 후처리된 하부유전막(57a) 상에 상부유전막(57c)을 형성하고, 상기 상부유전막(57c)을 상기 유전막 후처리 조건 하에서 후처리할 수 있다. 그 결과, 상기 상부유전막(57c) 상에 제2 유전막 후처리층(57d)이 형성된다. 바람직하게는, 상기 제2 유전막 후처리층(57d)이 형성되기 전 또는 후에 버퍼도전막 후처리층(58)을 형성할 수 있다.
도 2를 참조하여 설명한 바와 같이, 상기 유전막(도 2의 27)의 내부 및/또는 그 상부면에 산소처리(oxygen treatment)를 하였다면, 상기 유전막(57)의 내부 및/또는 그 상부면에도 동일한 조건하에서 산소처리를 한다. 상기 산소처리를 하기 전 또는 후에 상기 유전막 후처리 조건하에서 후처리를 수행한다.
도 1 및 도 3d를 참조하면, 상기 후처리된 유전막(57) 상에 도 2의 상부도전막(29)과 동일한 막으로 상부도전막(59)을 형성한다. 상기 유전막(57)의 상부면에 제2 유전막 후처리층(57d)이 형성되어 있기 때문에, 상기 유전막(57) 상부면에서산소 결핍이 발생하거나, 상기 상부도전막(59)에서 공핍이 발생하는 것을 방지할 수 있다.
상기 상부도전막(59), 유전막(57) 및 상기 하부도전막(55)을 순차적으로 패터닝하여 하부전극, 유전막 및 상부전극으로 이루어진 커패시터를 제조한다(도 1의 단계 9).
본 발명의 실시예에 따르면, 하부전극 후처리 및 유전막 후처리를 실시하여 전극에 발생하는 공핍을 방지하거나, 유전막에서 발생하는 산소결핍을 방지하여 VCC를 개선할 수 있다.
<실험예들; examples>
이하에서는, 상술한 실시예들에 따라 제작된 시료들(samples)의 여러가지 측정결과들(various measurement results)을 설명하기로 한다.
도 4는 하부전극 후처리 조건들에 따른 표준화된 C-V 플롯(capacitance-voltage plot)이고, 도 5a 및 도 5b는 각각 유전막 후처리 조건들에 따른 표준화된 C-V 플롯과 유전막 후처리 조건들에 따른 누설전류를 나타내는 그래프이다. 이에 더하여, 도 6은 유전막 내부에 대한 유전막 후처리 조건들에 따른 표준화된 C-V 플롯이다. 이들 플롯 및 그래프를 얻기 위해, 유전막은 Ta2O5로 형성하였으며, 하부도전막의 상부막(top layer)과 상부도전막의 하부막(bottom layer)은 TiN으로 형성하였다. 그리고, 상기 C-V 플롯은 교류 전압 주파수 100 KHz를 사용하여 측정하였다.
도 4를 참조하면, 기준 시료 및 하부전극 후처리 조건을 사용하여 제작된 시료들의 제작 조건은 [표 1]에 나타내었다.
여기서, 상기 Ta2O5막의 내부 및 상부면에 O3처리를 하였다.
상기 기준시료(61)의 표준화된 C-V 플롯은 이차항의 계수(a)가 음(negative)임을 나타낸다. 즉, 곡률(curvature)이 위로 볼록하다. 따라서, 상기 기준 시료(61)는 전극에서 공핍이 지배적으로 발생함을 알 수 있다.
상기 하부도전막을 NH3플라즈마 기체를 사용하여 후처리 한 시료(63)의 표준화된 C-V 플롯은 상기 기준 시료(61)에 비해 상당히 안정된 표준화된 커패시턴스를 나타낸다. 즉, 하부도전막을 NH3플라즈마 기체를 사용하여 후처리하므로써 하부도전막에서 발생하는 전극 공핍이 방지됨을 알 수 있다.
그러나, 상기 NH3플라즈마 후처리를 한 후, O3처리를 한 시료(65)는 상기 기준 시료(61)에 비해 곡률이 더 커졌다. 이는 NH3플라즈마 후처리를 한 후, O3처리를 하는 동안 산소가 하부도전막으로 침투하여 상기 하부도전막이 산화되었음을 보여준다.
한편, O3 처리를 먼저 수행한 후, NH3플라즈마 후처리를 한 시료(67)의 표준화된 C-V 플롯은 상기 기준 시료(61)에 비해 상당히 안정된 표준화된 커패시턴스를 나타낸다. 이는 상기 하부도전막이 O3처리를 하는 동안 산화되지만, NH3플라즈마 후처리에 의해 상기 하부도전막 내에 포함된 대부분의 산소원자들이 제거되기 때문으로 보인다. 또한, 상기 O3처리를 먼저 수행한 후, NH3플라즈마 후처리를 한 시료(67)는 NH3플라즈마 후처리를 한 시료(63)에 비해서도 더욱 안정된 표준화된 커패시턴스를 나타낸다. 즉, NH3플라즈마 후처리를 한 시료(63)는 이차항의 계수(a)가 양의 값을 나타내었으며, 상기 O₃ 처리를 먼저 수행한 후 NH3플라즈마 후처리를 한 시료(67)는 이차항의 계수(a)가 상기 NH3플라즈마 후처리를 한 시료(63) 보다 작은 양의 값을 나타내었다.
결과적으로, 기준 시료(61)의 이차항의 계수(a)가 음인 경우, O₃ 처리와 NH3플라즈마를 병행하여 수행하므로써 이차항의 계수(a)를 0에 가깝게 만들 수 있다.
도 5a를 참조하면, 기준 시료 및 유전막 후처리 조건을 사용하여 제작된 시료들의 제작 조건은 [표 2]에 나타내었다.
여기서, 상기 Ta2O5막의 내부에 O3를 사용하여 산소 처리를 하였다.
상기 기준 시료(71)는 도 4의 기준 시료(61)와 동일한 시료이므로, 도 4를 참조하여 설명한 바와 같이,전극 공핍이 지배적으로 발생하였다. 따라서, 상부도전막에 발생하는 전극 공핍을 방지하기 위해 상기 기준 시료(71)와 같이 O₃ 처리를 하기 전 또는 후에 NH3플라즈마 후처리를 수행하였다. 상기 O3처리를 한 후 NH3플라즈마 처리를 한 시료(73) 및 상기 O3처리를 하기 전 NH3플라즈마 처리를 한 시료(75) 모두 이차항의 계수(a)의 절대값이 상당히 감소하였다. 즉, NH3플라즈마 처리를 하므로써 상기 유전막 상부면의 산소양이 감소되고, 이에 따라 상기 유전막으로부터 상기 상부도전막으로 산소 확산이 방지됨을 알 수 있다.
도 5b를 참조하면, 상기 O3처리를 하기 전 NH3플라즈마 처리를 한 시료(75)의 누설전류 특성은 상기 기준 시료(71)와 차이가 없었다. 그러나, 상기 O3처리를 한 후 NH3플라즈마 처리를 한 시료(73)는 상기 기준 시료(71)에 비해 상당히 큰 누설전류 특성을 나타내었다.
이는 Ta2O5막의 원자간 결합력과 관련되어 있는 것으로 판단된다. 즉, NH3플라즈마 처리를 하는 동안 상기 Ta2O5막 내의 결합력이 약한 산소 원자가 다량 제거된다. 그 결과, 상기 Ta2O5막 표면 뿐 아니라 그 내부에도 산소 결핍이 발생하여 누설전류가 증가하였다. 그러나, O3처리를 하기 전 NH3플라즈마 처리를 한시료(75)는 O3처리를 하는 동안 산소결핍이 상당히 회복(recovery)되어 누설전류 특성이 개선된 것으로 판단된다.
결과적으로, 상기 Ta2O5막의 상부면에 NH3플라즈마 처리 및 O3처리를 하는 경우, O3처리를 나중에 하는 것이 누설 전류가 작다. 한편, 알루미나(Al2O3)와 같이 산소의 결합력이 강한 유전막의 경우에는 별도의 O3처리를 필요로 하지 않을 것이다.
도 6을 참조하면, 기준 시료 및 유전막 내부의 후처리 조건을 사용하여 제작된 시료의 제작 조건은 [표 3]에 나타내었다.
여기서, 상기 시료들 모두 상기 제2 유전막을 형성한 후 O₃ 처리를 수행하였다.
상기 기준 시료(81)는 상기 [표 1] 및 [표 2]의 기준 시료와 동일하다. 따라서, 상기 기준 시료(81)의 C-V 플롯은 도 4를 참조하여 설명한 바와 같다.
한편, 상기 제1 유전막을 형성한 후, 상기 O₃ 처리를 하고 NH3 플라즈마 처리를 한 시료(83)의 C-V 플롯은 상기 기준 시료(81)에 비해 이차항의 계수(a)의 절대값이 상당히 감소하였다. 이는 상기 제1 유전막을 NH3 플라즈마 기체를 사용하여후처리하므로써, 상기 제1 유전막 내의 산소원자가 감소되고, 그 결과 상기 제 1 유전막으로부터 상기 하부도전막 내로 산소원자가 확산되는 것이 방지된 결과로 판단된다.
한편, 도 7은 Ta2O5-HfO2-Ta2O5(THT)로 형성된 유전막의 내부 및 상부면에 대한 유전막 후처리 조건에 따른 표준화된 C-V 플롯이다. 여기서, 유전막은 Ta2O5-HfO2-Ta2O5(THT)의 다층막으로 형성하였으며, 하부도전막과 상부도전막은 TiN 막으로 형성하였다. 그리고, 상기 C-V 플롯은 교류 전압 주파수 10 KHz를 사용하여 측정하였다.
도 7을 참조하면, 기준 시료 및 유전막 내부 및 상부면의 후처리 조건을 사용하여 제작된 시료의 제작 조건은 [표 4]에 나타내었다.
상기 기준 시료(91)의 C-V 플롯은 이차항의 계수(a)가 양임을 보여준다. 따라서, 상기 THT 유전막을 사용하는 기준 시료(91)은 전극 공핍 보다는 유전막의 전기적 등가두께의 감소가 지배적임을 알 수 있다.
상기 제1 유전막 및 제3 유전막의 상부면에 O₃ 처리를 한 시료(93)는 이차항의 계수(a)가 음이었다. 즉, 이차항의 계수(a)가 양인 커패시터에 O₃ 기체를 이용하여 후처리를 수행한 결과, 이차항의 계수(a)가 음으로 바뀌었다.
결과적으로, 본 실험예들에 따르면 기준 시료의 이차항의 계수(a)의 부호에 따라 하부전극 후처리 조건 및 유전막 후처리 조건을 달리 설정하므로써 상기 이차항의 계수(a)의 절대값을 감소시킬 수 있다.
본 발명에 따르면, 누설전류 증가를 방지하면서, 적당한 하부전극 후처리 조건 및 유전막 후처리 조건을 설정하여 VCC가 작은 아날로그 커패시터를 제조할 수 있다.

Claims (28)

  1. 커패시터를 제조하는 단계;
    전압에 따른 상기 커패시터의 커패시턴스를 측정하는 단계;
    상기 측정된 커패시턴스를 분석하는 단계; 및
    상기 분석 결과에 따라 하부전극 후처리 조건(post-treatment condition) 및 유전막 후처리 조건을 설정하는 단계를 포함하는 아날로그 커패시터 제조방법.
  2. 제 1 항에 있어서,
    상기 커패시터를 제조하는 단계는
    반도체기판 상에 제1 하부절연막을 형성하고,
    상기 제1 하부절연막이 형성된 반도체기판의 전면 상에 적어도 하나의 도전막으로 이루어진 제1 하부도전막을 형성하고,
    상기 제1 하부도전막 상에 제1 유전막 및 적어도 하나의 도전막으로 이루어진 제1 상부도전막을 차례로 형성하는 것을 포함하는 아날로그 커패시터 제조방법.
  3. 제 2 항에 있어서,
    상기 제1 하부도전막의 상부막(top layer)은 Ti, TiN, Ta, TaN, Al, W, WN, Ir, IrO2, Ru 및 RuO2막으로 이루어진 일군으로부터 선택된 어느 하나의 막인 것을특징으로 하는 아날로그 커패시터 제조방법.
  4. 제 2 항에 있어서,
    상기 제1 유전막은 Ta2O5, Al2O3, HfO2, TaON, La2O3, BST, ZrO2및 PZT 막으로 이루어진 일군으로부터 선택된 적어도 하나의 막인 것을 특징으로 하는 아날로그 커패시터 제조방법.
  5. 제 2 항에 있어서,
    상기 제1 유전막은 Ta2O5막으로 형성되는 것을 특징으로 하는 아날로그 커패시터 제조 방법.
  6. 제 5 항에 있어서,
    상기 Ta2O5막으로 형성된 제1 유전막은 그 내부 및 상부면 각각에 산소 처리(oxigen treatment)가 수행된 막인 것을 특징으로 하는 아날로그 커패시터 제조방법.
  7. 제 6 항에 있어서,
    상기 산소 처리는 O2, O2플라즈마 및 O₃기체로 이루어진 일군으로부터 선택된 적어도 하나의 기체를 사용하여 수행되는 것을 특징으로 하는 아날로그 커패시터 제조 방법.
  8. 제 6 항에 있어서,
    상기 하부전극 후처리 조건 및 유전막 후처리 조건을 설정하는 단계 후에,
    반도체기판 상에 제2 하부절연막을 형성하고,
    상기 제2 하부절연막이 형성된 반도체기판의 전면 상에 상기 제1 하부도전막과 동일한 물질막으로 제2 하부도전막을 형성하고,
    상기 제2 하부도전막 상에 Ta2O5막으로 제2 유전막을 형성하되, 상기 제2 유전막의 내부는 상기 산소 처리가 수행되고,
    상기 제2 유전막의 상부면에 상기 유전막 후처리 조건하에서 후처리를 수행하고,
    상기 후처리가 수행된 제2 유전막의 상부면에 상기 산소 처리를 수행하고,
    상기 산소 처리가 수행된 제2 유전막 상에 상기 제1 상부도전막과 동일한 물질막으로 제2 상부도전막을 형성하는 것을 더 포함하는 아날로그 커패시터 제조 방법.
  9. 제 8 항에 있어서,
    상기 제2 유전막의 내부에 상기 산소 처리가 수행되기 전에 상기 유전막 후처리 조건하에서 유전막 후처리가 더 수행되는 것을 특징으로 하는 아날로그 커패시터 제조 방법.
  10. 제 8 항에 있어서,
    상기 제2 유전막의 상부면에 후처리를 수행하기 전에 버퍼도전막을 형성하는 것을 더 포함하는 아날로그 커패시터 제조 방법.
  11. 제 10 항에 있어서,
    상기 버퍼도전막은 상기 제1 상부도전막과 동일한 물질막으로 형성하는 것을 특징으로 하는 아날로그 커패시터 제조 방법.
  12. 제 8 항에 있어서,
    상기 제2 상부도전막을 형성하기 전에 버퍼도전막을 형성하고,
    상기 버퍼도전막을 상기 유전막 후처리 조건하에서 후처리 하는 것을 더 포함하는 아날로그 커패시터 제조 방법.
  13. 제 2 항에 있어서,
    상기 제1 상부도전막의 하부막(bottom layer)은 Ti, TiN, Ta, TaN, Al, W, WN, Ir, IrO2, Ru 및 RuO2막으로 이루어진 일군으로부터 선택된 어느 하나의 막인 것을 특징으로 하는 아날로그 커패시터 제조방법.
  14. 제 2 항에 있어서,
    상기 하부전극 후처리 조건 및 유전막 후처리 조건을 설정하는 단계 후에,
    반도체기판 상에 제2 하부절연막을 형성하고,
    상기 제2 하부절연막이 형성된 반도체기판의 전면 상에 상기 제1 하부도전막과 동일한 물질막으로 제2 하부도전막을 형성하고,
    상기 제2 하부도전막을 상기 하부전극 후처리 조건 하에서 후처리하고,
    상기 후처리된 상기 제2 하부도전막 상에 상기 제1 유전막과 동일한 물질막으로 제2 유전막을 형성하고,
    상기 제2 유전막 상에 상기 제1 상부도전막과 동일한 물질막으로 제2 상부도전막을 형성하는 것을 더 포함하는 아날로그 커패시터 제조방법.
  15. 제 14 항에 있어서,
    상기 제2 상부도전막을 형성하기 전에 상기 제2 유전막을 상기 유전막 후처리 조건 하에서 후처리 하는 것을 더 포함하는 아날로그 커패시터 제조 방법.
  16. 제 15 항에 있어서,
    상기 제2 유전막을 후처리 하기 전에 버퍼도전막을 형성하는 것을 더 포함하는 아날로그 커패시터 제조 방법.
  17. 제 16 항에 있어서,
    상기 버퍼도전막은 상기 제1 상부도전막과 동일한 물질막으로 형성하는 것을 특징으로 하는 아날로그 커패시터 제조 방법.
  18. 제 15 항에 있어서,
    상기 제2 상부도전막을 형성하기 전에 상기 후처리된 제2 유전막 상에 버퍼도전막을 형성하고,
    상기 버퍼도전막을 상기 유전막 후처리 조건 하에서 후처리 하는 것을 더 포함하는 아날로그 커패시터 제조 방법.
  19. 제 2 항에 있어서,
    상기 하부전극 후처리 조건 및 유전막 후처리 조건을 설정하는 단계 후에,
    반도체기판 상에 제2 하부절연막을 형성하고,
    상기 제2 하부절연막이 형성된 반도체기판의 전면 상에 상기 제1 하부도전막과 동일한 물질막으로 제2 하부도전막을 형성하고,
    상기 제2 하부도전막 상에 상기 제1 유전막과 동일한 물질막으로 제2 유전막을 형성하고,
    상기 제2 유전막을 상기 유전막 후처리 조건하에서 후처리하고,
    상기 후처리된 제2 유전막 상에 상기 제1 상부도전막과 동일한 물질막으로 제2 상부도전막을 형성하는 것을 더 포함하는 아날로그 커패시터 제조방법.
  20. 제 19 항에 있어서,
    상기 제2 유전막을 상기 유전막 후처리 조건하에서 후처리하기 전에 버퍼도전막을 형성하는 것을 더 포함하는 아날로그 커패시터 제조 방법.
  21. 제 20 항에 있어서,
    상기 버퍼도전막은 상기 제1 상부도전막과 동일한 물질막으로 형성하는 것을 특징으로 하는 아날로그 커패시터 제조 방법.
  22. 제 19 항에 있어서,
    상기 제2 상부도전막을 형성하기 전에 버퍼도전막을 형성하고,
    상기 버퍼도전막을 상기 유전막 후처리 조건하에서 후처리하는 것을 더 포함하는 아날로그 커패시터 제조 방법.
  23. 제 19 항에 있어서,
    상기 제2 유전막을 형성하는 동안 상기 제2 유전막의 내부에 상기 유전막 후처리 조건하에서 후처리하는 것을 더 포함하는 아날로그 커패시터 제조방법.
  24. 제 1 항에 있어서,
    상기 커패시턴스를 측정하는 전압의 범위(range)는 아날로그 커패시터의 동작 전압의 범위를 포함하는 것을 특징으로 하는 아날로그 커패시터 제조방법.
  25. 제 1 항에 있어서,
    상기 측정된 커패시턴스를 분석하는 단계는
    상기 측정된 커패시턴스를 전압의 2차 함수로 피팅(fitting)하고,
    상기 2차함수의 2차항 계수(qudratic coefficient)를 확인하는 것을 포함하는 아날로그 커패시터 제조 방법.
  26. 제 1 항에 있어서,
    상기 하부전극 후처리 조건 및 유전막 후처리 조건 각각을 설정하는 단계는
    후처리 여부 및 후처리 기체를 설정하는 것을 포함하되, 상기 후처리 기체는 상기 2차항 계수의 부호에 따라 달리 설정되는 것을 특징으로 하는 아날로그 커패시터 제조 방법.
  27. 제 26 항에 있어서,
    상기 하부전극 후처리 기체 및 상기 유전막 후처리 기체 각각은
    상기 2차항 계수가 양인 경우, 산화성 분위기의 기체이고,
    상기 2차항 계수가 음인 경우, 환원성 분위기의 기체인 것을 특징으로 하는 아날로그 커패시터 제조 방법.
  28. 제 27 항에 있어서,
    상기 산화성 분위기의 기체는 O2, O3및 O2플라즈마 기체로 이루어진 일군으로 부터 선택된 적어도 하나의 기체이고,
    상기 환원성 분위기의 기체는 H2, N₂, NH3, H2플라즈마, N₂플라즈마 및 NH3플라즈마 기체로 이루어진 일군으로부터 선택된 적어도 하나의 기체인 것을 특징으로 하는 아날로그 커패시터 제조 방법.
KR1020030052885A 2003-07-30 2003-07-30 아날로그 커패시터 제조방법 KR100541547B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030052885A KR100541547B1 (ko) 2003-07-30 2003-07-30 아날로그 커패시터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030052885A KR100541547B1 (ko) 2003-07-30 2003-07-30 아날로그 커패시터 제조방법

Publications (2)

Publication Number Publication Date
KR20050014311A true KR20050014311A (ko) 2005-02-07
KR100541547B1 KR100541547B1 (ko) 2006-01-11

Family

ID=37225467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052885A KR100541547B1 (ko) 2003-07-30 2003-07-30 아날로그 커패시터 제조방법

Country Status (1)

Country Link
KR (1) KR100541547B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071066A (zh) * 2018-01-24 2019-07-30 半导体元件工业有限责任公司 形成电容器的方法
KR20190132139A (ko) * 2018-05-18 2019-11-27 삼성전자주식회사 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071066A (zh) * 2018-01-24 2019-07-30 半导体元件工业有限责任公司 形成电容器的方法
KR20190132139A (ko) * 2018-05-18 2019-11-27 삼성전자주식회사 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치

Also Published As

Publication number Publication date
KR100541547B1 (ko) 2006-01-11

Similar Documents

Publication Publication Date Title
EP1517360B1 (en) Analog capacitor and method of fabricating the same
KR100642635B1 (ko) 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들
US7868421B2 (en) Analog capacitor
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US20060094185A1 (en) Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same
US20100172065A1 (en) Capacitor structure
US20060289921A1 (en) Method of manufacturing a capacitor for semiconductor device
US20200194443A1 (en) Ferroelectric memories
KR100568516B1 (ko) 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법
US20050132549A1 (en) Method for making metal capacitors with low leakage currents for mixed-signal devices
KR100630687B1 (ko) 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법
KR100541547B1 (ko) 아날로그 커패시터 제조방법
US7608502B2 (en) Method for manufacturing semiconductor device
TWI514546B (zh) 具有金屬雙層之電容結構及其使用方法
KR100642752B1 (ko) 아날로그 커패시터 및 그 제조방법
US9966425B1 (en) Method for fabricating a MIM capacitor
KR20050049000A (ko) 혼합막을 채택하는 아날로그 커패시터
JP2006269823A (ja) 容量素子および容量素子の製造方法
EP2325867A1 (en) High-dielectric constant capacitor
KR20010095838A (ko) 반도체 소자의 유전막 제조 방법
KR20050014159A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030730

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20051024

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20051230

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060102

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee