KR20050014107A - 반도체 소자 제조시 goi 효과 개선 방법 - Google Patents

반도체 소자 제조시 goi 효과 개선 방법

Info

Publication number
KR20050014107A
KR20050014107A KR1020030052579A KR20030052579A KR20050014107A KR 20050014107 A KR20050014107 A KR 20050014107A KR 1020030052579 A KR1020030052579 A KR 1020030052579A KR 20030052579 A KR20030052579 A KR 20030052579A KR 20050014107 A KR20050014107 A KR 20050014107A
Authority
KR
South Korea
Prior art keywords
wafer
potential difference
goi
semiconductor device
electrons
Prior art date
Application number
KR1020030052579A
Other languages
English (en)
Other versions
KR100489539B1 (ko
Inventor
박건욱
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0052579A priority Critical patent/KR100489539B1/ko
Publication of KR20050014107A publication Critical patent/KR20050014107A/ko
Application granted granted Critical
Publication of KR100489539B1 publication Critical patent/KR100489539B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자 제조시 GOI 효과를 개선시키는 게이트 옥사이드 후속 처리 방법에 관한 것이다. 즉, 본 발명에서는 반도체 소자 제조시 플라즈마 공정을 통해 전위차가 발생한 웨이퍼 표면의 수평으로 전자총을 이용한 전자 주사 공정을 진행하여, 양극으로 대전된 웨이퍼 표면에서는 인력에 의해 전자가 유입되도록 하고, 음극으로 대전된 웨이퍼 표면에서는 척력에 의해 전자가 유입되지 않도록 함으로써, 상기 양극으로 대전되었던 웨이퍼 표면에서만 유입된 전자에 의한 음극 대전현상이 발생하도록 하여 플라즈마 공정 후 발생한 웨이퍼 내부의 전위차를 해소시킨다.

Description

반도체 소자 제조시 GOI 효과 개선 방법{METHOD FOR IMPROVING THE EFFECT OF GOI IN SEMICONDUCTOR DEVICE FABRICATION}
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 게이트 옥사이드(Gate Oxide) 제조시 GOI 효과를 개선시키는 게이트 옥사이드 후속 처리 방법에 관한 것이다.
최근 들어 반도체 소자의 크기가 점점 줄어 들면서 게이트 옥사이드의 두께도 점점 얇아지는 추세에 있다. 이에 따라 종래에는 게이트 옥사이드 자체가 갖는 결함이 문제가 되어 왔으나, 현재는 플라즈마의 사용에 따른 안테나 효과에 의한 GOI 문제가 대두되게 되었다.
이러한 문제는 챔버(Chamber) 내부의 플라즈마(Plasma)의 불균일에 의하여 발생하게 되며, 정도의 차이는 있을지라도 거의 필연적으로 발생하고 있어 반도체 소자 크기의 소형화에 심각한 문제점이 되어 왔었다.
즉, 챔버 내부의 플라즈마의 불균일에 따라 웨이퍼(Wafer)내의 지역별로 서로 다른 전하를 띄게 되며 이러한 전하의 전위차에 의하여 웨이퍼 내부에 전위가 발생하게 되며, 이로 인하여 게이트 옥사이드 내부에 원하지 않는 전자 또는 정공들의 축적을 유발할 수 있으며, 이러한 현상이 심화되게 되는 경우 최종적으로는 게이트 옥사이드가 파괴되게 된다.
이를 위해 종래에는 플라즈마 장치를 이용한 공정 진행 후 수소 원자를 이용한 열처리를 통해 피해를 입은 게이트 옥사이드를 치유하는 방식을 이용하여 왔으나, 이는 현행 알루미늄, 구리 등의 금속 배선에서는 400℃를 넘을 경우 금속 배선이 변형을 일으키는 문제가 발생하여 온도에 제한적일 수밖에 없었으며, 또한 열처리를 이용하게 되는 경우 공정시간이 수시간에 이르게 되어 전체 공정 사이클 시간을 증가시키는 문제점이 있었다.
따라서, 본 발명의 목적은 반도체 소자 제조에 있어서, 플라즈마 공정이 완료된 웨이퍼 내부에 발생하는 전위차를 제거시켜 게이트 옥사이드 제조시 안테나 효과에 따른 GOI 효과를 방지시킬 수 있는 반도체 소자 제조시 GOI 효과 개선 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 소자 제조시 GOI 효과를 개선시키는 방법에 있어서, (a)플라즈마 공정이 완료된 웨이퍼 내부 전위차 해소를 위해 웨이퍼 표면위로 전자빔을 주사하는 단계; (b)상기 플라즈마 공정을 통해 양극으로 대전된 웨이퍼 표면 부분에 상기 주사된 전자가 유입되는 단계; 및 (c)상기전자가 유입된 웨이퍼 표면이 음극으로 대전되어 전체 웨이퍼 내부 전위차를 상쇄시키는 단계;를 포함하는 것을 특징으로 한다.
도 1은 본 발명의 실시 예에 따른 웨이퍼 내부에 전위차 제거를 위한 전자 주사 공정 개념도.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 반도체 소자 제조시 플라즈마 공정에 따른 게이트 옥사이드내 전위차 발생을 방지시키는 전자 주사 처리 공정 개념을 도시한 것이다. 이하 상기 도 1을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
먼저 상기 도 1의 (a)에서 보여지는 바와 같이 플라즈마를 이용한 공정이 완료된 웨이퍼의 표면(102)은 국부적으로 발생된 서로 다른 전하에 의하여 전위차가 발생하게 되며, 이러한 웨이퍼 표면위로 전자총(E-Gun)(100)을 이용하여 웨이퍼 표면에 수평방향으로 전자빔(E-beam)를 주사하게 되는 것이다.
이때 전자총의 방향은 웨이퍼의 표면과 수평방향을 유지하도록 하여야 하는데, 이는 웨이퍼 내부에 인위적으로 전자를 주사하게 되는 것을 방지시키며 또한 전자총(100)으로부터 주사된 전자군과 웨이퍼 표면에 존재하는 전하들과의 자연스런 상호 교류에 의하여 전위차가 줄어들게 된다.
즉, 전자총(100)으로부터 주사된 전자군은 그 전체가 음극을 띄게 되며, 웨이퍼의 표면은 전하가 음극(106)과 양극(104)으로 대분되어 있으므로 웨이퍼 표면이 양극으로 대전되어 있을 경우에는 인력(Attraction)에 의하여 주사된 전자들을 끌어 당기게 되며, 음으로 대전된 경우에는 척력(Repulsion)에 의하여 주사된 전자를 밀어내게 된다.
이에 따라 상기 도 2의 (b)에서 보여지는 바와 같이 음으로 대전된 표면은 그 상태를 그대로 유지할 수 있게 되며, 양으로 대전된 표면은 음으로 다시 대전되게 되어 전체적인 웨이퍼의 표면(110)은 음의 성질을 띄게 되어 웨이퍼 내부의 전위차가 없어지게 된다. 이때 전자총(100)으로부터 주사되는 전자의 량은 앞서 진행되게 되는 플라즈마 공정에 의하여 변경되게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 반도체 소자 제조시 플라즈마 공정을 통해 전위차가 발생한 웨이퍼 표면의 수평으로 전자총을 이용한 전자 주사 공정을 진행하여, 양극으로 대전된 웨이퍼 표면에서는 인력에 의해 전자가 유입되도록 하고, 음극으로 대전된 웨이퍼 표면에서는 척력에 의해 전자가 유입되지 않도록 함으로써, 상기 양극으로 대전되었던 웨이퍼 표면에서만 유입된 전자에 의한 음극 대전현상이 발생하도록 하여 플라즈마 공정 후 발생한 웨이퍼 내부의 전위차를 해소시키는 이점이 있다.
또한 상기 웨이퍼 내부의 전위차 제거를 통해 게이트 옥사이드의 열화를 방지시켜 게이트 옥사이드 열화로 인한 반도체 소자의 오동작을 방지시키며, 또한 종래 열처리 공정에서 보다 공정 시간을 줄일 수 있어 전체적인 소자 생산 시간을 단축시킬 수 있는 이점이 있다.

Claims (3)

  1. 반도체 소자 제조시 GOI 효과를 개선시키는 방법에 있어서,
    (a)플라즈마 공정이 완료된 웨이퍼 내부 전위차 해소를 위해 웨이퍼 표면위로 전자빔을 주사하는 단계;
    (b)상기 플라즈마 공정을 통해 양극으로 대전된 웨이퍼 표면 부분에 상기 주사된 전자가 유입되는 단계; 및
    (c)상기 전자가 유입된 웨이퍼 표면이 음극으로 대전되어 전체 웨이퍼 내부 전위차를 상쇄시키는 단계;
    를 포함하는 반도체 소자 제조시 GOI 효과 개선 방법.
  2. 제1항에 있어서, 상기 (a)단계에서 상기 전자는,
    상기 웨이퍼 표면 상부에 설치된 전자총을 통해 웨이퍼 표면으로 주사되는 반도체 소자 제조시 GOI 효과 개선 방법.
  3. 제2항에 있어서, 상기 전자총으로부터 주사되는 전자는,
    상기 웨이퍼 표면에 수평으로 주사되는 반도체 소자 제조시 GOI 효과 개선 방법.
KR10-2003-0052579A 2003-07-30 2003-07-30 반도체 소자 제조시 goi 효과 개선 방법 KR100489539B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0052579A KR100489539B1 (ko) 2003-07-30 2003-07-30 반도체 소자 제조시 goi 효과 개선 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0052579A KR100489539B1 (ko) 2003-07-30 2003-07-30 반도체 소자 제조시 goi 효과 개선 방법

Publications (2)

Publication Number Publication Date
KR20050014107A true KR20050014107A (ko) 2005-02-07
KR100489539B1 KR100489539B1 (ko) 2005-05-16

Family

ID=37225284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0052579A KR100489539B1 (ko) 2003-07-30 2003-07-30 반도체 소자 제조시 goi 효과 개선 방법

Country Status (1)

Country Link
KR (1) KR100489539B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015050668A1 (en) * 2013-10-02 2015-04-09 Applied Materials, Inc. Interface treatment of semiconductor surfaces with high density low energy plasma

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015050668A1 (en) * 2013-10-02 2015-04-09 Applied Materials, Inc. Interface treatment of semiconductor surfaces with high density low energy plasma
US9378941B2 (en) 2013-10-02 2016-06-28 Applied Materials, Inc. Interface treatment of semiconductor surfaces with high density low energy plasma

Also Published As

Publication number Publication date
KR100489539B1 (ko) 2005-05-16

Similar Documents

Publication Publication Date Title
US6815697B2 (en) Ion beam charge neutralizer and method therefor
US8937004B2 (en) Apparatus and method for controllably implanting workpieces
CN1198072A (zh) 脉冲阳极等离子体浸没注入
JP4998972B2 (ja) イオン注入装置およびイオン注入方法
EP0786795A3 (en) Method for manufacturing thin film, and deposition apparatus
US7557364B2 (en) Charge neutralizing device
US6825597B2 (en) Ion source, ion implanting device, and manufacturing method of semiconductor devices
US5293508A (en) Ion implanter and controlling method therefor
KR100489539B1 (ko) 반도체 소자 제조시 goi 효과 개선 방법
JP6453756B2 (ja) イオンビーム処理装置
JP4549183B2 (ja) トランジスタパラメータを均一化するためのイオン注入装置及びそれを用いたイオン注入方法
JPH09213258A (ja) 大電流型イオン注入装置及びその装置によるイオン注入方法
KR20090067553A (ko) 중성빔을 이용한 기판 표면의 조성 혼입 장치 및 방법
JPH0479141A (ja) イオン注入装置
JPH03134947A (ja) イオン注入装置および電荷中和器
US20230197414A1 (en) Substrate treating apparatus and method thereof
JPH0896744A (ja) イオン注入装置
KR950002182B1 (ko) 대전해소방법
JPH01270320A (ja) 絶縁薄膜堆積装置
KR100591748B1 (ko) 이온주입장치 및 이온주입방법
JPH05190134A (ja) イオン注入装置およびその注入方法
JP2007335813A (ja) イオンドーピング装置
KR100633167B1 (ko) 기판처리장치와 기판처리방법
JPH05205682A (ja) イオン源装置
KR20080010094A (ko) 이온주입설비

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee