KR20050012646A - 다마신 공정에 의한 비아홀 형성방법 - Google Patents

다마신 공정에 의한 비아홀 형성방법

Info

Publication number
KR20050012646A
KR20050012646A KR1020030051783A KR20030051783A KR20050012646A KR 20050012646 A KR20050012646 A KR 20050012646A KR 1020030051783 A KR1020030051783 A KR 1020030051783A KR 20030051783 A KR20030051783 A KR 20030051783A KR 20050012646 A KR20050012646 A KR 20050012646A
Authority
KR
South Korea
Prior art keywords
synchrotron radiation
via hole
sog
organic material
trench
Prior art date
Application number
KR1020030051783A
Other languages
English (en)
Other versions
KR100990934B1 (ko
Inventor
조성윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030051783A priority Critical patent/KR100990934B1/ko
Publication of KR20050012646A publication Critical patent/KR20050012646A/ko
Application granted granted Critical
Publication of KR100990934B1 publication Critical patent/KR100990934B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다마신 공정을 단순화 시키고 프로파일을 개선시키는 다마신 공정에 의한 비아홀 형성방법을 개시한다. 개시된 본 발명의 방법은, 하지층이 구비된 반도체 기판 상에 층간절연막으로서 유기물질을 포함하지 않는 SOG, 유기물질을 포함하는 SOG를 차례로 형성하는 단계; 상기 결과물 상부에 트렌치 형성 영역을 노출시키는 실리콘 스텐실 마스크를 준비하는 단계; 상기 실리콘 스텐실 마스크를 이용하여 유기물질을 포함하는 SOG를 제1싱크로트론 방사광으로 노광시킴과 동시에 직접적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치가 형성된 결과물 상부에 비아홀 형성 영역을 노출시키는 비아홀 마스크를 준비하는 단계; 및 상기 비아홀 마스크를 이용하여 상기 유기물질을 포함하지 않는 SOG를 제2싱크로트론 방사광으로 노광시킴과 동시에 직접적으로 식각하여 상기 트렌치 하부에 비아홀을 형성하는 단계를 포함한다.

Description

다마신 공정에 의한 비아홀 형성방법{METHOD FOR FORMING VIA HOLE USING DAMASCENE PROCESS}
본 발명은 다마신 공정에 의한 비아홀 형성방법에 관한 것으로, 보다 상세하게는, 다마신(Damascene) 공정을 단순화 시키고 프로파일을 개선시키는 다마신 공정에 의한 비아홀(Via Hole) 형성방법에 관한 것이다.
반도체 소자의 제조에 있어서 다마신 공정은 금속 배선 뿐만 아니라, 캐패시터 스토리지 전극이나 게이트 전극 형성 등 다양한 다마신 공정에 의한 비아홀 형성방법에 적용되고 있고, 다마신 공정을 이용한 반도체 집적 기술은 반도체 소자의 고집적화가 진행됨에 따라, 그 이용이 더욱 증가되고 있다.
종래의 반도체 소자의 제조방법은, 도면에 도시되어 있지는 않지만, 다마신, 특히, 듀얼-다마신(Dual-Damascene) 공정을 이용한 금속배선 공정을 실시한다. 여기서, 상기 듀얼-다마신 공정이란 콘택플러그 및 금속배선을 개별적 공정을 통해 각각 형성하는 방식이 아니라, 층간절연막 내에 콘택플러그 형성 영역을 포함한 금속배선이 형성될 영역을 미리 한정한 후에 금속막의 증착 및 금속막의 화학적 기계적 연마(Chemical Mechanical Polishing)를 통해 상기 콘택플러그 및 금속배선이 동시에 형성되도록 하는 공정이다.
이 때, 상기 듀얼-다마신 공정을 이용한 금속배선 공정은 콘택홀 및 금속배선 영역을 한정하기 위해 감광막 도포, 노광 및 현상을 포함하는 마스크 공정을 2회 실시한다. 또한, 반응성 이온 식각(Reactive Ion Etching) 장비에서 H2/N2 또는 NH3 플라즈마를 이용하여 상기 층간절연막을 식각한다.
그러나, 종래에는 2회의 마스크 공정을 수행하고 있기 때문에 공정이 다소 복잡한 문제점이 있다. 뿐만 아니라, 이중감광막으로 공정을 단순화 시키더라도 원하는 식각 타겟(Target)을 컨트롤(Control) 하기 어려워 보다 개선된 기술이 필요하다. 또한, 플라즈마를 이용한 건식 식각 시 바우잉 프로파일 텐던시(Bowing Profile Tendency), 미세 트렌칭(Microtrenching) 및 반응성 이온 식각에 의한 지연(Reactive Ion Etching Lag) 현상과 같은 문제점들이 발생하여 프로파일에 악영향을 끼친다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 감광막을 사용하지 않고 싱크로트론 방사광(Synchrotron Radiation)을 이용하여 다마신 공정을 실시함으로써 다마신 공정을 단순화 시키고 프로파일을 개선시킬 수 있는 다마신 공정에 의한 비아홀 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 다마신 공정에 의한 비아홀 형성방법을 설명하기 위한 공정 단면도.
-도면의 주요 부분에 대한 부호의 설명-
21 : 반도체 기판 22 : 유기물질을 포함하지 않는 SOG
23 : 유기물질을 포함하는 SOG 24 : 층간절연막
25 : 트렌치 26 : 비아홀
27 : 실리콘 스텐실 마스크 28 : 비아홀 마스크
상기와 같은 목적을 달성하기 위한 본 발명의 다마신 공정에 의한 비아홀 형성방법은, 하지층이 구비된 반도체 기판 상에 층간절연막으로서 유기물질을 포함하지 않는 SOG, 유기물질을 포함하는 SOG를 차례로 형성하는 단계; 상기 결과물 상부에 트렌치 형성 영역을 노출시키는 실리콘 스텐실 마스크를 준비하는 단계; 상기 실리콘 스텐실 마스크를 이용하여 유기물질을 포함하는 SOG를 제1싱크로트론 방사광으로 노광시킴과 동시에 직접적으로 식각하여 트렌치를 형성하는 단계; 상기 트렌치가 형성된 결과물 상부에 비아홀 형성 영역을 노출시키는 비아홀 마스크를 준비하는 단계; 및 상기 비아홀 마스크를 이용하여 상기 유기물질을 포함하지 않는 SOG를 제2싱크로트론 방사광으로 노광시킴과 동시에 직접적으로 식각하여 상기 트렌치 하부에 비아홀을 형성하는 단계를 포함한다.
여기서, 상기 층간절연막으로 저유전율 물질을 사용하고, 상기 제1싱크로트론 방사광 및 제2싱크로트론 방사광은 상온에서 연질X선 영역의 싱크로트론 방사광을 이용한다. 또한, 상기 제1싱크로트론 방사광을 이용한 노광 공정은 저장링 전자 에너지를 1GeV로, 저장링 빔 전류를 30~100mA로, 싱크로트론 방사광 빔의 포톤 에너지 분포를 50~1000eV로 하고, 상기 제2싱크로트론 방사광을 이용한 노광 공정은 저장링 전자 에너지를 1~2GeV로, 저장링 빔 전류를 60~200mA로, 싱크로트론 방사광 빔의 포톤 에너지 분포를 100~2000eV로 하며, 상기 제1싱크로트론 방사광 및 제2싱크로트론 방사광으로 식각하는 단계는, 싱크로트론 방사광의 도우즈량으로 식각 깊이를 조절한다. 그리고, 상기 유기물질을 포함하는 SOG의 식각 메카니즘은 주로 SiO와 O 탈착이며, 상기 유기물질을 포함하지 않는 SOG의 식각 메카니즘은 주로 SiO 탈착이다.
본 발명에 따르면, 싱크로트론 방사광을 이용하여 다마신 공정을 실시함으로써 감광막을 사용할 필요가 없어서 공정을 단순화 시킬수 있고, 프로파일도 개선시킬 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 다마신 공정에 의한 비아홀 형성방법을 설명하기 위한 각 공정별 단면도이다.
본 발명의 실시예에 따른 다마신 공정에 의한 비아홀 형성방법은, 도 1a에 도시된 바와 같이, 먼저, 트랜지스터 및 하부금속배선 등을 포함한 소정의 하지층(미도시)이 구비된 반도체 기판(21)을 마련하고, 상기 반도체 기판(21) 상에 SOG(Spin On Glass)로 이루어진 층간절연막(24)을 형성한다. 이 때, 상기 SOG는 유기물질을 포함하지 않는 SOG(22)와 유기물질을 포함하는 SOG(23)의 적층구조로 이루어진다. 또한, 상기 층간절연막(24)으로서 저유전율 물질을 사용하면 더 좋은 특성을 얻을 수 있다.
그리고, 도 1b에 도시된 바와 같이, 상기 결과물 상부에 트렌치 형성 영역(미도시)을 노출시키는 실리콘 스텐실 마스크(Si Stencil Mask)(27)를 준비한 다음, 상기 실리콘 스텐실 마스크(27)를 이용하여 상기 유기물질을 포함하는 SOG(23)를 상온에서 연질X선(Soft x-ray) 영역의 제1싱크로트론 방사광으로 노광시킴과 동시에 직접적으로 식각하여 트렌치(25)를 형성한다.
이 때, 상기 제1싱크로트론 방사광을 이용한 노광 공정은, 공정 조건으로서 저장링 전자 에너지를 1GeV로, 저장링 빔 전류를 30~100mA로, 싱크로트론 방사광 빔의 포톤 에너지 분포를 50~1000eV로 한다.
그리고, 상기 유기물질을 포함하는 SOG(23)의 식각 메카니즘은 주로 SiO와 O 탈착이다. 또한, 식각 깊이는 싱크로트론 방사광의 도우즈량을 높이면 증가하기 때문에 싱크로트론 방사광의 도우즈량으로 식각 깊이를 조절한다.
상기 트렌치(25)가 형성될 때 상기 유기물질을 포함하지 않는 SOG(22)의 식각 손실이 유기물질을 포함하는 SOG(23)에 비해 작으므로 상기 유기물질을 포함하지 않는 SOG(22)는 식각 정지막 작용을 하게된다. 이에, 트렌치(25) 바닥 부분이 평탄화 될 뿐만 아니라 미세 트렌칭 현상도 방지된다. 왜냐하면, 유기물질을 포함하는 SOG(23)의 식각 속도가 하부층인 유기물질을 포함하지 않는 SOG(22)의 식각 속도보다 빠르기 때문이다.
그런 다음, 도 1c에 도시된 바와 같이, 상기 트렌치(25)가 형성된 결과물 상부에 비아홀 형성 영역(미도시)을 노출시키는 비아홀 마스크(Via Hole Mask)(28)를 준비하고, 상기 비아홀 마스크(28)를 이용하여 상기 유기물질을 포함하지 않는 SOG(22)를 상온에서 연질X선 영역의 제2싱크로트론 방사광으로 노광시킴과 동시에 직접적으로 식각하여 비아홀(26)을 형성한다.
이 때, 상기 제2싱크로트론 방사광을 이용한 노광 공정은, 공정조건으로서 저장링 전자 에너지를 1~2GeV로, 저장링 빔 전류를 60~200mA로, 싱크로트론 방사광 빔의 포톤 에너지 분포를 100~2000eV로 한다.
그리고, 상기 유기물질을 포함하지 않는 SOG(22)의 식각 메카니즘은 주로 SiO 탈착이다. 또한, 식각 깊이는 싱크로트론 방사광의 도우즈량을 높이면 증가하기 때문에 싱크로트론 방사광의 도우즈량으로 식각 깊이를 조절한다.
상기와 같은 공정을 통해 제조되는 본 발명에 따른 반도체 소자는 싱크로트론 방사광을 이용하여 다마신 공정을 실시함으로써 감광막을 사용할 필요가 없어서 공정을 단순화 시킬 수 있고, 프로파일도 개선시킬 수 있다.
이상에서와 같이, 본 발명은 싱크로트론 방사광을 이용하여 이중으로 이루어진 층간절연막을 노광시킴과 동시에 직접적으로 식각하는 방식으로 다마신 공정을 실시함으로써 종래에 사용하던 감광막을 사용할 필요가 없어서 공정을 단순화 시킬 수 있고, 프로파일도 개선시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (8)

  1. 하지층이 구비된 반도체 기판 상에 층간절연막으로서 유기물질을 포함하지 않는 SOG, 유기물질을 포함하는 SOG를 차례로 형성하는 단계;
    상기 결과물 상부에 트렌치 형성 영역을 노출시키는 실리콘 스텐실 마스크를 준비하는 단계;
    상기 실리콘 스텐실 마스크를 이용하여 유기물질을 포함하는 SOG를 제1싱크로트론 방사광으로 노광시킴과 동시에 직접적으로 식각하여 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 결과물 상부에 비아홀 형성 영역을 노출시키는 비아홀 마스크를 준비하는 단계; 및
    상기 비아홀 마스크를 이용하여 상기 유기물질을 포함하지 않는 SOG를 제2싱크로트론 방사광으로 노광시킴과 동시에 직접적으로 식각하여 상기 트렌치 하부에 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 다마신 공정에 의한 비아홀 형성방법.
  2. 제 1항에 있어서, 상기 층간절연막으로 저유전율 물질을 사용하는 것을 특징으로 하는 다마신 공정에 의한 비아홀 형성방법.
  3. 제 1항에 있어서, 상기 제1싱크로트론 방사광 및 제2싱크로트론 방사광은 상온에서 연질X선 영역의 싱크로트론 방사광을 이용하는 것을 특징으로 하는 다마신 공정에 의한 비아홀 형성방법.
  4. 제 1항에 있어서, 상기 제1싱크로트론 방사광을 이용한 노광 공정은 저장링 전자 에너지를 1GeV로, 저장링 빔 전류를 30~100mA로, 싱크로트론 방사광 빔의 포톤 에너지 분포를 50~1000eV로 하는 것을 특징으로 하는 다마신 공정에 의한 비아홀 형성방법.
  5. 제 1항에 있어서, 상기 제2싱크로트론 방사광을 이용한 노광 공정은 저장링 전자 에너지를 1~2GeV로, 저장링 빔 전류를 60~200mA로, 싱크로트론 방사광 빔의 포톤 에너지 분포를 100~2000eV로 하는 것을 특징으로 하는 다마신 공정에 의한 비아홀 형성방법.
  6. 제 1항에 있어서, 상기 제1싱크로트론 방사광 및 제2싱크로트론 방사광으로 식각하는 단계는, 싱크로트론 방사광의 도우즈량으로 식각 깊이를 조절하는 것을 특징으로 하는 다마신 공정에 의한 비아홀 형성방법.
  7. 제 1항에 있어서, 상기 유기물질을 포함하는 SOG의 식각 메카니즘은 주로 SiO와 O 탈착인 것을 특징으로 하는 다마신 공정에 의한 비아홀 형성방법.
  8. 제 1항에 있어서, 상기 유기물질을 포함하지 않는 SOG의 식각 메카니즘은 주로 SiO 탈착인 것을 특징으로 하는 다마신 공정에 의한 비아홀 형성방법.
KR1020030051783A 2003-07-26 2003-07-26 다마신 공정에 의한 비아홀 형성방법 KR100990934B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030051783A KR100990934B1 (ko) 2003-07-26 2003-07-26 다마신 공정에 의한 비아홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030051783A KR100990934B1 (ko) 2003-07-26 2003-07-26 다마신 공정에 의한 비아홀 형성방법

Publications (2)

Publication Number Publication Date
KR20050012646A true KR20050012646A (ko) 2005-02-02
KR100990934B1 KR100990934B1 (ko) 2010-10-29

Family

ID=37224585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051783A KR100990934B1 (ko) 2003-07-26 2003-07-26 다마신 공정에 의한 비아홀 형성방법

Country Status (1)

Country Link
KR (1) KR100990934B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664807B1 (ko) * 2005-08-26 2007-01-04 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239021A (ja) 1984-05-11 1985-11-27 Nippon Telegr & Teleph Corp <Ntt> パタン形成方法
JPH0630337B2 (ja) 1985-10-02 1994-04-20 富士通株式会社 Ｘ線リソグラフイ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664807B1 (ko) * 2005-08-26 2007-01-04 동부일렉트로닉스 주식회사 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법

Also Published As

Publication number Publication date
KR100990934B1 (ko) 2010-10-29

Similar Documents

Publication Publication Date Title
US6271127B1 (en) Method for dual damascene process using electron beam and ion implantation cure methods for low dielectric constant materials
US7235478B2 (en) Polymer spacer formation
JPH0358173B2 (ko)
KR19990007191A (ko) 희생용 유동성 산화물을 이용하는 이중 다마신 법을 사용한 다층 동일 평면 금속/절연체 막 형성 방법
KR100415088B1 (ko) 반도체장치의 제조방법
KR100739252B1 (ko) 반도체 소자의 제조 방법
US10901317B2 (en) Extreme ultraviolet (EUV) lithography patterning methods utilizing EUV resist hardening
US6703302B2 (en) Method of making a low dielectric insulation layer
US8125069B2 (en) Semiconductor device and etching apparatus
KR100990934B1 (ko) 다마신 공정에 의한 비아홀 형성방법
JP4002704B2 (ja) 半導体装置の製造方法
US20090102025A1 (en) Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus
KR100460064B1 (ko) 반도체 소자의 금속배선 형성방법
KR100955928B1 (ko) 반도체 소자의 비아홀 형성방법
US12025914B2 (en) Silver patterning and interconnect processes
US11681225B2 (en) Silver patterning and interconnect processes
KR100406733B1 (ko) 반도체 소자의 제조 방법
KR20030049571A (ko) 듀얼-다마신 공정을 이용한 반도체 소자의 금속배선형성방법
KR100990933B1 (ko) 반도체 소자의 제조방법
KR20030021373A (ko) 반도체소자의 콘택 형성방법
KR20020046690A (ko) 반도체 소자의 이중 다마신 형성방법
KR20040006137A (ko) 미세 패턴 형성 방법
JPH04320050A (ja) 半導体装置およびその製造方法
KR20000042859A (ko) 반도체 소자의 금속배선 형성방법
KR20040008585A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee