KR20050012345A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법

Info

Publication number
KR20050012345A
KR20050012345A KR1020030051276A KR20030051276A KR20050012345A KR 20050012345 A KR20050012345 A KR 20050012345A KR 1020030051276 A KR1020030051276 A KR 1020030051276A KR 20030051276 A KR20030051276 A KR 20030051276A KR 20050012345 A KR20050012345 A KR 20050012345A
Authority
KR
South Korea
Prior art keywords
lower substrate
liquid crystal
spacer
pixel region
upper substrate
Prior art date
Application number
KR1020030051276A
Other languages
English (en)
Inventor
송영구
공향식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030051276A priority Critical patent/KR20050012345A/ko
Publication of KR20050012345A publication Critical patent/KR20050012345A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

유기막 두께에 의한 편차를 제거하여 빛샘 현상을 방지하는 액정표시장치와 그 제조방법이 개시된다. 하부기판 상에는 광이 입사되는 화소 영역 및 상기 광이 차단되는 비화소 영역이 정의된다. 유기막은 상기 하부기판 상에 도포되고, 상기 비화소 영역의 일부를 노출한다. 상부기판은 상기 하부기판에 대향하고, 액정층은 상기 하부기판 상의 상기 유기막과 상기 상부기판 사이에 개재된다. 스페이서는 상기 개구부에 배치되어 상기 하부기판과 상기 상부기판의 셀 갭을 유지한다. 따라서, 상기 개구부를 통해 상기 유기막 두께에 의한 편차를 제거할 수 있으며, 액정표시장치에서 빛샘 현상을 방지할 수 있다.

Description

액정표시장치 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF USING THE SAME}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 유기막 두께에 의한 편차를 제거하여 빛샘 현상을 방지하는 액정표시장치와 그 제조방법을 제공한다.
도 1은 종래의 액정표시장치의 화소를 개략적으로 나타내는 평면도이고, 도 2는 상기 도 1에서 A-A‘라인의 단면도이다.
도 1 및 도 2를 참조하면, 액정표시장치는 상부기판(10), 상기 상부기판(10)에 대향하는 하부기판(12)과 상기 상부기판(10) 및 상기 하부기판(12) 사이에 개재되어 전기적인 신호가 인가됨에 따라 광의 투과여부를 결정하는 액정층(14)을 포함한다.
상기 액정표시장치에 관한 기술에서는 보다 얇은 액정표시장치를 구현하기 위한 박형화 및 동일한 면적에 보다 많은 화소를 구현하기 위한 고밀도 실장을 위한 노력이 계속되고 있다.
특히, 상기 액정표시장치의 박형화는 광효율과 밀접한 관계가 있으므로 상기 액정표시장치의 경량화 및 에너지소모량에 직접적인 영향을 미친다. 액정이 갖는 특성 가운데 응답 속도(Black 과 White 사이의 전환속도), 대비비, 시야각, 휘도 균일성 등은 상기 액정층(14)의 두께와 밀접한 관련을 갖기 때문에, 상기 액정층의 두께(Cell Gap,셀 갭)를 일정하게 유지하는 것이 중요하다. 그러나, 상기 액정표시장치의 박형화에 의해 상기 상부기판(10) 및 상기 하부기판(12) 사이의 거리가 줄어들면, 상기 상부기판(10) 및 상기 하부기판(12) 사이에 개재되는 액정의 두께를 일정하게 유지하기 어렵다. 상기 셀 갭을 일정하게 유지하기 위한 방법으로 상기 상부기판(10) 및 상기 하부기판(12)의 사이에 스페이서(22)를 배치할 수 있다.
상기 스페이서(22)는 많이 분포시키면 균일한 셀 갭을 유지할 수 있지만 너무 많이 분포시키면, 상기 스페이서(22) 자체가 액정 셀(Cell)의 배향결함이 되므로 화질을 저하시키는 단점이 있어 적당량을 분포시켜야 한다.
도 1 및 도 2를 참조하면, 상기 상부기판(10)은 공통전극(11) 및 스페이서(22)를 포함한다. 상기 하부기판(12) 상에는 주사 신호를 전달하는 게이트라인(24), 화상 신호를 전달하는 데이터 라인(26), 인가된 전압을 유지하기 위한 스토리지 캐패시터를 형성하기 위한 스토리지 캐패시터 라인(30), 상기 게이트 라인(24)과 상기 데이터 라인(26)에 연결된 스위칭 소자(16) 및 상기 스위칭 소자(16)에 연결된 화소전극(18)으로 이루어진 화소(Pixel)가 매트릭스 형태로 형성된다. 또한, 상기 상부기판(10)의 상기 하부기판(12)에 대향하는 면상에는 공통전극(11)이 형성된다.
상기 화소전극(18)은 인가된 전압에 의해 상기 액정(15)을 제어하여 빛의 투과를 조절한다. 상기 화소전극(18)이 존재하지 않는 영역에서는 상기 액정(15)의 배열을 제어할 수 없고, 상기 스위칭 소자(16), 상기 게이트 라인(24), 상기 데이터 라인(26) 및 상기 스토리지 캐패시터 라인(30)이 배치된다. 상기 스위칭 소자(16)에는 박막트랜지스터(Thin Film Transistor, TFT)가 포함될 수 있다.
절연막은 상기 스위칭 소자(16), 상기 게이트 라인(24), 상기 데이터 라인(26), 상기 스토리지 캐패시터 라인(30) 및 상기 화소전극(18)을 상기 액정(15) 등과 절연한다. 상기 절연막으로는 무기절연막(21) 및 유기막(20)이 사용될 수 있다. 상기 스페이서(22)는 상기 하부기판(12)상의 상기 유기막(20)에 접촉하여 상기 상부기판(10)과 상기 하부기판(12)의 셀 갭을 지지한다.
그러나, 상기 유기막(20)은 분자량이 크고, 외부의 힘을 받으면 모양과 두께가 변하며, 균일한 도포가 어렵다. 따라서, 상기 유기막(20)은 완전한 평면이 형성되지 않고 두께에 일정한 편차가 발생하므로, 상기 스페이서(22)에 의한 상기 셀 갭은 각각의 수평위치에서 실질적으로 동일한 값을 가지지 못한다. 그러므로, 상기액정표시장치가 가압되는 경우, 상기 동일하지 못한 유기막(20)의 두께로 인해 상기 액정층(14) 내의 액정(15)의 일부가 소정의 위치를 이탈하였다가 상기 소정의 위치로 완전히 회복되지 못하여 빛샘 현상이 생기는 문제점이 발생한다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제1 목적은, 유기막 두께에 의한 편차를 제거하여 빛샘 현상을 방지하는 액정표시장치를 제공하는데 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 제2 목적은, 상기 액정표시장치의 제조방법을 제공하는데 있다.
도 1은 종래의 액정표시장치의 화소를 개략적으로 나타내는 평면도이다.
도 2는 상기 도 1에서 A-A‘라인의 단면도이다.
도 3a는 본 발명의 바람직한 제1 실시예에 따른 액정표시장치의 화소를 개략적으로 나타내는 평면도이다.
도 3b는 본 발명의 바람직한 제1 실시예에 따른 액정표시장치의 화소에서 화소 영역 및 비화소 영역을 개략적으로 나타내는 평면도이다.
도 4는 상기 도 3에서 B-B‘라인의 단면도이다.
도 5a는 본 발명의 바람직한 제2 실시예에 따른 액정표시장치의 화소를 개략적으로 나타내는 평면도이다.
도 5b는 본 발명의 바람직한 제2 실시예에 따른 액정표시장치의 화소에서 화소 영역 및 비화소 영역을 개략적으로 나타내는 평면도이다.
도 6은 상기 도 5a에서 C-C‘라인의 단면도이다.
도 7a 내지 도 7g는 본 발명의 바람직한 제3 실시예에 따른 액정표시장치 제조방법을 나타내는 개략도이다.
도 8a 내지 도 8g는 본 발명의 바람직한 제4 실시예에 따른 액정표시장치 제조방법을 나타내는 개략도이다.
* 도면의 주요부분에 대한 부호의 설명 *
10, 110 : 상부기판 11, 111 : 공통전극
12, 112 : 하부기판 14, 114 : 액정층
15, 115 : 액정 16, 116 : 스위칭 소자
18, 118 : 화소전극 20, 120 : 유기막
21, 121 : 무기절연막 22, 122a, 122b : 스페이서
24, 124 : 게이트 라인 26, 126 : 데이터 라인
123a, 123b : 개구부 125 : 콘택홀
128 : 캐패시터 상부전극 130 : 스토리지 캐패시터 라인
200 : 화소 영역 202 : 비화소 영역
상기 제1 목적을 달성하기 위하여, 본 발명은 광이 입사되는 화소 영역 및 상기 광이 차단되는 비화소 영역이 정의되어 있는 하부기판; 상기 하부기판 상에 도포되고, 상기 비화소 영역의 일부를 노출하는 개구부를 갖는 유기막; 상기 하부기판에 대향하는 상부기판; 상기 하부기판 상의 상기 유기막과 상기 상부기판 사이에 개재되는 액정층; 및 상기 개구부에 배치되어 상기 하부기판과 상기 상부기판의 셀 갭을 유지하기 위한 스페이서를 포함하는 액정표시장치를 제공한다.
상기 제2 목적을 달성하기 위하여, 본 발명은 하부기판 상에 광이 입사되는 화소 영역 및 상기 광이 차단되는 비화소 영역을 정의하는 단계; 상기 하부기판 상에 유기막을 도포하는 단계; 상기 유기막을 식각하여 상기 비화소 영역의 일부를 노출하는 개구부를 형성하는 단계; 상부기판 상에 상기 상부기판과 상기 하부기판의 셀 갭을 유지하기 위한 스페이서를 형성하는 단계; 상기 스페이서가 상기 개구부에 삽입되도록 상기 상부기판을 상기 하부기판과 결합하는 단계; 및 상기 상부기판과 상기 하부기판 사이에 액정층을 형성하는 단계를 포함하는 액정표시장치 제조방법을 제공한다.
따라서, 하부기판 상의 유기막의 일부를 식각하여 스페이서가 삽입되는 개구부를 가져서 유기막 두께에 의한 편차를 제거하여 빛샘 현상을 방지하는 액정표시장치 및 그 제조방법을 제공할 수 있다.
이하, 본 발명에 따른 바람직한 제1 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 3a는 본 발명의 바람직한 제1 실시예에 따른 액정표시장치의 화소를 개략적으로 나타내는 평면도이고, 도 3b는 본 발명의 바람직한 제1 실시예에 따른 액정표시장치의 화소에서 화소 영역 및 비화소 영역을 개략적으로 나타내는 평면도이고, 도 4는 상기 도 3에서 B-B‘라인의 단면도이다.
도 3a, 도 3b 및 도 4를 참조하면, 액정표시장치는 하부기판(112), 스위칭 소자(116), 게이트 라인(124), 데이터 라인(126), 화소전극(118), 스토리지 캐패시터 라인(130), 개구부(123a)를 가지는 유기막(120), 액정층(114), 상기 개구부(123a)에 배치된 스페이서(122a), 상부기판(110) 및 씰(seal, 도시하지 않음)을 포함한다.
상기 하부기판(112)은 빛을 통과시킬 수 있는 투명한 재질의 유리를 사용한다. 상기 유리는 무알칼리 특성이 되어야 한다. 상기 유리가 알칼리 특성인 경우, 상기 유리에서 알칼리 이온이 액정 셀 중에 용출되면 액정 비저항이 저하되어 표시특성이 변하게 되고, 씰(seal)에서는 씰과 유리와의 부착력을 저하시키고, 스위칭 소자의 동작에 악영향을 준다.
상기 하부기판(112) 상에는 상기 스위칭 소자(116), 상기 게이트 라인(124), 상기 데이터 라인(126) 및 상기 스토리지 캐패시터 라인(130)이 배치된다.
상기 스위칭 소자(116)에는 박막트랜지스터(TFT: Thin Film Transistor)가 포함된다. 상기 박막트랜지스터는 상기 하부기판(112) 상에 증착(deposition), 패턴형성(patterning) 및 식각(etching) 공정을 통해 형성된다. 상기 게이트 라인(124)은 상기 박막트랜지스터의 게이트전극에 연결되어 구동회로(도시되지 않음)에서 출력된 선택신호를 박막트랜지스터에 전달하고, 상기 데이터 라인(126)은 상기 박막트랜지스터의 소스전극에 연결되어 상기 구동회로(도시되지 않음)에서 출력된 데이터 전압을 박막트랜지스터에 전달한다. 상기 스토리지 캐패시터 라인(130)은 상기 박막트랜지스터에 인가된 전압을 유지시켜주는 스토리지 캐패시터를 형성한다. 화소전극(118)에서는 상기 박막트랜지스터를 통해 전달된 전압이 인가되어 상기 액정층(114) 내의 액정(115)이 구동되도록 한다. 이때, 상기 화소전극(118)은 추후에 형성될 상기 유기막(120) 상에 형성되는 것이 바람직하나, 상기 유기막(120)의 하부에 형성될 수도 있다.
화소 영역(200)은 상기 하부기판(112) 상에 광이 입사되는 영역이다. 상기 화소전극(118)은 인가된 전압에 의해 상기 액정(115)을 제어하여 빛의 투과를 조절한다. 비화소 영역(202)은 상기 광이 차단되는 영역이고, 상기 스위칭 소자(116), 상기 게이트 라인(124), 상기 데이터 라인(126), 상기 스토리지 캐패시터라인(130) 등이 배치된다. 상기 비화소 영역에서는 상기 액정(115)의 배열을 제어할 수 없으므로, 상기 하부기판(112) 상의 상기 비화소 영역에 대향하는 상기 상부기판(110) 상의 영역에 불투명처리를 하여 빛을 통과시키지 않는다.
절연막은 상기 스위칭 소자(116), 상기 게이트 라인(124) 및 상기 데이터 라인(126)을 상기 액정(115)과 절연한다. 상기 절연막으로는 무기절연막(121) 및 유기막(120)이 사용된다.
상기 유기막(120)은 상기 스위칭 소자(116), 상기 게이트 라인(124), 상기 데이터 라인(126) 및 상기 스토리지 캐패시터 라인(130)이 형성된 상기 하부기판(112) 상에 도포된다. 상기 유기막(120)은 상기 비화소 영역(202)의 일부를 노출하는 개구부(123a)를 가진다. 상기 화소전극(118)이 상기 유기막(120) 상에 존재하는 경우, 상기 유기막(120)은 상기 화소전극(118)과 상기 스위칭 소자(116)를 연결하기 위한 별도의 콘택홀(125)을 가진다.
상기 개구부(123a)는 상기 스위칭 소자(116)를 노출한다. 상기 개구부(123a)의 단면형상은 상기 스페이서(122)의 단면형상과 동일하게 한다. 또한, 상기 개구부(123a)의 형상은 상기 스페이서(122a)가 용이하게 삽입되도록 하기 위해 입구의 너비에 비해 바닥의 너비가 더 좁은 테이퍼 형태이고 상기 개구부(123a)의 단면의 크기가 상기 스페이서(122a)의 단면의 크기보다 약간 큰 것이 바람직하다.
상기 스페이서(122a)는 상기 스위칭 소자(116) 상에 배치되어 상기 상부기판(110) 및 상기 하부기판(112) 사이의 셀 갭을 일정하게 유지한다. 상기 스페이서(122a)는 상기 상부기판(112) 상에 증착, 패턴형성 및 식각공정을 통해 형성된다. 상기 스페이서(122a)는 기둥형태인 것이 바람직하다. 또한, 상기 스페이서(122a)의 단면은 상기 기둥의 축방향으로 작용하는 힘에 저항하기 위해, 원형 또는 다각형인 것이 바람직하다. 이때, 상기 스페이서(122a)는 상부의 너비에 비해 하부의 너비가 더 좁은 테이퍼진 형태일 수 있다. 상기 스페이서(122a)의 재질로는 외부의 힘에 변형이 거의 없는 유리등이 사용된다.
상기 액정층(114)은 상기 유기막(120) 상에 개재되고, 전기적인 신호의 인가에 따라 빛의 투과를 조절한다.
상기 상부기판(110) 상에는 상기 하부기판(112)의 방향으로 공통전극(111)이 형성되어 있다. 상기 스페이서(122a)는 상기 상부기판(110) 상에 직접 접촉하여 형성된다. 상기 공통전극(111) 및 상기 스페이서(122a)는 상기 상부기판(110) 상에 증착, 패턴형성, 식각 등의 공정을 통해서 형성하는 것이 바람직하다.
상기 씰(도시되지 않음)은 상기 상부기판(110)과 상기 하부기판(112)을 결합하고 상기 액정층(114) 내의 상기 액정(115)을 밀봉한다.
도 5a는 본 발명의 바람직한 제2 실시예에 따른 액정표시장치의 화소를 개략적으로 나타내는 평면도이고, 도 5b는 본 발명의 바람직한 제2 실시예에 따른 액정표시장치의 화소에서 화소 영역 및 비화소 영역을 개략적으로 나타내는 평면도이며, 도 6은 상기 도 5a에서 C-C‘라인의 단면도이다.
도 5a, 도 5b 및 도 6을 참조하면, 액정표시장치는 하부기판(112), 스위칭 소자(116), 게이트 라인(124), 데이터 라인(126), 화소전극(118), 스토리지 캐패시터 라인(130), 개구부(123b)를 가지는 유기막(120), 액정층(114), 상기개구부(123b)에 배치된 스페이서(122b), 상부기판(110) 및 씰(seal, 도시하지 않음)을 포함한다.
상기 하부기판(112)은 빛을 통과시킬 수 있는 투명한 재질의 유리를 사용한다. 상기 하부기판(112) 상에는 상기 스위칭 소자(116), 상기 게이트 라인(124), 상기 데이터 라인(126) 및 상기 스토리지 캐패시터 라인(130)이 배치된다.
상기 스위칭 소자(116)에는 박막트랜지스터(TFT: Thin Film Transistor)가 포함된다. 상기 박막트랜지스터는 상기 하부기판(112) 상에 증착(deposition), 패턴형성(patterning) 및 식각(etching) 공정을 통해 형성된다. 상기 게이트 라인(124)은 상기 박막트랜지스터의 게이트전극에 연결되어 구동회로(도시되지 않음)에서 출력된 선택신호를 박막트랜지스터에 전달하고, 상기 데이터 라인(126)은 상기 박막트랜지스터의 소스전극에 연결되어 상기 구동회로(도시되지 않음)에서 출력된 데이터 전압을 박막트랜지스터에 전달한다. 상기 스토리지 캐패시터 라인(130)은 상기 박막트랜지스터에 인가된 전압을 유지시켜주는 스토리지 캐패시터를 형성한다. 상기 화소전극(118)에서는 상기 박막트랜지스터를 통해 전달된 전압이 인가되어 액정(115)이 구동되도록 한다. 이때, 상기 화소전극(118)은 추후에 형성되는 상기 유기막(120) 상에 형성되는 것이 바람직하나, 상기 유기막(120)의 하부에 형성될 수도 있다.
화소 영역(200)은 상기 하부기판(112) 상에 광이 입사되는 영역이다. 상기 화소전극(118)은 인가된 전압에 의해 상기 액정(115)을 제어하여 빛의 투과를 조절한다. 비화소 영역(202)은 상기 광을 차단하는 영역이고, 상기 스위칭 소자(116),상기 게이트 라인(124), 상기 데이터 라인(126), 상기 스토리지 캐패시터 라인(130) 등이 배치된다. 상기 비화소 영역(202)에서는 상기 액정(115)의 배열을 제어할 수 없으므로, 상기 하부기판(112) 상의 상기 비화소 영역에 대향하는 상기 상부기판(110) 상의 영역에 불투명처리를 하여 빛을 통과시키지 않는다.
절연막은 상기 스위칭 소자(116), 상기 게이트 라인(124) 및 상기 데이터 라인(126)을 상기 액정(115) 등과 절연한다. 상기 절연막으로는 무기절연막(121) 및 유기막(120)이 사용된다.
상기 유기막(120)은 상기 스위칭 소자(116), 상기 게이트 라인(124), 상기 데이터 라인(126) 및 상기 스토리지 캐패시터 라인(130)이 형성된 상기 하부기판(112) 상에 도포된다. 상기 유기막(120)은 상기 비화소 영역(202)의 일부를 노출하는 개구부(123b)를 가진다.
상기 개구부(123b)는 상기 스토리지 캐패시터를 노출한다. 구체적으로, 상기 스토리지 캐패시터 중에서 상기 캐패시터 상부전극(128)의 일부를 노출한다. 상기 개구부(123b)의 단면형상은 상기 스페이서(122b)의 단면형상과 동일하게 한다. 또한, 상기 개구부(123b)의 형상은 상기 스페이서(122b)가 용이하게 삽입되도록 하기 위해 입구의 너비에 비해 바닥의 너비가 더 좁은 테이퍼 형태이고 상기 개구부(123b)의 단면의 크기가 상기 스페이서(122b)의 단면의 크기보다 약간 큰 것이 바람직하다. 상기 화소전극(118)이 상기 유기막(120) 상에 존재하는 경우, 상기 유기막(120)은 상기 화소전극(118)과 상기 스위칭 소자(116)를 연결하기 위한 별도의 콘택홀(125)을 가진다.
상기 스페이서(122a)는 상기 스토리지 캐패시터 라인(130) 상에 배치되어 상기 상부기판(110) 및 상기 하부기판(112) 사이의 셀 갭을 일정하게 유지한다. 상기 스페이서(122b)는 상기 상부기판(112) 상에 증착, 패턴형성 및 식각공정을 통해 형성된다. 상기 스페이서(122b)는 기둥형태인 것이 바람직하다. 또한, 상기 스페이서(122b)의 단면은 상기 기둥의 축방향으로 작용하는 힘에 저항하기 위해, 원형 또는 다각형인 것이 바람직하다. 이때, 상기 스페이서(122b)는 상부의 너비에 비해 하부의 너비가 더 좁은 테이퍼진 형태일 수 있다. 상기 스페이서(122b)의 재질로는 외부의 힘에 변형이 거의 없는 유리등이 사용된다.
상기 액정층(114)은 상기 유기막(120) 상에 개재되고, 전기적인 신호의 인가에 따라 빛의 투과를 조절한다.
상기 상부기판(110) 상에는 상기 하부기판(112)의 방향으로 공통전극(111)이 형성되어 있다. 상기 스페이서(122b)는 상기 상부기판(110) 상에 직접 접촉하여 형성된다. 상기 공통전극(111) 및 상기 스페이서(122b)는 상기 상부기판(110) 상에 증착, 패턴형성, 식각 등의 공정을 통해서 형성하는 것이 바람직하다.
상기 씰(도시되지 않음)은 상기 상부기판(110)과 상기 하부기판(112)을 결합하고 상기 액정층(114) 내의 상기 액정(115)을 밀봉한다.
도 7a 내지 도 7g는 본 발명의 바람직한 제3 실시예에 따른 액정표시장치 제조방법을 나타내는 개략도이다.
먼저, 도 7a를 참조하면, 하부기판(112) 상에 광이 입사되는 화소 영역(200) 및 상기 광이 차단되는 비화소 영역(202)을 정의한다. 상기 하부기판(112)은 빛을통과시킬 수 있는 투명한 재질의 유리를 사용한다.
이어서, 도 7b를 참조하면, 상기 하부기판(112) 상의 상기 비화소 영역(202)에 스위칭 소자(116), 게이트 라인, 데이터 라인, 스토리지 캐패시터 라인(130) 및 무기절연막(121)을 형성한다. 상기 스위칭 소자(116)에는 박막트랜지스터(TFT: Thin Film Transistor)가 포함된다. 상기 박막트랜지스터는 상기 하부기판(112) 상에 증착(deposition), 패턴형성(patterning) 및 식각(etching) 공정을 통해 형성된다.
계속해서, 도 7c를 참조하면, 상기 스위칭 소자(116), 상기 게이트 라인, 상기 데이터 라인 및 상기 무기절연막(121)이 형성된 상기 하부기판(112) 상에 유기막(120)을 도포한다.
이후에, 도 7d를 참조하면, 상기 유기막(120)을 식각하여 상기 스위칭 소자(116)를 노출하고, 상기 하부기판(112)과 상부기판(110) 사이의 공간을 확보하기 위한 스페이서(122a)가 삽입되는 개구부(123a)를 형성한다. 상기 개구부(123a)는 상기 스위칭 소자(116)를 노출하기 위한 위치에 형성된다. 이때, 상기 스위칭 소자(116)와 추후에 형성될 화소전극(118)을 연결하기 위한 콘택홀(125)도 함께 형성한다.
이어서, 도 7e를 참조하면, 상기 유기막(120) 상에 화소전극(118)을 형성한다.
계속해서, 도 7f를 참조하면, 상부기판(110) 상에 공통전극(111) 및 스페이서(122a)를 형성한다. 상기 스페이서는 상기 상부기판(110)에 대응하는 상기 하부기판(112) 상의 상기 스위칭 소자(116)의 위치에 형성된다.
이후에, 도 7g를 참조하면, 상기 스페이서(122a)를 상기 개구부(123a)에 삽입하여 상기 상부기판(110)을 상기 하부기판(112)과 결합하고, 상기 상부기판(110)과 상기 하부기판(112) 사이에 액정층(114)을 형성한다.
도 8a 내지 도 8g는 본 발명의 바람직한 제4 실시예에 따른 액정표시장치 제조방법을 나타내는 개략도이다.
먼저, 도 8a를 참조하면, 하부기판(112) 상에 광이 입사되는 화소 영역(200) 및 상기 광을 차단하기 위한 비화소 영역(202)을 정의한다. 상기 하부기판(112)은 빛을 통과시킬 수 있는 투명한 재질의 유리를 사용한다.
이어서, 도 8b를 참조하면, 상기 하부기판(112) 상의 상기 비화소 영역(202)에 스위칭 소자(116), 게이트 라인, 데이터 라인, 스토리지 캐패시터 라인(130) 및 무기절연막(121)을 형성한다. 상기 스위칭 소자(116)에는 박막트랜지스터(TFT: Thin Film Transistor)가 포함된다. 상기 박막트랜지스터는 상기 하부기판(112) 상에 증착(deposition), 패턴형성(patterning) 및 식각(etching) 공정을 통해 형성된다.
계속해서, 도 8c를 참조하면, 상기 스위칭 소자(116), 상기 게이트 라인, 상기 데이터 라인 및 상기 무기절연막(121)이 형성된 상기 하부기판(112) 상에 유기막(120)을 도포한다.
이후에, 도 8d를 참조하면, 상기 유기막(120)을 식각하여 상기 캐패시터 상부전극(128)을 노출하고, 상기 하부기판(112)과 상부기판(110) 사이의 공간을 확보하기 위한 스페이서(122b)가 삽입되는 개구부(123b)를 형성한다. 이때 별도의 개구부를 형성할 필요 없이 캐패시터 상부전극(128)을 화소전극과 연결하기 위한 콘택홀의 크기를 조정하여 상기 스페이서(122b)가 삽입되는 개구부(123b)로 할 수 있다. 또한, 상기 스위칭 소자(116)와 추후에 형성될 상기 화소전극(118)을 연결하기 위한 콘택홀(125)도 함께 형성한다.
이어서, 도 8e를 참조하면, 상기 유기막(120) 상에 화소전극(118)을 형성한다.
계속해서, 도 8f를 참조하면, 상부기판(110) 상에 공통전극(111) 및 스페이서(122b)를 형성한다. 상기 스페이서는 상기 상부기판(110)에 대응하는 상기 하부기판(112) 상의 상기 스위칭 소자(116)의 위치에 형성된다.
이후에, 도 8g를 참조하면, 상기 스페이서(122b)를 상기 개구부(123b)에 삽입하여 상기 상부기판(110)을 상기 하부기판(112)과 결합하고, 상기 상부기판(110)과 상기 하부기판(112) 사이에 액정층(114)을 형성한다.
비록, 본 발명의 제1 실시예 내지 제4 실시예에서는 독립배선방식의 스토리지 캐패시터를 사용하는 액정표시장치의 경우를 설명하고 있으나, 해당 기술분야의 숙련된 당업자는 전단게이트방식과 같은 다른 방식의 스토리지 캐패시터를 사용하는 액정표시장치에서도 적용이 가능함을 이해할 수 있을 것이다.
상기와 같은 본 발명에 따르면, 하부기판 상의 유기막의 일부를 식각하여 스페이서가 삽입되는 개구부를 가져서 유기막 두께에 의한 편차를 제거하여 빛샘 현상을 방지하는 액정표시장치 및 그 제조방법을 제공할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 광이 입사되는 화소 영역 및 상기 광이 차단되는 비화소 영역이 정의되어 있는 하부기판;
    상기 하부기판 상에 도포되고, 상기 비화소 영역의 일부를 노출하는 개구부를 갖는 유기막;
    상기 하부기판에 대향하는 상부기판;
    상기 하부기판 상의 상기 유기막과 상기 상부기판 사이에 개재되는 액정층; 및
    상기 개구부에 배치되어 상기 하부기판과 상기 상부기판의 셀 갭을 유지하기 위한 스페이서를 포함하는 액정표시장치.
  2. 제1항에 있어서, 상기 스페이서와 상기 하부기판 사이에 스위칭 소자가 배치되는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 스페이서와 상기 하부기판 사이에 스토리지 캐패시터 라인이 배치되는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 액정표시장치는 상기 상부기판 및 상기 하부기판을 결합하는 결합부재를 더 포함하는 것을 특징으로 하는 액정표시장치.
  5. 하부기판 상에 광이 입사되는 화소 영역 및 상기 광이 차단되는 비화소 영역을 정의하는 단계;
    상기 하부기판 상에 유기막을 도포하는 단계;
    상기 유기막을 식각하여 상기 비화소 영역의 일부를 노출하는 개구부를 형성하는 단계;
    상부기판 상에 상기 상부기판과 상기 하부기판의 셀 갭을 유지하기 위한 스페이서를 형성하는 단계;
    상기 스페이서가 상기 개구부에 삽입되도록 상기 상부기판을 상기 하부기판과 결합하는 단계; 및
    상기 상부기판과 상기 하부기판 사이에 액정층을 형성하는 단계를 포함하는 액정표시장치 제조방법.
  6. 제5항에 있어서, 상기 화소 영역 및 비화소 영역을 정의하는 단계 이후에 상기 비화소 영역 상에 스위칭 소자를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  7. 제5항에 있어서, 상기 화소 영역 및 비화소 영역을 정의하는 단계 이후에 상기 비화소 영역 상에 스토리지 캐패시터 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020030051276A 2003-07-25 2003-07-25 액정표시장치 및 그 제조방법 KR20050012345A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030051276A KR20050012345A (ko) 2003-07-25 2003-07-25 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030051276A KR20050012345A (ko) 2003-07-25 2003-07-25 액정표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20050012345A true KR20050012345A (ko) 2005-02-02

Family

ID=37224312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051276A KR20050012345A (ko) 2003-07-25 2003-07-25 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20050012345A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130054772A (ko) * 2011-11-17 2013-05-27 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN109192702A (zh) * 2018-09-12 2019-01-11 南京中电熊猫平板显示科技有限公司 一种阵列基板、制造方法及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130054772A (ko) * 2011-11-17 2013-05-27 엘지디스플레이 주식회사 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
CN109192702A (zh) * 2018-09-12 2019-01-11 南京中电熊猫平板显示科技有限公司 一种阵列基板、制造方法及显示装置
CN109192702B (zh) * 2018-09-12 2020-11-06 南京中电熊猫平板显示科技有限公司 一种阵列基板、制造方法及显示装置

Similar Documents

Publication Publication Date Title
US8134155B2 (en) Liquid crystal display device capable of reducing leakage current, and fabrication method thereof
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
US7167217B2 (en) Liquid crystal display device and method for manufacturing the same
KR100691319B1 (ko) 유기 박막 트랜지스터 및 그의 제조 방법
KR100534495B1 (ko) 액정표시장치
US7538838B2 (en) Semi-transmissive liquid crystal display panel
KR20000048876A (ko) 액티브 매트릭스를 갖는 디스플레이 스크린
KR101066410B1 (ko) 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치
JP2004157148A (ja) 液晶表示装置及び電子機器
KR20040011670A (ko) 액정표시소자 및 그 제조방법
KR20050114123A (ko) 액정 표시패널 및 그 제조방법
JP2006154080A (ja) 液晶表示装置
JP2009093145A (ja) 表示装置及び表示装置の製造方法
KR20050012345A (ko) 액정표시장치 및 그 제조방법
KR100285652B1 (ko) 광시야각을 갖는 액정표시장치 및 그 제조방법
US20080149933A1 (en) Display panel
KR20030062592A (ko) 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법
KR100769163B1 (ko) 액정표시장치의 제조방법
JP2007052106A (ja) 半透過型液晶パネル用基板およびその製造方法、半透過型液晶パネルならびに半透過型液晶表示装置
KR20050019245A (ko) 컬러 필터 기판, 이를 이용한 액정 표시 장치 및 그제조방법
KR100987725B1 (ko) 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치
KR100701897B1 (ko) 액정표시소자와 그 제조방법
KR20050037156A (ko) 어레이 기판, 그 제조방법 및 이를 갖는 액정 표시 장치
KR101009662B1 (ko) 액정표시장치의 마스크
KR20050017019A (ko) 어레이 기판, 이의 제조방법 및 이를 갖는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application