KR20050003516A - 액정표시장치 제조 방법 및 화소 구조 - Google Patents

액정표시장치 제조 방법 및 화소 구조 Download PDF

Info

Publication number
KR20050003516A
KR20050003516A KR1020030042411A KR20030042411A KR20050003516A KR 20050003516 A KR20050003516 A KR 20050003516A KR 1020030042411 A KR1020030042411 A KR 1020030042411A KR 20030042411 A KR20030042411 A KR 20030042411A KR 20050003516 A KR20050003516 A KR 20050003516A
Authority
KR
South Korea
Prior art keywords
gate
pixel
pixel electrode
electrode
bus line
Prior art date
Application number
KR1020030042411A
Other languages
English (en)
Inventor
김성희
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030042411A priority Critical patent/KR20050003516A/ko
Publication of KR20050003516A publication Critical patent/KR20050003516A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 버스 라인 형성시 단위 화소 영역 상에 게이트 금속으로된 빗살 형상의 화소 전극을 형성함으로써 생산성을 향상시키고, 공정을 단순화할 수 있는 액정표시장치 제조 방법 및 화소 구조를 개시한다. 개시된 본 발명은 투명성 유리 기판 상에 게이트 금속을 기판의 전 영역 상에 증착하고, 제 1 마스크 공정에 따라 노광, 현상 및 식각 공정을 진행하여, 게이트 버스 라인, 게이트 전극, 화소 전극을 형성하는 단계; 상기 제 1 마스크 공정이 진행된 기판 상에 게이트 절연막, 비정질 실리콘, 도핑된 비정질 실리콘막을 차례로 도포하고, 제 2 마스크 공정에 따라 화소 영역 상에 도포되어 있는 도핑된 비정질 실리콘막, 비정질 실리콘막, 게이트 절연막을 차례대로 제거시키고, 상기 게이트 패드를 오픈 시키는 공정을 진행하는 단계; 및 상기 게이트 패드 오픈과 화소 영역을 오픈 시킨 기판 상에 소오스/드레인 금속막을 증착하고, 제 3 마스크 공정에 따라 소오스/드레인 전극, 데이터 버스 라인, 게이트 패드 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

액정표시장치 제조 방법 및 화소 구조{METHOD FOR MANUFACTURING LCD AND STRUCTURE OF PIXEL}
본 발명은 액정표시장치 제조 방법 및 화소 구조에 관한 것으로, 보다 구체적으로는 액정표시장치의 마스크 공정 수를 줄임으로써, 생산성을 향상시키고, 제품 수율을 높일 수 있는 액정표시장치 제조 방법 및 화소 구조에 관한 것이다.
일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.
반면에 액정표시장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화, 저 전력, 소비화 등의 장점을 갖고 있어 CRT의 단점을 극복할 수 있는 대체수단으로 주목되고 있다.
상기 액정표시장치는 박막 트랜지스터가 배열된 어레이 기판과, 레드(Red), 그린(Green), 블루(Blue) 컬러 필터 층이 형성된 컬러 필터 기판이 액정을 사이에 두고 합착된 구조를 하고 있다.
특히, 어레이 기판의 구조는 투명한 유리 기판 상에 구동신호를 인가하는 게이트 버스 라인과 그래픽 신호를 인가하는 데이터 버스 라인이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 각각의 단위 화소 영역 상에는 스위칭 동작을 하는 TFT와 ITO 화소 전극이 배치되어 있다.
그리고, 상기 게이트 버스 라인과 데이터 버스 라인의 가장자리 영역 상에는 신호인가를 위하여 패드 영역이 형성되어 있는데, 패드 영역은 PCB 기판에서 발생하는 구동신호와 그래픽 신호들이 매트릭스 형태로 형성된 화소 영역에 인가된다.
상기와 같이 어레이 기판과 컬러 필터는 일정한 마스크 공정을 따라 금속 막과 절연막을 패터닝 하면서 식각하여 제조하는데, 상기 어레이 기판의 제조 공정은 다음과 같다.
먼저, 투명한 유리 기판 상에 금속막을 증착하고, 식각하여 게이트 버스 라인과 게이트 전극을 형성하는 제 1 마스크 공정, 계속해서 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 도포하여 채널층을 형성하는 제 2 마스크 공정, 상기 채널층이 형성되어 있는 기판 상에 소오스/드레인 금속막을 증착한 다음, 식각하여 소오스/드레인 전극과 데이터 버스 라인을 형성하는 제 3 마스크 공정, 소자 보호를 위하여 보호막을 도포한 다음 콘택홀을 형성하는 제 4 마스크 공정, 상기 보호막이 형성된 기판 상에 ITO 투명 금속막을 증착하고 식각하여 화소전극을 형성하는 5마스크 공정으로 제조된다.
하지만, 마스크 공정의 증가는 액정표시장치의 제조 단가를 상승시키는 원인이 되므로, 최근에는 마스크 공정을 줄이는 연구가 활발히 진행되어 채널층과 소오스/드레인 전극을 동시에 형성하는 4마스크 공정이 행해지는 추세이다.
상기와 같은, 4마스크 공정이 성공적으로 이루어지기 위하여, 소오스 드레인 전극형성과 액티브 층 영역의 형성을 동시에 하는 하프 톤 마스크를 사용하여, 포토레지스트 막을 하프 톤으로 패터닝 하여 식각하는 방법이 있고, 포토레지스트 막을 노광할 때 분해능 이하의 슬릿형 패턴을 삽입한 마스크를 사용하여 식각 하는 방법을 사용한다.
도 1은 종래 기술에 따른 액정표시장치의 화소 구조를 도시한 평면도이다.
도 1에 도시된 바와 같이, 구동신호를 인가하는 게이트 버스 라인(10)과 상기 게이트 버스 라인(10)에 수직으로 오버랩(overlap) 되도록 교차 배열되어 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에는 화소 전극(100)이 배치되어 있다.
그리고 상기 게이트 버스 라인(10)과 데이터 버스 라인(13)이 수직으로 교차 배열되는 영역 상에는 스위칭 소자인 박막 트랜지스터가 배치되어 있다.
상기 박막 트랜지스터의 구조는 상기 게이트 버스 라인(10)으로부터 인출되는 게이트 전극(10a) 상에 소오스/드레인 전극(15a, 15b)이 형성되고, 상기 드레인 전극(15b)은 상기 화소 전극(100)과 전기적으로 콘택되어 있는 구조를 하고 있다.
상기 드레인 전극(15b)과 화소 전극(100)은 콘택홀 형성 과정에서 상기 드레인 전극(15b) 상의 보호막에 홀(hole)을 형성하고, 이후 ITO 금속 증착 시에 콘택홀(17)을 통하여 전기적으로 콘택될 수 있도록 하였다.
도 2a 내지 도 2d는 4마스크 공정에 따른 액정표시장치 제조 공정을 도시한 도면이다.
도 2a에 도시된 바와 같이, 투명성 유리 기판(200) 상에 Al, Cr 계열의 금속막을 스퍼터링(sputtering) 방식에 의하여 증착한 다음, 상기 금속막 상에 포토레지스트를 도포하고 마스크를 사용하여 노광한다.
이때, 상기 Al 금속(210a)을 증착하는 경우 표면 보호를 위하여 몰리브덴(Mo: 210b) 금속을 버퍼 층으로 증착하게 된다.
도면에서와 같이, 상기 Al 금속(210a)과 Mo 금속(210b)이 증착되면, 포토레지스트를 도포한 다음, 노광, 현상 및 식각 공정을 진행하게 된다.
즉, 도포된 포토레지스트 상에 마스크를 위치시키고, 노광 공정을 진행한 후, 현상하면 식각될 영역에는 포토레지스트 막이 제거되고, 식각한 후 남게되는 영역 상에는 포토레지스트가 존재하게된다.
이렇게 하여 습식 식각을 진행하여 게이트 전극(210a, 210b), 게이트 버스 라인과 게이트 패드도 동시에 형성한다.
상기와 같이 게이트 전극과 게이트 버스 라인, 게이트 패드가 형성되면 도 2b에 도시된 바와 같이, 기판의 전 영역 상에 차례대로 게이트 절연막(201), 액정표시장치의 스위칭 소자인 TFT의 반도체층(203, 204)을 형성하는 아몰포스 실리콘막(a-Si:H, 203), 도전 금속과의 전도율을 향상시키기 위한 n+도핑된 아몰포스 실리콘막(204)을 차례대로 도포한다.
상기와 같은 절연막은 PECVD 챔버내에서 증착하여 형성하는데, 이와 같은 적층되어 있는 막층을 TFT의 액티브 층이라 하고, 이후 액정표시장치가 구동될 때, TFT의 온/오프(on/off) 동작을 수행하게 된다.
상기 게이트 절연막(201), 아몰포스 실리콘막(a-Si:H, 203), n+도핑된 아몰포스 실리콘막(204)으로된 오믹 콘택 층이 차례대로 도포되면, 계속해서 챔버로 이동한 후 스퍼터링(sputtering) 방식에 의하여 소오스/드레인 금속막을 증착하게 된다.
5마스크 공정에서는 먼저 채널층과 오믹 콘택 층을 위한 마스크 공정을 진행하지만, 4마스크 공정에서는 소오스/드레인 금속막을 기판의 전 영역에 증착한 후, 연속되는 습식 식각과 건식 식각에 의하여 소오스/드레인 전극(205a, 205b), 데이터 버스 라인, 데이터 패드, 채널층(203), 오믹 콘택층(204)을 동시에 형성하게 된다.
이때, 회절 노광 방식에 의한 하프톤 패턴(half tone pattern)을 사용하는 것이 보통이다.
이와 같이 상기 소오스/드레인 전극(205a, 205b)이 형성되어 박막 트랜지스터가 완성되면, 도 2c에 도시된 바와 같이, 보호막(220)을 기판의 전 영역 상에 도포하고, 화소 전극과 상기 박막 트랜지스터의 드레인 전극과 콘택을 위하여 콘택홀을 형성한다.
그런 다음, 도 2d에 도시된 바와 같이, 콘택홀(contact hole)이 형성되면, 화소 전극(250)을 형성하기 위하여 ITO 금속을 기판의 전 영역 상에 증착하고, 이를 식각 하여 단위 화소 영역 상에 화소 전극을 형성한다.
그러나, 상기와 같은 4마스크 공정에도 불구하고 액정표시장치의 대량 생산과 저렴한 생산 비용을 위하여 3마스크 공정이 대두되고 있다.
왜냐하면, 마스크 공정이 하나 추가될 때마다, 노광, 현상, 식각, 공정을 진행하여야할 뿐만 아니라, 공정수가 많을수록 제조 수율이 떨어지는 문제가 있기 때문이다.
특히, 액정표시장치의 제조 공정 중에서는 마스크 공정이 가장 많은 비용이 소요되므로 마스크 공정 수의 감소는 액정표시장치의 생산성 향상, 수율 향상을 유도할 수 있게 된다.
본 발명은, 게이트 패턴을 형성할 때, 단위 화소 영역 상에 빗살 모양의 화소 패턴을 형성한 후, 3마스크 공정에 따라 액정표시장치를 제조할 수 있는 액정표시장치 및 화소 구조를 제공함에 그 목적이 있다.
도 1은 종래 기술에 따른 액정표시장치의 화소 구조를 도시한 평면도.
도 2a 내지 도 2d는 4마스크 공정에 따른 액정표시장치 제조 공정을 도시한 도면.
도 3은 본 발명에 따른 액정표시장치의 구조를 도시한 평면도.
도 4a 내지 도 4d는 본 발명에 따라 3마스크 공정에 따라 액정표시장치를 제조하는 공정을 도시한 도면.
도 5는 본 발명에 따른 액정표시장치의 TFT와 화소 전극 영역을 확대한 도면.
*도면의 주요 부분에 대한 부호의 설명*
300: 게이트 버스 라인 300a: 게이트 전극
303: 데이터 버스 라인 305a, 305b: 소오스/드레인 전극
317: 콘택홀 400: 빗살 화소 전극
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치 제조방법은,
투명성 유리 기판 상에 게이트 금속을 기판의 전 영역 상에 증착하고, 제 1 마스크 공정에 따라 노광, 현상 및 식각 공정을 진행하여, 게이트 버스 라인, 게이트 전극, 화소 전극을 형성하는 단계;
상기 제 1 마스크 공정이 진행된 기판 상에 게이트 절연막, 비정질 실리콘, 도핑된 비정질 실리콘막을 차례로 도포하고, 제 2 마스크 공정에 따라 화소 영역 상에 도포되어 있는 도핑된 비정질 실리콘막, 비정질 실리콘막, 게이트 절연막을 차례대로 제거시키고, 상기 게이트 패드를 오픈 시키는 공정을 진행하는 단계; 및
상기 게이트 패드 오픈과 화소 영역을 오픈 시킨 기판 상에 소오스/드레인 금속막을 증착하고, 제 3 마스크 공정에 따라 소오스/드레인 전극, 데이터 버스 라인, 게이트 패드 패턴을 형성하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 화소 전극은 내부에 일정한 바를 갖는 빗살 형태로 형성하고, 상기 빗살 형상의 화소 전극은 개구율 향상을 위하여 빗살 형상의 바의 간격은 2㎛ 이상의 일정한 간격으로 형성하며, 상기 드레인 전극은 화소 전극과 증착에 의하여직접 콘택되는 것을 특징으로 한다.
그리고 상기 화소 전극은 게이트 금속막과 소오스/드레인 금속막의 이중 증착층으로 형성되고, 상기 소오스/드레인 전극을 형성하여 박막 트랜지스터를 완성하는 과정은 4마스크 공정에서 사용되는 회절 노광 방법으로 형성하는 것을 특징으로 한다.
또한, 본 발명에 따른 액정표시장치 화소 구조는,
액정표시장치에 있어서,
구동 신호를 인가하는 게이트 버스 라인과 데이터 버스 라인이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에 게이트 금속으로 형성 배치된 화소 전극은 내측에는 슬릿 형상의 바가 일정한 간격으로 배치되고, 외측은 일정한 폭을 갖으며 상기 게이트 버스 라인과 데이터 버스 라인에 각각 평행한 사각 바로 구성된 것을 특징으로 한다.
여기서, 상기 화소 전극의 내측에 배치하는 바는 개구율 향상을 위하여 개구부 공간을 확보하면서 이격 배치시키고, 상기 화소 전극 내측에 배치되어 있는 바 들은 2㎛ 이상의 일정한 간격을 갖으며, 상기 화소 전극의 단면은 상기 게이트 전극 금속과 소오스/드레인 전극 금속으로 구성된 2중층 구조를 갖는 것을 특징으로 한다.
본 발명에 의하면, 제 1 마스크 공정에 의하여 기판 상에 게이트 버스라인, 게이트 전극을 형성할 때, 게이트 금속으로된 빗살 형태의 화소 전극을 동시에 형성하고, 이후 하프톤(half tone) 방식에 의하여 소오스/드레인 전극 형성하여 제조공정을 줄인 효과가 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 3은 본 발명에 따른 액정표시장치의 구조를 도시한 평면도이다.
도 3에 도시된 바와 같이, 구동신호를 인가하는 게이트 버스 라인(300)과 그래픽 신호를 인가하는 데이터 버스 라인(303)이 수직으로 교차 배열되어 단위 화소 영역을 한정하고 있다.
상기 단위 화소 영역 상에는 게이트 금속에 의하여 빗살 형태의 화소 전극(400)이 형성 배치되어 있는데, 상기 화소 전극(400)의 구조는 사각형 모양에 내부로 빗살 형태의 바(BAR)들이 일정한 간격으로 형성되어 있고, 상기 화소 전극(400)의 대부분의 영역은 오픈(open)된 상태를 하고 있다.
그리고, 상기 게이트 버스 라인(300)과 데이터 버스 라인(303)이 수직으로 교차 배열되는 영역 상에는 스위칭(switching) 소자인 박막 트랜지스터가 배치되어 있다.
상기 박막 트랜지스터의 구조는 상기 게이트 버스 라인(300)으로부터 인출되는 게이트 전극(300a) 상에는 비정질 실리콘(a-Si), 도핑된 비정질 실리콘(n＋a-Si) 층을 사이에 두고, 소오스/드레인 전극(305a, 305b)이 형성되고, 상기 드레인 전극(305b)은 상기 빗살 형상의 화소 전극(400)과 전기적으로 콘택되어 있는 구조를 하고 있다.
또한, 도 4d의 단면도를 참조하여 보면, 상기 화소 전극(400)의 구조는 슬릿 형상의 게이트 패턴과 상기 게이트 패턴 상에 소오스/드레인 금속이 이중으로 레이어된 구조를 하고 있다.
즉, 상기 화소 전극(400)은 게이트 금속과 소오스/드레인 금속이 이중으로 레이어된 구조를 하고 있다.
도면에서는 도시하였지만, 설명하지 않은 317은 콘택 홀이다.
도 4a 내지 도 4d는 본 발명에 따라 3마스크 공정에 따라 액정표시장치를 제조하는 공정을 도시한 도면이다.
도 4a 내지 도 4d는 액정표시장치의 어레이 기판의 TFT 영역, 화소 영역, 게이트 패드 영역, 데이터 패드 영역의 단면도를 도시하였다.
도 4a에 도시된 바와 같이, 투명성 유리 기판 (500)상에 Al, Cr 계열의 금속막을 스퍼터링(sputtering) 방식에 의하여 증착한 다음, 상기 금속막 상에 포토레지스트를 도포하고 마스크를 사용하여 노광 및 현상 한 다음, 계속하여 금속막을 식각 한다.
이때, 게이트 버스 라인과 게이트 전극(501)을 형성할 때, 단위 화소 영역 상에도 게이트 금속으로된 빗살 형태의 화소 전극(510)을 형성한다.
이와 같은 상기 빗살 형상의 화소 전극(510)은 화소 공간의 대부분 공간이 오픈 된 공간이고, 일정한 간격을 따라 바(bar)가 배치되어 있는 구조를 하는데, 상기 바의 간격은 2㎛ 이상의 간격을 갖도록 형성한다.
상기 단위 화소 영역 상에 형성되는 게이트 금속으로된 상기 빗살 화소전극(510)은 개구율을 떨어뜨리지 않도록 하는 것이므로, 내부의 빗살 패턴 뿐 만 아니라, 외부 둘레를 따라 사각형 형태 만을 갖도록 형성할 수 있다.
상기와 같이 게이트 전극(501), 빗살 화소 전극(510), 게이트 패드(520)가 형성되면, 도 4b에 도시된 바와 같이, 계속하여 게이트 절연막(502), 비정질 실리콘(503), 도핑된 비정질 실리콘막(504)을 연속하여 기판의 전 영역 상에 도포한다.
그리고 도 4c에 도시된 바와 같이, 상기 게이트 절연막(502), 비정질 실리콘(503), 도핑된 비정질 실리콘(504)이 연속하여 도포된 기판(500) 상에 박막 트랜지스터의 드레인 전극과 상기 빗살 화소 전극(510)의 전기적 콘택을 위하여 절연층을 모두 오픈 시키는 공정을 진행한다.
상기에서 실시하는 콘택홀 공정에서는 상기 빗살 형상의 화소 전극(510) 영역은 게이트 절연막(502)까지 완전히 오픈되도록하고, 상기 게이트 패드 영역과 데이터 패드 영역에서는 상기 게이트 패드(520)만 오픈 시킨다.
상기와 같이 게이트 패드 오픈과 상기 화소 영역을 오픈 시키는 콘택 홀 공정이 진행되면, 도 4d에 도시된 바와 같이 기판의 전 영역 상에 소오스/드레인 금속막을 기판의 전 영역 상에 증착하고, 이를 4마스크 공정에서와 같이 하프 톤(half tone) 패턴에 의하여 습식 식각과 건식 식각을 연속적으로 진행하여 소오스/드레인 전극(505a, 505b)을 형성한다.
이때, 박막 트랜지스터의 드레인 전극(505b)은 금속 증착시 콘택 홀 형성 영역을 통하여 유리 기판(500) 상에 형성되어 있는 상기 빗살 화소 전극(510)과 콘택되게 되고, 아울러 상기 화소 전극(510) 상을 따라 상기 소오스/드레인 금속이 이중으로 증착된 형태에서 습식 식각을 진행하므로, 상기 화소 전극(510)은 이중 금속층 구조를 한다.
상기 소오스/드레인 전극(505a, 505b)이 형성될 때, 게이트 패드 오픈 영역 상에는 패드 패턴(530)이 형성되고, 아울러 데이터 버스 라인과 데이터 패드(540)가 형성된다.
상기 소오스/드레인 전극(505a, 505b)를 형성하여 박막 트랜지스터를 만들기 위한 세번째 마스크 공정은 4마스크 공정에서 사용하는 회절 노광에 공정으로 진행한다.
그래서, 상기 소오스/드레인 전극(505a. 505b)을 형성할 때, 포토레지스트를 노광 및 현상하여 하프톤 패턴을 형성하는데, 이때 상기 화소 영역에 형성된 화소 전극(510)과 상기 드레인(505b)이 콘택되는 영역과, 상기 화소 전극(510) 부분에 대하여는 포토 레지스트를 존재하도록 함으로써, 상기 소오스/드레인 금속 식각시 상기 화소 전극(510)이 2중 금속층을 이루도록 하였다.
상기 게이트 패드(520)와 전기적으로 콘택되는 게이트 패드 패턴(530)과 데이터 버스 라인(540)은 종래 4마스크 공정과 마찬가지고, 습식 식각과 건식 식각을 연속으로 진행하여 형성한다.
즉, 하프톤 패턴에 의하여 소오스/드레인 전극(505a, 505b)과, 화소 이중층, 게이트 패드 패턴(530), 데이터 버스 라인(540)이 형성되고, 계속하는 건식 식각에 의하여 박막 트랜지스터 영역과 패드 영역에 형성된 n+도핑된 비정질실리콘층(504)이 식각 된다.
그리고 에싱 작업에 의하여 박막 트랜지스터의 비정질 실리콘층(503)의 일부가 식각 되고 패드 영역 상의 비정질 실리콘층(503)이 제거된다.
마찬가지로, 박막 트랜지스터 형성과 동시에 상기 패드 영역에서도 데이터 버스 라인(540), 게이트 패드 패턴(530)이 형성되고, 외측을 따라 차례대로 n+도핑된 비정질 실리콘(504), 비정질 실리콘층(503)이 식각된다.
도 5는 본 발명에 따른 액정표시장치의 TFT와 화소 전극 영역을 확대한 도면이다.
도 5에 도시된 바와 같이, 구동신호를 인가하는 게이트 버스 라인(601)과 그래픽 신호를 인가하는 데이터 버스 라인(603)이 수직으로 교차 배열되어 있고, 교차 영역 상에는 박막 트랜지스터가 배치되어 있다.
그리고 상기 박막 트랜지스터와 전기적으로 콘택되어 있는 화소 전극(700)은 상기 게이트 버스 라인(601) 형성 시에 동시에 형성되는데, 그 구조는 상기 게이트 버스 라인(601)과 평행하고, 상기 데이터 버스 라인(603)과 평행한 방향의 금속 바가 사각형 패턴을 가지고 있다.
개구율 향상을 위하여 사각형 패턴의 폭은 좁을 수록 좋으나 제조 공정중 단선 문제를 고려하여 액정표시장치가 요구하는 개구율이 범위 내에서 일정한 폭을 유지하여야 한다.
상기 사각 형태의 화소 전극(700) 내측으로는 다수개의 금속 바 들이 일정한간격을 갖고 배치되어 있는데, 이와 같은 금속 바의 개수도 개구율을 고려하여 일정한 개수를 유지하여야 한다.
상기 바 들간의 거리는 2㎛ 이상의 간격을 두는 것을 기본으로 하되 개구율 향상을 위하여 화소 전극(700)의 내측에는 금속 바를 형성하지 않는 구조를 사용할 수 있다.
그리고 상기와 같은 구조를 갖는 화소 전극(700)은 상기 박막 트랜지스터의 드레인 전극(603b)과 상기 화소 전극(700) 상에 형성되어 있는 콘택 홀을 통하여 전기적으로 콘택되어 있는 구조를 하고 있다.
도면에서는 도시하였지만 설명하지 않은 603a는 소오스 전극, 601a는 비정질 실리콘과 도핑된 비정질 실리콘으로 형성된 반도체 층을 나타낸다.
이와 같이 본 발명에서는 게이트 전극 형성 시에 게이트 금속으로 화소 전극을 형성함으로써 마스크 수를 절감할 수 있고, 이로 인하여 공정 단순화와 생산성 향상을 기대할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 게이트 패턴 형성과 동시에 화소 영역 상에 게이트 금속에 의한 빗살 형태의 화소 전극을 형성하여 마스크 수를 절감할 수 있는 효과가 있다.
아울러, 마스크 공정의 단수화로 생산성 향상과 액정표시장치의 제품 수율을 향상시킬 수 있는 이점이 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (10)

  1. 투명성 유리 기판 상에 게이트 금속을 기판의 전 영역 상에 증착하고, 제 1 마스크 공정에 따라 노광, 현상 및 식각 공정을 진행하여, 게이트 버스 라인, 게이트 전극, 화소 전극을 형성하는 단계;
    상기 제 1 마스크 공정이 진행된 기판 상에 게이트 절연막, 비정질 실리콘, 도핑된 비정질 실리콘막을 차례로 도포하고, 제 2 마스크 공정에 따라 화소 영역 상에 도포되어 있는 도핑된 비정질 실리콘막, 비정질 실리콘막, 게이트 절연막을 차례대로 제거시키고, 상기 게이트 패드를 오픈 시키는 공정을 진행하는 단계; 및
    상기 게이트 패드 오픈과 화소 영역을 오픈 시킨 기판 상에 소오스/드레인 금속막을 증착하고, 제 3 마스크 공정에 따라 소오스/드레인 전극, 데이터 버스 라인, 게이트 패드 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.
  2. 제 1 항에 있어서, 상기 화소 전극은 내부에 일정한 바를 갖는 빗살 형태로 형성하는 것을 특징으로 하는 액정표시장치 제조 방법.
  3. 제 2 항에 있어서, 상기 빗살 형상의 화소 전극은 개구율 향상을 위하여 빗살 형상의 바의 간격은 2㎛ 이상의 일정한 간격으로 형성하는 것을 특징으로 하는 액정표시장치 제조 방법.
  4. 제 1 항에 있어서, 상기 드레인 전극은 화소 전극과 증착에 의하여 직접 콘택되는 것을 특징으로 하는 액정표시장치 제조 방법.
  5. 제 1 항에 있어서, 상기 화소 전극은 게이트 금속막과 소오스/드레인 금속막의 이중 증착층으로 형성되는 것을 특징으로 하는 액정표시장치 제조 방법.
  6. 제 1 항에 있어서, 상기 소오스/드레인 전극을 형성하여 박막 트랜지스터를 완성하는 과정은 4마스크 공정에서 사용되는 회절 노광 방법으로 형성하는 것을 특징으로 하는 액정표시장치 제조 방법.
  7. 액정표시장치에 있어서,
    구동 신호를 인가하는 게이트 버스 라인과 데이터 버스 라인이 수직으로 교차 배열되어 단위 화소 영역을 한정하고, 상기 단위 화소 영역 상에 게이트 금속으로 형성 배치된 화소 전극은 내측에는 슬릿 형상의 바가 일정한 간격으로 배치되고, 외측은 일정한 폭을 갖으며 상기 게이트 버스 라인과 데이터 버스 라인에 각각 평행한 사각 바로 구성된 것을 특징으로 하는 액정표시장치 화소 구조.
  8. 제 7 항에 있어서, 상기 화소 전극의 내측에 배치하는 바는 개구율 향상을 위하여 개구부 공간을 확보하면서 이격 배치시키는 것을 특징으로 하는 액정표시장치 화소 구조.
  9. 제 7 항에 있어서, 상기 화소 전극 내측에 배치되어 있는 바 들은 2㎛ 이상의 일정한 간격을 갖는 것을 특징으로 하는 액정표시장치 화소 구조.
  10. 제 7 항에 있어서, 상기 화소 전극의 단면은 상기 게이트 전극 금속과 소오스/드레인 전극 금속으로 구성된 2중층 구조를 갖는 것을 특징으로 하는 액정표시장치 화소 구조.
KR1020030042411A 2003-06-27 2003-06-27 액정표시장치 제조 방법 및 화소 구조 KR20050003516A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042411A KR20050003516A (ko) 2003-06-27 2003-06-27 액정표시장치 제조 방법 및 화소 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042411A KR20050003516A (ko) 2003-06-27 2003-06-27 액정표시장치 제조 방법 및 화소 구조

Publications (1)

Publication Number Publication Date
KR20050003516A true KR20050003516A (ko) 2005-01-12

Family

ID=37218596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042411A KR20050003516A (ko) 2003-06-27 2003-06-27 액정표시장치 제조 방법 및 화소 구조

Country Status (1)

Country Link
KR (1) KR20050003516A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017063222A1 (zh) * 2015-10-15 2017-04-20 深圳市华星光电技术有限公司 一种像素电极结构及液晶显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017063222A1 (zh) * 2015-10-15 2017-04-20 深圳市华星光电技术有限公司 一种像素电极结构及液晶显示面板

Similar Documents

Publication Publication Date Title
US4960719A (en) Method for producing amorphous silicon thin film transistor array substrate
US7576809B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
US7439586B2 (en) Liquid crystal display device and fabricating method thereof
KR20030082651A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100975734B1 (ko) 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2003140189A (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
KR20040062013A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
JP4238960B2 (ja) 薄膜トランジスタの製造方法
KR20000027509A (ko) 고개구율 및 고투과율 액정 표시 장치의 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR100852806B1 (ko) 액정 표시 장치의 제조 방법
KR100663624B1 (ko) 액정표시장치 제조방법
KR101226444B1 (ko) 표시 기판의 제조 방법 및 표시 기판
KR20050003516A (ko) 액정표시장치 제조 방법 및 화소 구조
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20010084330A (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
JPH01205460A (ja) 非晶質シリコン薄膜トランジスタアレイ基板の製造方法
KR20000061175A (ko) 액정표시장치의 제조방법
KR20020027731A (ko) 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination