KR20050003274A - Fabrication method of polycrystalline liquid crystal display device - Google Patents

Fabrication method of polycrystalline liquid crystal display device Download PDF

Info

Publication number
KR20050003274A
KR20050003274A KR1020030043991A KR20030043991A KR20050003274A KR 20050003274 A KR20050003274 A KR 20050003274A KR 1020030043991 A KR1020030043991 A KR 1020030043991A KR 20030043991 A KR20030043991 A KR 20030043991A KR 20050003274 A KR20050003274 A KR 20050003274A
Authority
KR
South Korea
Prior art keywords
active layer
forming
data line
layer
film
Prior art date
Application number
KR1020030043991A
Other languages
Korean (ko)
Other versions
KR100955380B1 (en
Inventor
양준영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030043991A priority Critical patent/KR100955380B1/en
Publication of KR20050003274A publication Critical patent/KR20050003274A/en
Application granted granted Critical
Publication of KR100955380B1 publication Critical patent/KR100955380B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/10Materials and properties semiconductor
    • G02F2202/104Materials and properties semiconductor poly-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A method for fabricating a polysilicon LCD is provided to reduce process steps by simultaneously forming a gate line including a gate electrode and a data line including a source electrode through a lift-off process. CONSTITUTION: A method for fabricating a polysilicon LCD includes the steps of preparing a substrate(301), forming an active layer on the substrate, simultaneously forming a data line and a gate line including a gate electrode on the active layer, partially exposing the data line and the active layer, forming a conductive film on the exposed data line and the exposed active layer, and forming a pixel electrode(310) on the conductive film. The data line is spaced apart from the active layer used as a channel layer. The conductive film is partially removed by a lift-off process.

Description

폴리실리콘 액정표시소자 제조방법{FABRICATION METHOD OF POLYCRYSTALLINE LIQUID CRYSTAL DISPLAY DEVICE}Method for manufacturing polysilicon liquid crystal display device {FABRICATION METHOD OF POLYCRYSTALLINE LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시소자의 제조 방법에 관한 것으로써, 특히 액티브층으로 폴리실리콘을 적용하는 폴리실리콘 액정표시소자 제조 방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a method for manufacturing a polysilicon liquid crystal display device in which polysilicon is applied to an active layer.

구동회로부 분리형 액정표시소자는 화면을 표시하는 화면 표시부와 상기 화면 표시부를 구동하는 구동회로부로 구분될 수 있는데, 화면 표시부와 구동회로부가 분리되어 형성되고 TCP(Tape Carrier Package)등을 통하여 서로 연결되어 있다.The driving circuit separate type liquid crystal display device may be divided into a screen display unit for displaying a screen and a driving circuit unit for driving the screen display unit. The screen display unit and the driving circuit unit are separately formed and connected to each other through a TCP (Tape Carrier Package). have.

반면, 구동회로부 일체형 액정표시소자는 화면 표시부를 구성할 때 구동회로부를 동시에 동일한 기판 상에 형성하는 방법을 사용함으로 구동회로부 분리형 액정표시소자에 비해 제조 공정에서 편리하다.On the other hand, the liquid crystal display device integrated with the driving circuit part is more convenient in the manufacturing process than the separate liquid crystal display device with the driving circuit part by using a method of simultaneously forming the driving circuit part on the same substrate when configuring the screen display part.

구동회로부 일체형 액정표시소자를 구성하기 위해서는 미세한 소자 형성이 가능한 폴리실리콘 층을 채널 층으로 주로 사용한다.In order to configure the driving circuit unit integrated liquid crystal display device, a polysilicon layer capable of forming a fine element is mainly used as a channel layer.

또한, 폴리실리콘을 채널 층으로 사용하는 액정표시소자는 비정질 실리콘을 채널로 사용하는 액정표시소자에 비해 채널의 이동도가 우수하여 고속 동작을 요하는 액정표시소자의 제조에 적합하다. 보통, 비정질 박막트랜지스터(Thin Film Transistor, TFT)의 전기적 이동도가 0.1~1㎠/Vsec 정도인데 반해, 엑시머 레이저를 이용하여 제작된 다결정 실리콘 TFT의 전기적 이동도는 100㎠/Vsec가 넘는 값을 가진다.In addition, the liquid crystal display device using polysilicon as a channel layer is superior to the liquid crystal display device using amorphous silicon as a channel, and thus is suitable for the manufacture of a liquid crystal display device requiring high-speed operation due to excellent channel mobility. In general, the electrical mobility of amorphous thin film transistors (TFTs) is about 0.1-1 cm 2 / Vsec, whereas the electrical mobility of polycrystalline silicon TFTs fabricated using excimer lasers exceeds 100 cm 2 / Vsec. Have

상기의 폴리실리콘을 채널로 사용하는 구동회로부 일체형 액정표시소자를 도 1을 통해서 살펴보면, 단위화소들이 매트릭스 형태로 배열된 화면 표시부(101)와 화면 표시부의 외곽으로 화면 표시부의 소자들을 구동하기 위한 구동회로부(102)가 형성되어 있다. 상기 구동회로부(102)에는 게이트 드라이버(104)와 데이터 드라이버(103)등의 구동회로부가 형성되어 있다.Referring to FIG. 1, a driving circuit unit-integrated liquid crystal display device using the polysilicon as a channel, driving for driving the elements of the screen display unit outside the screen display unit 101 and the screen display unit in which unit pixels are arranged in a matrix form. The circuit portion 102 is formed. In the driving circuit unit 102, a driving circuit unit such as a gate driver 104 and a data driver 103 is formed.

상기 구동회로부에는 P-채널과 N-채널 MOS(Complementary Metal Oxide Semiconductor)를 하나의 회로에 동시에 구성하여 단위 트랜지스터의 기능을 발휘하게 한 IC 회로가 단위체를 형성하며 화면 표시부의 단위화소들과 연결되어 있다.In the driving circuit unit, an IC circuit which simultaneously configures a P-channel and an N-channel Complementary Metal Oxide Semiconductor (MOS) in one circuit to perform a function of a unit transistor forms a unit and is connected to unit pixels of a screen display unit. have.

도 2를 통하여 P채널 TFT와 N채널 TFT를 구비하는 구동회로부와 단위화소를 구비하는 화면 표시부의 개략적 단면을 중심으로 폴리실리콘 액정표시소자의 제조방법을 살펴본다.A method of manufacturing a polysilicon liquid crystal display device will be described with reference to FIG. 2 based on a schematic cross section of a driving circuit unit including a P-channel TFT and an N-channel TFT and a screen display unit including a unit pixel.

폴리실리콘 액정표시소자를 제조하기 위하여 먼저, 기판(201)을 준비하고 상기 기판 상에 실리콘 산화막으로 구성되는 버퍼층(202)을 형성한다.In order to manufacture a polysilicon liquid crystal display, first, a substrate 201 is prepared and a buffer layer 202 composed of a silicon oxide film is formed on the substrate.

상기 실리콘 산화막 상에 증착 온도가 낮은 플라즈마 화학기상증착방법 (plasma enhanced chemical vapor deposition; PECVD)에 의해 비정질 실리콘막(203)을 증착하고, 약 400℃정도의 온도에서 열처리를 하여 비정질 실리콘막에 포함된 수소를 이탈시키는 탈 수소공정을 거친다. 비정질 실리콘을 탈 수소화하는 것은 비정질 실리콘을 폴리실리콘화 하는 과정에서 수소가스가 폭발적으로 발생하여 기판에 손상을 줄 수 있으므로 열처리를 통해 미리 제거하는 것이다.Amorphous silicon film 203 is deposited on the silicon oxide film by plasma enhanced chemical vapor deposition (PECVD), and heat-treated at a temperature of about 400 ° C. to be included in the amorphous silicon film. The dehydrogenation process is carried out to remove the hydrogen. Dehydrogenation of amorphous silicon is previously removed by heat treatment because hydrogen gas may explode and damage the substrate during polysiliconization of amorphous silicon.

다음으로 비정질 실리콘을 다결정화하기 위하여 상기 비정질 실리콘 층이 형성된 기판을 열처리한다. 액정표시소자를 형성하는 기판은 통상 유리기판으로써 고온의 열처리를 할 경우 유리 기판이 열에 의해 변성될 수 있으므로 유리기판을 이용하여 폴리실리콘 TFT를 형성하는 공정에서는 저온에서 순간적인 열처리를 통해 비정질 실리콘을 결정질 실리콘으로 만들 수 있는 레이저 어닐링 방법을 사용한다.Next, the substrate on which the amorphous silicon layer is formed is heat-treated to polycrystalline amorphous silicon. The substrate forming the liquid crystal display device is a glass substrate, and the glass substrate may be denatured by heat when a high temperature heat treatment is performed. Thus, in the process of forming a polysilicon TFT using a glass substrate, amorphous silicon may be formed by instant heat treatment at a low temperature. A laser annealing method is used that can be made of crystalline silicon.

그러므로 비정질 실리콘이 형성된 기판을 엑시머 레이저 등을 조사하여 기판 전체에 형성된 비정질 실리콘을 다결정질 실리콘(폴리실리콘)으로 변화시킨다.Therefore, the substrate on which amorphous silicon is formed is irradiated with an excimer laser to change the amorphous silicon formed on the entire substrate into polycrystalline silicon (polysilicon).

폴리실리콘이 형성된 다음, 상기의 폴리실리콘을 건식각을 통하여 화면 표시부중 화소전극의 액티브층, 구동회로부의 CMOS중 P형 박막트랜지스터와 N형 박막트랜지스터의 액티브층을 정의한다. 도 2b는 실리콘 산화층(202)상에 비정질 실리콘 층이 결정화되고 식각되어 정의된 화소전극의 액티브층(203a), N형 박막트랜지스터의 액티브층(203b), P형 박막트랜지스터의 액티브층(203c)을 도시하고 있다.After the polysilicon is formed, the active layer of the pixel electrode in the screen display unit, the P-type thin film transistor and the N-type thin film transistor in the driving circuit unit are defined by dry etching the polysilicon. 2B illustrates an active layer 203a of a pixel electrode, an active layer 203b of an N-type thin film transistor, and an active layer 203c of a P-type thin film transistor, in which an amorphous silicon layer is crystallized and etched on the silicon oxide layer 202. It is shown.

폴리실리콘으로 이루어진 액티브층을 형성한 다음, 상기 액티브층을 보호하고 상부에 형성될 게이트 라인과 액티브층을 절연하기 위한 실리콘 산화막(SiO2) 또는 실리콘 질화막(SiNx)으로 구성된 게이트 절연막을 기판 전면에 형성하고, 게이트 메탈을 스퍼터링 방법에 의해서 상기 게이트 절연막 상에 형성한다. 상기 게이트 메탈을 마스크를 적용하고 사진 식각공정을 통하여 화면 표시부 TFT의 게이트전극과 CMOS중 N-TFT와 P-TFT용 게이트전극으로 각각 패터닝한다.After forming an active layer made of polysilicon, a gate insulating film composed of a silicon oxide film (SiO 2) or a silicon nitride film (SiN x) for protecting the active layer and insulating the gate line to be formed thereon and the active layer is formed on the entire surface of the substrate. A gate metal is formed on the gate insulating film by the sputtering method. The gate metal is applied to a gate electrode of the screen display TFT and a gate electrode for N-TFT and P-TFT in CMOS through a photolithography process using a mask.

상기 게이트 전극은 도전성과 화소전극으로 사용되는 ITO(Indium Tin Oxide)막과의 오믹 컨택을 위하여 알루미늄과 몰리브덴의 이중 층을 사용하거나 단지 몰리브덴으로만 이루어진 단일 층을 적용하여 게이트 전극을 형성할 수 있다.The gate electrode may form a gate electrode by using a double layer of aluminum and molybdenum or by applying a single layer consisting of only molybdenum for ohmic contact with an indium tin oxide (ITO) film used as a pixel electrode. .

게이트 전극이 패터닝된 후에 상기 화소부와 회로부의 TFT소자를 게이트 전극과 드레인 및 소스 전극과의 리키지(leakage)전류를 방지하는데 효과적인 LDD 형으로 형성하기 위하여 불순물 이온을 주입한다. 주입되는 불순물로는 N형 TFT를 형성하기 위해서는 전자를 공여하는 원소주기율표상 5족 원소에 해당하는 인(P)이나비소(As)등 원소를 상기 폴리실리콘 층에 주입하고 P형 TFT를 형성하기 위해서는 홀(hole)을 공여하는 원소주기율표상 3족 원소에 해당하는 붕소(B)등의 원소를 주입한다.After the gate electrode is patterned, impurity ions are implanted to form TFT elements of the pixel portion and the circuit portion into an LDD type effective to prevent leakage currents between the gate electrode, the drain and the source electrode. In order to form an N-type TFT as an implanted impurity, an element such as phosphorus (P) or arsenic (As) corresponding to a Group 5 element on the periodic table of elements that donates electrons is implanted into the polysilicon layer to form a P-type TFT. In order to do so, an element such as boron (B) corresponding to a Group 3 element on the periodic table of elements is provided.

도 2d를 통하여 LDD(lightly doped drain)형 TFT를 형성하는 공정을 설명하면, 게이트 라인(205)이 형성된 기판 전체에 스핀 코팅 방법 등에 의해 감광막을 형성하고 포토 리소그라피(photo lithography)공정을 통하여 감광막으로 P형 TFT가 형성될 영역은 가리고 나머지 영역의 감광막은 제거한다. 상기 결과, P형 TFT 영역은 감광막(206)에 의해 가려지고 나머지 화소영역과 N형 TFT 영역은 오픈된 모습을 도 2d를 통하여 확인할 수 있다.Referring to FIG. 2D, a process of forming a lightly doped drain (LDD) TFT is formed on the entire substrate on which the gate line 205 is formed, by using a spin coating method, or the like, and then, as a photolithography process. The region where the P-type TFT is to be formed is covered and the photosensitive film of the remaining region is removed. As a result, it can be seen from FIG. 2D that the P-type TFT region is covered by the photosensitive film 206 and the remaining pixel region and the N-type TFT region are opened.

다음으로 오픈된 영역 상에 존재하는 게이트 라인(205)과 상기 감광막(206)을 마스크로 적용하여 저농도의 인(P)등의 5족 원소를 이온 주입한다. 상기의 결과, 화면 표시부 TFT의 액티브층(203a)과 구동 회로부 N형 TFT의 액티브층(203b)에는 저농도의 N형 이온이 주입되고 액티브층 중 게이트 라인에 의해 가려진 영역은 이온이 주입되지 않은 상태로 남게 된다. 저농도의 인(P) 이온을 주입한 후에 상기 감광막을 제거한다.Next, the gate line 205 and the photosensitive film 206 present on the open region are applied as a mask to implant a Group 5 element such as phosphorus (P) at a low concentration. As a result, a low concentration of N-type ions is implanted into the active layer 203a of the screen display TFT and the active layer 203b of the N-type TFT of the driving circuit, and the regions of the active layer covered by the gate line are not implanted with ions. Will remain. After injecting a low concentration of phosphorus (P) ions, the photosensitive film is removed.

LDD형의 TFT는 액티브층 중 채널 층과 가까운 소스/드레인 전극부는 저농도의 불순물이 도핑 되어 있고 채널과 이격된 영역의 소스/드레인 전극부는 고농도의 불순물이온이 도핑 되어 있는 구조이므로, 도 2e에서와 같이, 액티브층 중 게이트 전극과 이격된 영역에 고농도의 불순물을 주입하기 위하여 기판 전체에 감광막을 코팅하고 P형 TFT 영역 전체와 N형 TFT 영역 중 게이트 전극 및 일부 액티브층이가려지도록 감광막(207)을 패터닝한다. 상기 감광막(207)을 마스크로 적용하여 고농도의 N형 불순물을 이온 주입하여 N형 TFT를 완성한다.In the LDD type TFT, the source / drain electrode part of the active layer close to the channel layer is doped with a low concentration of impurities, and the source / drain electrode part of the region separated from the channel is doped with a high concentration of impurity ions. Similarly, in order to inject a high concentration of impurities into a region spaced apart from the gate electrode in the active layer, a photoresist is coated over the entire substrate, and the photoresist layer 207 is disposed so that the gate electrode and some active layers of the entire P-type TFT region and the N-type TFT region are covered. Pattern. The photosensitive film 207 is applied as a mask to ion implant a high concentration of N-type impurities to complete an N-type TFT.

다음으로 P형 TFT를 LDD 형의 TFT로 형성하는 공정을 진행한다.Next, a process of forming a P-type TFT into an LDD type TFT is performed.

P형 TFT를 형성하는 공정은 상기에서 설명한 바와 같이 N형 TFT를 만드는 공정과 동일하게 진행된다.The process of forming the P-type TFT proceeds in the same manner as the process of making the N-type TFT as described above.

도 2f에서 도시한 바와 같이, P형 TFT를 LDD형으로 구성하기 위하여 N형 TFT가 형성된 영역 전체를 감광막(210)으로 가리고 저농도의 붕소(B)등의 3족 이온을 P형 TFT의 액티브층상에 주입한다. 그 결과, 저농도의 P형 이온이 주입된 P형 TFT의 액티브층(211)을 도 2f를 통하여 확인할 수 있다.As shown in Fig. 2F, in order to configure the P-type TFT as the LDD type, the entire region where the N-type TFT is formed is covered by the photosensitive film 210, and group III ions such as boron (B) of low concentration are formed on the active layer of the P-type TFT. Inject in. As a result, the active layer 211 of the P-type TFT implanted with the low concentration of P-type ions can be confirmed through FIG. 2F.

저농도의 P형 이온을 주입한 후, 도 2g에서와 같이 N형 TFT 형성영역과 P형TFT의 게이트 전극과 일부 액티브층을 감광막(213)으로 가리고 고농도의 P형 이온을 주입하여 LDD형의 P형 TFT를 완성한다.After implanting the low concentration of P-type ions, the LD-type P is implanted by covering the N-type TFT formation region, the gate electrode of the P-type TFT, and some active layers with the photosensitive film 213 and injecting the high concentration of P-type ions as shown in FIG. 2G. Complete the type TFT.

상기에서 P형 또는 N형의 이온이 주입된 영역은 TFT의 소스/드레인 전극과 연결되는 액티브 영역으로 작용한다.The region implanted with the P-type or N-type ions serves as an active region connected to the source / drain electrodes of the TFT.

상기의 결과물에 실리콘 질화막 또는 실리콘 산화막의 절연막(214)을 기판 전체에 형성하고 TFT 소자 중 소스와 드레인 전극이 형성될 영역에 컨택홀(220)를 형성한다. 상기 컨택홀은 도 2h에서 도시된 바와 같이, 화소부와 구동 회로부의 TFT 모두에 형성되며 상기 컨택홀(220) 상에 소스/드레인 전극용 도전층을 형성하고 패터닝하여 소스/드레인 전극을 형성한다.An insulating film 214 of a silicon nitride film or a silicon oxide film is formed over the entire substrate, and the contact hole 220 is formed in the region where the source and drain electrodes are to be formed in the TFT device. As shown in FIG. 2H, the contact hole is formed in both the TFT of the pixel portion and the driving circuit portion, and forms a source / drain electrode conductive layer on the contact hole 220 to form a source / drain electrode. .

도 2i는 TFT상에 소스/드레인 전극이 형성된 모습을 도시하고 있다.FIG. 2I shows the formation of the source / drain electrodes on the TFT.

다음으로 상기 공정 결과 형성된 TFT소자를 보호하기 위해 주로 실리콘 산화막 성분으로 구성되는 보호막(217)을 형성하고, 상기의 보호막(217) 상에 화소영역 상의 TFT 중 드레인 전극이 노출되도록 컨택홀(219)을 형성한다.Next, in order to protect the TFT device formed as a result of the process, a protective film 217 mainly formed of a silicon oxide film component is formed, and the contact hole 219 is exposed on the protective film 217 so that the drain electrode of the TFT on the pixel region is exposed. To form.

상기 결과물에 화소전극용 ITO막을 형성하여 상기 컨택홀(219)과 전기적으로 연결되게 한 다음 패터닝하여 화소전극(218)을 형성한다.The pixel electrode 218 is formed by forming an ITO film for the pixel electrode in the resultant so as to be electrically connected to the contact hole 219 and then patterning the pixel electrode 218.

상기에서, 폴리실리콘을 채널로 사용하는 액정표시소자의 제조방법을 살펴보았다.In the above, a method of manufacturing a liquid crystal display device using polysilicon as a channel has been described.

폴리실리콘을 채널 층으로 사용하는 액정표시소자는 소자의 동작특성이 우수한 장점은 있지만 공정이 매우 복잡한 단점이 있다.A liquid crystal display device using polysilicon as a channel layer has advantages of excellent operating characteristics of the device, but has a disadvantage in that the process is very complicated.

그러므로 폴리실리콘을 채널로 적용하는 액정표시소자의 제조에 있어서는 공정의 단축이 가장 큰 문제점이며 상기의 문제점을 해결하기 위하여 다양한 시도가 이루어지고 있다.Therefore, in manufacturing a liquid crystal display device using polysilicon as a channel, shortening of the process is the biggest problem, and various attempts have been made to solve the above problem.

본 발명은 상기와 같이 폴리실리콘을 채널 층으로 사용하는 액정표시소자를 제조함에 있어서 공정을 단축하는 것을 목적으로 한다. 폴리실리콘을 채널 층으로 사용하기 위해서는 비정질 실리콘을 결정질 실리콘으로 변형시켜야하는데, 이를 위해서는 레이저 어닐링을 실시한다. 레이저 어닐링 공정은 상당한 시간을 요하는 공정으로써 폴리실리콘 액정표시소자가 생산력에서나 가격 면에서 경쟁력을 확보하기 위해서는 무엇보다도 공정 수를 줄이는 것이 필수적이다. 그러므로 본 발명은 게이트 전극을 포함하는 게이트 라인과 소오스 전극을 포함하는 데이터 라인을 동시에형성하고 리프트 오프(lift off)공정을 통하여 게이트 전극 및 소오스 전극을 형성함으로써 공정 수를 줄이고자 안출된 것이다.An object of the present invention is to shorten the process in manufacturing a liquid crystal display device using a polysilicon as a channel layer as described above. In order to use polysilicon as a channel layer, amorphous silicon must be transformed into crystalline silicon, which is subjected to laser annealing. The laser annealing process is a time-consuming process, and in order for the polysilicon liquid crystal display device to be competitive in terms of productivity and price, it is essential to reduce the number of processes. Therefore, the present invention is devised to reduce the number of processes by simultaneously forming a gate line including a gate electrode and a data line including a source electrode and forming a gate electrode and a source electrode through a lift off process.

도 1은 구동회로부와 화면표시부가 동일 기판 상에 형성되는 종래의 폴리실리콘 액정표시소자의 개략적 구조를 나타내는 단면도.1 is a cross-sectional view showing a schematic structure of a conventional polysilicon liquid crystal display device in which a driving circuit portion and a screen display portion are formed on the same substrate.

도2a~2h는 종래의 폴리실리콘 액정표시소자의 제조공정을 나타내는 공정 수순도.2A to 2H are process steps showing a manufacturing process of a conventional polysilicon liquid crystal display device;

도3a~3g는 본 발명의 폴리실리콘 액정표시소자의 제조공정을 나타내는 공정 수순도.3A to 3G are process steps showing the manufacturing process of the polysilicon liquid crystal display device of the present invention.

********* 도면의 주요부분에 대한 부호의 설명********************* Explanation of symbols for the main parts of the drawings ************

301:기판 302:버퍼층301: substrate 302: buffer layer

303:액티브 층 304:게이트 절연막303: active layer 304: gate insulating film

305:게이트 전극 306:데이터 라인305: gate electrode 306: data line

307:보호막 308:감광막307: protective film 308: photosensitive film

309,309a,309b,309c:금속박막 310:화소전극309, 309a, 309b, 309c: metal thin film 310: pixel electrode

본 발명의 폴리실리콘 액정표시소자의 제조 방법은 기판을 준비하는 단계; 상기 기판 상에 액티브층을 형성하는 단계; 상기 액티브 층상에 데이터 라인과 게이트 전극을 포함하는 게이트 라인을 동시에 형성하는 단계; 상기 데이터 라인과 액티브층의 일부를 노출시키는 단계; 상기 노출된 데이터 라인과 액티브 층상에 도전 막을 형성하는 단계; 상기 도전 막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.Method of manufacturing a polysilicon liquid crystal display device of the present invention comprises the steps of preparing a substrate; Forming an active layer on the substrate; Simultaneously forming a gate line including a data line and a gate electrode on the active layer; Exposing a portion of the data line and active layer; Forming a conductive film on the exposed data lines and the active layer; And forming a pixel electrode on the conductive film.

특히, 액티브층을 형성하고 상기 액티브 층상에 형성되는 데이터 라인은 채널 층으로 사용되는 액티브층과 이격되어 형성되는 것을 특징으로 하며, 상기 노출된 액티브층과 데이터 라인 상에 형성되는 도전막의 일부를 제거하는 공정은 리프트 오프(lift off)공정을 통하여 형성되는 것을 특징으로 한다.In particular, an active layer is formed, and the data line formed on the active layer is formed to be spaced apart from the active layer used as a channel layer, and the part of the exposed active layer and the conductive layer formed on the data line is removed. The process is characterized in that formed through a lift off (lift off) process.

본 발명의 폴리실리콘 액정표시소자의 제조 방법을 도 3a~ 3g를 통하여 상세히 설명한다.A method of manufacturing the polysilicon liquid crystal display device of the present invention will be described in detail with reference to FIGS. 3A to 3G.

폴리실리콘 층을 채널 층으로 사용하는 이유는 폴리실리콘이 비정질 실리콘에 비해 전기이동도가 높아 소자특성이 우수하기 때문인데 고속의 동작특성을 요하는 액정표시소자에 적합하다. 또한 디자인 룰(design rule)을 극소화하여 동일 기판 상에 구동회로부와 화면표시부를 동시에 형성할 수 있어 제조 공정에서 편리한 장점이 있다.The reason why the polysilicon layer is used as the channel layer is that polysilicon has superior electric characteristics compared to amorphous silicon, and thus is suitable for liquid crystal display devices requiring high-speed operation characteristics. In addition, it is possible to simultaneously form the driving circuit unit and the screen display unit on the same substrate by minimizing the design rule has an advantage in the manufacturing process.

구동회로부나 화면표시부를 구성하는 소자의 기본은 박막트랜지스터인데, 특히 고화질의 액정표시소자를 제조하기 위해서는 오늘날, 미세한 디자인 룰을 가진 TFT소자가 사용되고 있다.The basic elements of the elements constituting the driving circuit section and the screen display section are thin film transistors. In particular, TFT devices having fine design rules are used to manufacture high-quality liquid crystal display devices.

TFT 소자가 미세해지면 채널 층도 함께 좁아지기 때문에 채널 층을 통과하는 전자에 의해 소자가 훼손되는 문제가 발생할 수 있다. 상기의 문제를 해결하기 위해서 고화질의 액정표시소자의 제조를 위해서는 박막트랜지스터로 LLD형의 TFT를 주로 사용한다.As the TFT device becomes smaller, the channel layer is also narrowed, which may cause the device to be damaged by electrons passing through the channel layer. In order to solve the above problem, in order to manufacture a high-quality liquid crystal display device, an LLD type TFT is mainly used as a thin film transistor.

LDD(lightly doped drain) 형의 TFT는 채널 층과 인접한 액티브층을 저농도의 불순물이 도핑되게 하여 핫 케리어(hot carrier)의 발생으로 소자에 불량이 발생하는 것을 막을 수 있도록 한 것이다.Lightly doped drain (LDD) type TFTs allow the active layer adjacent to the channel layer to be doped with low concentrations of impurities to prevent the occurrence of defects in the device due to the generation of hot carriers.

상기에서 설명한 소자의 불량을 발생시키는 핫 케리어는 주로 전자로 전자의 이동에 의해 소자를 구동하는 N형의 TFT에서 발생하므로 N형의 TFT만 LDD형으로 만들고 케리어로 전공을 사용하는 P형의 TFT에서는 LDD형의 TFT를 구성할 필요가 없다.The hot carriers that cause the defects of the devices described above are mainly generated from the N-type TFTs that drive the devices by electron movement into electrons, so only the N-type TFTs are made LDD-type and the majors are used as carriers. In the LDD type TFT, there is no need to configure.

그러므로, 폴리실리콘 액정표시소자의 구동소자로서 N형 TFT와 P형 TFT는 LDD형으로 만드는 공정에서 약간의 차이가 있으나 대체로 동일한 공정을 통해서 이루어질 수 있다.Therefore, although the N-type TFT and the P-type TFT as the driving elements of the polysilicon liquid crystal display device are slightly different in the process of making the LDD type, they can be generally made through the same process.

본 발명의 설명에서는 폴리실리콘 액정표시소자의 제조 공정을 P형의 TFT를 제조하는 공정을 중심으로 하여 설명한다.In the description of the present invention, a manufacturing process of the polysilicon liquid crystal display device will be described centering on the manufacturing process of the P-type TFT.

먼저 도 3에서 도시된 바와 같이, 투명한 유리로 구성되는 기판을 준비하고상기 기판(301)에 포함될 수 있는 불순물들이 상부에 형성될 액티브 층상으로 확산되는 것을 방지하기 위해 주로 실리콘 산화막으로 구성되는 버퍼층(302)을 형성한다. 상기 버퍼층(302)은 플라즈마화학기상증착방법(PECVD)에 의해 형성될 수 있다.First, as shown in FIG. 3, a buffer layer mainly composed of a silicon oxide film is prepared to prepare a substrate made of transparent glass and to prevent impurities, which may be included in the substrate 301, from being diffused onto an active layer to be formed thereon. 302 is formed. The buffer layer 302 may be formed by a plasma chemical vapor deposition method (PECVD).

기판(301) 상에 버퍼층(302)을 형성한 다음, 상기 기판 상에 액티브층(303)을 형성하는 공정을 진행한다.After the buffer layer 302 is formed on the substrate 301, an active layer 303 is formed on the substrate.

상기 액티브층을 형성하는 공정은 먼저, 기판 상에 비정질의 실리콘 층을 PECVD 방법에 의해 형성하고 상기 폴리실리콘 층을 열처리하여 다결정질의 실리콘 층으로 변화시킨다.In the process of forming the active layer, first, an amorphous silicon layer is formed on a substrate by a PECVD method, and the polysilicon layer is heat-treated to change into a polycrystalline silicon layer.

비정질의 실리콘은 실리콘 입자들이 서로 무작위로 배열한 상태로 존재하는데 이들을 고온의 요로(furnace)에서 가열 용융시키고 재결정을 하면 핵을 중심으로 성장하여 그레인(grain)이 큰 단결정들의 집합인 폴리실리콘 층으로 변하게 된다.Amorphous silicon exists in a state in which silicon particles are arranged randomly with each other. When they are melted and recrystallized in a high-temperature furnace, they grow around the nucleus to a polysilicon layer, which is a collection of single grains with large grains. Will change.

폴리실리콘은 그레인이 상당히 큰데, 그레인 경계 면적이 적을수록 전자나 전공 등이 케리어의 이동속도가 향상된다. 이는 그레인 경계를 통하여 케리어들이 이동을 하기 때문인데, 그레인의 크기가 크면 그만큼 케리어가 이동해야하는 이동거리가 작아지고 케리어의 이동도는 증가하기 때문이다.Polysilicon has a very large grain, and the smaller the grain boundary area, the faster the movement speed of the carrier is for electrons and electric fields. This is because the carriers move through the grain boundary, because the larger the grain size, the smaller the moving distance that the carrier must move and the mobility of the carrier increases.

그런데, 유리기판을 기판으로 사용하는 액정표시소자의 제조 방법에서는 고온의 요로에서 비정질 실리콘을 가열하여 폴리실리콘으로 변화시키는 방법은 적합하지가 않다. 왜냐하면 액정표시소자의 제조에 사용되는 유리기판은 600℃이상에서는 변형을 일으켜 600℃이상으로 가열하는 요로에서는 기판이 변형되는 문제가 있기 때문이다.By the way, in the manufacturing method of the liquid crystal display element which uses a glass substrate as a board | substrate, the method of changing amorphous silicon to polysilicon by heating in high temperature urine is not suitable. This is because the glass substrate used in the manufacture of the liquid crystal display device is deformed at 600 ° C. or higher, and the substrate is deformed in a urinary furnace heated to 600 ° C. or higher.

그래서, 본 발명에서는 기판 상에 형성되는 비정질 실리콘 층을 폴리실리콘 층으로 변형시키기 위해서 저온 어닐링이 가능한 레이저 어닐링 방법을 사용한다.Thus, the present invention uses a laser annealing method capable of low temperature annealing in order to transform the amorphous silicon layer formed on the substrate into a polysilicon layer.

레이저 어닐링 방법은 기판 상에 형성된 비정질의 실리콘 층에 순간적으로 고온가열이 가능한 레이저를 조사하여 비정질의 실리콘을 결정화하는 방법이다. 이 방법에 의해 유리재질로 형성되는 본 발명의 액정표시소자 기판을 변형시키지 않고 효과적으로 실리콘 층을 결정화할 수 있다.The laser annealing method is a method of crystallizing amorphous silicon by irradiating an amorphous silicon layer formed on a substrate with a laser capable of instantaneous high temperature heating. By this method, the silicon layer can be effectively crystallized without deforming the liquid crystal display device substrate of the present invention formed of a glass material.

특히, 레이저 어닐링에 의해 폴리실리콘을 형성하는 기술에는 비정질 실리콘 층을 완전히 용융시키고 수평으로 결정화를 유도하여 그레인의 경계를 최소화하는 연속적 수평결정화(sequential lateral solidification, SLS)방법에 의해서 채널 층을 구성할 수 있는데, SLS방법에 의해서 소자의 특성을 극대화시킬 수 있다.In particular, in the technique of forming polysilicon by laser annealing, the channel layer is formed by a sequential lateral solidification (SLS) method that completely melts the amorphous silicon layer and induces horizontal crystallization to minimize grain boundaries. It is possible to maximize the characteristics of the device by the SLS method.

본 발명의 액정표시소자에 사용되는 액티브층의 제조 방법은 가열 결정화 방법이나 레이저 조사에 의한 결정화 방법으로 제한될 것은 아니며 비정질 실리콘을 폴리실리콘으로 형성 가능한 방법이면 어떠한 방법도 가능하다.The manufacturing method of the active layer used for the liquid crystal display device of the present invention is not limited to the method of heating crystallization or crystallization by laser irradiation, and any method can be used as long as it is a method capable of forming amorphous silicon with polysilicon.

기판 상에 형성된 비정질 실리콘을 폴리실리콘으로 형성한 다음, 상기 폴리실리콘 층을 패터닝하여 액티브층(303)을 정의한다.Amorphous silicon formed on the substrate is formed of polysilicon, and then the polysilicon layer is patterned to define the active layer 303.

상기 액티브층을 형성하는 방법은 상기 폴리실리콘 층상에 감광막을 도포하고, 사진식각법에 의해 액티브층 패턴을 패터닝하고 상기 패터닝된 감광막을 마스크로 적용하여 건식각하고 액티브층(303)을 형성한다.In the method of forming the active layer, a photosensitive film is coated on the polysilicon layer, the active layer pattern is patterned by photolithography, and the patterned photosensitive film is applied as a mask to dry-etch and form the active layer 303.

액티브층을 형성한 다음, 실리콘 질화막 또는 실리콘 산화막으로 구성되는게이트 절연막(304)을 PECVD 방법에 의해 형성한다.After the active layer is formed, a gate insulating film 304 composed of a silicon nitride film or a silicon oxide film is formed by a PECVD method.

다음으로 도 3b에서 도시된 바와 같이, 상기 게이트 절연막(304)상에 게이트 라인과 데이터 라인을 형성하기 위한 도전막을 스퍼터링 방법에 의해 증착한다.Next, as illustrated in FIG. 3B, a conductive film for forming a gate line and a data line is deposited on the gate insulating film 304 by a sputtering method.

게이트 라인과 데이터 라인을 구성하는 도전막은 주고 알루미늄과 몰리브덴의 합금이나 몰리브덴 단층을 사용할 수 있는데 사용되는 도전막은 도전성의 임의의 금속박막일 수 있다.The conductive film constituting the gate line and the data line may be an alloy of aluminum and molybdenum or a molybdenum single layer. The conductive film used may be any metal thin film of conductivity.

상기 금속성 도전막은 주로 스퍼터링(sputtering) 방법에 의해 형성되는데, 스퍼터링 방법이란 아르곤(Ar)등의 불활성 이온을 금속타겟에 충돌시키고 금속입자를 비산시켜 기판 상에 증착하게 하는 방법이다.The metallic conductive film is mainly formed by a sputtering method. The sputtering method is a method in which inert ions such as argon (Ar) collide with a metal target and scatter metal particles to deposit on a substrate.

다음단계로, 스퍼터링 방법으로 게이트 절연막(304)상에 증착된 금속박막을 게이트 라인과 데이터 라인으로 패터닝하는 공정을 실시한다.Next, a process of patterning the metal thin film deposited on the gate insulating film 304 by the gate line and the data line by the sputtering method is performed.

즉, 금속박막 상에 감광막을 스핀 코팅방법으로 도포하는 단계, 상기 감광막 상에 게이트 라인 및 데이터 라인의 패턴을 포함하는 마스크를 적용하여 노광하는 단계, 노광된 상기 감광막을 현상공정을 통해 제거하고 게이트 라인과 데이터 라인으로 포함하는 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 통하여 게이트 절연막 상에 형성된 도전막을 식각하는 단계를 거쳐 게이트 라인과 데이터 라인을 형성한다.That is, applying a photoresist film on a metal thin film by spin coating method, exposing the photoresist film by applying a mask including a pattern of a gate line and a data line on the photoresist film, removing the exposed photoresist film through a developing process and A gate line and a data line are formed by forming a photoresist pattern including a line and a data line, and etching a conductive film formed on the gate insulating layer through the photoresist pattern.

상기 공정에서 게이트 라인은 게이트 라인의 일 측에 형성되며 게이트 라인의 외측으로 돌출 된 게이트 전극을 포함하며 데이터 라인은 일 측에 돌출 된 소오스 전극을 포함할 수 있다. 상기 데이터 라인은 반드시 소오스 전극을 포함해야 하는 것을 아닌 것이 본 발명의 일 특징이다.In the above process, the gate line may be formed on one side of the gate line and include a gate electrode protruding outward of the gate line, and the data line may include a source electrode protruding on one side. It is a feature of the present invention that the data line does not necessarily include a source electrode.

게이트 라인과 데이터 라인을 형성하는 과정에서 게이트 전극(305)은 상기 액티브층(303)상에 형성되지만 데이터 라인(306) 또는 소오스 전극(미도시)은 상기 액티브층(303)상에 형성되지 않고 액티브 층과 이격되어 형성된다.In the process of forming the gate line and the data line, the gate electrode 305 is formed on the active layer 303, but the data line 306 or the source electrode (not shown) is not formed on the active layer 303. It is formed spaced apart from the active layer.

즉, 데이터 라인(306)은 상기 액티브 층(303)과 겹쳐 형성되지 않음이 본 발명의 한 특징이다. 본 발명의 데이터 라인은 컨택홀을 통해서 액티브 층과 연결되지 않고 화소전극을 형성하는 공정에서 데이터 라인과 액티브 층이 연결됨으로 액티브 층상에 데이터 라인이 위치해서는 안된다.That is, one feature of the present invention is that the data line 306 does not overlap with the active layer 303. The data line of the present invention should not be positioned on the active layer because the data line and the active layer are connected in the process of forming the pixel electrode without being connected to the active layer through the contact hole.

게이트 전극과 데이터 라인을 형성한 다음, 상기 게이트 전극(305)을 마스크로 적용하여 불순물이온을 액티브 층(303)으로 도핑하는 공정을 진행한다.After forming a gate electrode and a data line, a process of doping impurity ions to the active layer 303 is performed by applying the gate electrode 305 as a mask.

이는 상기 액티브 층(303)을 p형의 TFT로 형성하기 위한 공정으로 P형의 TFT를 형성하기 위해서는 주입되는 불순물이온으로 붕소(B)등의 3족 이온을 주입한다.P형 TFT는 케리어로 전공을 사용하므로 핫 케리어 작용에 의한 소자불량을 방지하기 위한 LDD형의 TFT로 구성할 필요는 없다.This is a process for forming the active layer 303 into a p-type TFT. In order to form a P-type TFT, implanting group III ions such as boron (B) is implanted into the impurity ions to be implanted. Since the electroporation is used, there is no need to constitute an LDD type TFT to prevent device defects caused by hot carrier action.

도 3b에서 이온 주입 공정은 도시되지 않았지만, 상기 주입되는 불순물 이온에 의해 액티브 층(303)중 게이트 전극에 의해 가려진 부분은 불순물 이온의 주입이 없고 그 외의 액티브 층은 이온이 주입되어 케리어를 포함하게 된다.Although the ion implantation process is not shown in FIG. 3B, the portion of the active layer 303 covered by the gate electrode by the implanted impurity ions has no implantation of impurity ions, and the other active layer is implanted with ions to include a carrier. do.

상기의 p형 TFT를 형성하는 공정이 끝나면, 동일 평면의 일 측에 형성되는 N형 TFT를 형성하는 공정이 진행될 수 있다. 상기의 공정은 도면에 미도시 되었지만 여기서 간략히 설명하면, 상기 P형 TFT 소자 영역을 감광막으로 완전히 가리고 N형TFT 소자 영역은 오픈하는 단계, N형 TFT 영역에 형성된 게이트 전극을 마스크로 적용하여 저농도 불순물 이온을 주입하는 단계, N형 TFT 영역에 존재하는 게이트 전극과 N형 TFT 영역에 존재하는 액티브 층의 일부를 감광막으로 가리고 고농도의 불순물 이온을 주입함으로써 LDD형의 TFT를 형성한다.After the process of forming the p-type TFT is finished, the process of forming the N-type TFT formed on one side of the same plane may proceed. Although the process is not shown in the drawings, briefly described herein, the P-type TFT device region is completely covered with a photoresist film, and the N-type TFT device region is opened. A low concentration impurity is applied by applying a gate electrode formed on the N-type TFT region as a mask. In the step of implanting ions, an LDD type TFT is formed by covering a portion of the gate electrode present in the N-type TFT region and a part of the active layer present in the N-type TFT region with a photosensitive film and implanting a high concentration of impurity ions.

도 3b에서 형성된 게이트 라인과 데이터 라인의 평면도를 도 3c에 도시하였다. 게이트 절연막(304) 상에 게이트 라인(305a)과 데이터 라인(306)은 동일한 층상에 존재하므로 서로 겹치게 된다.A plan view of the gate line and the data line formed in FIG. 3B is illustrated in FIG. 3C. Since the gate line 305a and the data line 306 are on the same layer on the gate insulating layer 304, they overlap each other.

게이트 라인과 데이터 라인은 겹쳐서는 안되므로 도 3c에서 도시된 바와 같이 게이트 라인과 데이터 라인이 겹치는 영역에서는 게이트 라인(305a) 또는 데이터 라인(306)을 단락시키고 그 단락된 사이로 게이트 라인(305a) 또는 데이터 라인(306)을 통과시켜 서로 연결되지 않게 한다.Since the gate line and the data line should not overlap, in the region where the gate line and the data line overlap as shown in FIG. 3C, the gate line 305a or the data line 306 is shorted and the gate line 305a or the data is shorted therebetween. Pass the lines 306 so that they are not connected to each other.

도 3c는 데이터 라인(306)의 일부를 단락시키고 그 단락된 사이로 게이트 라인이 통과하도록 한 일 실시 예를 도시한 것이다.3C illustrates an embodiment of shorting a portion of data line 306 and allowing a gate line to pass through between the shorts.

도 3c의 A-A'와 B-B'를 절단면으로 했을 때 나타나는 단면을 중심으로 본 발명의 나머지 공정을 상세히 설명한다.The remaining steps of the present invention will be described in detail with reference to the cross section that appears when A-A 'and B-B' in FIG. 3C are cut planes.

도 3d는 도 3c의 A-A'와 B-B'를 절단면으로 했을 때 나타나는 단면을 나타낸 것이다.FIG. 3D shows a cross section that appears when A-A 'and B-B' in FIG. 3C are cut planes.

도 3d에서 도시된 바와 같이, 게이트 라인과 데이터 라인을 게이트 절연막 상에 형성한 다음, 상기 게이트 라인과 데이터 라인을 절연하고 외부로부터 보호하기 위한 실리콘 산화막 또는 실리콘 질화막의 보호막(307)을 기판 전면에 형성한다. 상기 보호막(307)은 도 3c에서 도시 된 바와 같이, 단선된 데이터 라인 사이에 형성되는 게이트 라인 상에도 동시에 형성된다. 단선된 데이터 라인 사이에 형성된 보호막을 도 3d의 B-B' 절단면도를 통하여 확인할 수 있다.As shown in FIG. 3D, a gate line and a data line are formed on the gate insulating film, and then a protective film 307 of a silicon oxide film or silicon nitride film for insulating the gate line and the data line and protecting it from the outside is formed on the entire surface of the substrate. Form. As shown in FIG. 3C, the passivation layer 307 is also formed on the gate line formed between the disconnected data lines. The protective film formed between the disconnected data lines can be confirmed through a cross-sectional view taken along line BB ′ of FIG. 3D.

상기 보호막(307)을 기판 전면에 형성한 다음, 감광막을 스핀 코팅 방법으로 기판 전면에 형성하고 사진식각공정을 통하여 패턴을 형성한다. 상기 감광막은 보호막(307)상에 형성되면서 데이터 라인(306)의 일부와 액티브 층(303)의 일부를 식각을 통하여 노출시킬 수 있도록 패터닝된다. 또한 단선된 데이터 라인의 일부를 노출시키고 단선된 데이터 라인 사이에 형성되는 게이트 라인(305b)이 가려지도록 패터닝된다.After the protective film 307 is formed on the entire surface of the substrate, a photosensitive film is formed on the entire surface of the substrate by spin coating, and a pattern is formed through a photolithography process. The photoresist layer is formed on the passivation layer 307 and is patterned to expose a portion of the data line 306 and a portion of the active layer 303 through etching. In addition, a portion of the disconnected data line is exposed and patterned so that the gate line 305b formed between the disconnected data lines is covered.

상기의 감광막 패턴을 마스크로 적용하여 상기 보호막(307)을 식각한다. 도 3e는 상기 보호막이 식각된 모습을 도시한 것으로, 데이터 라인(309)의 일부, 데이터 라인과 인접한 액티브 층(303)의 일부, 화소전극과 연결될 액티브 층의 일부, 단선된 데이터 라인 끝단이 노출되도록 식각을 실시한다.The protective layer 307 is etched by applying the photoresist pattern as a mask. 3E illustrates the etching of the passivation layer, and a portion of the data line 309, a portion of the active layer 303 adjacent to the data line, a portion of the active layer to be connected to the pixel electrode, and a disconnected data line end are exposed. Etch as much as possible.

그 결과, 도 3e에서 도시된 바와 같이, 데이터 라인(306)과 게이트 라인 사이가 노출되고 화소전극과 연결되는 액티브 층 상부가 노출되고 단선된 데이터 라인의 양 끝단이 노출되게 된다.As a result, as shown in FIG. 3E, the data line 306 and the gate line are exposed, the top of the active layer connected to the pixel electrode is exposed, and both ends of the disconnected data line are exposed.

상기의 결과물에 도전성의 금속박막(309)을 얇게 증착한다. 상기의 증착되는 금속박막의 두께는 약50 Å~100Å내외로 할 수 있다.A thin conductive metal thin film 309 is deposited on the resulting product. The deposited metal thin film may have a thickness of about 50 kPa to about 100 kPa.

일부가 식각된 상기 보호막(307)상에 증착되는 도전막에 의해 데이터 라인(306)과 액티브 층(303)은 서로 전기적으로 연결되게되고 화소전극과 연결될액티브 층(303)상에도 상기 금속막(309)이 형성되어 화소전극과 서로 전기적으로 연결될 수 있게 된다.The data line 306 and the active layer 303 are electrically connected to each other by a conductive layer deposited on the passivation layer 307 partially etched, and the metal layer may also be formed on the active layer 303 to be connected to the pixel electrode. 309 is formed to be electrically connected to the pixel electrode.

또한, 단선된 데이터 라인의 양끝단도 상기 금속막(309)에 의해 서로 연결되게 된다.In addition, both ends of the disconnected data line are connected to each other by the metal film 309.

상기의 얇은 금속막은 상기 보호막(307)을 식각하기 위하여 형성된 감광막(308)상에도 형성되는데, 상기 금속막을 패터닝된 상기 감광막(308)을 포함하는 기판 전면에 증착한 다음, 리프트 오프(lift off)방법에 의해 상기 감광막(308)과 그 위에 형성된 금속박막(309)을 한꺼번에 제거한다.The thin metal film is also formed on the photosensitive film 308 formed to etch the protective film 307. The thin metal film is deposited on the entire surface of the substrate including the patterned photosensitive film 308, and then lifted off. By the method, the photosensitive film 308 and the metal thin film 309 formed thereon are removed at once.

리프트 오프방법은 감광막 상에 금속막 등이 형성된 경우, 감광막을 제거하는 과정에서 그 상 방에 형성된 금속막 등을 동시에 제거하는 방법이다.In the lift-off method, when a metal film or the like is formed on the photosensitive film, a metal film or the like formed thereon is simultaneously removed in the process of removing the photosensitive film.

도 3e에 도시된 바와 같이, 상기 금속박막(309)은 상기 감광막(308)상에 일부가 형성되기 때문에 리프트 오프 방법으로 제거가 가능하다.As shown in FIG. 3E, since the metal thin film 309 is partially formed on the photosensitive film 308, the metal thin film 309 may be removed by a lift-off method.

그 결과, 도 3f에서 도시된 바와 같이, 상기 금속박막(309)은 데이터 라인(306)과 액티브 층(303a)을 연결하면서 데이터 라인과 액티브 층(303)사이(309a) ,화소전극과의 연결되는 액티브 층상에 일부(309b)와 단선된 데이터 라인의 끝단과 단선된 데이터 라인의 사이를 통과하는 게이트 라인 사이에 남게된다(309c).As a result, as shown in FIG. 3F, the metal thin film 309 connects the data line 306 and the active layer 303a while being connected between the data line and the active layer 303 (309a) and the pixel electrode. A portion 309b and a gate line passing between the disconnected data line and the end of the disconnected data line remain on the active layer (309c).

상기의 결과물에 화소전극을 형성하기 위한 투명전극인 ITO(Indium Tin Oxide)막을 증착한다.(도3g)Indium tin oxide (ITO) film, which is a transparent electrode for forming a pixel electrode, is deposited on the resultant (Fig. 3G).

화소전극 물질을 상기 결과물에 증착한 결과, 도 3g에서 도시된 바와 같이,화소전극은 데이터 라인(306)과 액티브 층(303)사이에 형성된 금속박막(309a), 화소전극과 연결되는 액티브 층상의 금속박막(309b), 단선된 데이터 라인과 그 사이를 통과하는 게이트 라인 사이에 형성되는 금속박막(309c)과 각각 형성되도록 패터닝된다.As a result of depositing the pixel electrode material on the resultant material, as shown in FIG. 3G, the pixel electrode is formed on the metal thin film 309a formed between the data line 306 and the active layer 303 and on the active layer connected to the pixel electrode. The metal thin film 309b is patterned to be formed with the metal thin film 309c formed between the disconnected data line and the gate line passing therebetween.

화소전극은 상기 데이터 라인(306)과 액티브 층(303)사이의 전기적 연결을 강화하며 화소전극과 전기적 연결을 위하여 액티브 층(303)상에 형성된 금속박막(309b)과 연결된다.The pixel electrode strengthens the electrical connection between the data line 306 and the active layer 303 and is connected to the metal thin film 309b formed on the active layer 303 for electrical connection with the pixel electrode.

또한, 단선된 데이터 라인을 서로 전기적으로 연결하는 역할을 수행한다.(도 3g) 즉, 도 3g에 도시된 바와 같이, 상기 화소전극은 단선된 데이터 라인의 양 끝단에 형성된 금속박막(309c)과 연결되고 단선된 데이터 라인 사이를 통과하는 게이트 라인 위에 형성된 보호막(307)을 건너 데이터 라인을 서로 연결한다.In addition, the disconnected data lines may be electrically connected to each other (FIG. 3G). That is, as illustrated in FIG. 3G, the pixel electrode may include metal thin films 309c formed at both ends of the disconnected data line. The data lines are connected to each other by crossing the passivation layer 307 formed on the gate line passing between the connected and disconnected data lines.

상기의 결과, 본 발명의 액정표시소자에서, 데이터 라인(306)을 통하여 입력되는 데이터 신호는 금속박막과 그 위에 형성된 화소전극을 통하여 액티브 층으로 전달되고 채널 층을 통과하여 금속박막과 연결된 화소전극과 곧바로 연결된다.As a result, in the liquid crystal display of the present invention, the data signal input through the data line 306 is transmitted to the active layer through the metal thin film and the pixel electrode formed thereon, and passes through the channel layer to the pixel electrode connected to the metal thin film. Is connected immediately.

즉, 종래의 액정표시소자가 구비하는 드레인 전극은 필요치가 않다.That is, the drain electrode with which the conventional liquid crystal display element is equipped is not necessary.

또한, 본 발명은 데이터 라인과 게이트 라인이 동일 층위에 형성되기 때문에 발생할 수 있는 쇼트 문제를 데이터 라인과 게이트 라인이 교차하는 지점의 데이터 라인을 분리하고 그 사이를 게이트 라인이 통과하게 하고 화소전극을 형성하는 단계에서 서로 연결함으로써 해결한다.In addition, the present invention separates the data line at the point where the data line and the gate line intersect, allows the gate line to pass through the pixel electrode, and prevents a short problem that may occur because the data line and the gate line are formed on the same layer. Solve by connecting to each other in the forming step.

상기에서 살펴본 바와 같이, 데이터 라인과 게이트 라인을 동일 층상에 형성하고 리프트 오프 공정을 통하여 데이터 라인과 액티브 층을 전기적으로 연결시킬 수 있도록 함으로써 사용되는 마스크의 수를 줄여 공정을 단순화 시켜 생산효율을 증대시키는 효과를 얻을 수 있다.As described above, by forming the data line and the gate line on the same layer and electrically connecting the data line and the active layer through a lift-off process, the number of masks used is reduced, thereby simplifying the process and increasing production efficiency. It is possible to obtain an effect.

Claims (9)

기판을 준비하는 단계;Preparing a substrate; 상기 기판 상에 액티브 층을 형성하는 단계;Forming an active layer on the substrate; 상기 액티브 층을 포함하는 기판 상에 데이터 라인과 게이트 라인을 동시에 형성하는 단계;Simultaneously forming a data line and a gate line on a substrate including the active layer; 상기 데이터 라인과 게이트 라인 상에 보호막을 형성하는 단계;Forming a passivation layer on the data line and the gate line; 상기 데이터 라인과 액티브 층의 일부를 노출시키는 단계;Exposing a portion of the data line and active layer; 상기 노출된 데이터 라인과 액티브 층상에 금속박막을 형성하는 단계;Forming a metal thin film on the exposed data lines and the active layer; 상기 금속박막 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조 방법.And forming a pixel electrode on the metal thin film. 제 1항에 있어서, 상기 게이트 라인과 상기 데이터 라인은 서로 분리되도록 상기 게이트 라인과 상기 데이터 라인 중 어느 하나가 단락되고 다른 하나는 그 사이에 형성되는 것을 특징으로 하는 액정표시소자 제조방법.The method of claim 1, wherein one of the gate line and the data line is shorted so that the gate line and the data line are separated from each other, and the other is formed therebetween. 제 1항에 있어서, 상기 액티브 층을 형성하는 단계는The method of claim 1, wherein forming the active layer 기판 상에 비정질 실리콘 층을 형성하는 단계;Forming an amorphous silicon layer on the substrate; 상기 비정질 실리콘 층을 다결정화하는 단계;Polycrystallizing the amorphous silicon layer; 상기 다결정화된 실리콘 층을 액티브 층으로 패터닝하는 단계를 더 포함하는것을 특징으로 하는 폴리실리콘 액정표시소자 제조 방법.And patterning the polycrystalline silicon layer into an active layer. 제 1항에 있어서, 상기 액티브 층상에 데이터 라인과 게이트 전극을 포함하는 게이트 라인을 동시에 형성하는 단계는The method of claim 1, wherein simultaneously forming a gate line including a data line and a gate electrode on the active layer comprises: 상기 액티브 층상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the active layer; 상기 게이트 절연막 상에 도전막을 형성하는 단계;Forming a conductive film on the gate insulating film; 상기 도전막을 게이트 라인과 데이터 라인으로 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.And patterning the conductive layer into a gate line and a data line. 제 1항에 있어서, 상기 데이터 라인과 액티브 층의 일부를 노출시키는 단계는 상기 액티브 층과 상기 화소전극이 연결되는 컨택홀이 동시에 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.The method of claim 1, wherein exposing the data line and a portion of the active layer comprises forming contact holes to connect the active layer and the pixel electrode to each other. 제 1항에 있어서, 상기 데이터 라인과 액티브 층의 일부를 노출시키는 단계는 상기 보호막 상에 감광막을 형성하는 단계;The method of claim 1, wherein exposing a portion of the data line and the active layer comprises: forming a photoresist layer on the passivation layer; 상기 감광막을 패터닝하는 단계;Patterning the photosensitive film; 상기 패터닝된 감광막을 마스크로 적용하여 상기 보호막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.And removing the passivation layer by applying the patterned photoresist as a mask. 제 1항에 있어서, 상기 노출된 데이터 라인과 액티브 층상에 금속박막을 형성하는 단계는 패터닝된 감광막을 포함하는 기판 전면에 상기 금속박막을 형성하는 단계;The method of claim 1, wherein the forming of the metal thin film on the exposed data lines and the active layer comprises: forming the metal thin film on the entire surface of the substrate including the patterned photosensitive film; 상기 감광막 상에 형성된 금속박막과 상기 감광막을 리프트 오프 공정으로 동시에 제거하는 단계를 더 포함하는 폴리실리콘 액정표시소자 제조방법.And removing the metal thin film formed on the photosensitive film and the photosensitive film simultaneously by a lift-off process. 제 1항에 있어서, 상기 화소전극을 형성하는 단계는 단선된 데이터 라인이 서로 연결되도록 패터닝되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.The method of claim 1, wherein forming the pixel electrode is patterned such that disconnected data lines are connected to each other. 소자의 채널 층으로 작용하는 액티브 층;An active layer serving as the channel layer of the device; 상기 액티브 층과 이격되어 형성되며 일부가 단선된 데이터 라인 및 상기 단선된 데이터 라인 사이를 통과하는 게이트 라인;A gate line formed to be spaced apart from the active layer and passing between the disconnected data line and the disconnected data line; 상기 액티브 층상에 형성되는 컨택홀;A contact hole formed on the active layer; 상기 이격되는 데이터 라인과 액티브 층을 연결하고 상기 컨택홀 상에 형성되는 금속박막;A metal thin film formed on the contact hole to connect the spaced data line and the active layer; 상기 금속박막 상에 형성되는 화소전극을 구비하는 것을 특징으로 하는 폴리실리콘 액정표시소자.And a pixel electrode formed on the metal thin film.
KR1020030043991A 2003-06-30 2003-06-30 Fabrication method of polycrystalline liquid crystal display device KR100955380B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043991A KR100955380B1 (en) 2003-06-30 2003-06-30 Fabrication method of polycrystalline liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043991A KR100955380B1 (en) 2003-06-30 2003-06-30 Fabrication method of polycrystalline liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20050003274A true KR20050003274A (en) 2005-01-10
KR100955380B1 KR100955380B1 (en) 2010-04-29

Family

ID=37218495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043991A KR100955380B1 (en) 2003-06-30 2003-06-30 Fabrication method of polycrystalline liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100955380B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911568B2 (en) 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980003739A (en) * 1996-06-14 1998-03-30 구자홍 Thin film transistor array substrate and manufacturing method thereof
KR100303069B1 (en) * 1999-06-03 2001-10-29 구본준, 론 위라하디락사 LCD device and the same method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911568B2 (en) 2005-05-13 2011-03-22 Samsung Electronics Co., Ltd. Multi-layered thin films, thin film transistor array panel including the same, and method of manufacturing the panel

Also Published As

Publication number Publication date
KR100955380B1 (en) 2010-04-29

Similar Documents

Publication Publication Date Title
JP3713232B2 (en) Method of manufacturing thin film transistor including crystalline silicon active layer
US7428026B2 (en) Polycrystalline liquid crystal display device comprising a data line disposed between two separated portions of the gate line
KR100439345B1 (en) Thin film transistor including a polycrystalline active layer and method making same
US6586287B2 (en) Method for fabricating thin film transistor including crystalline silicon active layer
KR100585873B1 (en) Polycrystalline liquid crystal display device and fabfication method thereof
KR20050001937A (en) Liquid crystal display panel and fabricating method thereof
US20020102781A1 (en) Method for fabricating polysilicon thin film transistor
KR20060062139A (en) The method of poly tft fabrication by the multiple heatreatment
KR20020076793A (en) Method of crystallizing a silicon layer and method of fabricating a semiconductor device using the same
KR100652216B1 (en) Fabrication method for polycrystalline liquid crystal display device
JP4209619B2 (en) Method for manufacturing semiconductor device
KR100965980B1 (en) Polycrystalline silicon thin film transistor using milc and method for fabricating the same
KR100525436B1 (en) Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD
KR20050042597A (en) Polycrystalline liquid crystal display device and fabrication method thereof
KR100753635B1 (en) Method of Fabricating Thin Film Transistor Having LDD Structure Using MILC
KR100590265B1 (en) Method for fabricating TFT using MILC
KR100469624B1 (en) Method for fabricating a thin film transistor including crystalline active layer and a semiconductor device
KR20050003274A (en) Fabrication method of polycrystalline liquid crystal display device
US6482685B1 (en) Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step
KR100934328B1 (en) Polycrystalline silicon thin film transistor having a lower gate and manufacturing method thereof
KR100502481B1 (en) Thin Film Transistor device for Liquid Crystal Display Device and Method for Fabricating the same
JPH0697193A (en) Semiconductor device and manufacture thereof
KR100631019B1 (en) Thin film transistor and method for fabricating thereof
KR20050021096A (en) Fabrication method of liquid crystal display device
KR20050100781A (en) Array panel for display apparatus and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 10