KR20050002368A - 반도체 소자의 콘택 홀 패턴 형성 방법 - Google Patents

반도체 소자의 콘택 홀 패턴 형성 방법 Download PDF

Info

Publication number
KR20050002368A
KR20050002368A KR1020030043745A KR20030043745A KR20050002368A KR 20050002368 A KR20050002368 A KR 20050002368A KR 1020030043745 A KR1020030043745 A KR 1020030043745A KR 20030043745 A KR20030043745 A KR 20030043745A KR 20050002368 A KR20050002368 A KR 20050002368A
Authority
KR
South Korea
Prior art keywords
contact hole
chemically amplified
photoresist
forming
semiconductor device
Prior art date
Application number
KR1020030043745A
Other languages
English (en)
Inventor
복철규
이원욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030043745A priority Critical patent/KR20050002368A/ko
Publication of KR20050002368A publication Critical patent/KR20050002368A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명에 따른 반도체 소자의 콘택 홀 패턴 형성 방법은 웨이퍼 상부에 화학 증폭형 포지티브 포토레지스트가 일정두께로 도포(coating)되고, 콘택 홀 패턴이 형성되기 위해 상기 화학 증폭형 포지티브 포토레지스트가 노광 및 현상되는 공정과, 현상된 상기 화학 증폭형 포지티브 포토레지스트가 전면 노광(flood exposure)되어 산이 생성되는 공정과, 전체 표면 상부에 화학 증폭형 네거티브 포토레지스트가 일정두께로 도포되는 공정과, 상기 화학 증폭형 네거티브 포토레지스트가 산 확산 베이크(acid diffusion bake)되어 상기 화학 증폭형 포지티브 포토레지스트와 상기 화학 증폭형 네거티브 포토레지스트 사이의 계면에 불용막을 형성하는 공정과, 화학 증폭형 네거티브 포토레지스트가 제거되는 공정을 포함하여 이루어지는 콘택 홀 패턴의 내벽에 불용막을 형성하여 콘택 홀의 크기를 줄이는 방법을 사용하기 때문에, 콘택 홀의 배치에 대한 의존성 없이 콘택 홀의 크기와 모양을 일정하게 유지하고, 합선이나 저항 증가에 의한 반도체 장치의 동작 오류를 감소시켜 생산 수율을 향상시킬 수 있다.

Description

반도체 소자의 콘택 홀 패턴 형성 방법{A method for forming a contact hole pattern of a semiconductor device}
본 발명은 반도체 소자의 콘택 홀 패턴(contact hole pattern) 형성 방법에 관한 것으로, 보다 상세하게는 콘택 홀 내벽에 새로운 막을 생성하는 이층 구조의 포토레지스트(photo resist) 구조를 이용하여 전면에 걸쳐서 콘택 홀의 크기가 일정하게 형성될 수 있는 반도체 소자의 콘택 홀 패턴 형성 방법에 관한 것이다.
도 1a 내지 도 1f는 포토레지스트 플로우(photo resist flow)를 이용하는 종래 기술에 따른 반도체 소자의 콘택 홀 패턴 형성 방법을 도시한 단면도이다.
먼저, 도 1a을 참조하면, 웨이퍼(1)를 80℃의 핫 플레이트(hot plate)에 올려놓고, HMDS(Hexa Methyl Di Silazane)로 10초 동안 처리하는 초기(prime) 공정이 수행된다.
초기 공정은 포토레지스트 패턴과 웨이퍼 기판(1)의 접착력을 증가시켜 현상 공정 시 포토레지스트 패턴이 쓰러지는 것을 방지할 수 있다.
도 1b를 참조하면, 포지티브 포토레지스트(2)가 웨이퍼(1) 상부에 0.2∼0.5㎛ 두께로 도포되고, 90∼110℃의 핫 플레이트에서 90초 동안 소프트 베이크(soft bake)가 수행되어 포토레지스트(2) 내부의 용매(solvent)가 제거된다.
도 1c를 참조하면, 마스크(3)를 이용하여 포토레지스트(2)가 5∼50mJ/㎠의 에너지로 노광된다. 이때 마스크(3)의 크롬(4)에 의해 가려진 부분의 포토레지스트(2) 영역은 노광되지 않는다.
이어서, 도 1d를 참조하면, 도 1c에서 노광된 포토레지스트(2)는 90∼130℃의 핫 플레이트에서 90초 동안 PEB(Post-Exposure Bake)를 실시한다.
도 1e를 참조하면, 도 1d에서 PEB된 포토레지스트(2)는 알칼리 용액을 이용하여 현상시키면 노광되지 않은 영역만 남게되어 포토레지스트(2) 패턴이 형성된다.
도 1f를 참조하면, 도 1e에서 형성된 레지스터(2) 패턴은 상기한 소프트 베이크 시의 온도보다 높은 온도에서 플로우 베이크(flow bake)가 수행되어 플로우 된다. 따라서 포토레지스트(2)에 형성된 콘택 홀(5)의 크기는 줄어든다.
여기서, 플로우 베이크의 조건은 사용되는 포토레지스트(2)의 종류에 따라 다르지만, 일반적으로 120∼150℃의 온도에서 90초 동안 수행된다.
도 2는 종래 기술에 따른 포토레지스트 플로우 공정에서 콘택 홀이 변형되는 현상을 나타낸 레이아웃도이다. 여기서는 마스크에서의 크롬 패턴에서 콘택 홀의 직경 크기는 190㎚인 경우를 예를 들어 설명한다.
도 2를 참조하면, 콘택 홀의 배치(layout)에 따라 콘택 홀 A, B, C, D의 모양과 크기가 각각 다르게 변형되는 것을 나타낸다. 즉, 콘택 홀 A의 직경 크기는 158㎚, 콘택 홀 B의 직경 크기는 151㎚, 콘택 홀 C의 직경 크기는 138㎚, 및 콘택 홀 D의 직경 크기는 170㎚이 된다.
이와 같이 콘택 홀이 변형되는 원인은 콘택 홀 주변의 포토레지스트 양이 콘택 홀의 배치에 따라 다르기 때문이다. 즉, 콘택 홀 주변에 포토레지스트 양이 많을수록 플로우가 많이 되므로 콘택 홀의 크기가 작아진다.
또한, 콘택 홀이 임의로(random) 배치된 경우 콘택 홀 주변의 포토레지스트 양이 서로 다르기 때문에 마스크(3)에서 원형인 콘택 홀 모양이 콘택 홀 C의 경우와 같이 타원 모양으로 변형되는 문제점이 있다.
상기 문제점을 해결하기 위한 본 발명의 목적은, 포토레지스트에 형성된 콘택 홀의 크기와 모양을 배치에 대한 의존성 없이 일정하게 유지하는 것이다.
본 발명의 다른 목적은, 포토레지스트에 형성된 콘택 홀을 일정한 크기로 형성하여 콘택에서 합선이나 저항 증가에 의한 반도체 장치의 동작 오류를 감소시켜 생산 수율을 향상시키는 것이다.
도 1a 내지 도 1f는 포토레지스트 플로우(photo resist flow)를 이용하는 종래 기술에 따른 반도체 소자의 콘택 홀 패턴 형성 방법을 도시한 단면도.
도 2는 종래 기술에 따른 포토레지스트 플로우 공정에서 콘택 홀이 변형된 현상을 나타낸 레이아웃도.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 콘택 홀 패턴 형성 방법을 도시한 단면도.
도 4a 내지 도 4c는 본 발명에 따른 반도체 소자의 콘택 홀 패턴 형성 방법에서 화학 증폭형 네거티브 포토레지스트가 경화되어 불용막으로 형성되는 과정을 나타내는 개념도.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택 홀 패턴 형성 방법은, 웨이퍼 상부에 화학 증폭형 포지티브 포토레지스트가 일정두께로 도포(coating)되고, 콘택 홀 패턴이 형성되기 위해 상기 화학 증폭형 포지티브 포토레지스트가 노광 및 현상되는 제 1 공정; 현상된 상기 화학 증폭형 포지티브 포토레지스트가 전면 노광(flood exposure)되어 산이 생성되는 제 2 공정; 전체 표면 상부에 화학 증폭형 네거티브 포토레지스트가 일정두께로 도포되는 제 3 공정; 상기 화학 증폭형 네거티브 포토레지스트가 산 확산 베이크(acid diffusion bake)되어 상기 화학 증폭형 포지티브 포토레지스트와 상기 화학 증폭형 네거티브 포토레지스트 사이의 계면에 불용막을 형성하는 제 4 공정; 및 화학 증폭형 네거티브 포토레지스트가 제거되는 제 5 공정을 포함하여 이루어지는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.
본 발명에 따른 반도체 소자의 콘택 홀 패턴 형성 방법은 콘택 홀 크기를 줄이기 위한 방법으로써, 포토레지스트를 열적으로 변형시키는 것이 아닌 형성된 콘택 홀 내벽에 새로운 막을 형성하여 콘택 홀 크기를 줄이는 방법이다.
도 3a 내지 도 3e는 본 발명에 따른 반도체 소자의 콘택 홀 패턴 형성 방법을 도시한 단면도이다.
먼저, 도 3a를 참조하면, 종래 기술에 따른 콘택 홀 형성 공정과 동일하게, 화학 증폭형 포지티브 포토레지스트(chemically amplified positive photo resist)(2)가 0.2∼0.5㎛ 두께로 웨이퍼(1) 상부에 도포되고, 노광 및 현상 공정에 의해 콘택 홀(5) 패턴이 형성된다.
도 3b를 참조하면, 콘택 홀(5)을 형성하는 포토레지스트(2)가 전면 노광되면 산(acid)이 발생된다. 이때, 노광 에너지는 콘택 홀 패턴 형성에 사용되는 통상의 노광 에너지와 동일한 노광 에너지 5∼50mJ/㎠가 사용된다.
도 3c를 참조하면, 도 3b에서 노광되어 산이 생성된 화학 증폭형 포지티브 포토레지스트(2) 상부에 화학 증폭형 네거티브 포토레지스트(chemically amplified negative photo resist)(6)가 0.2∼1.0㎛의 두께로 코팅된다.
도 3d를 참조하면, 100∼200℃의 핫 플레이트에서 일정시간 동안 산 확산 베이크(acid diffusion bake)가 수행된다.
산 확산 베이크가 수행되는 동안 화학 증폭형 포지티브 포토레지스트(2)에서 이미 생성된 산(acid)은 화학 증폭형 네거티브 포토레지스트(6)를 경화시키는 반응을 일으킨다. 즉, 화학 증폭형 포지티브 포토레지스트(2)와 화학 증폭형 네거티브 포토레지스트(6) 경계면에 새로운 불용막(7)이 형성된다. 상기 경화 반응에 대한 구체적인 메커니즘은 도 4a 내지 도 4c를 참조하여 후술한다.
도 3e를 참조하면, 알칼리 용액에 이용하여 경화 반응이 이루어지지 않은 화학 증폭형 네거티브 포토레지스트(6)가 제거되면, 최종적인 콘택 홀(5)이 형성된다.
이때, 화학 증폭형 네거티브 포토레지스트(6)의 경화반응에 의해 발생된 불용막(7)은 현상 공정 후에도 용해되지 않고 패턴으로 남아서 콘택 홀 크기를 줄인다.
따라서, 이러한 불용막(7)의 두께는 도 3b에 도시된 공정에서 노광 에너지를 증가시켜 산(acid)의 농도를 높일수록, 또한 도 3d에 도시된 공정에서 산 확산 베이크 공정 시의 베이크 온도를 높여 산의 확산을 많이 시킬수록 증가한다.
이와 같이 본 발명에 따른 반도체 소자의 콘택 홀 패턴 형성 방법은 콘택 홀(5)의 내벽에 불용막(7)을 형성하여 콘택 홀(5)의 크기를 줄이는 방법을 사용한다.
또한, 본 발명에 따른 반도체 소자의 콘택 홀 패턴 형성 방법은 화학 증폭형 포토레지스트(chemically amplified photo resist)를 사용하는 경우, KrF(248㎚), ArF(193㎚), F2(157㎚), EUV(13㎚) 등의 모든 종류의 리소그래피(lithography) 공정에서 적용 가능하다.
한편, 도 4a 내지 도 4c를 참조하여 도 3d에 도시된 공정에서 화학 증폭형 네거티브 포토레지스트(6)가 경화되어 불용막(7)으로 형성되는 과정을 나타내는 개념도이다.
화학 증폭형 네거티브 포토레지스트(6)는 도 4a와 같이 수지(resin)(11), 가교제(crosslinker)(12), 및 광산발생제(photo acid generator; PAG)(13)를 포함한다.
도 4a에 도시된 바와 같은 화학 증폭형 포지티브 포토레지스트(2)를 노광하면 도 4b와 같이 광산발생제(13)로부터 산(acid)(14)이 발생한다.
그리고, PEB(Post-Exposure Bake) 공정에서 도 4b에서 생성된 산(14)은 가교제(12)를 수지(11)와 반응시키는 촉매로써 사용된다. 따라서 도 4c에 도시된 바와 같이 가교제(12)는 수지(11)와 반응하여 경화된다.
상기한 바와 같이 화학 증폭형 네거티브 포토레지스트(6)는 산(14)에 의해 경화된다. 그러므로, 도 3d의 산 확산 베이크 공정이 진행되면 도 3b 공정에서 생성된 산(14)이 화학 증폭형 네거티브 포토레지스트(6)로 확산되고, 도 4a 내지 도 4c에 도시된 메커니즘에 따라 가교제(12)와 수지(11)가 산(14)에 의해 경화되어 불용막(7)이 생성된다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 콘택 홀 패턴 형성 방법은 패턴 배치에 상관없이 임의의 배치에서도 콘택 홀의 크기 및 모양의 변형이 발생되지 않는 효과가 있다.
또한, 콘택 홀 크기와 모양을 일정하게 유지할 수 있기 때문에 합선이나 저항 증가에 의한 반도체 소자의 동작 오류가 감소되어 반도체 소자의 생산 수율을 향상시킬 수 있는 효과가 있다.
게다가, 반도체 소자의 패턴 설계 시에 설계자에게 유연성(flexibility)을제공할 수 있는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

  1. 웨이퍼 상부에 화학 증폭형 포지티브 포토레지스트가 일정두께로 도포(coating)되고, 콘택 홀 패턴이 형성되기 위해 상기 화학 증폭형 포지티브 포토레지스트가 노광 및 현상되는 제 1 공정;
    현상된 상기 화학 증폭형 포지티브 포토레지스트가 전면 노광(flood exposure)되어 산이 생성되는 제 2 공정;
    전체 표면 상부에 화학 증폭형 네거티브 포토레지스트가 일정두께로 도포되는 제 3 공정;
    상기 화학 증폭형 네거티브 포토레지스트가 산 확산 베이크(acid diffusion bake)되어 상기 화학 증폭형 포지티브 포토레지스트와 상기 화학 증폭형 네거티브 포토레지스트 사이의 계면에 불용막을 형성하는 제 4 공정; 및
    화학 증폭형 네거티브 포토레지스트가 제거되는 제 5 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 홀 패턴 형성 방법.
  2. 제 1 항에 있어서, 상기 콘택 홀의 크기는
    상기 불용막의 두께에 따라 조절되는 것을 특징으로 하는 반도체 소자의 콘택 홀 패턴 형성 방법.
  3. 제 2 항에 있어서, 상기 제 2 공정에서
    화학 증폭형 포지티브 포토레지스트가 노광(exposure)되는 노광 에너지의 크기를 조절하여 발생되는 산(acid)의 양에 따라 상기 불용막의 두께가 조절되는 것을 특징으로 하는 반도체 소자의 콘택 홀 패턴 형성 방법.
  4. 제 2 항에 있어서, 상기 제 4 공정에서
    화학 증폭형 네거티브 포토레지스트가 산 확산 베이크(acid diffusion bake)되는 온도를 조절하여 상기 불용막의 두께가 조절되는 것을 특징으로 하는 반도체 소자의 콘택 홀 패턴 형성 방법.
KR1020030043745A 2003-06-30 2003-06-30 반도체 소자의 콘택 홀 패턴 형성 방법 KR20050002368A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030043745A KR20050002368A (ko) 2003-06-30 2003-06-30 반도체 소자의 콘택 홀 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030043745A KR20050002368A (ko) 2003-06-30 2003-06-30 반도체 소자의 콘택 홀 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20050002368A true KR20050002368A (ko) 2005-01-07

Family

ID=37217900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030043745A KR20050002368A (ko) 2003-06-30 2003-06-30 반도체 소자의 콘택 홀 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR20050002368A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100913005B1 (ko) * 2006-10-31 2009-08-20 주식회사 하이닉스반도체 마스크 패턴 형성 방법
KR100944336B1 (ko) * 2006-01-13 2010-03-02 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성 방법
US7851135B2 (en) 2007-11-30 2010-12-14 Hynix Semiconductor Inc. Method of forming an etching mask pattern from developed negative and positive photoresist layers
US9219192B2 (en) 2012-05-18 2015-12-22 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof
US9519173B2 (en) 2012-03-21 2016-12-13 Samsung Display Co., Ltd. Display panel including a trench defined in a substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944336B1 (ko) * 2006-01-13 2010-03-02 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성 방법
KR100913005B1 (ko) * 2006-10-31 2009-08-20 주식회사 하이닉스반도체 마스크 패턴 형성 방법
US7851135B2 (en) 2007-11-30 2010-12-14 Hynix Semiconductor Inc. Method of forming an etching mask pattern from developed negative and positive photoresist layers
US9519173B2 (en) 2012-03-21 2016-12-13 Samsung Display Co., Ltd. Display panel including a trench defined in a substrate
US9219192B2 (en) 2012-05-18 2015-12-22 Samsung Display Co., Ltd. Display apparatus and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6398430B1 (en) Semiconductor device fabrication system
US20060160028A1 (en) Method of forming fine patterns of a semiconductor device
KR20040026105A (ko) 미세 패턴 형성 재료, 미세 패턴 형성 방법 및 반도체장치의 제조 방법
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
KR20050002368A (ko) 반도체 소자의 콘택 홀 패턴 형성 방법
US20050181313A1 (en) Method for forming openings in a substrate using a packing and unpacking process
JP2000031025A (ja) レジストパターンの形成方法
KR100291331B1 (ko) 반도체소자의제조장비및이를이용한반도체소자의패턴형성방법
JP2009139695A (ja) 半導体装置の製造方法
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
US7629595B2 (en) Method for fabricating semiconductor device
US20050084793A1 (en) Methods and compositions for reducing line wide roughness
KR100422956B1 (ko) 미세패턴형성방법
KR100333389B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
KR20060047051A (ko) 포토레지스트 패턴 형성 방법
JPH03282553A (ja) レジストパターンの形成方法
JPH0562894A (ja) 微細パターン形成方法
KR20220064438A (ko) 포지티브 포토레지스트 조성물 및 이를 사용한 포토리소그라피 방법
JP2001185473A (ja) レジストパターンの形成方法
JPH03136233A (ja) 半導体装置の製造方法
JP2005005527A (ja) レジストパターン形成方法およびそれを用いた半導体装置の製造方法
KR19990003874A (ko) 반도체 장치의 포토레지스트 패턴 형성 방법
KR20020028114A (ko) 선폭감소를 위한 포토 레지스트패턴 형성방법
US20160196968A1 (en) Patterning method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application