KR20050001934A - 액정표시패널 - Google Patents

Abstract

본 발명은 데이터라인 수를 줄임과 동시에 데이터라인 수를 줄임과 동시에 스토리지캐패시터의 용량값을 유지하면서 개구율을 향상시킬 수 있는 액정표시패널에 관한 것이다.

본 발명에 따른 액정표시패널은 데이터라인들과, 상기 데이터라인들과 게이트절연막을 사이에 두고 절연되게 교차하는 게이트라인들과, 상기 데이터라인을 기준으로 일측에 형성되며 상기 데이터라인으로부터 화소신호가 공급되는 제1 액정셀과, 상기 데이터라인을 기준으로 다른 일측에 형성되며 상기 데이터라인으로부터 화소 신호가 공급되는 제2 액정셀과, 상기 제1 및 제2 액정셀 중 어느 하나의 화소전극, 그 화소전극과 보호막을 사이에 두고 중첩되며 상기 데이터라인과 동일 평면 상에 위치하는 스토리지전극으로 이루어진 스토리지캐패시터를 구비하는 것을 특징으로 한다.

Description

액정표시패널{Liquid Crystal Display Panel}

본 발명은 액정표시패널에 관한 것으로 특히, 데이터라인 수를 줄임과 동시에 스토리지캐패시터의 용량값을 유지하면서 개구율을 향상시킬 수 있는 액정표시패널에 관한 것이다.

액정표시소자는 전계를 이용하여 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 화소 매트릭스를 가지는 액정표시패널과 액정표시패널을 구동하기 위한 구동회로를 구비한다. 구동회로는 화상정보가 표시패널에 표시되도록 화소 매트릭스를 구동하게 된다.

도 1은 종래의 액정표시장치를 나타내는 도면이다.

도 1을 참조하면, 종래의 액정표시장치는 액정패널(2)과, 액정패널(2)의 데이터라인들(DL1 내지 DLm)을 구동하기 위한 데이터 드라이버(4)와, 액정패널(2)의게이트라인들(GL1 내지 GLn)을 구동하기 위한 게이트 드라이버(6)를 구비한다.

액정패널(2)은 게이트라인들(GL1 내지 GLn)과 데이터라인들(DL1 내지 DLm)의 교차부에 각각 형성된 박막 트랜지스터(TFT)와, 박막 트랜지스터(TFT)에 접속되고 매트릭스 형태로 배열되어진 액정셀들을 구비한다.

게이트 드라이버(6)는 도시되지 않은 타이밍 제어부로부터의 제어신호에 따라 게이트 라인들(GL1 내지 GLn)에 순차적으로 게이트신호를 공급한다. 데이터 드라이버(4)는 타이밍 제어부로부터 공급되는 데이터(R,G,B)를 아날로그 신호인 비디오신호로 변환하여 게이트라인들(GL1 내지 GLn)에 게이트신호가 공급되는 1수평주기마다 1수평라인분의 비디오신호를 데이터라인들(DL1 내지 DLm)로 공급한다.

박막 트랜지스터(TFT)는 게이트라인(GL1 내지 GLn)으로부터의 게이트신호에 응답하여 데이터라인(DL1 내지 DLm)으로부터의 데이터를 액정셀로 공급한다. 액정셀은 액정을 사이에 두고 대면하는 공통전극과, 박막 트랜지스터(TFT)에 접속된 화소전극으로 구성되므로 등가적으로 액정 캐패시터(Clc)로 표시될 수 있다. 이러한 액정셀은 액정 캐패시터(Clc)에 충전된 데이터전압을 다음 데이터전압이 충전될 때 까지 유지시키기 위하여 이전단 게이트라인에 접속된 스토리지 캐패시터(도시되지 않음)를 포함한다.

이와 같은 종래의 액정표시장치의 액정셀들을 구동하기 위하여 m개의 데이터라인들(DL1 내지 DLm)을 필요로한다. 이에 따라 공정시간 및 제조비용이 낭비되는 단점이 있다. 또한, m개의 데이터라인들(DL1 내지 DLm)을 각각을 구동하기 위하여 많은 수의 데이터 드라이버 집적회로(Integrated Circuit : 이하 "IC"라 함)가 포함되어야 하므로 많은 제조비용이 소모되어야 하는 문제점이 있다.

이러한 문제점을 해결하기 위하여, 도 2에 도시된 바와 같이 m(m은 양의 정수)개의 데이터라인들을 m/2개로 줄인 액정표시장치가 제안되었다.

도 2에 도시된 액정표시장치는 액정패널(8)과, 액정패널(8)의 데이터라인들(DL1 내지 DLm/2)을 구동하기 위한 데이터 드라이버(10)와, 액정패널(8)의 게이트라인들(GL1 내지 GLn+1)을 구동하기 위한 게이트 드라이버(12)를 구비한다.

액정패널(8)은 도 3에 도시된 바와 같이 제k(k는 양의 정수) 및 제k+1 번째 게이트라인들(GLk,GLk+1)과 제i 번째 데이터라인(DLi)의 교차부에 형성되는 제1 내지 제3 TFT(T1 내지 T3)와, 제1 내지 제3 TFT(T1 내지 T3) 중 적어도 어느 하나와 접속되는 제1 및 제2 화소전극(14,24)과, 제1 및 제2 화소전극(14,24)과 이전단 게이트라인과의 중첩부분에 위치하는 스토리지캐패시터(SC)를 구비한다.

제1 TFT(T1)는 제k 번째 게이트라인(GLk)에 포함되는 게이트전극(16)과, 제k+1 번째 게이트라인(GLk+1)과 제4 접촉홀(22d)을 통해 접속되는 소스전극(20)과, 제2 TFT(T2)의 게이트전극(26)과 제1 접촉홀(22a)을 통해 접속되는 드레인전극(18)을 구비한다.

제2 TFT(T2)는 제1 TFT(T1)의 드레인전극(18)과 접속되는 게이트전극(26)과, 제i 번째 데이터라인(DLi)과 접속되는 소스전극(28)과, 제2 접촉홀(22b)을 통해 제1 화소전극(14)과 접속되는 드레인전극(30)을 구비한다.

제3 TFT(T3)는 제k 번째 게이트라인(GLk)과 접속되는 게이트전극(36)과, 제i번째 데이터라인(DLi)과 접속되는 소스전극(38)과, 제3 접촉홀(22c)을 통해 제2 화소전극(24)과 접속되는 드레인전극(40)을 구비한다.

제1 및 제2 화소전극(14,24)은 제i 번째 데이터라인(DLi)과 제k 및 제k+1 번째 게이트라인(GLk,GLk+1)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다.

스토리지캐패시터(SC)는 액정셀에 충전된 화소전압을 유지하게 된다. 이를 위해 스토리지캐패시터(SC)는 도 4에 도시된 바와 같이 이전단 게이트라인(GL)과, 그 게이트라인(GL)과 게이트절연막(50) 및 보호막(52)을 사이에 두고 중첩되게 형성되는 화소전극(14,24)으로 이루어진다.

이와 같이, 도 2에 도시된 액정표시장치는 하나의 데이터라인(DL)을 사이에 두고 좌/우측에 형성되는 제1 및 제2 화소전극(14,24)에 데이터라인(DL)으로부터의 화소데이터를 공급한다. 따라서, 도 2에 도시된 액정표시장치는 도 1에 도시된 액정표시장치에 비하여 데이터라인(DL)의 수가 절반으로 줄어들게 된다.

한편, 도 4에 도시된 스토리지캐패시터의 게이트라인(GL)과 화소전극(14,24) 사이에 형성되는 게이트절연막(50)은 약 4000Å의 두께를 가지며, 보호막(52)은 약 2000Å의 두께를 가지게 된다. 이와 같이 게이트라인(GL)과 화소전극(14,24)은 약 6000Å의 소정 거리를 유지하여야 하므로 거리에 반비례하는 스토리지캐패시터의 용량값(Cst)을 증대시키는데는 한계가 있다.

따라서, 본 발명의 목적은 데이터라인 수를 줄임과 동시에 스토리지캐패시터의 용량값을 유지하면서 개구율을 향상시킬 수 있는 액정표시패널을 제공하는 것이다.

도 1은 종래의 액정표시장치를 나타내는 도면이다.

도 2는 종래 데이터라인 수를 줄인 액정표시장치를 나타내는 도면이다.

도 3은 도 2에 도시된 액정표시패널을 상세히 나타내는 평면도이다.

도 4는 도 3에서 선 "Ⅳ-Ⅳ'"를 따라 절취한 스토리지캐패시터를 나타내는 단면도이다.

도 5는 본 발명의 제1 실시 예에 따른 액정표시패널을 나타내는 회로도이다.

도 6은 도 5에 도시된 박막트랜지스터와 스토리지캐패시터를 상세히 나타내는 평면도이다.

도 7은 도 6에서 선 "Ⅶ-Ⅶ'"를 따라 절취한 스토리지캐패시터를 나타내는 단면도이다.

도 8은 본 발명의 제2 실시 예에 따른 액정표시패널을 나타내는 평면도이다.

도 9는 본 발명에 따른 액정표시패널의 구동방법을 나타내는 파형도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

2,8 : 액정패널 4,10 : 데이터 드라이버

6,12 : 게이트 드라이버 14,24,114,124 : 화소전극

16,26,36,116,126,136 : 게이트전극

18,28,38,118,128,138 : 소스전극

20,30,40,120,130,140 : 드레인전극

22,122 : 접촉홀 50,150 : 게이트절연막

52,152 : 보호막

상기 목적을 달성하기 위하여, 본 발명의 액정표시패널은 데이터라인들과, 상기 데이터라인들과 게이트절연막을 사이에 두고 절연되게 교차하는 게이트라인들과, 상기 데이터라인을 기준으로 일측에 형성되며 상기 데이터라인으로부터 화소신호가 공급되는 제1 액정셀과, 상기 데이터라인을 기준으로 다른 일측에 형성되며 상기 데이터라인으로부터 화소 신호가 공급되는 제2 액정셀과, 상기 제1 및 제2 액정셀 중 어느 하나의 화소전극, 그 화소전극과 보호막을 사이에 두고 중첩되며 상기 데이터라인과 동일 평면 상에 위치하는 스토리지전극으로 이루어진 스토리지캐패시터를 구비하는 것을 특징으로 한다.

상기 스토리지캐패시터는 상기 제1 액정셀의 제1 화소전극, 그 화소전극과 보호막을 사이에 두고 중첩되며 상기 데이터라인과 동일 평면 상에 위치하는 스토리지전극으로 이루어진 제1 스토리지캐패시터와, 상기 제2 액정셀의 제2 화소전극, 그 화소전극과 보호막을 사이에 두고 중첩되며 상기 데이터라인과 동일 평면 상에 위치하는 스토리지전극으로 이루어진 제제2 스토리지캐패시터를 포함하는 것을 특징으로 한다.

상기 스토리지캐패시터는 상기 제1 액정셀의 제1 화소전극, 그 화소전극과보호막을 사이에 두고 중첩되며 상기 데이터라인과 동일 평면 상에 위치하는 스토리지전극으로 이루어진 제1 스토리지캐패시터와, 상기 제2 액정셀의 제2 화소전극, 그 화소전극과 상기 게이트절연막 및 보호막을 사이에 두고 중첩되는 상기 게이트라인으로 이루어진 제2 스토리지캐패시터를 포함하는 것을 특징으로 한다.

상기 액정표시패널은 상기 데이터라인으로 공급되는 비디오신호를 상기 제1 액정셀에 공급하기 위한 제1 스위칭부와, 상기 데이터라인으로 공급되는 비디오신호를 상기 제2 액정셀에 공급하기 위한 제2 스위칭부를 추가로 구비하는 것을 특징으로 한다.

상기 제1 스위칭부는 제k(k는 자연수) 번째 게이트라인에 접속되는 게이트전극과, 상기 제k+1 번째 게이트라인과 접속되는 소스전극과, 소스전극과 채널을 사이에 두고 마주보는 드레인전극을 갖는 제1 박막트랜지스터와, 상기 제1 박막트랜지스터의 드레인전극과 접속되는 게이트전극과, 상기 데이터라인과 접속되는 소스전극과, 상기 제1 화소전극과 접속되는 드레인전극을 갖는 제2 박막트랜스터를 구비하는 것을 특징으로 한다.

상기 제2 스위칭부는 상기 제k 번째 게이트라인에 접속되는 게이트전극과, 상기 데이터라인에 접속되는 소스전극과, 상기 제2 화소전극과 접속되는 드레인전극을 갖는 제3 박막트랜지스터를 구비하는 것을 특징으로 한다.

상기 스토리지전극은 상기 제k+1번째 게이트라인과 접속되는 것을 특징으로 한다.

상기 제2 스토리지캐패시터를 이루는 게이트라인은 상기 제k 번째 게이트라인인 것을 특징으로 한다.

상기 게이트라인에는 두 개 이상의 스캔신호가 연속적으로 공급되는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 5는 본 발명에 따른 액정표시패널을 나타내는 회로도이며, 도 6은 도 5에 도시된 액정표시패널을 나타내는 평면도이다.

도 5 및 도 6을 참조하면, 본 발명의 제1 실시 예에 따른 액정표시패널은 제k(k는 양의 정수) 및 제k+1 번째 게이트라인들(GLk,GLk+1)과 제i 번째 데이터라인(DLi)의 교차부에 형성되는 제1 내지 제3 TFT(T1 내지 T3)와, 제1 내지 제3 TFT(T1 내지 T3) 중 적어도 어느 하나와 접속되는 제1 및 제2 화소전극(114,124)과, 제1 및 제2 화소전극(114,124)에 충전된 화소전압변동을 방지하기 위한 스토리지캐패시터(SC)를 구비한다.

제1 TFT(T1)는 제k 번째 게이트라인(GLk)에 포함되는 게이트전극(116)과, 제k+1 번째 게이트라인(GLk+1)과 제4 접촉홀(122d)을 통해 접속되는 소스전극(120)과, 제2 TFT(T2)의 게이트전극(126)과 제1 접촉홀(122a)을 통해 접속되는 드레인전극(118)을 구비한다.

제2 TFT(T2)는 제1 TFT(T1)의 드레인전극(118)과 접속되는 게이트전극(126)과, 제i 번째 데이터라인(DLi)과 접속되는 소스전극(128)과, 제2 접촉홀(122b)을 통해 제1 화소전극(114)과 접속되는 드레인전극(130)을 구비한다.

제3 TFT(T3)는 제k 번째 게이트라인(GLk)과 접속되는 게이트전극(136)과, 제i 번째 데이터라인(DLi)과 접속되는 소스전극(138)과, 제3 접촉홀(122c)을 통해 제2 화소전극(124)과 접속되는 드레인전극(140)을 구비한다.

제1 및 제2 화소전극(114,124)은 제i 번째 데이터라인(DLi)과 제k 및 제k+1 번째 게이트라인(GLk,GLk+1)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 제1 및 제2 화소전극(114,124)은 제2 및 제3 접촉홀(122b,122c)을 통해 드레인전극(130,140)과 전기적으로 접속된다. 이러한 제1 및 제2 화소전극(114,124)은 제1 내지 제3 TFT(T1 내지 T3)를 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 액정은 유전율이방성에 기인하여 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(114,124)을 경유하여 입사되는 광을 상부기판쪽으로 투과시키게 된다.

스토리지캐패시터(SC)는 제1 및 제2 화소전극(114,124)에 충전된 화소전압의 변동을 억제하는 역할을 하게 된다. 이를 위해, 스토리지캐패시터(SC)는 도 7에 도시된 바와 같이 스토리지전극(154)과, 그 스토리지전극(154)과 보호막(152)을 사이에 두고 중첩되게 형성되는 화소전극(114,124)으로 이루어진다. 여기서, 스토리지전극(154)은 제1 TFT(T1)의 드레인전극(120)과 접속되어 게이트절연막(159) 상에 제1 TFT(T1)의 드레인전극(120)과 동일금속, 즉 데이터라인(DL)과 동일한 데이터금속층으로 형성된다. 이러한 스토리지전극(154)은 제k+1번째 게이트라인(GLk+1)을 통해 게이트로우전압이 공급된다.

이와 같이, 약 2000Å 두께의 보호막(152)을 사이에 두고 절연 중첩되는 화소전극(114,124)과 스토리지전극(154) 사이의 거리는 종래 약 6000Å의 두께의 절연층을 사이에 두고 절연 중첩되는 화소전극(114,124)과 게이트라인(GL) 사이의 거리보다 약 1/3정도 줄어든다. 즉, 본 발명의 스토리지캐패시터의 용량값은 종래보다 약 3배정도 증가하게 된다. 이에 따라, 본 발명과 종래 스토리지캐패시터의 용량값이 동일하게 되면 본 발명의 스토리지캐패시터의 면적은 종래보다 약 1/3정도 줄어든다. 종래보다 스토리지캐패시터가 화소영역에서 차지하는 면적이 약 1/3만큼 줄어들게 되어 본 발명의 개구율은 약 1.7% 정도 향상된다.

도 8은 본 발명의 제2 실시 예에 따른 액정표시패널을 나타내는 평면도이다.

도 8을 참조하면, 본 발명의 제2 실시 예에 따른 액정표시패널은 화소전극의 형성위치에 따라 다른 구조를 갖는 제1 및 제2 스토리지캐패시터(SC1,SC2)를 구비한다.

제1 스토리지캐패시터(SC1)는 데이터라인(DL)을 기준으로 좌측에 위치하는 제1 화소전극에 충전된 화소전압의 변동을 억제하는 역할을 하게 된다. 이를 위해 제1 스토리지캐패시터(SC1)는 스토리지전극(154)과, 그 스토리지전극(154)과 보호막(152)을 사이에 두고 중첩되게 형성되는 제1 화소전극(114)으로 이루어진다. 여기서, 스토리지전극(154)은 제1 TFT(T1)의 드레인전극(120)과 접속되어 게이트절연막(150) 상에 제1 TFT(T1)의 드레인전극(120)과 동일금속으로 형성된다. 이러한스토리지전극(154)은 제k+1번째 게이트라인(GLk+1)을 통해 게이트로우전압이 공급된다.

제2 스토리지캐패시터(SC2)는 데이터라인을 기준으로 우측에 위치하는 제2 화소전극(124)에 충전된 화소전압의 변동을 방지하는 역할을 하게 된다. 이를 위해 제2 스토리지캐패시터(SC2)는 제k 번째 게이트라인(GLk)과, 그 게이트라인(GLk)과 게이트절연막(150) 및 보호막(152)을 사이에 두고 중첩되는 형성되는 제2 화소전극(124)으로 이루어진다.

이와 같이, 제1 스토리지캐패시터(SC1)는 약 2000Å 두께의 보호막(152)을 사이에 두고 절연 중첩되는 화소전극(114,124)과 스토리지전극(154)으로 형성됨으로써 스토리지캐패시터의 용량값이 상대적으로 증가하게 된다. 이에 따라, 본 발명과 종래 스토리지캐패시터의 용량값이 동일하게 되면 본 발명의 스토리지캐패시터의 면적은 종래보다 약 1/3정도 줄어든다. 종래보다 스토리지캐패시터가 화소영역에서 차지하는 면적이 약 1/3만큼 줄어들게 되어 본 발명의 개구율이 향상된다.

도 9는 본 발명에 따른 액정표시패널의 구동방법을 나타내는 파형도이다.

도 9를 참조하면, 본 발명에 따른 액정표시패널은 제k+1 번째 게이트라인(GLk+1)에 제1 게이트신호(SP1)를 공급함과 아울러 제k 번째 게이트라인(GLk)에 제2 게이트신호(SP2)를 공급한다. 여기서, 제2 게이트신호(SP2)의 폭이 제1 게이트신호(SP1)의 폭 보다 넓게 설정되기 때문에 제1 기간(TA1)동안 제1 게이트신호(SP1) 및 제2 게이트신호(SP2)가 동시에 인가되고, 제1 기간(TA)에 이은 제2 기간(TB)동안 제 2게이트신호(SP2) 만이 인가된다.

제k+1 번째 게이트라인(GLk+1)에 제1 게이트신호(SP1)가 인가되고, 제k 번째 게이트라인(GLk)에 제2 게이트신호(SP2)가 인가되는 제1 기간(TA1)동안 제1 및 제2 TFT(T1,T2)가 턴온되어 제1 비디오신호는 제1 화소전극(44)에 공급된다.

이를 상세히 설명하면, 제k 번째 게이트라인(GLk)에 공급되는 제2 게이트신호(SP2)에 의해 제1 TFT(T1)는 턴온되어 제1 비디오신호는 제2 TFT(T2)의 소스전극(58)에 공급된다. 이 때, 제k+1번째 게이트라인(GLk+1)에 공급되는 제1 게이트신호(SP1)에 의해 제2 TFT(T2)가 턴온되기 때문에 제2 TFT(T2)의 소스전극(58)으로 공급된 제1 비디오신호(DA)는 제2 TFT(T2)의 드레인전극(60)을 통해 제1 화소전극(44)에 공급된다. 즉, 제1 화소전극(44)은 제k 번째 게이트라인(GLk)에 제2 게이트신호(SP2)가 공급되고 제k+1 번째 게이트라인(GLk+1)에 제1 게이트신호(SP1)가 공급될 때 제1 비디오신호(DA)를 공급받게 된다.

이어서, 제k 번째 게이트라인(GLk)에 제2 게이트신호(SP2)만이 공급되는 제2 기간(TA2)에는 제3 TFT(T3)가 턴온된다. 제3 TFT(T3)가 턴온되어 제2 기간(TA2)동안 데이터라인(DLi)으로부터 공급된 제2 비디오신호(DB)는 제2 화소전극(54)에 공급된다.

상술한 바와 같이, 본 발명에 따른 액정표시패널은 데이터금속층으로 형성되는 스토리지전극과, 그 스토리지전극과 약 2000Å의 두께를 갖는 보호막을 사이에 두고 중첩되는 화소전극으로 이루어진다. 이에 따라, 종래보다 약 1/3 만큼 두 전극 간의 거리가 가까워지므로 그 만큼 스토리지캐패시터의 면적을 줄일 수 있다. 화소영역에서 스토리지캐패시터가 차지하는 면적이 줄어들어 개구율이 그 만큼 향상된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (9)

1. 데이터라인들과,

   상기 데이터라인들과 게이트절연막을 사이에 두고 절연되게 교차하는 게이트라인들과,

   상기 데이터라인을 기준으로 일측에 형성되며 상기 데이터라인으로부터 화소신호가 공급되는 제1 액정셀과,

   상기 데이터라인을 기준으로 다른 일측에 형성되며 상기 데이터라인으로부터 화소 신호가 공급되는 제2 액정셀과,

   상기 제1 및 제2 액정셀 중 어느 하나의 화소전극, 그 화소전극과 보호막을 사이에 두고 중첩되며 상기 데이터라인과 동일 평면 상에 위치하는 스토리지전극으로 이루어진 스토리지캐패시터를 구비하는 것을 특징으로 하는 액정표시패널.
2. 제 1 항에 있어서,

   상기 스토리지캐패시터는

   상기 제1 액정셀의 제1 화소전극, 그 화소전극과 보호막을 사이에 두고 중첩되며 상기 데이터라인과 동일 평면 상에 위치하는 스토리지전극으로 이루어진 제1 스토리지캐패시터와,

   상기 제2 액정셀의 제2 화소전극, 그 화소전극과 보호막을 사이에 두고 중첩되며 상기 데이터라인과 동일 평면 상에 위치하는 스토리지전극으로 이루어진제제2 스토리지캐패시터를 포함하는 것을 특징으로 하는 액정표시패널.
3. 제 1 항에 있어서,

   상기 스토리지캐패시터는

   상기 제1 액정셀의 제1 화소전극, 그 화소전극과 보호막을 사이에 두고 중첩되며 상기 데이터라인과 동일 평면 상에 위치하는 스토리지전극으로 이루어진 제1 스토리지캐패시터와,

   상기 제2 액정셀의 제2 화소전극, 그 화소전극과 상기 게이트절연막 및 보호막을 사이에 두고 중첩되는 상기 게이트라인으로 이루어진 제2 스토리지캐패시터를 포함하는 것을 특징으로 하는 액정표시패널.
4. 제 1 항에 있어서,

   상기 데이터라인으로 공급되는 비디오신호를 상기 제1 액정셀에 공급하기 위한 제1 스위칭부와,

   상기 데이터라인으로 공급되는 비디오신호를 상기 제2 액정셀에 공급하기 위한 제2 스위칭부를 추가로 구비하는 것을 특징으로 하는 액정표시패널.
5. 제 3 항 또는 제 4 항에 있어서,

   상기 제1 스위칭부는

   제k(k는 자연수) 번째 게이트라인에 접속되는 게이트전극과, 상기 제k+1 번째 게이트라인과 접속되는 소스전극과, 소스전극과 채널을 사이에 두고 마주보는 드레인전극을 갖는 제1 박막트랜지스터와,

   상기 제1 박막트랜지스터의 드레인전극과 접속되는 게이트전극과, 상기 데이터라인과 접속되는 소스전극과, 상기 제1 화소전극과 접속되는 드레인전극을 갖는 제2 박막트랜스터를 구비하는 것을 특징으로 하는 액정표시패널.
6. 제 5 항에 있어서,

   상기 제2 스위칭부는

   상기 제k 번째 게이트라인에 접속되는 게이트전극과, 상기 데이터라인에 접속되는 소스전극과, 상기 제2 화소전극과 접속되는 드레인전극을 갖는 제3 박막트랜지스터를 구비하는 것을 특징으로 하는 액정표시패널.
7. 제 5 항에 있어서,

   상기 스토리지전극은 상기 제k+1번째 게이트라인과 접속되는 것을 특징으로 하는 액정표시패널.
8. 제 5 항에 있어서,

   상기 제2 스토리지캐패시터를 이루는 게이트라인은 상기 제k 번째 게이트라인인 것을 특징으로 하는 액정표시패널.
9. 제 1 항에 있어서,

   상기 게이트라인에는 두 개 이상의 스캔신호가 연속적으로 공급되는 것을 특징으로 하는 액정표시패널.