KR20050001211A - 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법 - Google Patents

반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법 Download PDF

Info

Publication number
KR20050001211A
KR20050001211A KR1020030042785A KR20030042785A KR20050001211A KR 20050001211 A KR20050001211 A KR 20050001211A KR 1020030042785 A KR1020030042785 A KR 1020030042785A KR 20030042785 A KR20030042785 A KR 20030042785A KR 20050001211 A KR20050001211 A KR 20050001211A
Authority
KR
South Korea
Prior art keywords
lead
lead frame
plating layer
semiconductor package
tin
Prior art date
Application number
KR1020030042785A
Other languages
English (en)
Other versions
KR100998036B1 (ko
Inventor
최우석
김중도
박광석
김은희
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020030042785A priority Critical patent/KR100998036B1/ko
Publication of KR20050001211A publication Critical patent/KR20050001211A/ko
Application granted granted Critical
Publication of KR100998036B1 publication Critical patent/KR100998036B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명에 따르면, 내부 리드 및 외부 리드에 대응하는 부분을 가지는 리드프레임용 금속 기저소재에서 적어도 외부 리드에 대응하는 부분 상에 주석 합금으로부터 주석 도금층이 형성된 것으로서, 상기 주석 도금층에 포함된 합금 원소는 연속적인 농도구배를 가지며, 합금 원소의 농도는 외측으로 갈수록 연속적으로 감소되는 것을 특징으로 하는 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법이 개시된다. 개시된 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법에 의하면, 주석 도금층에 포함된 합금 원소가 연속적인 농도구배를 가지고 그 합금 원소의 농도가 외측으로 갈수록 연속적으로 감소되도록 함으로써, 외부 리드의 균열 및 수염결정(whisker)에 의한 리드프레임의 쇼트(short)를 방지할 수 있다.

Description

반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법{Pre-plated lead frame for semiconductor package and pre-plating method thereof}
본 발명은 반도체 팩키지용 리드프레임(lead frame)에 관한 것으로서, 보다 상세하게는 반도체 팩키지의 제조에 사용되는 리드프레임의 금속 기저소재에 미리 도금을 수행하는 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법에 관한 것이다.
리드프레임은 반도체 칩(chip)과 함께 반도체 팩키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 팩키지를 외부와 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다.
이러한 통상적인 리드프레임를 나타낸 평면도가 도 1에 도시되어 있다.
도면을 참조하면, 리드프레임(1)은 다이 패드(2)와, 내부 리드(inner lead;4) 및 외부 리드(outer lead;5)를 구비한다. 다이 패드(2)에는 반도체 칩(미도시)이 그 위에 지지된다. 다이 패드(2)는 타이 바(tie bar;3)에 의해 레일(7)에 연결되고 반도체 칩을 지지하는 기능을 가진다. 또한, 내부 리드(4)와 외부 리드(5) 사이에는 각 리드의 간격을 유지하고 지지하는 댐바(6)가 형성되어 있다. 반도체 팩키지의 조립이 완료되면 타이 바(3), 레일(7) 및 댐바(6)는 제거된다.
상기한 바와 같이 구성된 리드프레임(1)은 반도체의 다른 부품, 예를 들면 기억소자인 칩과의 조립과정을 거쳐 반도체 팩키지를 이루게 된다. 반도체 팩키지의 조립 과정에는 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정이 포함된다. 칩 부착 공정은 반도체 칩을 리드프레임(1)의 다이 패드(2)에 부착시키는 공정이며, 와이어 본딩 공정은 반도체 칩의 단자부와 리드프레임(1)의 내부 리드(4) 부분을 금 또는 알루미늄 세선으로 접합하여 연결하는 공정이며, 몰딩 공정은 EMC 수지 등의절연체로 칩과 와이어 및 내부 리드(4) 부분을 밀봉시키는 공정이다.
상기 반도체의 팩키지의 조립 공정에서는 반도체 칩과의 접착력 및 내부 리드(4)의 와이어 본딩성을 개선하기 위하여, 다이 패드(2)와 내부 리드(4)에는 은(Ag)과 같이 소정 특성을 갖는 금속 소재를 도포하는 경우가 많다. 또한, 몰딩 공정 후 몰딩부 외부에 노출되는 외부 리드(5)가 기판 실장시 납땜이 잘 되도록 납 젖음성(solder wettability)을 향상하기 위해 외부 리드(5)의 소정 부위에 주석(Sn) 또는 주석 합금으로 된 솔더링 기초 도금을 행한다. 그러나, 상기 솔더링 기초 도금은 과정이 번거롭고, 솔더링 기초 도금 과정에서 리드프레임(1) 표면과 에폭시 몰딩 사이로 도금액이 침투하여 반도체 칩 불량을 야기하는 경우가 빈번히 발생하며, 도금층의 불균일을 제거하기 위하여 추가적인 공정이 필요하다는 문제점이 있다.
이러한 문제점을 해결하기 위하여 제안된 것이 선도금 프레임(pre-plated frame;PPF) 방법이다. 이러한 방법은 반도체 조립 공정 전에 납 젖음성이 양호한 소재를 리드프레임의 상면에 미리 도금을 행하는 것이다. 이러한 PPF 도금의 일례로서, 리드프레임용 금속 기저소재 위에 중간층으로서 니켈(Ni)층을 도포하고, 최상층으로 납 젖음성이 양호한 팔라듐(Pd) 등을 중간층 상에 전면 또는 부분적으로 도포한 구조의 프레임이 사용되고 있다.
도 2는 종래 기술의 일례로서 일본 특허 제 1501723호에 나타난 리드프레임의 단층 구조를 개략적으로 나타낸 단면도이다. 도면을 참조하면, 구리(Cu)를 주성분으로 하는 리드프레임용 금속 기저소재(11)의 상층부에 니켈 도금층(12)이 전면적으로 형성되고, 이러한 니켈 도금층(12)의 상부에 팔라듐 도금층(13)이 전면적으로 형성되어 있다. 즉, 기저소재(11)의 상층부에 니켈과 팔라듐이 차례로 전면 도금되어 있다.
한편, 상기 금속 기저소재(11)로는 구리 이외에도 철(Fe)-니켈(Ni) 합금 등이 자주 사용된다. 그런데, 팔라듐과 철(Fe) 사이는 부식전위의 차이로 인하여 갈바닉 부식이 발생하기 때문에, 기저소재(11)로서 철(Fe)-니켈(Ni) 합금을 사용할 수 없다는 문제점이 존재한다. 또한, 팔라듐으로 형성된 층(13)은 반도체 조립 공정 중에 발생된 열에 의해 산화되어 팔라듐 화합물을 형성하며, 이 때문에 그 물성 자체가 저하되기 쉽다. 이러한 팔라듐층(13)의 산화 및 이에 따른 물성 저하는 와이어 본딩성 및 납땜성을 저하시킨다.
상기와 같은 문제점을 해결하기 위하여, 최근 금속 기저소재에서 내부 리드에 대응하는 부분과 외부 리드에 대응하는 부분을 서로 다른 금속을 이용하여 각각 독립적으로 도금하는 2색 선도금 프레임(two-tone Pre-Plated Frame) 방법이 제안되고 있다. 이러한 2색 선도금 프레임 방법에서는, 예를 들면 금속의 기저소재에서 내부 리드에 대응하는 부분에는 은(Ag) 등에 의한 도금을 수행하고, 외부 리드에 대응하는 부분에는 주석 또는 주석 합금으로 솔더 도금을 수행한다. 따라서, 금속 기저소재로서 철-니켈 등의 합금을 사용할 수 있기 때문에 소재에 대한 적용성을 넓힐 수 있다.
위와 같이 상기 2색 선도금 프레임은 소재의 적용성, 재료의 가격, 조립 품질 등의 측면에서 기존의 선도금 프레임에 비하여 우수한 특성을 갖는다. 그러나,이러한 2색 선도금 프레임 방법에서는 도금 용액의 조건이나 그 도금 시간과 관계없이 수염결정(whisker)이 발생하는 문제점이 있다. 상기 수염결정은 내부 스트레스에 의한 것으로 주장되고 있다. 다시 말하면, 구리로 된 기저소재 상에 주석 도금을 하는 경우, 구리가 주석 쪽으로 확산되고, 이와 같이 확산되는 구리의 스트레스에 의해 주석의 격자와 격자 사이의 경계(boundary)를 통해 주석이 확장하여 수염결정이 발생하는 것으로 추정된다. 즉, 구리와 주석의 경계 물질(intermetalic compound)이 확장함에 따라 주석 격자에서 내부 압력이 커지면서 스트레스가 결정으로 성장하는 것이다. 이러한 수염결정 현상으로 인하여, 리드프레임이 쇼트되는 등의 문제점이 자주 발생하게 된다.
특히, 솔더 도금용 재질로서 순수한 주석은 재료비 또는 공정성 측면에서는 유리하지만, 상기 수염결정의 문제가 두드러진다. 이를 해결하기 위해 주석에 합금 원소를 첨가하여 사용하는데, 최근에 합금 원소로서 비스무스(Bi)가 활발히 검토되고 있다. 그런데, 비스무스가 합금 원소로서 첨가된 주석 도금층에서는, 비스무스의 조성비율이 높으면 외부 리드를 구부릴 때 균열이 발생하기 쉬우며, 역으로 비스무스의 조성비율이 낮으면 수염결정이 발생하기 쉽다는 특징이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 외부 리드의 균열 및 수염결정에 의한 리드프레임의 쇼트를 방지할 수 있도록 개선된 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법을 제공하는데 그 목적이 있다.
도 1은 통상적인 리드프레임의 구조를 개략적으로 나타낸 평면도,
도 2는 종래 기술에 따른 리드프레임의 단층 구조를 개략적으로 나타낸 단면도,
도 3a 내지 도 3d는 본 발명의 실시예에 따른 리드프레임의 선도금 과정을 개략적으로 나타낸 단면도들,
도 4는 도금 용액에 인가되는 전류밀도와 합금 원소(Bi)의 석출비율의 관계를 나타낸 선도이다.
< 도면의 주요부분에 대한 부호의 설명 >
20...금속 기저소재 21...다이 패드부
22...내부 리드부 23...외부 리드부
31...은 도금층 32...주석 도금층
32a...경계 인접부 32b...최외각부
본 발명의 일 측면에 따른 반도체 팩키지용 선도금 리드프레임은, 내부 리드 및 외부 리드에 대응하는 부분을 가지는 리드프레임용 금속 기저소재에서 적어도 상기 외부 리드에 대응하는 부분 상에 주석 합금으로부터 주석 도금층이 형성된 것으로서, 상기 주석 도금층에 포함된 합금 원소는 연속적인 농도구배를 가지며, 상기 합금 원소의 농도는 외측으로 갈수록 연속적으로 감소되는 것을 특징으로 한다.
상기 합금 원소는 비스무스(Bi), 은(Ag), 구리(Cu), 아연(Zn)으로 이루어진 군중에서 선택된 하나일 수 있다.
상기 기저소재에 인접한 상기 주석 도금층의 부분에서 합금 원소의 무게 분율은 2wt% 내지 10 wt%이며, 상기 주석 도금층의 최외각 부분에서 합금 원소의 무게 분율은 0.1wt% 내지 5 wt%인 것이 바람직하다.
또한, 본 발명의 또 다른 측면에 의하면, 내부리드 및 외부리드에 대응되는 부분을 가지는 리드프레임용 금속 기저소재에서 상기 외부리드에 대응되는 부분 상에 주석 합금으로부터 주석 도금층을 형성하는 단계를 포함하는 것으로서, 상기 주석 도금층에 포함된 합금 원소는 연속적인 농도구배를 가지며, 상기 합금 원소의 농도는 외측으로 갈수록 연속적으로 감소되는 반도체 팩키지용 리드프레임의 선도금 방법이 제공된다.
상기 주석 도금층을 형성하는 단계에서, 도금 용액에 인가되는 전류의 밀도는 시간에 따라 순차적으로 증가되는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명하기로 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 리드프레임의 선도금 과정을 개략적으로 나타낸 단면도들이다.
먼저, 도 3a에 도시된 바와 같이, 리드프레임용 금속 기저소재(20)를 준비한다. 이러한 금속 기저소재(20)는 구리(Cu) 또는 구리 합금으로부터 형성될 수 있다. 여기서, 상기 금속 기저소재(20)는 완성된 리드프레임에서 다이 패드에 대응하는 부분인 다이 패드부(21)와, 완성된 리드프레임에서 내부 리드에 대응하는 부분인 내부 리드부(22), 및 완성된 리드프레임에서 외부 리드에 대응하는 부분인 외부 리드부(23)를 포함할 수 있다.
다음으로, 리드프레임용 금속 기저소재(20)가 준비되면, 도 3b에 도시된 바와 같이, 금속 기저소재(20)에서 다이 패드부(21)와 내부 리드부(22)에 은(Ag) 도금층(31)을 형성한다. 다만, 상기 도금층의 도금재질로는 은 이외에도 금(Au) 또는 팔라듐(Pb)을 사용할 수 있다.
그 다음으로, 도 3c에 도시된 바와 같이, 마스크(M)를 사용하여 은 도금층(31)이 형성된 다이 패드부(21)와 내부 리드부(22)를 둘러싸서 이들 다이 패드부(21)와 내부 리드부(22) 상에 주석 도금층이 형성되지 않도록 한다.
끝으로, 도 3d에 도시된 바와 같이, 금속 기저소재(20)에서 적어도 외부 리드에 대응되는 부분, 즉 외부 리드부(23) 상에 주석 합금으로부터 주석 도금층(32)을 형성한다. 여기서, 상기 합금 원소로는 비스무스(Bi), 은(Ag), 구리(Cu), 아연(Zn)으로 이루어진 군중에서 선택된 하나를 사용할 수 있다.
상기와 같은 실시예에서 본 발명의 일 특징에 의하면, 상기 주석 도금층(32)에 포함된 합금 원소는 연속적인 농도구배를 가지는데, 상기 합금 원소의 농도는 외측으로 갈수록 연속적으로 감소되는 것이 바람직하다. 보다 구체적으로는, 상기 금속 기저소재(20)에 인접한 주석 도금층(32)의 부분, 즉 경계 인접부(32a)에서 합금 원소의 무게 분율은 2wt% 내지 10 wt%이며, 상기 주석 도금층(32)의 최외각 부분, 즉 최외각부(32b)에서 합금 원소의 무게 분율은 0.1wt% 내지 5 wt%일 수 있다.
상기한 바와 같은 방법에 의하여 선도금 된 리드프레임에서는, 도 3d에 도시된 바와 같이, 주석 도금층(32)에 포함된 합금 원소가 연속적인 농도구배를 가지며, 그 농도는 외측으로 갈수록 연속적으로 감소된다.
따라서, 주석 도금층(32)에서 금속 기저소재(20)에 인접한 부분, 즉 경계 인접부(32a)에서는 합금 원소의 조성비율이 상대적으로 높게 유지시킬 수 있기 때문에, 경계에서 발생하는 수염결정을 방지할 수 있다. 또한, 주석 도금층(32)에서 최외각 부분, 즉 최외각부(32b)에서는 합금 원소의 조성비율을 상대적으로 낮출 수 있기 때문에, 외부 리드를 구부릴 때 균열이 생기는 것을 방지할 수 있다. 더욱이, 합금 원소의 농도구배가 연속적이 되도록 함으로써, 낮은 조성비율의 합금 원소와 높은 조성비율의 합금 원소 사이의 계면에서 생길 수 있는 수염결정을 방지할 수 있다.
한편, 도 4는 도금 용액에 인가되는 전류밀도와 합금 원소의 석출비율의 관계를 나타낸 선도이다. 단, 여기서는 합금 원소로서 비스무스를 사용하였다.
도시된 바와 같이, 도금 용액에 인가되는 전류의 밀도가 증가될수록 석출되는 비스무스의 석출비율은 감소된다는 것을 알 수 있다. 따라서, 주석 도금층(32)에서 합금 원소가 연속적인 농도구배를 갖고 외측으로 갈수록 연속적으로 감소되도록 하기 위하여, 상기 주석 도금층(32)을 형성할 때, 도금 용액에 인가되는 전류의 밀도를 시간에 따라 순차적으로 증가시키는 것이 바람직하다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법에 의하면 다음과 같은 효과를 갖는다.
첫째, 주석 도금층에서 금속 기저소재에 인접한 부분에서는 합금 원소의 조성비율이 상대적으로 높게 유지시킬 수 있기 때문에, 경계에서 발생하는 수염결정을 방지할 수 있다.
둘째, 주석 도금층에서 최외각 부분에서는 합금 원소의 조성비율을 상대적으로 낮출 수 있기 때문에, 외부 리드를 구부릴 때 균열이 생기는 것을 방지할 수 있다.
셋째, 합금 원소의 농도구배가 연속적이 되도록 함으로써, 낮은 조성비율의 합금원소와 높은 조성비율의 합금 원소 사이의 계면에서 생길 수 있는 수염결정을 방지할 수 있다.
본 발명은 첨부된 상기한 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예들이 가능하다는 점을 이해할 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (5)

  1. 내부 리드 및 외부 리드에 대응하는 부분을 가지는 리드프레임용 금속 기저소재에서 적어도 상기 외부 리드에 대응하는 부분 상에 주석 합금으로부터 주석 도금층이 형성된 반도체 팩키지용 선도금 리드프레임에 있어서,
    상기 주석 도금층에 포함된 합금 원소는 연속적인 농도구배를 가지며, 상기 합금 원소의 농도는 외측으로 갈수록 연속적으로 감소되는 것을 특징으로 하는 반도체 팩키지용 선도금 리드프레임.
  2. 제1항에 있어서,
    상기 합금 원소는 비스무스(Bi), 은(Ag), 구리(Cu), 아연(Zn)으로 이루어진 군중에서 선택된 하나인 것을 특징으로 하는 반도체 팩키지용 선도금 리드프레임.
  3. 제1항에 있어서,
    상기 기저소재에 인접한 상기 주석 도금층의 부분에서 합금 원소의 무게 분율은 2wt% 내지 10 wt%이며, 상기 주석 도금층의 최외각 부분에서 합금 원소의 무게 분율은 0.1wt% 내지 5 wt%인 것을 특징으로 하는 반도체 팩키지용 선도금 리드프레임.
  4. 내부리드 및 외부리드에 대응되는 부분을 가지는 리드프레임용 금속 기저소재에서 적어도 상기 외부리드에 대응되는 부분 상에 주석 합금으로부터 주석 도금층을 형성하는 단계를 포함하는 반도체 팩키지용 리드프레임의 선도금 방법에 있어서,
    상기 주석 도금층에 포함된 합금 원소는 연속적인 농도구배를 가지며, 상기 합금 원소의 농도는 외측으로 갈수록 연속적으로 감소되도록 형성되는 것을 특징으로 하는 반도체 팩키지용 리드프레임의 선도금 방법.
  5. 제4항에 있어서,
    상기 주석 도금층을 형성하는 단계에서, 도금 용액에 인가되는 전류의 밀도는 시간에 따라 순차적으로 증가되는 것을 특징으로 하는 반도체 팩키지용 리드프레임의 선도금 방법.
KR1020030042785A 2003-06-27 2003-06-27 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법 KR100998036B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042785A KR100998036B1 (ko) 2003-06-27 2003-06-27 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042785A KR100998036B1 (ko) 2003-06-27 2003-06-27 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법

Publications (2)

Publication Number Publication Date
KR20050001211A true KR20050001211A (ko) 2005-01-06
KR100998036B1 KR100998036B1 (ko) 2010-12-03

Family

ID=37217051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042785A KR100998036B1 (ko) 2003-06-27 2003-06-27 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법

Country Status (1)

Country Link
KR (1) KR100998036B1 (ko)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000174191A (ja) 1998-12-07 2000-06-23 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100998036B1 (ko) 2010-12-03

Similar Documents

Publication Publication Date Title
JP2543619B2 (ja) 半導体装置用リ―ドフレ―ム
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
TWI322493B (en) Leadframe strip, semiconductor device, and the method of fabricating a leadframe
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP2009517869A (ja) 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム
JP2009526381A (ja) 半導体qfn/sonデバイス用のアルミニウム・リードフレーム
US20150014829A1 (en) Copper Leadframe Finish for Copper Wire Bonding
US20020047186A1 (en) Semiconductor leadframes comprising silver plating
US6545344B2 (en) Semiconductor leadframes plated with lead-free solder and minimum palladium
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
JPH0674479B2 (ja) リードフレーム、コネクタもしくはスイッチ用導電圧延材料
US6747343B2 (en) Aluminum leadframes with two nickel layers
KR100998036B1 (ko) 반도체 팩키지용 선도금 리드프레임 및 그 선도금 방법
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
KR20050003226A (ko) 반도체 팩키지용 리드프레임의 선도금 방법
JPS61140160A (ja) 半導体用リ−ドフレ−ム
JPH0717982B2 (ja) リードフレーム、コネクタもしくはスイッチ用導電圧延材料
KR100962305B1 (ko) 반도체 팩키지용 리드프레임의 선도금 방법
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100254268B1 (ko) 다층 구조의 도금층을 갖는 반도체용 리드프레임
KR100254271B1 (ko) 다층 도금 리이드 프레임
US20070272441A1 (en) Palladium-Plated Lead Finishing Structure For Semiconductor Part And Method Of Producing Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131029

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 10