KR20050000196A - 평면형 콜렛을 이용한 칩 이송방법 - Google Patents

평면형 콜렛을 이용한 칩 이송방법 Download PDF

Info

Publication number
KR20050000196A
KR20050000196A KR1020030040795A KR20030040795A KR20050000196A KR 20050000196 A KR20050000196 A KR 20050000196A KR 1020030040795 A KR1020030040795 A KR 1020030040795A KR 20030040795 A KR20030040795 A KR 20030040795A KR 20050000196 A KR20050000196 A KR 20050000196A
Authority
KR
South Korea
Prior art keywords
chip
collet
bump
circuit pattern
flat
Prior art date
Application number
KR1020030040795A
Other languages
English (en)
Inventor
김명기
최혁승
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020030040795A priority Critical patent/KR20050000196A/ko
Publication of KR20050000196A publication Critical patent/KR20050000196A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors

Abstract

본 발명은 평판형 콜렛을 이용한 칩 이송방법에 관한 것으로, 반도체 웨이퍼에 구현된 복수개의 칩 소자 각각에 복수개의 범프볼을 형성하는 단계와, 상기 반도체 웨이퍼를 접착테이프에 부착하는 단계와, 상기 반도체 웨이퍼를 개별 칩 단위로 절단하는 단계와, 상기 범프볼 상에 접속될 때까지 평판형 콜렛을 하강시켜 상기 칩을 흡착하는 단계와, 상기 평판형 콜렛을 상승시켜 원하는 위치로 상기 흡착된 칩을 이송시키는 단계를 포함하는 칩 이송방법을 제공한다.
본 발명에 따르면, 칩 상면을 보호하는 별도의 보호층 없이도, 칩의 상면에 형성된 회로패턴과 접촉하지 않은 상태에서 평판형 콜렛을 사용할 수 있으므로, 표면탄성파 소자와 같이 칩 상면에 회로패턴이 형성된 소자에 매우 유익하게 적용될 수 있다.

Description

평면형 콜렛을 이용한 칩 이송방법{METHOD FOR TRANSFERING A CHIP USING FLAT COLLET}
본 발명은 반도체 패키지 제조공정에서 사용되는 칩 이송방법에 관한 것으로, 보다 상세하게는, 평면형 콜렛을 이용하여 칩의 기계적 충격을 완화하면서도 전체 공정을 간소화시킬 수 있는 칩 이송방법에 관한 것이다.
일반적으로 칩 패키지 제조공정은 복수개의 칩이 형성된 웨이퍼를 절단하고, 절단된 개별 칩을 패키지본체에 접착하는 다이 본딩과, 접착한 후에 칩과 패키지의 단자를 연결하는 와이어 본딩으로 구성된다.
이 때에, 패키지 본체에 칩을 접착시키는 공정은 다이아몬드 블레이드로 절단 완료된 칩을 패키지 본체의 실장부에 에폭시 접착제로 접착하는 공정을 말한다.
이러한 접착공정을 위해, 절단된 칩을 픽업하여 패키지 본체의 실장부에 이송하는 공정이 요구된다. 종래의 칩 이송공정의 각 단계는 도1a 내지 1f에 도시되어 있다.
종래의 칩 이송공정은 도1a와 같이 복수개의 칩 소자가 형성된 웨이퍼(15)를 접착 테이프(11)에 부착시키는 공정으로 시작된다. 개략적으로 도시된 바와 같이, 각 웨이퍼(15)의 상면에는 소정의 회로패턴(16)이 구현되어 있다. 상기 웨이퍼(15)는 접착테이프(11)에 부착되므로, 후속공정에서 웨이퍼(15)가 칩으로 분리되더라도 원래 위치를 이탈하지 않고, 이송하기 쉽게 정렬된 상태를 유지할 수 있다.
다음으로, 다이아몬드 블레이드(미도시)를 이용하여 개별 칩 단위로 절단한다. 그 결과, 도1b에 도시된 바와 같이 개별 칩(15')은 소정의 폭(d1)으로 분리된 상태로 테이프(11)상에 부착된 상태로 존재한다.
이어, 도1c와 같이 테이프(11)를 인장시켜 상기 칩 간의 폭(d1)을 충분한 폭(d2)으로 확장시킨다. 이러한 공정은 집게형 콜렛을 칩에 접촉하는 과정에서 다른 칩(15')과 집게형 콜렛이 서로 충돌되는 것을 방지하기 위함이다.
다음으로, 도1d와 같이 집게형 콜렛(30)을 이용하여 이송대상되는 칩(15'a)과 접촉시킨 후에 테이프(11)에 부착된 칩(15'a)을 테이프(11) 하면에서 별도의 핀(20)을 이용하여 분리시키는 과정을 수행한다.
이와 동시에 도1e와 같이 집게형 콜렛(30)의 내부를 진공상태로 전환함으로써 칩(15')을 흡착하고 픽업하면서, 핀(20)을 이용하여 테이프와 칩을 완전히 분리시킬 수 있다.
최종적으로 상기 콜렛(30)에 의해 픽업된 칩(15')을 패키지 본체(19)의 탑재부에 실장한다. 이 때에 탑재부에는 에폭시계열 접착제(21)가 도포되어 탑재될 칩을 고정시킬 수가 있다.
종래에 일반적으로 사용되는 콜렛은 앞서 설명된 바와 같이 집게형 콜렛이다.
도2에 도시된 바와 같이, 집게형 콜렛(60)은 콜렛본체부(61)와 진공 흡착구(63)로 구성된다. 집게형 콜렛(60)의 본체부(61)는 칩과 접촉하는 면이 진공흡착구(63)를 향해 경사진 면을 갖는다. 따라서, 집게형 콜렛(60)의 본체부(61)의 경사진 내부에 칩의 상단 일부가 삽입되고, 그 상태에서 흡착구(63)를 통해 진공상태로 전환하여 칩을 픽업시킬 수 있다. 이러한 집게형 콜렛(60)은 특히 탄성표면파 소자와 같이 칩 상면에 회로패턴이 구현되어 상면을 보호해야 하는 소자인 경우에 큰 잇점을 갖는다.
하지만, 이러한 집게형 콜렛을 사용하는 경우에, 도1c에서 설명된 바와 같이 칩을 접촉시킬 때에 충분한 공간을 확보하기 위해서 테이프를 인장시켜야 하며, 콜렛의 본체부 내에 칩이 삽입되도록 충분한 크기를 가지면서도 패키지의 탑재부의 면적보다는 작아야 하므로, 콜렛의 크기를 정밀하게 가공해야 하는 부담이 있다.
또한, 집게형 콜렛을 이용한 픽업과정에서, 콜렛과 접촉된 칩의 모서리부분이 쉽게 충돌될 때에, 그 모서리부분이 파손되며, 그 파손된 조각들이 칩의 표면패턴에서 이물질로 작용하여 칩 특성에 악영향을 일으키는 문제가 빈번히 발생된다.
나아가, 패키지에 실장하는 단계에서 패키지본체에 미리 제공된 에폭시 접착제에 콜렛이 접촉될 수 있으므로, 이후 공정에서 콜렛을 사용할 때에 이송할 칩에에폭시 접착제가 묻어 칩 특성을 해하는 불량이 야기하게 된다.
이러한 문제를 해결하기 위해, 칩의 상면과 직접 접촉하는 구조를 갖는 평판형 콜렛을 사용하는 방안이 고려될 수 있다. 이러한 평판형 콜렛은 크기에 제약을 받지 않아 다양한 사이즈의 칩에 널리 적용될 수 있으며, 칩의 취약한 모서리부와 직접 접촉하지 않으므로 칩 손상의 위험도 적다는 잇점이 있다.
하지만, 이러한 평판형 콜렛도 앞서 설명한 바와 같이 접촉시키는 과정이나 진공상태로 흡착하는 과정에서 칩 상면에 주요 회로패턴이 손상될 위험이 커서 실제 적용하는데 큰 제약을 받고 있다.
본 발명은 상술한 기술적 과제를 해결하기 위한 것으로, 그 목적은 집게형 콜렛보다 많은 잇점을 갖는 평판형 콜렛을 이용할 수 있으면서도, 표면 탄성파 소자와 같이 칩 상면에 형성된 회로패턴을 보호할 수 있는 칩 이송방법을 제공하는데 있다.
도1a 내지 1f는 종래의 칩 이송방법을 설명하기 위한 단계별 공정단면도이다.
도2는 종래의 집게형 콜렛의 사시도 및 단면도이다.
도3a 및 도3b는 본 발명의 칩 이송방법에서 채용되는 평판형 콜렛의 사시도 및 단면도이다.
도4a 내지 4f는 본 발명에 따른 평판형 콜렛을 이용한 칩 이송방법을 설명하기 위한 단계별 공정단면도이다.
<도면의 주요부분에 대한 부호설명>
70: 평판형 콜렛 71: 콜렛 본체부
71a: 콜렛 접촉면 73: 진공흡착구
101: 접착테이프 105: 웨이퍼
106: 회로패턴 107: 범프볼
상기한 기술적 과제를 달성하기 위해서, 본 발명은 반도체 웨이퍼에 구현된 복수개의 칩 소자 각각에 복수개의 범프볼(bump ball)을 형성하는 단계와, 상기 반도체 웨이퍼를 접착테이프에 부착하는 단계와, 상기 반도체 웨이퍼를 개별 칩 단위로 절단하는 단계와, 상기 범프볼 상에 접속될 때까지 평판형 콜렛을 하강시켜 상기 칩을 흡착하는 단계와, 상기 평판형 콜렛을 상승시켜 원하는 위치로 상기 흡착된 칩을 이송시키는 단계를 포함하는 칩 이송방법을 제공한다.
바람직하게는, 상기 범프볼을 상기 칩에 패키지할 때에 와이어 본딩될 영역에 형성하거나, 상기 칩 상면의 외주영역에 서로 대칭되도록 형성할 수 있다. 이러한 범프볼은 금 또는 금을 포함한 합금으로 구성될 수 있다.
또한, 상기 범프볼은 칩 상면에 형성된 회로패턴을 충분히 보호하기 위해서, 적어도 칩 상에 형성된 도전패턴의 두께보다 높게 형성하며, 바람직하게는 상기 범프볼의 높이는 약 30㎛으로 형성한다.
본 발명에서 채용되는 평판형 콜렛의 칩과의 접촉면은 적어도 상기 범프볼의 간격보다 큰 것이 바람직하다. 또한, 본 발명은 상면에 주요 회로패턴이 형성된 표면탄성파 소자와 같은 칩 제품에 유익하게 적용될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.
도3a 및 도3b는 본 발명에서 채용될수 있는 평판형 콜렛의 사시도 및 측단면도이다.
도3a를 참조하면, 평판형 콜렛(70)은 집게형 콜렛과 달리 본체부(71)의 접촉면(71a)이 평면으로 되어 있으며, 그 중앙에는 진공흡착구(73)가 형성되어 있다. 이러한 평판형 콜렛(70)은 칩의 모서리와 접촉하지 않고, 그 접촉면(71a)을 칩의 상면에 직접 접촉시켜 칩을 픽업할 수 있는 구조이다.
따라서, 칩 사이에 공간을 확보하기 위해서 테이프를 인장시키거나 칩의 모서리가 파괴되는 문제를 해결할 수 있으나, 칩 상면에 콜렛의 접촉면과 직접 접하게 되므로, 칩 상면에 형성된 회로패턴이 손상될 우려가 있다. 그러므로, 이러한 회로패턴의 손상을 방지하기 위해, 도3b와 같이 회로패턴(58)이 형성된 칩(55) 상면에 통상적인 포토레지스트와 같은 물질로 보호층(56)을 도포하는 방안도 모색할 수 있다.
하지만, 이러한 보호층(56)은 형성한 후에 패키지에 이송을 완료한 후에 와이어 본딩을 실시하여야 하므로, 다시 에칭하여 제거해야 하는 문제가 있으며, 에칭공정 후에도 일부 보호층(56)이 잔류할 수 있으며, 보호층(56) 일부가 이물질로 잔류하는 경우에는, 표면 탄성파 소자와 같은 경우에는 소자 특성에 악영향을 줄 수 있다는 문제가 있다.
따라서, 본 발명자는, 평판형 콜렛을 사용하면서도 칩의 상면과 평판형 콜렛의 직접적인 접촉을 방지하는 방안으로 범프볼을 미리 형성하는 방안을 제안하게 되었다.
본 발명에 채용되는 범프볼은 다양한 공정으로 형성될 수 있으나, 패키지 공정에서 와이어로 연결될 칩 상면 영역에 와이어 본딩공정과 유사한 방식으로 간단하게 형성할 수 있다. 이와 같이 형성된 범프볼은 적어도 칩 상면에 형성되는 패턴의 두께보다 큰 높이로 형성된다. 예를 들어, 칩 상면에 형성되는 회로패턴의 경우에는 약 0.1 내지 0.3 ㎛의 두께로 형성되며, 범프볼은 이보다 높게, 바람직하게는 약 30㎛이상의 충분한 높이를 갖도록 형성한다.
이로써, 칩 상면에 평판형 콜렛이 접촉될 경우에, 칩 상면에 직접 접촉하지 않고 먼저 범프볼에 접촉되므로, 평판형 콜렛의 치명적인 단점인 칩 상면에 회로패턴을 손상시킬 수 있는 문제를 해결할 수 있다. 또한, 이러한 범프볼은 후속 패키지 공정에서 와이어 본딩을 실시할 때에 견고한 와이어 본딩을 형성하는데 도움을 줄 수 있다는 잇점도 제공한다.
도4a 내지 도4f는 본 발명에 따른 칩 이송방법을 설명하기 위한 공정단면도이다.
우선, 도4a와 같이, 웨이퍼내의 각 개별 칩(105')에 범프볼(107)을 형성한다. 상기 범프볼(107)은 금 또는 금을 포함한 합금으로 구성될 수 있으며, 통상적인 와이어 본딩공정을 응용하여 간소하게 볼 형상으로 형성될 수 있으며, 앞서 설명한 바와 같이 적어도 회로패턴(106)의 높이(h)보다 큰 높이(H)를 갖는다.
또한, 상기 범프볼(107)은 후속 패키지공정에서 와이어본딩으로 연결될 위치에 미리 형성하는 것이 바람직하다. 이러한 범프볼(107)은 후속 패키지공정에서 와이어 본딩단계에서 보다 견고한 결합을 형성하는데 도움을 줄 수 있다. 또 다른 측면에서, 상기 범프볼(107)은 외주영역에 서로 대칭되도록 형성하는 것이 바람직하다. 이는 회로패턴(106)과 콜렛의 접촉을 효과적으로 방지할 수 있을 뿐만 아니라, 콜렛을 이용하여 픽업과정을 보다 용이하게 실시할 수 있다.
이어, 도4b와 같이 복수개의 칩 소자가 형성된 웨이퍼(105)를 접착 테이프(101)에 부착시킨다. 웨이퍼(105)에 형성된 칩은 표면 탄성파 소자와 같이, 칩 상면에는 소정의 회로패턴(106)이 구현된 소자일 수 있다. 또한, 상기 웨이퍼(105)는 접착테이프(101)에 부착되어, 후속 절단과정에서도 분리된 각 칩은 이송에 유리한 정렬상태를 유지할 수 있다.
다음으로, 도4c와 같이 다이아몬드 블레이드와 절단도구를 이용하여 상기 웨이퍼(105)를 개별 칩(105') 단위로 절단한다. 그 결과, 분리된 칩(105')은 원위치를 이탈하지 않고, 이송에 편리하도록 접착테이프(101) 상에 정렬된 상태로 존재한다.
종래의 집게형 콜렛을 이용하는 방식에서는 본 단계 후에 이송대상인 칩에접촉하는 과정에서 다른 칩과 콜렛의 충돌을 방지하기 위해 충분한 간격을 확보하기 위해서 테이프를 인장시키는 공정이 요구되어 있으나, 본 발명에서는 평판형 콜렛이 사용되므로, 테이프 인장단계를 생략할 수 있다.
이어, 도4d와 같이, 평판형 콜렛(110)을 이용하여 이송대상되는 칩(105'a)과 접촉시킨 후에 테이프(101)에 부착된 칩(105'a)을 테이프(101) 하면에서 별도의 핀(120)을 이용하여 분리시키는 과정을 실시한다.
여기서 상기 평판형 콜렛(110)은 칩의 상면과 직접 접촉하지 않고, 도4c에서 형성된 범프볼(107)의 상부에만 접촉하게 된다. 따라서 회로패턴(106)과 콜렛(110)의 충격에 의한 회로패턴(106)의 손상을 방지할 수 있다. 이를 위해서 도4a에서 형성되는 범프볼(107)의 높이는 회로패턴의 두께(h)보다 높게 형성해야 한다. 일반적으로 0.1 내지 0.5 마이크로미터의 회로패턴의 두께(h)를 고려할 때에 회로패턴과 콜렛의 접촉을 방지할수 있는 충분한 높이(H)로 형성하기 위해 적어도 30㎛으로 형성하는 것이 바람직하다.
또한, 도4e와 같이, 상기 평판형 콜렛(110)의 내부를 진공상태로 전환함으로써 칩(105'a)을 흡착시킨 상태에서 픽업하고, 이와 동시에 핀(120)을 이용하여 테이프(101)와 칩(105'a)을 완전히 분리시킬 수 있다.
최종적으로, 상기 평판형 콜렛(110)에 의해 픽업된 칩(105'a)을 패키지본체(109)의 탑재부에 실장한다. 상기 칩(105'a)이 실장될 탑재부에는 에폭시계열 접착제(121)가 도포되어 탑재될 칩(105'a)을 고정시킬 수가 있다.
종래의 집게형 콜렛을 사용하는 경우에는, 칩(105'a)의 측면을 둘러싸는 집게형 콜렛이 접착제(121)에 접촉될 수 있었다. 따라서, 다른 칩을 이송할 때에 콜렛에 칩이 접착되지 않도록, 콜렛을 청결하게 세척해야만 했다. 하지만, 본 발명에서는 평판형 콜렛을 사용하므로, 칩 탑재과정에서 접착제와 접촉할 우려가 없으므로, 별도의 세척공정이 요구되지 않는다.
이와 같이, 본 발명에 따르면, 후속공정에서 제거되어야 하는 보호층을 사용하지 않고, 칩의 상면에 형성된 회로패턴과 접촉하지 않은 상태에서 평판형 콜렛을 이용하여 칩을 이송할 수 있다. 따라서, 집게형 콜렛을 사용할 때에 발생될 수 있는 칩 모서리의 파손이나 접착제로 인한 불량을 방지할 수 있을 뿐만 아니라, 테이프 인장공정이나 콜렛세척공정을 생략할 수 있다. 이러한 잇점으로 인해, 본 발명의 칩 이송방법은 표면탄성파 소자와 같이 칩 상면에 회로패턴이 형성된 소자에 매우 유익하게 적용될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
상술한 바와 같이, 본 발명의 칩 이송방법에 따르면, 이송할 칩 상면에 적어도 회로패턴의 두께보다 큰 높이를 갖는 범프볼을 미리 형성하여 평판형 콜렛을 칩 상면과 직접 접촉시키지 않고, 범프볼에만 접촉시킴으로써 픽업공정을 실시할 수 있다. 따라서, 콜렛과 회로패턴의 접촉으로 인한 회로패턴의 손상을 방지할 수 있을 뿐만 아니라, 집게형 콜렛이 갖는 단점을 극복할 수 있다.

Claims (8)

  1. 반도체 웨이퍼에 구현된 복수개의 칩 소자 각각에 복수개의 범프볼을 형성하는 단계;
    상기 반도체 웨이퍼를 접착테이프에 부착하는 단계;
    상기 반도체 웨이퍼를 개별 칩 소자 단위로 절단하는 단계;
    상기 범프볼 상에 접속될 때까지 평판형 콜렛을 하강시켜 상기 칩을 흡착하는 단계; 및
    상기 평판형 콜렛을 상승시켜 원하는 위치로 상기 흡착된 칩을 이송시키는 단계를 포함하는 칩 이송방법.
  2. 제1항에 있어서,
    상기 범프볼은 상기 칩을 패키지할 때에 와이어 본딩될 영역에 형성되는 것을 특징으로 하는 칩 이송방법.
  3. 제1항에 있어서,
    상기 범프볼은 상기 칩 상면의 외주영역에 서로 대칭되도록 형성되는 것을 특징으로 하는 칩 이송방법.
  4. 제1항에 있어서,
    상기 범프볼은 적어도 칩 상에 형성된 도전패턴의 두께보다 높게 형성되는 것을 특징으로 하는 칩 이송방법.
  5. 제4항에 있어서,
    상기 범프볼의 높이는 적어도 30㎛인 것을 특징으로 하는 칩 이송방법.
  6. 제1항에 있어서,
    상기 평판형 콜렛의 접촉면은 적어도 상기 범프볼의 간격보다 큰 것을 특징으로 하는 칩 이송방법.
  7. 제1항에 있어서,
    상기 칩은 표면탄성파 소자인 것을 특징으로 하는 칩 이송방법.
  8. 제1항에 있어서,
    상기 범프볼은 금 또는 금을 포함한 합금으로 이루어진 것을 특징으로 하는 칩 이송방법.
KR1020030040795A 2003-06-23 2003-06-23 평면형 콜렛을 이용한 칩 이송방법 KR20050000196A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030040795A KR20050000196A (ko) 2003-06-23 2003-06-23 평면형 콜렛을 이용한 칩 이송방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030040795A KR20050000196A (ko) 2003-06-23 2003-06-23 평면형 콜렛을 이용한 칩 이송방법

Publications (1)

Publication Number Publication Date
KR20050000196A true KR20050000196A (ko) 2005-01-03

Family

ID=37216349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030040795A KR20050000196A (ko) 2003-06-23 2003-06-23 평면형 콜렛을 이용한 칩 이송방법

Country Status (1)

Country Link
KR (1) KR20050000196A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130137822A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 콜릿
WO2022035227A1 (ko) * 2020-08-13 2022-02-17 (주)포인트엔지니어링 미소 소자 이송체 및 이를 포함하는 미소 소자 전사 시스템 및 미소 소자가 실장되는 전자 제품의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130137822A (ko) * 2012-06-08 2013-12-18 엘지이노텍 주식회사 콜릿
WO2022035227A1 (ko) * 2020-08-13 2022-02-17 (주)포인트엔지니어링 미소 소자 이송체 및 이를 포함하는 미소 소자 전사 시스템 및 미소 소자가 실장되는 전자 제품의 제조 방법

Similar Documents

Publication Publication Date Title
KR100609790B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
KR100506109B1 (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
US7785986B2 (en) Method of manufacturing semiconductor device
KR100609806B1 (ko) 반도체 장치의 제조 방법
US6121118A (en) Chip separation device and method
KR100944285B1 (ko) 반도체장치의 제조방법
KR100762208B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법과 반도체 장치의 실장 방법
KR100433781B1 (ko) 반도체장치의 제조방법
US8394677B2 (en) Method of fabricating semiconductor device
JP2003234359A (ja) 半導体装置の製造方法
US7198988B1 (en) Method for eliminating backside metal peeling during die separation
KR100817068B1 (ko) 박형의 반도체 칩 픽업 장치 및 방법
JP3351395B2 (ja) チップトレイを用いたフリップチップ形成方法
KR20050000196A (ko) 평면형 콜렛을 이용한 칩 이송방법
US7470601B2 (en) Semiconductor device with semiconductor chip and adhesive film and method for producing the same
JP2003243344A (ja) 半導体装置の製造方法
US20070216038A1 (en) Method for producing semiconductor components
KR101395536B1 (ko) 반도체 다이 픽업용 콜렛 모듈
JPH0878505A (ja) 半導体チップ分離装置
KR101033771B1 (ko) 순차적 진공흡착 방식에 의한 다이 접착 장비 및 픽업 방법
JP2890855B2 (ja) 半導体チップの製造方法
KR20090026611A (ko) 반도체 칩 픽업 장치 및 이를 이용한 반도체 칩 픽업 방법
JP3580244B2 (ja) 半導体装置および半導体装置の製造方法
KR100533748B1 (ko) 반도체 다이 접착용 픽업 툴
JP3826811B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application