KR200444205Y1

KR200444205Y1 - 반도체 번인 테스트 보드

Info

Publication number: KR200444205Y1
Application number: KR2020070010394U
Authority: KR
Inventors: 백승하
Original assignee: (주)엔에스티
Priority date: 2007-06-25
Filing date: 2007-06-25
Publication date: 2009-04-17
Also published as: KR20080006618U

Abstract

본 고안은 반도체 번인 테스트 보드에 관한 것으로, 종래 반도체 번인 테스트 보드에 있어서 메인보드에 장착되는 서브보드의 결속이 결속핀과 결속홈으로 이루어져 온도변화에 따른 테스트 오류가 발생하고 그 장착이 용이하지 않은 문제점을 해결할 수 있도록 한 것이다.

즉, 본 고안은 반도체를 가혹한 환경에서 테스트하는 반도체 번인 테스트 보드에 있어서, 메인보드에 장착되는 서브보드의 결속이 플러그 커넥터와 소켓 커넥터로 구성한 것이다.

따라서, 본 고안은 메인보드에 장착되는 서브보드가 플러그 커넥터와 소켓 커넥터로 결속되게 구성함으로써 테스트과정의 온도변화에 대하여 테스트오류가 발생하지 않고 그 장 탈착이 용이하게 이루어지는 것이다.

반도체 번인 테스트 보드

Description

반도체 번인 테스트 보드{Burn in borad for IC}

도 1 은 종래 반도체 번인 테스트 보드를 보인 분해 사시도.

도 2 는 본 고안에 따른 일 실시 예를 보인 분해 사시도.

도 3 은 본 고안에 따른 일 실시 예를 보인

서브보드와 반도체소켓의 분리상태 사시도.

도 4 는 본 고안에 따른 일 실시 예를 보인

서브보드와 메인보드의 분리상태 사시도.

도 5 는 본 고안에 따른 일 실시 예를 보인 결합 사시도.

도 6 은 본 고안에 따른 일 실시 예를 보인 측 단면도.

도 7 은 본 고안에 따른 일 실시 예로

장탈착툴에 의한 착탈과정을 보인 사시도.

<도면의 주요부분에 대한 부호의 설명>

100 : 메인보드

200 : 서브보드 201 : 솔더링부 202 : 삽지홈

300 : 반도체소켓 301 : 솔더링 수용홈부

410 : 플러그 커넥터

411 : 플러그판 412 : 단자홈

413 : 플러그단자

413a: 솔더링단 413b: 접촉부 413c: 지지편

420 : 소켓 커넥터

421 : 소켓홈 422 : 소켓단자 422a: 결합 경사면

500 : 장탈착툴

610 : 결속핀부 620 : 결속홈부

700 : 반도체

본 고안은 반도체 번인 테스트 보드에 관한 것으로, 더욱 상세하게는 반도체를 가혹한 환경에서 테스트하는 반도체 번인 테스트 보드에 있어서, 메인보드에 장착되는 서브보드의 결속이 플러그 커넥터와 소켓 커넥터로 구성하여 그 결속과 해체가 부드럽게 이루어지도록 함을 목적으로 한 것이다.

본 고안의 다른 목적은 서브보드의 커넥터 결속부를 소켓의 측벽 하부에 형성하고, 상기 커넥터 결속부의 솔더링부와의 간섭을 방지하게 솔더링부에 대응되는 소켓의 하부에 솔더링 수용홈부를 형성하여서, 서브보드의 크기를 최소화하여 메인보드에 장착되는 서브보드의 수량을 늘려 1 회 반도체 테스트 수량을 극대화할 수 있도록 함을 목적으로 한 것이다.

본 고안의 또 다른 목적은 서브보드의 측면에 장탈착툴을 삽입되는 삽지홈을 형성하여 장탈착과정에 있어 장탈착툴로 서브보드까지 삽지할 수 있도록 하며 서브보드간의 간격을 최소화하면서 서브보드를 용이하게 탈착할 수 있도록 함을 목적으로 한 것이다.

일반적으로, 반도체 번인 테스트 보드(IC Burn-In Test Board)는 제조된 반도체를 출하하기 이전에 가옥한 환경에서 테스트를 하여서 제품의 불량을 최소화할 수 있도록 하는 것이다.

이상과 같은 반도체 번인 테스트 보드는 반도체(700)가 장착되는 반도체소켓(300)이 실장된 서브보드(200)와, 상기 서브보드(200)가 장착되는 메인보드(100)로 구성되는 것이다.

그리고, 상기 서브보드(200)의 양측 하부에는 다수의 결속핀이 돌출된 결속핀부(610)가 형성되고 이와 대응되는 메인보드(100)에는 다수의 결속홈이 형성된 결속홈부(620)가 형성되어 있는 것이다.

또한, 상기 서브보드(200)는 상기 결속핀부(610)로 인하여 상면에 형성되는 솔더링부로 인하여 서브보드(200)의 판체가 반도체소켓(300)보다 넓게 형성되며, 통상 한정된 메인보드(100)에는 320개의 서브보드(200)가 장착되어 한번에 320개의 반도체(700)를 테스트할 수 있게 구성된 것이다.

그러나, 상기한 바와 같은 종래의 반도체 번인 테스트 보드는 메인보드에 장착되는 서브보드(200)의 결속이 결속핀과 결속홈의 끼움 결합으로 이루어져 있어 고온과 저온 테스트시 온도변화에 따른 결속핀과 결속홈의 수축과 팽창으로 인하여 접촉 불량이 발생하여 테스트 오류가 발생하고, 그 장착과정에 있어 다수의 결속핀을 정확하게 맞추어 결합하여야 하므로 그 결합이 용이하지 않고 결합과정에 결속핀이 손상되는 등의 문제점이 있었다.

그리고, 상기 서브보드(200)의 결속핀부(610)로 인하여 형성되는 솔더링부로 인하여 서브보드(200)의 판체가 반도체소켓(300)보다 넓게 형성되어 한정된 크기의 메인보드(100)에 장착되는 서브보드(200)의 수량이 제한되어 한번에 테스트할 수 있는 반도체(700)의 수량이 제한되는 문제점이 있었다.

이에, 본 고안은 상술한 바와 같이 종래 반도체 번인 테스트 보드에 있어서 메인보드에 장착되는 서브보드의 결속이 결속핀과 결속홈으로 이루어져 온도변화에 따른 테스트 오류가 발생하고 그 장착이 용이하지 않은 문제점을 해결할 수 있도록 한 것이다.

이하, 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.

본 고안은 서브보드의 접속상태가 온도변화에 영향을 받지 않도록 하고 장탈착이 용이하도록 하며, 메인보드에 장착되는 서브보드의 수량을 극대화하여 1 회 반도체 테스트 수량을 극대화할 수 있도록 한 것이다.

즉, 본 고안은 이상과 같은 반도체 번인 테스트 보드는 반도체(700)가 장착되는 반도체소켓(300)이 실장된 서브보드(200)와, 상기 서브보드(200)가 장착되는 메인보드(100)로 구성된 번인 테스트 보드에 있어서, 상기 서브보드(200)의 양측 하부에 각기 플러그 커넥터(410)를 구비하고, 이와 대응되는 메인보드(100)의 상면에 소켓 커넥터(420)를 구비한 것이다.

상기 플러그 커넥터(410)는 판상으로 돌출형성한 플러그판(411)과, 상기 플러그판(411)의 양측에 등 간격으로 형성한 단자홈(412) 및 상기 단자홈(412)에 수용되며 상단이 서브보드(200)에 실장된 플러그단자(413)로 구성한 것이고, 상기 플러그단자(413)는 상단에 솔더링단(413a)을 형성하고, 하부에 접촉부(413b)를 형성하며 상기 접촉부(413b)에 내측으로 절곡된 지지편(413c)을 형성하여 구성한 것이다.

상기 소켓 커넥터(420)는 플러그 커넥터(410)의 플러그판(411)에 대응되는 소켓홈(421)을 형성하고 소켓홈(421)의 내벽에 플러그단자(413)에 대응되는 판상의 소켓단자(422)를 구비한 것으로, 상기 소켓단자(422)는 그 상단이 플러그 커넥터(410)와의 부드러운 결합을 위하여 외측으로 절곡된 결합 경사면(422a)을 형성한 것이다.

그리고, 본 고안의 다른 실시 예로는 서브보드(200)의 크기를 최소화할 수 있게 소켓단자(422)의 솔더링부(201)를 반도체소켓(300)의 측벽 하부에 형성하고, 상기 솔더링부(201)와 반도체소켓(300) 하면의 간섭을 방지하게 상기 솔더링부(201)에 대응되는 반도체소켓(300)의 하부에 솔더링 수용홈부(301)를 형성하며, 서브보드(200)의 판체는 반도체소켓(300)을 수용하는 크기로 형성한 것이다.

또한, 본 고안의 또 다른 실시 예로는 서브보드(200)를 장탈착함에 있어서 장탈착툴(500)로 반도체소켓(300)과 함께 서브보드(200)의 판체까지 삽지할 수 있게 함과 더불어 서브보드(200)간의 간격을 최소화할 수 있도록 서브보드(200)의 측면에 장탈착툴(500)이 삽입되는 삽지홈(202)을 형성한 것이다.

이하, 본 고안의 사용과정에 대하여 상세히 설명하면 다음과 같다.

상기한 바와 같이 반도체(700)가 장착되는 반도체소켓(300)이 실장된 서브보드(200)와, 상기 서브보드(200)가 장착되는 메인보드(100)로 구성된 번인 테스트 보드에 있어서, 상기 서브보드(200)의 양측 하부에 각기 플러그 커넥터(410)를 구비하고, 이와 대응되는 메인보드(100)의 상면에 소켓 커넥터(420)를 구비하여 실시하게 되면, 상기 서브보드(200)의 장착과정에 있어 하나의 돌출체로 이루어진 플러그 커넥터(410)를 소켓 커넥터(420)에 맞춰 결합함으로써 그 결합이 쉽게 이루어지고, 그 결합과정에 있어 플러그 커넥터(410)의 플러그판(411)에 그 결합이 가이드되며 플러그단자(413)가 단자홈(412)을 따라 탄성 변형되어 부드러운 결합이 이루어지게 되는 것이다.

또한, 반도체(700)의 가혹한 테스트과정에 있어서의 온도변화에 대한 수축과 팽창을 상기 플러그단자(413)가 탄성변형을 통하여 흡수함으로써 그 접속상태가 안정되게 유지되는 것이다.

그리고, 본 고안의 다른 실시 예와 같이 서브보드(200)에 형성되는 플러그단자(413)의 솔더링부(201)를 반도체소켓(300)의 측벽 하부에 형성하고, 상기 반도체소켓(300)의 하부에 솔더링 수용홈부(301)를 형성함으로써 서브보드(200)의 판체크기를 반도체소켓(300)의 크기와 거의 동일한 크기로 실시할 수 있어 메인보드(100)에 장차되는 서브보드(200)의 장착 수량을 극대화할 수 있는 것으로서, 통상 320개의 서브보드가 장착되는 메인보드(100)에 480개의 서브보드(200)를 장착하여 한번에 480개의 반도체(700)를 테스트할 수 있게 되는 것이다.

또한, 본 고안의 또 다른 실시 예와 같이 서브보드(200)의 측면에 내측으로 요입되어 서브보드(200)의 장탈착과정에 장탈착툴(500)이 삽입되어 삽지될 수 있게 한 삽지홈(202)을 형성하여 실시함으로써 서브보드(200)의 장탈착과정에 반도체소켓(300)과 함게 서브보드(200)의 판체도 삽지되어 안정된 장 탈착이 이루어지고, 서브보드(200)간의 간격이 최소화되어 그 장착수량을 극대화할 수 있는 것이다.

따라서, 본 고안은 메인보드에 장착되는 서브보드의 결속이 플러그 커넥터와 소켓 커넥터로 구성함으로써 그 결속과 해체가 부드럽게 이루어지는 것이다.

그리고, 상기 서브보드의 커넥터 결속부를 소켓의 측벽 하부에 형성하고, 상기 커넥터 결속부의 솔더링부와의 간섭을 방지하게 솔더링부에 대응되는 소켓의 하 부에 솔더링 수용홈부를 형성함으로써 서브보드의 크기를 최소화하여 메인보드에 장착되는 서브보드의 수량을 늘려 1 회 반도체 테스트 수량을 극대화되는 것이다.

또한, 상기 서브보드의 측면에 장탈착툴을 삽입되는 삽지홈을 형성함으로써 장탈착과정에 있어 장탈착툴로 서브보드까지 삽지하여 안전한 장탈착이 이루어지고, 서브보드간의 간격을 최소화되는 것이다.

Claims

반도체(700)가 장착되는 반도체소켓(300)이 실장된 서브보드(200)와, 상기 서브보드(200)가 장착되는 메인보드(100)로 구성된 번인 테스트 보드에 있어서, 상기 서브보드(200)의 양측 하부에 각기 플러그 커넥터(410)를 구비하고, 이와 대응되는 메인보드(100)의 상면에 소켓 커넥터(420)를 구비하고,

상기 플러그 커넥터(410)는 판상으로 돌출형성한 플러그판(411)과, 상기 플러그판(411)의 양측에 등 간격으로 형성한 단자홈(412) 및 상기 단자홈(412)에 수용되며 상단이 서브보드(200)에 실장된 플러그단자(413)로 구성하며,

상기 소켓 커넥터(420)는 플러그 커넥터(410)의 플러그판(411)에 대응되는 소켓홈(421)을 형성하고 소켓홈(421)의 내벽에 플러그단자(413)에 대응되는 판상의 소켓단자(422)를 구비하여 구성하고,

상기 플러그단자(413)는 상단에 솔더링단(413a)을 형성하고, 하부에 접촉부(413b)를 형성하며 상기 접촉부(413b)에 내측으로 절곡된 지지편(413c)을 형성하여 구성한 것을 특징으로 하는 반도체 번인 테스트 보드.
제 1 항에 있어서;

상기 소켓단자(422)는 그 상단이 플러그 커넥터(410)와의 부드러운 결합을 위하여 외측으로 절곡된 결합 경사면(422a)을 형성하고,

상기 서브보드(200)의 크기를 최소화할 수 있게 소켓단자(422)의 솔더링부(201)를 반도체소켓(300)의 측벽 하부에 형성하고, 상기 솔더링부(201)와 반도체소켓(300) 하면의 간섭을 방지하게 상기 솔더링부(201)에 대응되는 반도체소켓(300)의 하부에 솔더링 수용홈부(301)를 형성하며, 서브보드(200)의 판체는 반도체소켓(300)을 수용하는 크기로 형성한 것을 특징으로 하는 반도체 번인 테스트 보드.
제 1 항에 있어서:

상기 서브보드(200)를 장탈착함에 있어서 장탈착툴(500)로 반도체소켓(300)과 함께 서브보드(200)의 판체까지 삽지할 수 있게 함과 더불어 서브보드(200)간의 간격을 최소화할 수 있도록 서브보드(200)의 측면에 장탈착툴(500)이 삽입되는 삽지홈(202)을 형성한 것을 특징으로 하는 반도체 번인 테스트 보드.
삭제
삭제