KR200438657Y1 - Overflow preventing device for chip package - Google Patents

Overflow preventing device for chip package Download PDF

Info

Publication number
KR200438657Y1
KR200438657Y1 KR2020060030816U KR20060030816U KR200438657Y1 KR 200438657 Y1 KR200438657 Y1 KR 200438657Y1 KR 2020060030816 U KR2020060030816 U KR 2020060030816U KR 20060030816 U KR20060030816 U KR 20060030816U KR 200438657 Y1 KR200438657 Y1 KR 200438657Y1
Authority
KR
South Korea
Prior art keywords
packaging
chip
wire
slot
adhesive
Prior art date
Application number
KR2020060030816U
Other languages
Korean (ko)
Inventor
밍-šœ 리
Original Assignee
타이완 오아시스 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 오아시스 테크놀러지 컴퍼니 리미티드 filed Critical 타이완 오아시스 테크놀러지 컴퍼니 리미티드
Priority to KR2020060030816U priority Critical patent/KR200438657Y1/en
Application granted granted Critical
Publication of KR200438657Y1 publication Critical patent/KR200438657Y1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 고안에서 칩은 기판에 설치되고 상기 기판의 양쪽에는 칩에 연결되는 전선을 형성하고, 기판과 칩은 팩키징 프레임에 배치되고 상기 팩키징 프레임의 양쪽에는 덮개가 삽입될 수 있도록 슬롯이 형성되고, 상기 슬롯과 상기 덮개 사이에는 전선이 지나갈 수 있도록 제1 전선용 구멍이 형성되고, 상기 팩키징 프레임에서 슬롯에 가까운 부위에는 제2 전선용 구멍이 형성된 하나 이상의 가로막기 벽이 형성되고 가로막기 벽과 슬롯 사이에는 오버플로우 수용 공간이 형성되고, 상기 오버플로우 수용 공간의 바닥에는 제2 전선용 구멍이 형성되어 칩의 팩키징 접착제가 상기 오버플로우 수용 공간으로 흘러갈 수 있도록 한다.

Figure R2020060030816

In the present invention, the chip is installed on the substrate and both sides of the substrate to form a wire connected to the chip, the substrate and the chip is disposed in the packaging frame and the slot is formed on both sides of the packaging frame so that the cover can be inserted, A hole for the first wire is formed between the slot and the cover to allow the wire to pass therethrough, and at least one barrier wall having a hole for the second wire is formed at a portion close to the slot in the packaging frame, and between the barrier wall and the slot. An overflow receiving space is formed therein, and a hole for a second electric wire is formed at the bottom of the overflow receiving space to allow a packaging adhesive of the chip to flow into the overflow receiving space.

Figure R2020060030816

Description

칩 팩키징용 접착제 오버플로우 방지 장치{OVERFLOW PREVENTING DEVICE FOR CHIP PACKAGE}Adhesive Overflow Prevention Device for Chip Packaging {OVERFLOW PREVENTING DEVICE FOR CHIP PACKAGE}

도 1은 종래의 칩 팩키징의 구조 분해도.1 is a structural exploded view of a conventional chip packaging.

도 2는 종래의 칩 팩키징에서 접착제 오버플로우 시의 구조 설명도.2 is a structural explanatory diagram at the time of an adhesive overflow in the conventional chip packaging.

도 3은 본 고안에 따른 칩과 팩키징 프레임의 구조 분해도.3 is a structural exploded view of a chip and a packaging frame according to the present invention.

도 4는 본 고안에 따른 발광 다이오드 모듈의 입체 구조도.4 is a three-dimensional structure diagram of a light emitting diode module according to the present invention.

도 5는 본 고안에 따른 발광 칩과 팩키징 접착제의 구조 설명도.Figure 5 is a schematic diagram of the structure of the light emitting chip and packaging adhesive according to the present invention.

도 6은 본 고안에 따른 덮개의 입체 구조도.Figure 6 is a three-dimensional structure diagram of the cover according to the present invention.

도 7은 본 고안에 따른 칩 팩키징 후의 구조 설명도.7 is a diagram illustrating the structure after chip packaging according to the present invention.

도 8은 도 7의 일부를 확대한 구조 설명도.8 is an explanatory view of a structure in which a part of FIG. 7 is enlarged;

도 9는 본 고안에 따른 발광 다이오드 모듈의 다른 입체 구조도.9 is another three-dimensional structure diagram of a light emitting diode module according to the present invention.

도 10은 본 고안에 따른 광원 장치의 입체 구조도.10 is a three-dimensional structure diagram of a light source device according to the present invention.

도 11은 본 고안에 따른 발광 다이오드와 팩키징 접착제의 구조 설명도.Figure 11 is a schematic diagram of the structure of the light emitting diode and the packaging adhesive according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

A: 형광분말 20: 발광 다이오드 모듈 271: 제1 전선용 구멍A: fluorescent powder 20: light emitting diode module 271: hole for first electric wire

11: 칩 21: 칩 2711: 제1 홈11: chip 21: chip 2711: first groove

12: 기판 22: 기판 2712: 제2 홈12 substrate 22 substrate 2712 second groove

13: 전선 23: 전선 272: 제2 전선용 구멍13: electric wire 23: electric wire 272: hole for 2nd electric wire

14: 팩키징 프레임 24: 팩키징 프레임 2721: 제1 홈14: packaging frame 24: packaging frame 2721: first groove

15: 슬롯 241: 수용 공간 2722: 제2 홈15: slot 241: accommodation space 2722: second groove

16: 덮개 242: 돌기 28: 팩키징용 접착제16: cover 242: protrusion 28: adhesive for packaging

17: 전선용 구멍 25: 슬롯 29: 가로막기 벽17: Hole for wire 25: Slot 29: Barrier wall

171: 제1 홈 26: 덮개 291: 요홈171: first groove 26: cover 291: groove

172: 제2 홈 261: 제1 차폐부 262: 제2 차폐부 172: second groove 261: first shield 262: second shield

18: 팩키징용 접착제 31: 오버플로우 수용공간 32: 원호부18: adhesive for packaging 31: overflow receiving space 32: circular arc

41: 발광 팩키징 모듈 42: 커넥터 숫 프레임 43: 커넥터 암 프레임41: light emitting packaging module 42: connector male frame 43: connector female frame

본 고안은 칩 팩키징용 접착제 오버플로우 방지 장치에 관한 것으로, 특히 오버플로우된 접착제를 수용하는 공간을 구비한 팩키징 프레임을 사용하고, 칩의 팩키징용 접착제가 상기 수용 공간에 오버플로우하도록 하는 칩 팩키징용 접착제 오버플로우 방지 장치에 관한 것이다.The present invention relates to an adhesive overflow prevention device for chip packaging, and more particularly, to a chip packaging using a packaging frame having a space for receiving an overflowed adhesive, and allowing the adhesive for chip packaging to overflow into the receiving space. An adhesive overflow prevention apparatus is related.

일반적으로, QFP(Quad Flat Package)나 QFN(Quad Flat Non-Leaded) 등과 같이 리드 프레임(Lead Frame)을 칩 캐리어로 삼는 반도체 패키지의 제작방법은 모두 칩 프레임과 다수 개의 리드를 지니는 리드 프레임에 반도체 칩을 접착하고, 다수 개의 금속선(전선)의 전기적 특성을 통해 상기 칩 표면의 본딩 패드(bonding pad) 와 이에 상응하는 다수 개의 핀을 연결하고, 팩키징용 접착제로 상기 칩 및 금속선을 에워싸서 반도체 패키지를 형성하고, 이와 동시에 상기 칩 프레임에서 표면을 상기 팩키징용 접착제 밖으로 노출시키고 상기 칩 프레임을 통해 상기 칩의 열량을 밖으로 내보내도록 한다.In general, a method of manufacturing a semiconductor package in which a lead frame is a chip carrier, such as a quad flat package (QFP) or a quad flat non-lead (QFN), is a semiconductor in a chip frame and a lead frame having a plurality of leads. Bonding chips, connecting bonding pads and corresponding pins on the surface of the chip through the electrical properties of the plurality of metal wires (wires), and packaging the semiconductor package by surrounding the chip and metal wires with an adhesive for packaging And at the same time expose the surface out of the packaging adhesive in the chip frame and let the heat of the chip out through the chip frame.

도 1 내지 도 2는 다수 개의 칩의 팩키징 방식을 나타내었다. 각각의 칩(11)은 기판(12)에 설치되고 상기 기판(12)은 전선판으로써 양쪽에는 칩(11)에 연결되는 전선(13)을 형성하고, 기판(12)과 칩(11)은 팩키징 프레임(14)에 배치된다. 상기 팩키징 프레임(14)의 양쪽에는 덮개(16)가 삽입될 수 있도록 슬롯(15)이 형성되고, 상기 슬롯(15)과 상기 덮개(16) 사이에는 전선(13)이 지나갈 수 있도록 전선용 구멍(17)이 형성되고, 상기 기판(12)의 위쪽에는 팩키징용 접착제(18)를 충전하여 각각의 칩(11)을 보호하고, 전선(13)에 전류를 공급할 때 각각의 칩(11)을 작동시킬 수 있다.1 to 2 illustrate a packaging method of a plurality of chips. Each chip 11 is installed on a substrate 12 and the substrate 12 is a wire plate to form a wire 13 connected to the chip 11 on both sides, and the substrate 12 and the chip 11 are It is disposed in the packaging frame 14. Slots 15 are formed at both sides of the packaging frame 14 to allow the cover 16 to be inserted therein, and a wire hole for passing the wire 13 between the slot 15 and the cover 16. (17) is formed, and the upper surface of the substrate 12 is filled with a packaging adhesive 18 to protect each chip 11, each chip 11 when supplying a current to the wire 13 It can work.

상기 전선용 구멍(17)은 상기 슬롯(15)의 양쪽 밑 부분에서 위로 향하는 제1 홈(groove)(171) 및 덮개(16)의 양쪽 밑 부분에서 아래로 향하는 제2 홈(172)을 포함한다. 덮개(16)를 슬롯(15)에 삽입할 때 제1 및 제2 홈(171, 172)은 전선이 지나갈 수 있도록 원형에 가까운 전선용 구멍(17)을 형성한다. 팩키징용 접착제(18)를 충전할 때에는 팩키징용 접착제(18)의 점도가 너무 낮거나 충전량이 너무 많을 경우 도 2에 제시된 바와 같이 상기 팩키징용 접착제(18)가 전선용 구멍(17)에서 빠져 나와 팩키징 프레임(14) 밖으로 오버플로우된 접착제가 나타나게 되는데, 미관 상 문제일 뿐만 아니라 오버플로우 된 접착제를 별도로 제거해야 하기 때문에 생산원가를 높이고 또한 팩키징용 접착제와 상기 팩키징 프레임 사이의 결합성을 낮추게 할 수도 있다.The wire hole 17 includes a first groove 171 facing up at both bottom portions of the slot 15 and a second groove 172 facing down at both bottom portions of the cover 16. do. When the cover 16 is inserted into the slot 15, the first and second grooves 171, 172 form a hole 17 for the wire close to the circle so that the wire can pass through. When the packaging adhesive 18 is filled, when the viscosity of the packaging adhesive 18 is too low or the filling amount is too high, the packaging adhesive 18 comes out of the wire hole 17 as shown in FIG. 2. The adhesive overflows out of the packaging frame 14, which is not only an aesthetic problem, but also increases the production cost because of the need to remove the overflowed adhesive separately, and also reduces the bonding between the packaging adhesive and the packaging frame. have.

본 고안은 이와 같은 문제점을 해결하기 위한 것으로, 본 고안에 따른 칩 팩키징용 접착제 오버플로우 방지 장치는 오버플로우된 접착제를 수용하는 공간을 구비한 팩키징 프레임을 사용하고, 칩의 팩키징용 접착제가 상기 수용 공간으로 오버플로우하도록 하는 칩 팩키징용 접착제 오버플로우 방지 장치를 제공하는 것이 목적이다.The present invention is to solve such a problem, the adhesive overflow prevention device for chip packaging according to the present invention uses a packaging frame having a space for accommodating the overflowed adhesive, the chip adhesive for packaging It is an object to provide an adhesive overflow prevention device for chip packaging that allows an overflow into space.

이와 같은 목적을 달성하기 위해, 본 고안에 따른 칩 팩키징용 접착제 오버플로우 방지 장치는 칩을 기판에 설치하고 상기 기판의 양쪽에는 칩에 연결되는 전선을 형성하고, 기판과 칩은 팩키징 프레임에 배치되고 상기 팩키징 프레임의 양쪽에는 덮개가 삽입될 수 있도록 슬롯이 형성되고, 상기 슬롯과 상기 덮개 사이에는 전선이 지나갈 수 있도록 제1 전선용 구멍이 형성되고, 상기 팩키징 프레임에서 슬롯에 가까운 부위에는 제2 전선용 구멍이 형성된 하나 이상의 가로막기 벽이 형성되고 가로막기 벽과 슬롯 사이에는 오버플로우 수용 공간이 형성되고, 상기 오버플로우 수용 공간의 바닥에는 제2 전선용 구멍이 형성되어 칩의 팩키징용 접착제가 상기 오버플로우 수용 공간으로 흘러갈 수 있도록 하여 팩키징 프레임 밖으로 흘러나와 외관에 영향을 주는 것을 방지한다.In order to achieve the above object, the adhesive overflow prevention device for chip packaging according to the present invention is to install the chip on the substrate and to form a wire connected to the chip on both sides of the substrate, the substrate and the chip is disposed in the packaging frame Slots are formed on both sides of the packaging frame to allow the cover to be inserted, and holes are formed between the slot and the cover to allow the wires to pass therethrough, and a second wire is formed at a portion close to the slot in the packaging frame. At least one barrier wall is formed therein and an overflow receiving space is formed between the barrier wall and the slot, and a second wire hole is formed at the bottom of the overflow receiving space so that the adhesive for packaging the chip is formed. Allows it to flow into the overflow receiving space and out of the packaging frame to affect the appearance Prevent giving.

도 3 내지 도 7에 제시된 바와 같이, 본 고안에 따른 칩 팩키징용 접착제 오 버플로우 방지 장치의 각각의 칩(21)은 기판(22)에 설치되고 상기 기판(22)은 전선판으로써 양쪽에는 칩(21)에 연결되는 전선(23)을 형성하고, 기판(22)과 칩(21)은 팩키징 프레임(24)에 배치되고, 상기 팩키징 프레임(24)의 양쪽에는 기판(22)을 설치하도록 수용 공간(241)을 형성하고 상기 수용 공간(241)에는 기판(22)의 위치를 고정할 수 있는 다수 개의 돌기(242)를 형성하고, 상기 팩키징 프레임(24)의 양쪽에는 덮개(26)가 삽입될 수 있도록 각각의 슬롯(25)이 형성되고, 상기 슬롯(25)과 상기 덮개(26) 사이에는 전선(23)이 지나갈 수 있도록 전선용 구멍(271)이 형성되고, 상기 기판(22)의 위쪽에는 팩키징용 접착제(28)를 충전하여 각각의 칩(21)을 보호하고, 전선(23)에 전류를 공급할 때 각각의 칩(21)을 작동시킬 수 있다. 상기 칩(21)은 발광 칩(소자)으로서 작동 시 빛을 발하고 기판(22) 위에는 하나 또는 다수 개의 발광 칩을 설치할 수 있고 상기 발광 칩들은 도 4에 제시된 바와 같이 단일 혹은 다수 개의 색상을 지니는 빛을 나타내어 발광 팩키징 모듈(41)을 형성한다. 도 5에 제시된 바와 같이 팩키징용 접착제(28)에 색상이 서로 다른 형광분말(A)을 첨가하여 색상을 더욱 선명하게 할 수 있다.As shown in FIGS. 3 to 7, each chip 21 of the adhesive overflow prevention device for chip packaging according to the present invention is installed on a substrate 22, and the substrate 22 is a wire plate and chips on both sides. A wire 23 is formed to be connected to the 21, and the substrate 22 and the chip 21 are disposed in the packaging frame 24, and both sides of the packaging frame 24 are accommodated to install the substrate 22. A space 241 is formed, and a plurality of protrusions 242 are formed in the accommodation space 241 to fix the position of the substrate 22, and a cover 26 is inserted into both sides of the packaging frame 24. Each slot 25 is formed so as to be formed, and an electric wire hole 271 is formed between the slot 25 and the cover 26 to allow the electric wire 23 to pass therethrough. The upper side is filled with a packaging adhesive 28 to protect each chip 21, and each chip 21 when supplying a current to the wire 23 It can be operated. The chip 21 emits light when operating as a light emitting chip (element), and one or more light emitting chips may be installed on the substrate 22, and the light emitting chips may have a single color or a plurality of colors as shown in FIG. Light is emitted to form the light emitting packaging module 41. As shown in FIG. 5, the fluorescent powder A having different colors may be added to the packaging adhesive 28 to make the color more vivid.

도 3, 도 6 및 도 7에 제시된 바와 같이, 상기 제1 전선용 구멍(271)은 슬롯(25)의 양쪽 밑 부분에서 위로 향하는 제1 홈(2711)과 상기 덮개(26)의 양쪽 밑 부분에서 아래로 향하는 제2 홈(2712)을 포함하고 상기 덮개(26)가 상기 슬롯(25)에 삽입될 때 제1 홈(2711)과 제2 홈(2712)은 원형에 가까운 전선용 구멍(271)을 형성한다. 상기 팩키징 프레임(24)에서 슬롯(25)에 가까운 부위에는 하나 이상의 가로막기 벽(29)이 형성되고 상기 가로막기 벽(29)에는 요홈(291)과 제2 전선용 구멍 (272)이 형성되고, 상기 가로막기 벽(29)과 슬롯(25) 사이에는 오버플로우 수용 공간(31)이 형성되고, 상기 오버플로우 수용 공간(31)의 바닥은 제2 전선용 구멍(272)보다 낮고 덮개(26)의 제1 차폐부(261)는 오버플로우 수용 공간(31)의 제1 차폐부(261)에 연장되고, 상기 오버플로우 수용 공간(31)과 제1 차폐부(261) 사이에는 서로 대응 결합되는 원호 모양의 원호부(32)가 형성되고 덮개(26)의 제2 차폐부(262)는 요홈(291)에 삽입되고, 상기 제2 전선용 구멍(272)은 요홈(291) 밑 부분에 위치하고 위로 향하는 제1 홈(groove)(2721) 및 제2 차폐부(262) 밑 부분에 위치하고 아래로 향하는 제2 홈(2722)을 포함한다.As shown in FIGS. 3, 6, and 7, the first wire holes 271 have a first groove 2711 facing up from both bottom portions of the slot 25 and both bottom portions of the cover 26. The first groove (2711) and the second groove (2712) is a hole for the wire 271 close to the circular shape when the cover 26 is inserted into the slot 25 and the second groove (2712) facing downward in the ). At least one barrier wall 29 is formed at a portion of the packaging frame 24 close to the slot 25, and the recess wall 29 is formed with a recess 291 and a hole for a second wire 272. The overflow receiving space 31 is formed between the barrier wall 29 and the slot 25, and the bottom of the overflow receiving space 31 is lower than the hole 272 for the second wire and the cover 26 is formed. The first shielding portion 261 of) is extended to the first shielding portion 261 of the overflow receiving space 31, and correspondingly coupled to each other between the overflow receiving space 31 and the first shielding portion 261. An arc-shaped arc portion 32 is formed, and the second shielding portion 262 of the cover 26 is inserted into the recess 291, and the second wire hole 272 is formed at the bottom of the recess 291. A second groove 2722 positioned and facing below the first groove 2721 and a second shield 262 positioned upward.

전체적으로 조립할 때, 다수 개의 칩(21)이 설치된 기판(22)은 수용 공간(241)에 배치되고 돌기(242)에 걸려서 고정된다. 그리고 기판(22) 양쪽의 전선(23)은 제2 전선용 구멍(272)과 제1 전선용 구멍(271)을 순차적으로 지나가서 팩키징 프레임(24)의 외부로 노출되고, 덮개(26)는 슬롯(25)에 삽입되면서 오버플로우 수용 공간(31)과 제1 차폐부(261) 사이에서 서로 대응 결합되는 원호부(32)를 통해 덮개(26)가 지나가서 팩키징 프레임(24)에 밀착 고정되도록 하고 나서 다수 개의 칩(21)의 위와 수용 공간(241)에 팩키징용 접착제(28)를 충전하여 칩의 팩키징을 완성한다.When assembling as a whole, the substrate 22 provided with the plurality of chips 21 is disposed in the accommodation space 241 and is fixed by being caught by the protrusion 242. The wires 23 on both sides of the substrate 22 sequentially pass through the second wire hole 272 and the first wire hole 271 and are exposed to the outside of the packaging frame 24, and the lid 26 is exposed. The cover 26 passes through the circular arc portion 32 corresponding to each other between the overflow receiving space 31 and the first shielding portion 261 while being inserted into the slot 25 and fixed to the packaging frame 24. Then, the packaging of the chip is completed by filling a packaging adhesive 28 on the plurality of chips 21 and the receiving space 241.

상기 팩키징용 접착제(28)를 충전하기 전에 먼저 흡입 작업을 통하여 진공을 만드는 공정을 실시하여 팩키징용 접착제(28)가 수용 공간(241)에 충전될 때 폼(Foam)이 생성되지 않도록 하고, 상기 팩키징용 접착제(28)를 충전하여 오버플로우되는 부분이 상기 오버플로우 수용 공간(31)에 흘러 들어가도록 하여 팩키징 프레 임(24) 밖으로 흘러나와 외관에 영향을 주는 것을 방지한다.Before the packaging adhesive 28 is filled, a process of vacuuming is first performed by suction to prevent a foam from being generated when the packaging adhesive 28 is filled in the receiving space 241. The packaging adhesive 28 is filled to allow the overflowed portion to flow into the overflow receiving space 31 to prevent it from flowing out of the packaging frame 24 and affecting its appearance.

그리고, 도 9에 제시된 바와 같이, 상기 발광 팩키징 모듈(41)의 기판(24) 양쪽의 전선(23)은 각각 커넥터(connector) 암 프레임(42)과 커넥터 숫 프레임(43)을 설치하고 상기 다수 개의 발광 팩키징 모듈(41)은 상기 커넥터 암 프레임과 숫 프레임을 통해 서로 연결된다. 전선(23)에 전류를 공급할 때 각각의 발광 칩을 작동시켜서 광원 장치를 형성하는데, 도 10에 제시된 바와 같이 상기 광원 장치의 모든 발광 다이오드 모듈은 단일 혹은 다수 개의 색상을 지니는 빛을 나타내고, 상기 발광 팩키징 모듈(41)의 모든 발광 다이오드 모듈도 단일 혹은 다수 개의 색상을 지니는 빛을 나타낼 수 있고, 그 광원 장치는 여러 가지 다른 색상의 빛을 발사하여 네온사인이나 간판 등에 적용될 수 있다.And, as shown in Figure 9, the wires 23 on both sides of the substrate 24 of the light emitting packaging module 41 is provided with a connector arm frame 42 and a connector male frame 43, respectively, Light emitting packaging modules 41 are connected to each other through the connector female frame and the male frame. Each light emitting chip is operated to supply a current to the wire 23 to form a light source device. As shown in FIG. 10, all of the light emitting diode modules of the light source device exhibit light having a single color or a plurality of colors. All the light emitting diode modules of the packaging module 41 may also display light having a single color or a plurality of colors, and the light source device may emit light of various colors to be applied to neon signs or signs.

물론 팩키징 공정을 이미 완성한 발광 다이오드 모듈(20)로 상기 칩(21)을 대체하여 도 11에 제시된 발광 팩키징 모듈(41)을 형성할 수 있다.Of course, the light emitting packaging module 41 shown in FIG. 11 may be formed by replacing the chip 21 with the light emitting diode module 20 having already completed the packaging process.

본 고안은 개선된 칩 팩키징용 접착제 오버플로우 방지 장치를 제공하기 때문에 관련 법에 따라 실용신안등록을 신청한다. 상기한 실시예와 첨부도면은 본 고안의 바람직한 실시예에 불과하고 본 고안의 범위를 제한할 수 없다. 따라서 본 고안의 구조, 장치 및 특징과 유사하거나 비슷한 경우, 모두 본 고안의 목적 및 실용신안등록청구범위에 포함되는 것은 당연하다.Since the present invention provides an improved adhesive overflow prevention device for chip packaging, a utility model registration is applied according to the related law. The above embodiments and the accompanying drawings are only preferred embodiments of the present invention and are not intended to limit the scope of the present invention. Therefore, if the structure, apparatus and features of the present invention are similar or similar, it is obvious that all of them fall within the purpose and utility model registration claims of the present invention.

Claims (6)

기판;Board; 상기 기판 위에 배치되는 하나의 칩 또는 다수 개의 칩;One chip or a plurality of chips disposed on the substrate; 상기 기판 및 상기 칩을 수용하는 팩키징 프레임; A packaging frame accommodating the substrate and the chip; 상기 기판 측면에 위치하고 상기 칩에 연결되는 전선; A wire located on the side of the substrate and connected to the chip; 상기 팩키징 프레임의 측면에 설치되는 슬롯; A slot installed at a side of the packaging frame; 상기 슬롯에 삽입되는 덮개; A cover inserted into the slot; 상기 팩키징 프레임에서 상기 슬롯에 가까운 부위에 위치하는 가로막기 벽;A barrier wall located at a portion of the packaging frame close to the slot; 상기 슬롯과 상기 덮개 사이에 위치하고 상기 전선이 지나갈 수 있도록 하는 제1 전선용 구멍; 및 A first wire hole located between the slot and the cover to allow the wire to pass therethrough; And 상기 가로막기 벽에 설치되는 제2 전선용 구멍으로 구성되는 칩 팩키징용 접착제 오버플로우 방지 장치에 있어서, In the adhesive packaging overflow prevention device for chip packaging consisting of a hole for the second wire provided in the barrier wall, 상기 가로막기 벽과 슬롯 사이에는 오버플로우 수용 공간이 형성되고, 상기 오버플로우 수용 공간의 바닥은 제2 전선용 구멍보다 낮아서 칩의 팩키징 접착제가 상기 오버플로우 수용 공간으로 흘러갈 수 있도록 하는 것을 특징으로 하는 칩 팩키징용 접착제 오버플로우 방지 장치.An overflow receiving space is formed between the barrier wall and the slot, and the bottom of the overflow receiving space is lower than the hole for the second wire so that the packaging adhesive of the chip can flow into the overflow receiving space. Adhesive overflow protection for chip packaging. 청구항 1에 있어서, 상기 가로막기 벽에는 요홈부가 형성되고, 덮개는 오버플로우 수용 공간의 제1 차폐부에 연장되는 제1 차폐부와 요홈부에 연장되는 제2 차폐부를 포함하는 것을 특징으로 하는 칩 팩키징용 접착제 오버플로우 방지 장치.The chip of claim 1, wherein a recess is formed in the barrier wall, and the cover includes a first shield extending to the first shield of the overflow receiving space and a second shield extending to the recess. Adhesive overflow protection for packaging. 청구항 2에 있어서, 상기 오버플로우 수용 공간과 제1 차폐부 사이에는 서로 대응 결합되는 원호 모양의 원호부가 형성되는 것을 특징으로 하는 칩 팩키징용 접착제 오버플로우 방지 장치.The apparatus of claim 2, wherein an arc-shaped arc portion corresponding to each other is formed between the overflow receiving space and the first shielding portion. 청구항 1에 있어서, 상기 칩은 발광 칩인 것을 특징으로 하는 칩 팩키징용 접착제 오버플로우 방지 장치.The apparatus of claim 1, wherein the chip is a light emitting chip. 청구항 1에 있어서, 상기 전선에는 커넥터가 설치되어 있는 것을 특징으로 하는 칩 팩키징용 접착제 오버플로우 방지 장치.The adhesive overflow prevention device for chip packaging according to claim 1, wherein the wire is provided with a connector. 기판;Board; 상기 기판 위에 배치되는 발광 다이오드 모듈 또는 다수 개의 발광 다이오드 모듈;A light emitting diode module or a plurality of light emitting diode modules disposed on the substrate; 상기 기판 측면에 위치하고 상기 발광 다이오드 모듈에 연결되는 전선; A wire located at the side of the substrate and connected to the light emitting diode module; 상기 기판 및 상기 발광 다이오드 모듈을 수용하는 팩키징 프레임; A packaging frame accommodating the substrate and the light emitting diode module; 상기 팩키징 프레임의 측면에 설치되는 슬롯; A slot installed at a side of the packaging frame; 상기 슬롯에 삽입되는 덮개; A cover inserted into the slot; 상기 팩키징 프레임에서 상기 슬롯에 가까운 부위에 위치하는 가로막기 벽;A barrier wall located at a portion of the packaging frame close to the slot; 상기 슬롯과 상기 덮개 사이에 위치하고 상기 전선이 지나갈 수 있도록 하는 제1 전선용 구멍; 및 A first wire hole located between the slot and the cover to allow the wire to pass therethrough; And 상기 가로막기 벽에 설치되는 제2 전선용 구멍으로 구성되는 발광 다이오드 모듈에 있어서, In the light emitting diode module consisting of a hole for the second wire provided in the barrier wall, 상기 가로막기 벽과 슬롯 사이에는 오버플로우 수용 공간이 형성되고, 상기 오버플로우 수용 공간의 바닥은 제2 전선용 구멍보다 낮아서 발광 다이오드 모듈의 팩키징 접착제가 상기 오버플로우 수용 공간으로 흘러갈 수 있도록 하는 것을 특징으로 하는 칩 팩키징용 접착제 오버플로우 방지 장치.An overflow receiving space is formed between the barrier wall and the slot, and the bottom of the overflow receiving space is lower than the hole for the second wire to allow the packaging adhesive of the light emitting diode module to flow into the overflow receiving space. Adhesive overflow prevention device for chip packaging.
KR2020060030816U 2006-09-29 2006-12-01 Overflow preventing device for chip package KR200438657Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020060030816U KR200438657Y1 (en) 2006-09-29 2006-12-01 Overflow preventing device for chip package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095217445 2006-09-29
KR2020060030816U KR200438657Y1 (en) 2006-09-29 2006-12-01 Overflow preventing device for chip package

Publications (1)

Publication Number Publication Date
KR200438657Y1 true KR200438657Y1 (en) 2008-03-03

Family

ID=41627273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020060030816U KR200438657Y1 (en) 2006-09-29 2006-12-01 Overflow preventing device for chip package

Country Status (1)

Country Link
KR (1) KR200438657Y1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100954321B1 (en) 2008-07-04 2010-04-21 (주)중앙 엔룩스 light emmiting diode module
KR100954319B1 (en) 2008-07-04 2010-04-21 (주)중앙 엔룩스 light emmiting diode module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100954321B1 (en) 2008-07-04 2010-04-21 (주)중앙 엔룩스 light emmiting diode module
KR100954319B1 (en) 2008-07-04 2010-04-21 (주)중앙 엔룩스 light emmiting diode module

Similar Documents

Publication Publication Date Title
TWI384655B (en) Side view type led package
JP4988055B2 (en) Manufacturing method of light emitting diode package
KR101181224B1 (en) Led package and fabricating method of the same
JP2017533598A (en) Light emitting diode element
US8587118B2 (en) Light emitting device package and manufacturing method thereof
JP2012109612A (en) Semiconductor diode package and method for manufacturing the same
KR20120094279A (en) Light emitting device package and method of fabricating the same
US8319429B2 (en) Light emitting diode module having a ground lead
US7683466B2 (en) Chip packaging overflow proof device
JP5277610B2 (en) Light emitting device, surface light emitting device, and package for light emitting device
EP2365552A2 (en) Light emitting device package with a lead frame having a recess
KR200438657Y1 (en) Overflow preventing device for chip package
KR20100028134A (en) Light emitting diode module
KR100875701B1 (en) Light emitting didode package
KR20080062505A (en) Double-side emitting type light emitting diode package
JP2014192211A (en) Lead frame for led light emitting element, method of manufacturing the same, and method of manufacturing led package
CN200972857Y (en) Chip sealing device of preventing adhesive spilling
KR20120050283A (en) Led package
KR20120063703A (en) Optical package and manufacturing method of the same
CN111365677A (en) System for electrically connecting at least one light source to a power supply system
KR20090047879A (en) Light emitting diode package
KR20150062343A (en) Side view light emitting diode package
KR20090047888A (en) Light emitting diode package
KR20120116595A (en) Method for fabrication light emitting diode package
KR101145209B1 (en) Light emitting apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20120203

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee