KR200433785Y1

KR200433785Y1 - 듀얼 자기회로 코어

Info

Publication number: KR200433785Y1
Application number: KR2020060026818U
Authority: KR
Inventors: 치치 우
Original assignee: 타이완 딕-필름 인더스트리 코포레이션
Priority date: 2006-09-29
Filing date: 2006-09-29
Publication date: 2006-12-13

Abstract

2세트의 트랜스포머 코일에 자기유도 투자율을 제공하기 위한 자기유도 코어는, 제1 코어와 제2 코어; 상기 제1 코어의 좌우측 모두에 각각 위치된 좌측 중앙 코어와 우측 중앙 코어; 상기 좌측 중앙 코어 외측의 좌측 주변 코어; 상기 우측 중앙 코어 외측에 위치된 우측 주변 코어; 및 상기 좌측 중앙 코어와 상기 우측 중앙 코어 사이에 위치된 누설 인덕턴스 코어를 포함한다. 상기 제1 및 제2 코어는 동일하고 대칭적으로 연결되어 설치된다. 상기 제1 및 제2 코어의 누설 인덕턴스 코어들 사이의 간격에 고누설 인덕턴스 생성 영역이 위치된다. 듀얼 자기회로 코어는 동시에 2세트의 트랜스포머 코일에 복수의 고전압 출력들을 제공할 수 있을 뿐만 아니라 고누설 인덕턴스를 제공하여 산업 표준을 만족시킨다.

Description

듀얼 자기회로 코어{DUAL MAGNETIC CIRCUIT CORE}

도 1은 본 고안의 듀얼 자기회로 코어의 사시도,

도 2는 도 1의 분해 구조의 개략도,

도 3은 본 고안에 따른 듀얼 자기회로 코어 및 그 자력선의 저면도,

도 4는 본 고안의 바람직한 실시예에 따른 듀얼 자기회로 코어의 분해 조립도,

도 5는 도 4의 결합 구조의 사시도이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : 듀얼 자기회로 코어 20 : 제1 코어

21 : 좌측 중앙 코어 21': 우측 중앙 코어

22 : 좌측 주변 코어 22' : 우측 주변 코어

23 : 제1 누설 인덕턴스 코어 30 : 제2 코어

31 : 좌측 중앙 코어 31' : 우측 중앙 코어

32 : 좌측 주변 코어 32' : 우측 주변 코어

33 : 제2 누설 인덕턴스 코어

본 고안은 자기코어에 관한 것으로, 특히 동시에 2세트의 트랜스포머 코일에 자기유도 투자율을 제공할 수 있는 듀얼 자기회로 코어에 관한 것이다.

액정 디스플레이(LCD) 시장이 번성함에 따라, 액정 디스플레이의 냉음극 형광등의 발광 품질이 따라서 향상되었다. 액정 디스플레이의 크기가 점점 커지므로, 방사되는 광의 밝기를 증가시키기 위해 액정 디스플레이의 백라이트 모듈에 사용되는 냉음극 형광등의 수가 증가되어야 하고, 냉음극 형광등을 점등시키기 위해 사용되는 고전압 트랜스포머의 품질도 향상되어야 한다. 이렇게, 고전압 트랜스포머의 출력 품질과 그 부가 기능들은 냉음극 형광등의 밝기를 결정하는 중요 요소이다. 즉, 현재의 소비자 시장의 주류는 대화면의 매우 얇은 액정 디스플레이를 제조하는 것이다. 대화면의 매우 얇은 액정 디스플레이를 제조하기 위해서는, 트랜스포머에 의해 냉음극 형광등에 제공되는 고전압 출력의 품질과 기능에 영향을 미치지 않고, 사용된 트랜스포머 코어의 부피와 트랜스포머 코어의 양을 줄이는 것이 바람직하다. 그래서, 트랜스포머의 출력 품질 및 기능을 변화시키지 않고 액정 디스플레이의 부피, 온도 및 비용을 줄이기 위해서, 차후 냉음극 형광등에 의해 요구되는 고전압을 제공하고 트랜스포머 코어의 부피를 줄여서 단일 입력 복수 출력 기능을 제공하거나, 트랜스포머 코어의 수를 감소시키고 복수의 트랜스포머가 동일 코어를 공유할 수 있게 하는 방법을 트랜스포머 설계자 또는 제조자가 찾을 필요가 있다. 트랜스포머의 형상은 매우 얇은 액정 디스플레이를 조립하고 전자 산업에 의해 채택되는 IC들을 구동하기 위한 고누설 인덕턴스 기능을 갖는 트랜스포머를 제공하기 위한 요건들을 만족시키기 위해 변경될 수 있다.

본 고안의 주요 목적은 듀얼 자기회로 코어를 제공하여 상기한 문제점들을 극복하고 존재하는 결함을 피하기 위한 것으로, 동시에 2세트의 트랜스포머 코일에 복수의 고전압 출력을 생산하여 제공할 수 있을 뿐만 아니라, 고누설 인덕턴스를 제공하여 전자 산업에 의해 채택되는 표준을 만족시킬 수 있다.

상기한 목적을 달성하기 위해서, 본 고안은 동시에 2세트의 트랜스포머 코일에 대해 자기유도 투자율을 제공하기 위한 듀얼 자기회로 코어를 제공한다. 상기 듀얼 자기회로 코어는 제1 코어와 제2 코어를 포함하고, 상기 제1 코어는 좌측 중앙 코어, 우측 중앙 코어, 좌측 주변 코어, 우측 주변 코어 및, 좌측 중앙 코어와 우측 중앙 코어 사이에 배치된 제1 누설 인덕턴스 코어를 포함하고, 상기 제2 코어는 좌측 중앙 코어, 우측 중앙 코어, 좌측 주변 코어, 우측 주변 코어 및, 좌측 중앙 코어와 우측 중앙 코어 사이에 배치된 제2 누설 인덕턴스 코어를 포함하며, 상기 제1 코어의 좌측 주변 코어는 상기 제2 코어의 좌측 주변 코어에 결합되고, 상기 제1 코어의 우측 주변 코어는 상기 제2 코어의 우측 주변 코어에 결합되며, 상기 제1 누설 인덕턴스 코어와 상기 제2 누설 인덕턴스 코어 사이의 간격에 고누설 인덕턴스 생성 영역이 배치되는 것을 특징으로 한다.

본 고안의 기술적 특징, 목적, 효과를 좀더 쉽게 이해하도록 하기 위해서, 첨부된 도면과 함께 바람직한 실시예를 사용하여 본 고안을 상세히 설명한다.

각각 본 고안에 따른 듀얼 자기회로의 사시도, 개략적인 분해 조립도 및 저면도인 도 1 내지 도 3을 참조하면, 동시에 2세트의 트랜스포머 코일에 자기유도 투자율을 제공하기 위해 듀얼 자기회로 코어(10)가 사용되고, 듀얼 자기회로 코어(10)의 구조는 제1 코어(20)와 제2 코어(30)를 포함한다. 제1 코어(20)는 그 위의 좌측 중앙 코어(21)와 우측 중앙 코어(21'), 좌측 중앙 코어(21)의 외측에서의 좌측 주변 코어(22), 우측 중앙 코어(21')의 외측에 배치된 우측 주변 코어(22'), 및 좌측 중앙 코어(21)와 우측 중앙 코어(21') 사이에 배치된 제1 누설 인덕턴스 코어(23)를 포함한다. 제2 코어(30)는 좌측 중앙 코어(31), 우측 중앙 코어(31'), 좌측 중앙 코어(31)의 외측에 배치된 좌측 주변 코어(32), 우측 중앙 코어(31')의 외측에 배치된 우측 주변 코어(32') 및, 좌측 중앙 코어(31)와 우측 중앙 코어(31')의 사이에 배치된 제2 누설 인덕턴스 코어(33)를 포함한다. 또한, 제1 코어(20)의 좌측 주변 코어(22)는 제2 코어(30)의 좌측 주변 코어(32)에 결합되고, 제1 코어(20)의 우측 주변 코어(22')는 제2 코어(30)의 우측 주변 코어(32')에 결합되며, 제1 누설 인덕턴스 코어(23)와 제2 누설 인덕턴스 코어(33) 사이의 간격에 고누설 인덕턴스 생성 영역(40)이 형성된다. 도 5에서는, 고누설 인덕턴스 생성 영역(40)의 간격은 좌측 중앙 코어(21, 31)와 우측 중앙 코어(21', 31') 사이의 제1 및 제2 코일(60, 60')의 제1 코일의 간격과 실질적으로 동일하다. 도 1 내지 도 3을 참조하면, 제1 코어(20)의 좌측 주변 코어(22)의 길이는 우측 주변 코어(22')의 길이와 동일하고, 좌측 중앙 코어(21)의 길이와 우측 중앙 코어(21')의 길이는 동일하며 좌측 주변 코어(22)의 길이와 제1 누설 인덕턴스 코어(23)의 길이 사이의 범위 내에 있 거나, 좌측 주변 코어(22)의 길이 또는 제1 누설 인덕턴스 코어(23)의 길이와 동일하다. 제2 코어(30)에 배치된 좌측 주변 코어(32)의 길이는 우측 주변 코어(32')의 길이와 동일하고, 좌측 중앙 코어(31)의 길이와 우측 중앙 코어(31')의 길이는 동일하며 좌측 주변 코어(32)의 길이와 제2 누설 인덕턴스 코어(33)의 길이 사이의 범위 내에 있거나, 좌측 주변 코어(32)의 길이 또는 제2 누설 인덕턴스 코어(33)의 길이와 동일하다.

본 고안은 오직 1세트의 코어를 채택하여 4개의 고전압 출력을 달성하고, 전자 산업용 IC를 구동하는 부가적 기능을 위해 고누설 인덕턴스 출력을 생산한다는 점을 특히 지적하고자 한다.

본 고안에 따른 듀얼 자기회로 코어 및 그 자력선의 저면도인 도 3을 참조하면, 본 고안의 듀얼 자기회로 코어는 트랜스포머로 구현되고, 좌측 자기유도 회로(50)가 좌측 중앙 코어(21, 31)와 좌측 주변 코어(22, 32) 상에 형성되고, 우측 자기유도 회로(50')는 우측 중앙 코어(21', 31')와 우측 주변 코어(22', 32') 상에 형성되며, 고누설 인덕턴스가 고누설 인덕턴스 생성 영역(40)에서 생산되어서, 본 고안은 동시에 2세트의 트랜스포머 코일에 복수의 고전압 출력을 제공한다는 목적을 달성할 뿐만 아니라 보다 높은 누설 인덕턴스를 제공하여 전자 산업에 채택되는 표준을 만족시킨다.

본 고안의 바람직한 실시예에 따른 듀얼 자기회로 코어의 분해 조립도 및 사시도인 도 4 및 도 5를 참조하면, 제1 코어(20)의 좌측 중앙 코어(21)와 제2 코어(30)의 좌측 중앙 코어(31)는 동일한 절연 제1 코일(60)에 끼워진다. 즉, 제1 코일 (60)은 제1 코어(20)의 좌측 중앙 코어(21) 및 제2 코어(30)의 좌측 중앙 코어(31)에 배치되는 코어 관통홀(63)을 갖고, 이들 2개의 도면은, 제1 코일(60)이 트랜스포머에 전압 출력을 공급하기 위해 코일을 권회하는 1차 권회 영역(61)과, 트랜스포머에 전압 출력을 공급하기 위해 코일을 권회하는 2개의 2차 권회 영역(62a, 62b)을 가짐을 보여준다. 유사하게, 제1 코어(20)의 우측 중앙 코어(21')와 제2 코어(30)의 우측 중앙 코어(31')는 동일한 절연 제2 코일(60')에 끼워진다. 즉, 제2 코일(60')은 제1 코어(20)의 우측 중앙 코어(21') 및 제2 코어(30)의 우측 중앙 코어(31')에 배치되는 코어 관통홀(63')을 갖고, 이들 2개의 도면은, 제2 코일(60')이 트랜스포머에 전압 출력을 공급하기 위해 코일을 권회하는 1차 권회 영역(61')과, 트랜스포머에 전압 출력을 공급하기 위해 코일을 권회하는 2개의 2차 권회 영역(62a', 62b')을 가짐을 보여주어, 동시에 2세트의 트랜스포머에 자기유도 투자율을 제공한다는 목적을 달성한다.

본 고안은 구체적인 실시예에 의해 설명되었지만, 청구범위에 기초한 본 고안의 범위 및 사상을 벗어나지 않고 당업자에 의해 다양한 변형 및 변화가 이루어질 수 있다.

이상에서 설명한 바와 같이 본 고안에 따르면, 동시에 2세트의 트랜스포머 코일에 복수의 고전압 출력을 생산하여 제공할 수 있을 뿐만 아니라, 고누설 인덕턴스를 제공하여 전자 산업에 의해 채택되는 표준을 만족시킬 수 있다.

Claims

동시에 2세트의 트랜스포머 코일에 자기유도 투자율을 제공하기 위한 것으로, 제1 코어와 제2 코어를 구비한 듀얼 자기회로 코어에 있어서,

상기 제1 코어는 좌측 중앙 코어, 우측 중앙 코어, 좌측 주변 코어, 우측 주변 코어 및 상기 좌측 중앙 코어와 상기 우측 중앙 코어 사이에 배치된 제1 누설 인덕턴스 코어를 포함하고,

상기 제2 코어는 좌측 중앙 코어, 우측 중앙 코어, 좌측 주변 코어, 우측 주변 코어 및 상기 좌측 중앙 코어와 상기 우측 중앙 코어 사이에 배치된 제2 누설 인덕턴스 코어를 포함하며,

상기 제1 코어의 상기 좌측 주변 코어는 상기 제2 코어의 상기 좌측 주변 코어에 결합되고,

상기 제1 코어의 상기 우측 주변 코어는 상기 제2 코어의 상기 우측 주변 코어에 결합되며,

상기 제1 누설 인덕턴스 코어와 상기 제2 누설 인덕턴스 코어 사이의 간격에 고누설 인덕턴스 생성 영역이 형성되는 것을 특징으로 하는, 듀얼 자기회로 코어.
청구항 1에 있어서,

상기 제1 코어에 배치된 좌측 주변 코어와 우측 주변 코어는 모두 동일한 길이를 갖고, 상기 좌측 중앙 코어와 우측 중앙 코어는 모두, 상기 좌측 주변 코어의 길이와 상기 제1 누설 인덕턴스 코어의 길이 사이의 범위 내이거나 상기 좌측 주변 코어의 길이 또는 상기 제1 누설 인덕턴스 코어의 길이와 같은, 동일한 길이를 갖는, 듀얼 자기회로 코어.
청구항 1에 있어서,

상기 제2 코어에 배치된 좌측 주변 코어와 우측 주변 코어는 모두 동일한 길이를 갖고, 상기 좌측 중앙 코어와 우측 중앙 코어는 모두, 상기 좌측 주변 코어의 길이와 상기 제2 누설 인덕턴스 코어의 길이 사이의 범위 내이거나 상기 좌측 주변 코어의 길이 또는 상기 제2 누설 인덕턴스 코어의 길이와 같은, 동일한 길이를 갖는, 듀얼 자기회로 코어.
청구항 1에 있어서,

상기 제1 코어에 배치된 좌측 중앙 코어와 상기 제2 코어에 배치된 좌측 중앙 코어는 동일한 절연 제1 코일에 끼워질 수 있는, 듀얼 자기회로 코어.
청구항 4에 있어서,

상기 제1 코일은 상기 제1 코어의 좌측 중앙 코어와 상기 제2 코어의 좌측 중앙 코어에 배치되는 코어 관통홀을 포함하고, 상기 제1 코일은 그 위에 적어도 하나의 1차 권회 영역과 적어도 하나의 2차 권회 영역을 더 포함하는, 듀얼 자기회로 코어.
청구항 1에 있어서,

상기 제1 코어에 배치된 우측 중앙 코어와 상기 제2 코어에 배치된 우측 중앙 코어는 동일한 절연 제2 코일에 끼워질 수 있는, 듀얼 자기회로 코어.
청구항 6에 있어서,

상기 제2 코일은 상기 제1 코어에 배치된 우측 중앙 코어와 상기 제2 코어에 배치된 우측 중앙 코어에 배치되는 코어 관통홀을 포함하고, 상기 제2 코일은 그 위에 적어도 하나의 1차 권회 영역과 적어도 하나의 2차 권회 영역을 더 포함하는, 듀얼 자기회로 코어.