KR200413804Y1 - 반도체칩패키지 테스트소켓 - Google Patents

Abstract

본 고안은 반도체칩패키지 테스트소켓에 관한 것으로서, 상면에 테스트대상 반도체칩패키지의 단자배열에 대응하도록 핀공이 형성되어 있는 베이스와, 상기 베이스의 각 핀공을 통해 노출되도록 상기 베이스에 장착되는 칩접촉핀과, 상기 베이스의 저면을 통해 노출되도록 상기 베이스에 장착되는 보드접촉핀을 갖는 반도체칩패키지 테스트소켓에 있어서, 상기 베이스는 저면에 핀수용홈이 상기 핀공에 연통하도록 형성되어 있고; 상기 칩접촉핀은 직선상의 칩접촉부와 상기 칩접촉부의 중앙영역에 길이방향에 가로로 형성된 걸림턱부를 가지고, 상기 칩접촉부의 상단이 상기 핀공을 통해 노출되고 상기 걸림턱부가 상기 핀수용홈의 천장면 상기 핀공의 둘레영역에 접촉하도록 상기 베이스에 장착되고; 상기 보드접촉핀은 상면에 상기 칩접촉부의 하단에 대응하는 접촉면이 형성되어 있는 핀연결부와 상기 핀연결부의 하측에 배치되는 고정부와 상기 고정부를 향하는 방향을 따라 상기 핀연결부에 압력이 가해질 때 탄성력을 축적할 수 있도록 상기 탄성접촉부와 상기 고정부사이에 형성된 탄성부와 상기 고정부의 저면으로부터 상기 핀연결부로부터 멀어지는 방향을 따라 직선상으로 연장 형성된 보드접촉부를 가지고, 상기 핀연결부가 상기 칩접촉부의 하단에 접촉하고 상기 보드접촉부가 상기 핀수용홈의 외부로 돌출되도록 상기 고정부를 통해 상기 베이스에 고정되는 것을 특징으로 한다. 이에 의해, 베이스의 구조와 조립공정이 간단해지고, 칩접촉핀과 보드접촉핀사이의 접촉저항이 감소되며, 분진이 발생하는 것을 방지할 수 있다.

반도체, 소켓, 테스트, 칩접촉핀, 보드접촉핀

Description

반도체칩패키지 테스트소켓{Test Socket for Semiconductor Chip Package}

도1 및 도2는 각각 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 사시도,

도3은 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 종단면도,

도4는 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 동작상태도,

도5는 종래의 반도체칩패키지 테스트소켓의 사시도,

도6은 도5의 칩접촉핀과 보드접촉핀의 상세도,

도7은 종래의 반도체칩패키지 테스트소켓의 동작상태도이다.

* 도면의 주요부분에 대한 부호의 설명 *

10, 110 : 베이스 11, 111 : 언덕부

12 : 핀수용홈 20, 120 : 칩접촉핀

21 : 칩접촉부 22 : 걸림턱부

30, 130 : 보드접촉핀 31, 131 : 핀연결부

32 : 고정부 33 : 탄성부

34, 134 : 보드접촉부 121 : 경사부

122 : 상부접촉부 123 : 하부접촉부

132 : 지지부 141 : 실리콘러버

201 : 반도체칩패키지 202 : 테스트보드

본 고안은 반도체칩패키지 테스트소켓에 관한 것으로서, 보다 상세하게는 리드형(Lead Type) 외부연결단자를 갖는 테스트대상 반도체칩패키지와 테스트보드사이의 전기적 경로를 제공하는 접촉핀이 장착된 테스트소켓에 관한 것이다.

반도체칩패키지는 다양한 형태로 제조되며, 외부회로와의 전기적 연결을 위한 외부연결단자를 갖고 있다. 반도체칩패키지의 외부연결단자로는 리드형, 솔더볼형, 솔더범퍼형 등이 안출되어 있다.

한편 반도체칩패키지는 출하되기 전 제품의 신뢰성을 확보하기 위하여 정상조건이나 고온 고전압 등 스트레스 조건에서 소정의 테스트신호발생회로와 연결하여 성능이나 수명 등을 테스트하게 된다.

반도체칩패키지의 테스트는 반도체칩패키지의 형태에 대응하는 전용 테스트소켓을 사용하여 이루어진다.

테스트소켓은 공통적으로 테스트 대상 반도체칩패키지의 외부연결단자와 테스트보드의 외부연결단자를 연결하는 접촉핀을 갖고 있다.

도5는 종래의 반도체칩패키지 테스트소켓의 사시도이고, 도6은 도5의 칩접촉핀과 보드접촉핀의 상세도이다.

종래의 반도체칩패키지 테스트소켓은, 이들 도면에 도시된 바와 같이, 대략 장방형상의 베이스(110)와, 베이스(110)에 장착된 칩접촉핀(120) 및 보드접촉핀(130)과, 칩접촉핀(120)과 보드접촉핀(130)사이에 개재하는 대략 직육면체형태의 실리콘러버(141)를 갖고 있다.

베이스(110)는 상면에 한 쌍의 언덕부(111)가 나란하게 형성되어 있다.

각 언덕부(111)는 상면에 듀얼인라인(Dual In-Line) 테스트대상 반도체칩패키지(201)의 단자배열에 대응하도록 핀공(111a)이 형성되어 있다.

그리고 베이스(110)는 저면 각 언덕부(111)의 하측영역에 핀수용홈(도시되지 않음)이 핀공(111a)에 연통하도록 형성되어 있다.

칩접촉핀(120)은 경사부(121)와, 경사부(121)의 양단으로부터 반대방향으로 연장 형성된 상부접촉부(122) 및 하부접촉부(123)를 갖고 있다.

이러한 구성을 갖는 각 칩접촉핀(120)은 상부접촉부(122)의 상단이 핀공(111a)을 통해 노출되고, 경사부(121)가 핀공(111a)의 하단에 접촉하도록 베이스(110)에 장착된다.

보드접촉핀(130)은 직선상의 지지부(132)와, 지지부(132)로부터 상방향을 향해 2회 절곡되어 형성된 핀연결부(131)와, 지지부(132)로부터 하방향으로 향해 직선상으로 연장 형성된 보드접촉부(134)를 갖고 있다.

이러한 구성을 갖는 각 보드접촉핀(130)은 핀연결부(131)의 종단이 하부접촉부(123)의 측면에 인접하고, 보드접촉부(134)는 핀수용홈의 외부로 돌출되도록 베이스(110)에 장착된다.

실리콘러버(141)는 지지부(132)와 하부접촉부(123)의 하단사이에 끼움방식으 로 장착된다.

이러한 구성을 갖는 종래의 반도체칩패키지 테스트소켓을 사용하는 방법을 도7을 참조하여 설명하면 다음과 같다. 설명의 편의를 위해 종래의 반도체칩패키지 테스트소켓은테스트보드(202)에 장착되어 있는 것으로 가정한다.

먼저 리드단자(201a)가 상부접촉부(122)의 상단에 일 대 일로 접촉하도록 테스트대상 반도체칩패키지(201)를 하강시킨다.

다음에 상부접촉부(122)에 접촉된 리드단자(201a)를 가압하도록 푸셔(203)를 하강시킨다. 이에 따라 리드단자(201a)와 상부접촉부(122)사이의 탄성접촉을 안정적으로 유지할 수 있게 된다.

리드단자(201a)와 상부접촉부(122)가 탄성접촉하는 동안 각 칩접촉핀(120)은 핀공(111a)을 통해 하강하면서 핀연결부(131)를 가압한다.

핀연결부(131)가 가압되면 실리콘러버(141)는 수축되면서 탄성력을 축적한다.

그리고 실리콘러버(141)가 수축하는 동안 보드접촉핀(130)은 보드접촉부(134)의 하단을 중심으로 시계방향으로 회동한다(도7의 화살표 참조).

보드접촉핀(130)이 시계방향으로 회동하는 동안 핀연결부(131)는 하부접촉부(123)의 측면에 가압 접촉한다. 이에 따라 테스트보드(202)와 테스트대상 반도체칩패키지(201)의 리드단자(201a)사이의 전기적 경로가 마련된다.

다음에 테스트보드(202)로부터의 테스트신호는 보드접촉핀(130)과 칩접촉핀(120)을 통해 반도체칩패키지(201)의 리드단자(201a)에 전달되고, 반도체칩패키지 (201)로부터의 응답신호는 역으로 테스트보드(202)에 전달된다.

테스트가 완료되면, 푸셔(203)와 테스트대상 반도체칩패키지(201)를 순차적으로 상승시킨다.

푸셔(203)가 상승함에 따라 칩접촉핀(120)은 실리콘러버(141)에 축적된 탄성력에 의해 핀공(111a)을 통해 상승한다. 여기서 칩접촉핀(120)의 상승동작은 경사부(121)가 핀공(111a)의 하단에 접촉할 때까지 계속된다.

칩접촉핀(120)이 상승하는 동안 보드접촉핀(130)은 보드접촉부(134)의 하단을 중심으로 반시계방향으로 회동하여 원위치로 복귀한다.

보드접촉핀(130)이 반시계방향으로 회동하면 핀연결부(131)는 하부접촉부(123)의 측면으로부터 이탈되고, 테스트보드(202)와 테스트대상 반도체칩패키지(201)의 리드단자(201a)사이에 마련된 전기적 경로는 해제된다.

전술한 구성을 갖는 종래의 반도체칩패키지 테스트소켓은 2003년 실용신안등록출원 제 15171호(고안의 명칭 : 반도체패키지테스트용 소켓의 콘택트구조)에 개시되어 있다.

그런데 종래의 반도체칩패키지 테스트소켓에 따르면, 실리콘러버(141)를 하부접촉부(123)와 지지부(132)사이에 장착하여야 하기 때문에 베이스(110)의 구조와 조립공정이 복잡하다는 문제점이 있었다.

그리고 푸셔(203)의 하강동작과 보드접촉핀(130)의 회동동작에 의해 핀연결부(131)가 하부접촉부(123)의 측면에 접촉되기 때문에 푸셔(203)의 하강거리 조절이 정확하게 이루어지지 않은 경우 핀연결부(131)와 하부접촉부(123)사이에 발생하 는 공극에 의해 칩접촉핀(120)과 보드접촉핀(130)사이의 접촉저항이 증가한다는 문제점이 있었다.

또한 핀연결부(131)가 하부접촉부(123)의 측면에 접촉할 때 핀연결부(131)는 접촉상태를 유지하면서 하부접촉부(123)의 길이방향을 따라 이동하기 때문(하부접촉부의 하강방향에 거슬러 핀연결부가 회동함)에 분진이 발생한다는 문제점이 있었다.

따라서 본 고안의 목적은, 베이스의 구조와 조립공정이 간단하고, 칩접촉핀과 보드접촉핀사이의 접촉저항이 감소하며, 분진이 발생하는 것을 방지할 수 있도록 한 반도체칩패키지 테스트소켓을 제공하는 것이다.

상기 목적은, 본 고안에 따라, 상면에 테스트대상 반도체칩패키지의 단자배열에 대응하도록 핀공이 형성되어 있는 베이스와, 상기 베이스의 각 핀공을 통해 노출되도록 상기 베이스에 장착되는 칩접촉핀과, 상기 베이스의 저면을 통해 노출되도록 상기 베이스에 장착되는 보드접촉핀을 갖는 반도체칩패키지 테스트소켓에 있어서, 상기 베이스는 저면에 핀수용홈이 상기 핀공에 연통하도록 형성되어 있고; 상기 칩접촉핀은 직선상의 칩접촉부와 상기 칩접촉부의 중앙영역에 길이방향에 가로로 형성된 걸림턱부를 가지고, 상기 칩접촉부의 상단이 상기 핀공을 통해 노출되고 상기 걸림턱부가 상기 핀수용홈의 천장면 상기 핀공의 둘레영역에 접촉하도록 상기 베이스에 장착되고; 상기 보드접촉핀은 상면에 상기 칩접촉부의 하단에 대응 하는 접촉면이 형성되어 있는 핀연결부와 상기 핀연결부의 하측에 배치되는 고정부와 상기 고정부를 향하는 방향을 따라 상기 핀연결부에 압력이 가해질 때 탄성력을 축적할 수 있도록 상기 탄성접촉부와 상기 고정부사이에 형성된 탄성부와 상기 고정부의 저면으로부터 상기 핀연결부로부터 멀어지는 방향을 따라 직선상으로 연장 형성된 보드접촉부를 가지고, 상기 핀연결부가 상기 칩접촉부의 하단에 접촉하고 상기 보드접촉부가 상기 핀수용홈의 외부로 돌출되도록 상기 고정부를 통해 상기 베이스에 고정되는 것을 특징으로 하는 반도체칩 테스트소켓에 의해 달성된다.

여기서 칩접촉핀이 핀공의 길이방향을 따라 안정적으로 배치될 수 있도록, 상기 걸림턱부는 상기 칩접촉부와 협조하여 십자형태를 이루도록 형성하는 것이 바람직하다.

이하에서, 첨부도면을 참조하여 본 고안을 상세히 설명하기로 한다.

도1 및 도2는 각각 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 사시도이고, 도3은 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓의 종단면도이다.

본 고안의 실시예에 따른 반도체칩패키지 테스트소켓은, 이들 도면에 도시된 바와 같이, 대략 장방형상의 베이스(10)와, 베이스(10)에 장착된 칩접촉핀(20) 및 보드접촉핀(30)을 갖고 있다.

베이스(10)는 상면에 한 쌍의 언덕부(11)가 나란하게 형성되어 있고, 각 언덕부(11)의 외측에는 고정공(10b)과 위치결정공(10a)이 하나씩 형성되어 있다.

각 언덕부(11)는 상면에 듀얼인라인(Dual In-Line) 테스트대상 반도체칩패키 지(201)의 단자배열에 대응하도록 핀공(11a)이 형성되어 있고, 외측 연부에는 공기순환용 슬롯(11b)이 하나씩 형성되어 있다.

그리고 베이스(10)는 저면 각 언덕부(11)의 하측영역에 핀수용홈(12)이 핀공(11a)에 연통하도록 형성되어 있고, 핀수용홈(12)의 둘레영역에는 한 쌍의 위치결정돌기(10c)가 대각선방향을 따라 배치되도록 형성되어 있다.

각 핀수용홈(12)은 내측벽에 내측고정돌부(13)가 하방향을 향해 돌출 형성되어 있고, 외측벽에 외측고정돌부(14)가 내측고정돌부(13)를 향해 돌출 형성되어 있다.

내측고정돌부(13)는 내측면에 걸림홈(13a)이 형성되어 있다.

칩접촉핀(20)은 직선상의 칩접촉부(21)와, 칩접촉부(21)의 중앙영역에 길이방향에 가로로 형성된 걸림턱부(22)를 갖고 있다.

걸림턱부(22)는 칩접촉부(21)와 협조하여 십자형태를 이루도록 형성된다.

이러한 구성을 갖는 각 칩접촉핀(20)은 칩접촉부(21)의 상단이 핀공(11a)을 통해 노출되고, 걸림턱부(22)가 핀수용홈(12)의 천장면 핀공(11a)의 둘레영역에 접촉하도록 베이스(10)에 장착된다.

보드접촉핀(30)은 칩접촉부(21)보다 큰 폭을 갖도록 형성된 직선상의 핀연결부(31)와, 핀연결부(31)의 하측에 배치되는 대략 장방형상의 고정부(32)와, 핀연결부(31)와 고정부(32)사이에 형성된 탄성부(33)와, 핀연결부(31)로부터 멀어지는 방향을 따라 고정부(32)의 저면으로부터 직선상으로 연장 형성된 보드접촉부(34)를 갖고 있다.

핀연결부(31)는 상면에 칩접촉부(21)의 하단에 대응하도록 접촉면이 형성되어 있다.

탄성부(33)는 핀연결부(31)로부터 수직으로 절곡되어 형성된 직선부(33a)와, 양단이 직선부(33a)와 고정부(32)에 연결되도록 형성된 "C"자형태의 곡선부(33b)를 갖고 있다.

이에 따라 곡선부(33b)는 고정부(32)를 향하는 방향을 따라 핀연결부(31)에 압력이 가해질 때 탄성력을 축적할 수 있게 된다.

고정부(32)는 상면에 내측고정돌부(13)에 대응하는 내측고정홈(32a)이 형성되어 있고, 우측면에 외측고정돌부(14)에 대응하는 외측고정홈(32b)이 형성되어 있다.

내측고정홈(32a)에는 걸림턱(32c)이 걸림홈(13a)에 대응하도록 형성되어 있다.

보드접촉부(34)는 인접하는 보드접촉핀(30)의 보드접촉부(34)와의 이격거리가 증가되도록 각 보드접촉핀(30)에 대하여 위치를 달리하여 형성되어 있다.

이러한 구성을 갖는 각 보드접촉핀(30)은 외측고정홈(32b)에 외측고정돌부(14)를 삽입시킨 상태에서 내측고정홈(32a)에 내측고정돌부(13)를 억지끼움하는 방법으로 베이스(10)에 장착시킬 수 있다.

각 보드접촉핀(30)이 베이스(10)에 장착된 상태는 걸림턱(32c)과 걸림홈(13a)의 상호작용에 의해 안정적으로 유지할 수 있게 된다.

각 보드접촉핀(30)이 베이스(10)에 고정된 상태에서 핀연결부(31)는 칩접촉 부(21)의 하단에 접촉하고, 보드접촉부(34)는 핀수용홈(12)의 외부로 돌출된다.

이러한 구성을 갖는 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓을 사용하는 방법을 도4를 참조하여 설명하면 다음과 같다. 본 고안의 실시예에 따른 반도체칩패키지 테스트소켓은 위치결정돌기(10c)와 위치결정공(10a)에 의해 위치 결정된 상태에서 고정공(10b)에 스크류를 삽입하여 테스트보드(202)에 장착되어 있는 것으로 가정한다.

먼저 리드단자(201a)가 칩접촉부(21)의 상단에 일 대 일로 접촉하도록 테스트대상 반도체칩패키지(201)를 하강시킨다.

다음에 칩접촉부(21)에 접촉된 리드단자(201a)를 가압하도록 푸셔(203)를 하강시킨다. 이에 따라 리드단자(201a)와 칩접촉부(21)사이의 탄성접촉을 안정적으로 유지할 수 있게 된다.

리드단자(201a)와 칩접촉부(21)가 탄성 접촉하는 동안 각 칩접촉핀(20)은 핀공(11a)을 통해 하강하면서 핀연결부(31)를 가압한다.

핀연결부(31)가 가압되면 칩접촉부(21)의 하단과 핀연결부(31)의 상면은 와이핑(Wiping) 동작을 거치면서 탄성 접촉한다. 이 때 핀연결부(31)는 시계방향으로 약간 회동한다(도4의 화살표 참조).

칩접촉부(21)가 핀연결부(31)에 탄성 접촉할 때 곡선부(33b)에는 탄성력이 축적된다.

다음에 테스트보드(202)로부터의 테스트신호는 보드접촉핀(30)과 칩접촉핀(20)을 통해 반도체칩패키지(201)의 리드단자(201a)에 전달되고, 반도체칩패키지 (201)로부터의 응답신호는 역으로 테스트보드(202)에 전달된다.

테스트가 완료되면, 푸셔(203)와 테스트대상 반도체칩패키지(201)를 순차적으로 상승시킨다.

푸셔(203)가 상승함에 따라 보드접촉핀(30)은 곡선부(33b)에 축적된 탄성력에 의해 상승하고 칩접촉핀(20)은 핀공(11a)을 통해 상승한다. 여기서 칩접촉핀(20)의 상승 동작은 걸림턱부(22)가 핀수용홈(12)의 천장면 핀공(11a)의 둘레영역에 접촉할 때까지 계속된다.

보드접촉핀(30)이 상승하는 동안 핀연결부(31)는 반시계방향으로 약간 회동하여 원위치로 복귀하게 된다.

상술한 바와 같이 본 고안의 실시예에 따르면, 보드접촉핀(30)에 탄성부(33)를 형성하여 별도의 탄성부재(종래의 실리콘러버)를 생략함으로써, 베이스(10)의 구조와 조립공정이 간단해진다.

그리고 푸셔(203)의 하강동작시 칩접촉핀(20)과 보드접촉핀(30)사이의 접촉이 강화되도록 함으로써(핀연결부의 상면과 칩접촉부의 하단은 상시접촉상태에 있음), 칩접촉핀(20)과 보드접촉핀(30)사이의 접촉저항이 증가하는 것(푸셔의 하강거리 조절이 정확하게 이루어지지 않는 경우)과 분진이 발생하는 것(칩접촉부의 하강방향을 따라 핀연결부가 회동함)을 방지할 수 있게 된다.

또한 칩접촉부(21)와 협조하여 십자형태를 이루도록 걸림턱부(22)를 형성함으로써, 칩접촉핀(20)이 핀공(11a)의 길이방향을 따라 안정적으로 배치될 수 있게 된다.

한편 전술한 실시예에서는 듀얼인라인 반도체칩패키지에 대하여 설명하고 있으나, 다른 형태의 리드타입 반도체칩패키지(Single In-line Package, Quad Flat Package)에 대해서도 본 고안을 적용할 수 있음은 물론이다.

따라서 본 고안에 따르면, 보드접촉핀에 탄성부를 형성하고 푸셔의 하강동작시 핀칩접촉핀과 보드접촉핀사이의 접촉이 강화되도록 함으로써 베이스의 구조와 조립공정이 간단해지고, 칩접촉핀과 보드접촉핀사이의 접촉저항이 감소되며, 분진이 발생하는 것을 방지할 수 있다.

Claims (2)

1. 상면에 테스트대상 반도체칩패키지의 단자배열에 대응하도록 핀공이 형성되어 있는 베이스와, 상기 베이스의 각 핀공을 통해 노출되도록 상기 베이스에 장착되는 칩접촉핀과, 상기 베이스의 저면을 통해 노출되도록 상기 베이스에 장착되는 보드접촉핀을 갖는 반도체칩패키지 테스트소켓에 있어서,

   상기 베이스는 저면에 핀수용홈이 상기 핀공에 연통하도록 형성되어 있고;

   상기 칩접촉핀은 직선상의 칩접촉부와 상기 칩접촉부의 중앙영역에 길이방향에 가로로 형성된 걸림턱부를 가지고, 상기 칩접촉부의 상단이 상기 핀공을 통해 노출되고 상기 걸림턱부가 상기 핀수용홈의 천장면 상기 핀공의 둘레영역에 접촉하도록 상기 베이스에 장착되고;

   상기 보드접촉핀은 상면에 상기 칩접촉부의 하단에 대응하는 접촉면이 형성되어 있는 핀연결부와 상기 핀연결부의 하측에 배치되는 고정부와 상기 고정부를 향하는 방향을 따라 상기 핀연결부에 압력이 가해질 때 탄성력을 축적할 수 있도록 상기 탄성접촉부와 상기 고정부사이에 형성된 탄성부와 상기 고정부의 저면으로부터 상기 핀연결부로부터 멀어지는 방향을 따라 직선상으로 연장 형성된 보드접촉부를 가지고, 상기 핀연결부가 상기 칩접촉부의 하단에 접촉하고 상기 보드접촉부가 상기 핀수용홈의 외부로 돌출되도록 상기 고정부를 통해 상기 베이스에 고정되는 것을 특징으로 하는 반도체칩테스트소켓.
2. 제1항에 있어서,

   상기 걸림턱부는 상기 칩접촉부와 협조하여 십자형태를 이루도록 형성되는 것을 특징으로 하는 반도체칩테스트소켓.

Images