KR20040095871A - Method of forming fine pattern for semiconductor device - Google Patents

Method of forming fine pattern for semiconductor device Download PDF

Info

Publication number
KR20040095871A
KR20040095871A KR1020030026889A KR20030026889A KR20040095871A KR 20040095871 A KR20040095871 A KR 20040095871A KR 1020030026889 A KR1020030026889 A KR 1020030026889A KR 20030026889 A KR20030026889 A KR 20030026889A KR 20040095871 A KR20040095871 A KR 20040095871A
Authority
KR
South Korea
Prior art keywords
film
pattern
etching
barc
fine pattern
Prior art date
Application number
KR1020030026889A
Other languages
Korean (ko)
Inventor
문승찬
마원광
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030026889A priority Critical patent/KR20040095871A/en
Publication of KR20040095871A publication Critical patent/KR20040095871A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

PURPOSE: A method for forming a micro-pattern of a semiconductor device using a low process constant is provided to form easily the micro-pattern having an L to S ratio of 1:1 on a wafer without increase of influence of a mask error constant and degradation of an aerial image contrast characteristic in an optical lithography process using the low process constant. CONSTITUTION: A first material layer, a second material layer, an organic BARC layer, and a resist layer for ArF light source are sequentially formed on a semiconductor substrate(20). A resist pattern(27A) is formed by patterning the resist pattern. A BARC layer pattern(26A) is formed by performing an inclination etching process using the resist pattern. A hard mask is formed by etching vertically the second material layer. A micro-pattern is formed by etching the first material layer.

Description

반도체 소자의 미세 패턴 형성방법{METHOD OF FORMING FINE PATTERN FOR SEMICONDUCTOR DEVICE}METHOD OF FORMING FINE PATTERN OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 특히 로우 공정상수(k1)를 적용한 반도체 소자의 미세 패턴 형성방법에 관한 것이다.The present invention relates to a method for forming a fine pattern of a semiconductor device, and more particularly to a method for forming a fine pattern of a semiconductor device to which a low process constant (k1) is applied.

반도체 소자의 고집적화에 따른 패턴의 미세화에 의해 광학 리소그라피 공정에 의한 패터닝 공정시 해상력을 나타내는 하기의 식(1)에서 공정상수(k1)의 값이 작아짐에 따라 해상력 향상 기술의 사용이 필수적이다.As the value of the process constant (k1) decreases in Equation (1) below, which represents the resolution in the patterning process by the optical lithography process due to the miniaturization of the pattern due to the high integration of the semiconductor device, the use of the resolution enhancement technique is essential.

R = k1 ·λ/NA ‥‥‥‥‥ 식(1)R = k1λ / NA ‥‥‥‥‥ equation (1)

(여기서, R은 해상력, k1은 공정상수, λ는 노광장치의 광원파장, NA는 렌즈구경(numerical aperture)이다)Where R is the resolution, k1 is the process constant, λ is the light source wavelength of the exposure apparatus, and NA is the lens aperture.

이러한 해상력 향상기술에는 위상반전 마스크(phase shift mask), 변형조명법, 난반사(Anti-Reflective Coating; ARC)막 및 얇은 레지스트(thin resist)막 사용 등이 있다. 이중 얇은 레지스트막을 사용하는 이유는 두꺼운 레지스트막을 사용하게 되면 광흡수에 따른 레턴트 이미지 콘트라스트(latent image contrast) 저하에 의해 해상력이 저하될 뿐만 아니라 어스펙트비(aspect ratio) 증가에 따른 패턴붕괴(pattern collapse) 등의 문제가 발생하기 때문이다.Such resolution enhancement techniques include phase shift masks, modified illumination methods, anti-reflective coating (ARC) films, and thin resist films. The reason for using a thin resist film is that when a thick resist film is used, not only the resolution is lowered due to the reduction of the latent image contrast due to light absorption, but also the pattern collapse due to the increase of the aspect ratio. This is because problems such as collapse) occur.

이와 같이 공정상수(k1) 값의 감소에 의해 최근에는 광학 리소그라피 공정시상술한 해상력 향상기술 등을 복합적으로 사용하면서 공정상수(k1) 값을 예컨대 0.40 정도로 적용하고 있고, 향후 0.30 이하의 로우 공정상수(k1) 값을 적용하기 위한 연구도 활발히 진행되고 있다. 그러나, 해상력 향상기술을 적용하더라도 웨이퍼 상에서 패턴의 선폭(line width; L) 대 패턴 사이의 간격(space; S)의 크기비가 1 : 1 인 미세패턴을 얻어야 하는 디램(DRAM; Dynamic Random Access Memory) 셀 구조에서는, 마스크상의 레이아웃 CD(Critical Dimension)를 1 : 1로 하여 예컨대 0.35 이하의 로우 공정상수(k1)를 적용하게 되면, 마스크에러변수(Mask Error Factor; MEF)의 영향이 급격이 증가하고 에어리얼 이미지 콘트라스트(Aerial Image Contrast) 특성이 저하되어, 해상력 및 공정 CD 균일도가 크게 저하되는 문제가 발생하기 때문에, 웨이퍼 상에서 L : S의 크기비가 1 : 1인 미세패턴을 형성하는데 어려움이 있다.As a result of the decrease of the process constant (k1), the process constant (k1) value is applied to 0.40, for example, while using the resolution improvement technique described in the optical lithography process in recent years, and the low process constant of 0.30 or less in the future Research to apply the (k1) value is also actively underway. However, even when the resolution enhancement technique is applied, a DRAM (DRAM) having to obtain a micropattern having a size ratio of the line width (L) of the pattern to the space (S) of the pattern on the wafer is 1: 1. In the cell structure, when a low CD value (k1) of 0.35 or less is applied with a layout CD (critical dimension) of 1: 1 on the mask, the influence of the mask error factor (MEF) increases rapidly. Because of the problem that the Aerial Image Contrast property is degraded and the resolution and process CD uniformity are greatly reduced, it is difficult to form a micropattern having a L: S size ratio of 1: 1 on the wafer.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 로우 공정상수(k1)를 적용한 광학 리소그라피 공정시 마스크에러변수 영향 증가 및 에어리얼 이미지 콘트라스트 특성 저하 없이 웨이퍼 상에서 L : S의 크기비가 1 : 1인 미세패턴을 용이하게 형성할 수 있는 반도체 소자의 미세패턴 형성방법을 제공하는데 그 목적이 있다.The present invention has been proposed to solve the above-mentioned problems of the prior art, and the size ratio of L: S on the wafer is increased without increasing the influence of mask error parameters and deteriorating aerial image contrast characteristics in the optical lithography process using the low process constant (k1). SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a fine pattern of a semiconductor device which can easily form a fine pattern of 1: 1.

도 1a는 패턴의 레이아웃을 나타낸 도면.1A shows the layout of a pattern.

도 1b는 동일 피치 크기에서 L/S 크기비에 따른 에어리얼 이미지 콘트라스트 특성을 나타낸 도면.1B is a diagram showing aerial image contrast characteristics according to L / S size ratio at the same pitch size.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위한 단면도.2A through 2E are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with an embodiment of the present invention.

도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위한 단면도.3A and 3B are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with another embodiment of the present invention.

※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing

20 : 반도체 기판 21 : 게이트 산화막20 semiconductor substrate 21 gate oxide film

22 : 폴리실리콘막 23 : 제 1 텅스텐막22 polysilicon film 23 first tungsten film

24 : 질화막 24A : 배리어막24 nitride film 24A barrier film

25 : 제 2 텅스텐막 25A, 25B : 하드마스크25: second tungsten film 25A, 25B: hard mask

26 : 유기성 BARC막 26A, 26B : 유기성 BARC막 패턴26: organic BARC film 26A, 26B: organic BARC film pattern

27 : 레지스트막 27A : 레지스트 패턴27: resist film 27A: resist pattern

100 : 미세 게이트100: fine gate

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 미세패턴용 제 1 물질막, 하드마스크용 제 2 물질막, 유기성 BARC막 및 ArF 광원용 레지스트막을 순차적으로 도포하는 단계; 레지스트막을 패터닝하여 라인선폭의 크기가 간격보다 작은 레지스트 패턴을 형성하는 단계; 레지스트 패턴을 이용하여 BARC막을 경사식각하여 라인선폭과 간격의 크기가 동일한 BARC막 패턴을 형성하는 단계; BARC막 패턴을 이용하여 제 2 물질막을 수직식각하여 하드 마스크를 형성하는 단계; 및 하드 마스크를 이용하여 제 1 물질막을 식각하여 라인선폭과 간격의 크기가 동일한 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법에 의해 달성될 수 있다.According to an aspect of the present invention for achieving the above technical problem, an object of the present invention is a first material film for a fine pattern, a second material film for a hard mask, an organic BARC film and an ArF light source on a semiconductor substrate Sequentially applying a resist film; Patterning the resist film to form a resist pattern having a line line width smaller than an interval; Tilting the BARC film using a resist pattern to form a BARC film pattern having the same line width and spacing size; Forming a hard mask by vertically etching the second material layer using the BARC layer pattern; And etching the first material layer using a hard mask to form a fine pattern having the same line line width and spacing size.

여기서, BARC막의 경사식각은 175mTorr의 압력, 600W의 전력 및 400W의 바이어스 전력 하에서 Ar/CHF3/CF4/O2개스를 이용하여 수행하고, 이때 Ar/CHF3/CF4/O2개스의 유량은 각각 500sccm, 8sccm, 32sccm 및 8sccm으로 조절한다.Here, the inclined etching of the BARC film is performed using Ar / CHF 3 / CF 4 / O 2 gas under a pressure of 175 mTorr, a power of 600 W, and a bias power of 400 W, wherein Ar / CHF 3 / CF 4 / O 2 gas The flow rate is adjusted to 500sccm, 8sccm, 32sccm and 8sccm, respectively.

또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 다른 측면에 따르면, 상기의 본 발명의 목적은 반도체 기판 상에 미세패턴용 제 1 물질막, 하드마스크용 제 2 물질막, 유기성 BARC막 및 ArF 광원용 레지스트막을 순차적으로 도포하는 단계; 레지스트막을 패터닝하여 라인선폭의 크기가 간격보다 작은 레지스트 패턴을 형성하는 단계; 레지스트 패턴을 이용하여 상기 BARC막을 패터닝하여 BARC막 패턴을 형성하는 단계; BARC막 패턴을 이용하여 제 2 물질막을 경사식각하여 라인선폭과 간격의 크기가 동일한 하드마스크를 형성하는 단계; 및 하드마스크를 이용하여제 1 물질막을 수직식각하여 라인선폭과 간격의 크기가 동일한 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법에 의해 달성될 수 있다.In addition, according to another aspect of the present invention for achieving the above technical problem, an object of the present invention is a first material film for a fine pattern, a second material film for a hard mask, an organic BARC film and ArF on a semiconductor substrate Sequentially applying a resist film for a light source; Patterning the resist film to form a resist pattern having a line line width smaller than an interval; Patterning the BARC film using a resist pattern to form a BARC film pattern; Diagonally etching the second material film using a BARC film pattern to form a hard mask having the same line width and spacing size; And forming a fine pattern having the same line line width and the size of the gap by vertically etching the first material layer using a hard mask.

여기서, BARC막의 식각은 150mTorr의 압력, 550W의 전력 및 350W의 바이어스 전력 하에서 Ar/CHF3/CF4/O2개스를 이용하여 수행하고, 이때 Ar/CHF3/CF4/O2개스의 유량은 각각 550sccm, 8sccm, 32sccm 및 10sccm으로 조절한다.Here, the etching of the BARC film is performed using Ar / CHF 3 / CF 4 / O 2 gas under a pressure of 150 mTorr, a power of 550 W, and a bias power of 350 W, and at this time, a flow rate of Ar / CHF 3 / CF 4 / O 2 gas Are adjusted to 550sccm, 8sccm, 32sccm and 10sccm, respectively.

또한, 제 2 물질막의 경사식각은 10mTorr의 압력, 600W의 전력 및 100W의 바이어스 전력 하에서 Cl2/Ar/He 개스를 이용하여 수행하거나 10mTorr의 압력, 620W의 전력 및 40W의 바이어스 전력 하에서 SF6/N2/He 개스를 이용하여 수행한다.In addition, the inclined etching of the second material film is performed using Cl 2 / Ar / He gas under a pressure of 10 mTorr, a power of 600 W, and a bias power of 100 W, or SF 6 / under a pressure of 10 mTorr, a power of 620 W, and a bias power of 40 W. Perform with N 2 / He gas.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.

먼저, 도 1a 및 도 1b를 참조하여 본 발명의 적용원리를 간략하게 설명한다.First, the application principle of the present invention will be briefly described with reference to FIGS. 1A and 1B.

도 1a는 패턴의 레이아웃을 나타낸 도면으로서, 도 1a에서 P는 패턴(10A, 10B)의 피치(pitch), L은 패턴(10A, 10B)의 라인선폭, S는 패턴(10A, 10B) 사이의 간격을 각각 나타낸다. 또한, 도 1b는 동일 피치 크기에서 L/S 크기비에 따른 에어리얼 이미지 콘트라스트 특성을 나타낸 도면으로서, 노광장치의 광원파장( λ)이 193㎚이고 렌즈구경(NA)이 0.80 이며 공정상수(k1)가 0.30인 조건에서, P의 크기가 140㎚일 때 L : S의 크기비가 60 : 80(L＜S), 70 : 70(L＝S), 80 : 60(L＞S) 인 각각의 경우에 대하여, 에어리얼 이미지 콘트라스트 특성을 시뮬레이션(simulation)한 결과를 나타낸다. 도 1b에 나타낸 바와 같이, 동일한 크기의 피치(P)에서 L＜S 인 경우 에어리얼 이미지 콘트라스트가 반전되어 향상되는 변곡점이 형성되며, 이때 변곡점 즉 패턴사이의 간격(S)의 크기는 광원파장(λ), 렌즈구경(NA), 패턴의 피치(P) 크기 및 공정상수(k1)에 의해 결정된다. 이에 따라, 형성해야할 패턴의 라인선폭 및 간격의 크기가 공정능력에 비하여 현저하게 클 경우에는, 에어리얼 이미지 콘트라스트 특성이 L : S의 크기비가 1 : 1 일 때 가장 우수하게 나타나지만, 공정상수(k1)가 0.30 이하인 경우에는 L＜S 의 특정한 크기 비율에서 에어리얼 이미지가 향상됨을 알 수 있다. 또한, 마스크에러변수의 영향은 결국 에어리얼 이미지 콘트라스트 특성과 직접적인 관련이 있으므로 에어리얼 이미지 콘트라스트 특성이 우수한 패턴 구조를 이용하면 마스크에러변수도 최소화할 수 있게 된다.FIG. 1A shows the layout of the pattern, in which P is the pitch of the patterns 10A and 10B, L is the line width of the patterns 10A and 10B, and S is between the patterns 10A and 10B. Each interval is shown. Also, FIG. 1B is a view showing aerial image contrast characteristics according to L / S size ratio at the same pitch size. The light source wavelength λ of the exposure apparatus is 193 nm, the lens diameter NA is 0.80, and the process constant k1. Is 0.30, each of L: S size ratios of 60:80 (L <S), 70:70 (L = S), and 80:60 (L> S) when P is 140 nm. For the following, the result of simulating the aerial image contrast characteristic is shown. As shown in FIG. 1B, an inflection point is formed in which the aerial image contrast is inverted and improved when L <S at the same pitch P, and the magnitude of the inflection point, that is, the interval S between the patterns is a light source wavelength λ. ), The lens diameter NA, the pitch P size of the pattern, and the process constant k1. Accordingly, when the line line width and spacing size of the pattern to be formed are significantly larger than the process capability, the aerial image contrast characteristics appear best when the L: S size ratio is 1: 1, but the process constant (k1) When 0.3 or less, it can be seen that the aerial image is improved at a specific size ratio of L <S. Also, since the influence of the mask error variable is directly related to the aerial image contrast characteristic, the mask error variable can be minimized by using a pattern structure having excellent aerial image contrast characteristics.

다음으로, 이러한 본 발명의 원리를 이용하여 미세 패턴을 형성하는 방법을 실시예를 통하여 설명한다.Next, a method of forming a fine pattern using the principles of the present invention will be described with reference to the following examples.

도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체 소자의 미세 패턴 형성방법을 설명하기 위한 단면도로서, 본 실시예에서는 미세 패턴이 서부(sub) 100㎚ 기술의 미세 게이트인 경우에 대하여 설명한다.2A to 2G are cross-sectional views illustrating a method of forming a fine pattern of a semiconductor device in accordance with an embodiment of the present invention. In the present embodiment, a case in which the fine pattern is a fine gate of a sub 100 nm technology will be described. .

도 2a를 참조하면, 실리콘과 같은 반도체 기판(20) 상에 게이트 산화막(21)을 형성하고, 게이트 산화막(21) 상부에 게이트 물질막으로서 폴리실리콘막(22)과 제 1 텅스텐막(23)을 순차적으로 증착한다. 바람직하게, 폴리실리콘막(22)은 약 800Å의 두께로 증착하고, 제 1 텅스텐막(23)은 약 900Å의 두께로 증착한다. 그 다음, 제 1 텅스텐막(23) 상부에 배리어막으로서 질화막(24)을 증착하고,질화막(24) 상부에 제 2 텅스텐막(25)을 증착한다. 여기서, 질화막(24)은 이후 자기정렬콘택(Self Aligned Contact; SAC) 공정시 배리어층으로서 작용하며, 바람직하게 질화막(24)은 플라즈마보조(PE; Plasma Enhanced) 방식에 의해 약 3000Å의 두께로 증착하고, 제 2 텅스텐막(25)은 약 800Å의 두께로 증착한다. 또한, 제 2 텅스텐막(25)은 폴리실리콘막 또는 텅스텐실리사이드막으로 대체할 수 있다. 그 다음, 제 2 텅스텐막(25) 상부에 300 내지 1000Å의 두께로 유기성 저부(bottom) ARC(BARC)막(26)을 증착하고, 그 상부에 약 2500Å의 두께로 ArF 광원용 레지스트막(27)을 도포한다.Referring to FIG. 2A, a gate oxide film 21 is formed on a semiconductor substrate 20 such as silicon, and a polysilicon film 22 and a first tungsten film 23 as a gate material film on the gate oxide film 21. Are deposited sequentially. Preferably, the polysilicon film 22 is deposited to a thickness of about 800 GPa, and the first tungsten film 23 is deposited to a thickness of about 900 GPa. Next, a nitride film 24 is deposited as a barrier film on the first tungsten film 23, and a second tungsten film 25 is deposited on the nitride film 24. Here, the nitride film 24 serves as a barrier layer in a Self Aligned Contact (SAC) process, and preferably, the nitride film 24 is deposited to a thickness of about 3000 μs by a plasma enhanced (PE) method. The second tungsten film 25 is deposited to a thickness of about 800 kPa. In addition, the second tungsten film 25 may be replaced with a polysilicon film or a tungsten silicide film. Next, an organic bottom ARC (BARC) film 26 is deposited on the second tungsten film 25 to a thickness of 300 to 1000 mW, and the resist film 27 for the ArF light source to a thickness of about 2500 mW thereon. ) Is applied.

도 2b를 참조하면, ArF 광원에 의한 노광공정 및 현상공정에 의해 레지스트막(27)을 패터닝하여, 라인선폭(L)의 크기가 간격(S)의 크기보다 작은, 즉 L : S의 크기비가 L＜S인 레지스트 패턴(27A)을 형성한다. 그 다음, 도 2c에 도시된 바와 같이, 레지스트 패턴(27A)을 이용하여 하부의 BARC막(26)을 경사식각하여 라인선폭(L)과 간격(S)의 크기가 동일한, 즉 L : S의 크기비가 1 : 1 인 BARC막 패턴(26A)을 형성한다. 바람직하게, 경사식각은 175mTorr의 압력, 600W의 전력 및 400W의 바이어스 전력 하에서 Ar/CHF3/CF4/O2개스를 이용하여 수행한다. 이때, Ar/CHF3/CF4/O2개스의 유량은 각각 500sccm, 8sccm, 32sccm 및 8sccm으로 조절한다.Referring to FIG. 2B, the resist film 27 is patterned by an exposure process and an developing process using an ArF light source, so that the size of the line line width L is smaller than the size of the gap S, that is, the size ratio of L: S is high. A resist pattern 27A with L <S is formed. Next, as shown in FIG. 2C, the lower BARC film 26 is inclined using the resist pattern 27A to have the same line line width L and the size of the gap S, that is, L: S. A BARC film pattern 26A having a size ratio of 1: 1 is formed. Preferably, the inclined etching is performed using Ar / CHF 3 / CF 4 / O 2 gas under a pressure of 175 mTorr, a power of 600 W and a bias power of 400 W. At this time, the flow rate of Ar / CHF 3 / CF 4 / O 2 gas is adjusted to 500sccm, 8sccm, 32sccm and 8sccm, respectively.

도 2d를 참조하면, L : S의 크기비가 1 : 1 인 BARC막 패턴(26A)을 이용하여 수직식각에 의해 하부의 제 2 텅스텐막(25)을 식각하여 하드마스크(25A)를 형성한후, 하드마스크(25A)를 이용하여 하부의 질화막(24), 제 1 텅스텐막(23) 및 폴리실리콘막(22)을 순차적으로 식각하여, 도 2e에 도시된 바와 같이, L : S의 크기비가 1 : 1인 배리어막(24A)과 제 2 텅스텐막(23)/폴리실리콘막(22)의 적층구조로 이루어진 미세 게이트(100)를 형성한다.Referring to FIG. 2D, after the lower tungsten film 25 is etched by vertical etching using the BARC film pattern 26A having a L: S ratio of 1: 1, a hard mask 25A is formed. By sequentially etching the lower nitride film 24, the first tungsten film 23 and the polysilicon film 22 using the hard mask 25A, as shown in FIG. 2E, the size ratio of L: S is A fine gate 100 having a stacked structure of a 1: 1 barrier film 24A and a second tungsten film 23 / polysilicon film 22 is formed.

상기 실시예에 의하면, 로우 공정상수(k1)를 적용한 광학 리소그라피 공정시 레지스트 패턴을 L : S의 크기비가 L＜S 로하여 형성한 후 경사식각 및 수직식각을 수행함으로써 마스크에러변수 영향 증가 및 에어리얼 이미지 콘트라스트 특성 저하 없이 웨이퍼 상에 의해 1 : 1의 L : S 크기비를 가지는 미세 게이트를 용이하게 형성할 수 있게 된다.According to the above embodiment, in the optical lithography process to which the low process constant (k1) is applied, the resist pattern is formed with the L: S size ratio L <S, and then the inclination etching and the vertical etching are performed to increase the influence of the mask error parameter and aerial. It is possible to easily form a fine gate having an L: 1 S size ratio of 1: 1 on the wafer without degrading image contrast characteristics.

한편, 상기 실시예에서는 BARC막(26)을 경사식각하고 하부의 하드마스크용 물질막인 제 2 텅스텐막(25)을 수직식각하여 L : S의 크기비를 L ＜ S 에서 1 : 1 로 변화시켰지만, 도 3a 및 도 3b에 도시된 바와 같이, BARC막(26)은 레지스트 패턴(27A)과 같이 L ＜ S 가 되도록 패터닝하고, BARC막 패턴(26B)을 이용하여 하부의 제 2 텅스텐막(25)을 경사식각하여 하드마스크(25B)를 형성한 후, 하드마스크(25B)를 이용하여 하부의 질화막(24)을 수직식각하여 L : S 의 크기비를 1 : 1로 변화시킴으로써 L : S 의 크기비가 1 : 1 인 미세 게이트(100)를 형성할 수도 있다. 여기서, BARC막의 식각은 150mTorr의 압력, 550W의 전력 및 350W의 바이어스 전력 하에서 Ar/CHF3/CF4/O2개스를 이용하여 수행한다. 이때, Ar/CHF3/CF4/O2개스의 유량은 각각 550sccm, 8sccm, 32sccm 및 10sccm으로 조절한다. 또한, 제 2 텅스텐막(25)의 경사식각은 10mTorr의 압력, 600W의 전력 및 100W의 바이어스 전력 하에서 Cl2/Ar/He 개스를 이용하여 수행하거나, 10mTorr의 압력, 620W의 전력 및 40W의 바이어스 전력 하에서 SF6/N2/He 개스를 이용하여 수행한다. 이때, Cl2/Ar/He 개스의 유량은 각각 50sccm, 30sccm 및 32sccm으로 조절하고, SF6/N2/He 개스의 유량은 각각 50sccm, 50sccm 및 10sccm으로 조절한다.On the other hand, in the above embodiment, the BARC film 26 is etched and the second tungsten film 25, which is the material film for the hard mask, is vertically etched to change the size ratio of L: S from L <S to 1: 1. 3A and 3B, the BARC film 26 is patterned such that L <S like the resist pattern 27A, and the lower second tungsten film (BAR film pattern 26B) is used. 25) to form a hard mask 25B, and then, by using the hard mask 25B, the lower nitride film 24 is vertically etched to change the size ratio of L: S to 1: 1. The fine gate 100 may have a size ratio of 1: 1. Here, the etching of the BARC film is performed using Ar / CHF 3 / CF 4 / O 2 gas under a pressure of 150 mTorr, a power of 550 W, and a bias power of 350 W. At this time, the flow rate of Ar / CHF 3 / CF 4 / O 2 gas is adjusted to 550sccm, 8sccm, 32sccm and 10sccm, respectively. In addition, the inclined etching of the second tungsten film 25 is performed using Cl 2 / Ar / He gas under a pressure of 10 mTorr, a power of 600 W, and a bias power of 100 W, or a pressure of 10 mTorr, a power of 620 W, and a bias of 40 W. Perform with SF 6 / N 2 / He gas under power. At this time, the flow rate of Cl 2 / Ar / He gas is adjusted to 50sccm, 30sccm and 32sccm, respectively, and the flow rate of SF 6 / N 2 / He gas is adjusted to 50sccm, 50sccm and 10sccm, respectively.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

전술한 본 발명은 로우 공정상수(k1)를 적용한 광학 리소그라피 공정시 마스크에러변수 영향 증가 및 에어리얼 이미지 콘트라스트 특성 저하 없이 웨이퍼 상에서 L : S의 크기비가 1 : 1인 미세패턴을 용이하게 형성할 수 있다.The present invention described above can easily form a micropattern having an L: 1 S size ratio of 1: 1 on the wafer without increasing the influence of mask error variables and deteriorating aerial image contrast characteristics in the optical lithography process using the low process constant (k1). .

Claims (14)

반도체 기판 상에 미세패턴용 제 1 물질막, 하드마스크용 제 2 물질막, 유기성 BARC막 및 ArF 광원용 레지스트막을 순차적으로 도포하는 단계;Sequentially applying a first material film for a fine pattern, a second material film for a hard mask, an organic BARC film, and a resist film for an ArF light source on the semiconductor substrate; 상기 레지스트막을 패터닝하여 라인선폭의 크기가 간격보다 작은 레지스트 패턴을 형성하는 단계;Patterning the resist film to form a resist pattern having a line line width smaller than an interval; 상기 레지스트 패턴을 이용하여 상기 BARC막을 경사식각하여 라인선폭과 간격의 크기가 동일한 BARC막 패턴을 형성하는 단계;Diagonally etching the BARC film using the resist pattern to form a BARC film pattern having the same line width and spacing size; 상기 BARC막 패턴을 이용하여 상기 제 2 물질막을 수직식각하여 하드 마스크를 형성하는 단계; 및Forming a hard mask by vertically etching the second material layer using the BARC layer pattern; And 상기 하드 마스크를 이용하여 상기 제 1 물질막을 식각하여 라인선폭과 간격의 크기가 동일한 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.And etching the first material layer using the hard mask to form a fine pattern having the same line width and the size of the gap. 제 1 항에 있어서,The method of claim 1, 상기 경사식각은 175mTorr의 압력, 600W의 전력 및 400W의 바이어스 전력 하에서 Ar/CHF3/CF4/O2개스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The inclined etching is performed using Ar / CHF 3 / CF 4 / O 2 gas under a pressure of 175mTorr, a power of 600W and a bias power of 400W. 제 2 항에 있어서,The method of claim 2, 상기 Ar/CHF3/CF4/O2개스의 유량은 각각 500sccm, 8sccm, 32sccm 및 8sccm으로 조절하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The Ar / CHF 3 / CF 4 / O 2 gas flow rate is adjusted to 500sccm, 8sccm, 32sccm and 8sccm, respectively. 제 1 항에 있어서,The method of claim 1, 상기 제 1 물질막은 배리어막/제 1 텅스텐막/폴리실리콘막의 적층막으로 이루어진 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The first material film is a fine pattern forming method of a semiconductor device, characterized in that consisting of a laminated film of a barrier film / first tungsten film / polysilicon film. 제 4 항에 있어서,The method of claim 4, wherein 상기 제 2 물질막은 제 2 텅스텐막으로 이루어진 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The second material film is a fine pattern forming method of a semiconductor device, characterized in that consisting of a second tungsten film. 반도체 기판 상에 미세패턴용 제 1 물질막, 하드마스크용 제 2 물질막, 유기성 BARC막 및 ArF 광원용 레지스트막을 순차적으로 도포하는 단계;Sequentially applying a first material film for a fine pattern, a second material film for a hard mask, an organic BARC film, and a resist film for an ArF light source on the semiconductor substrate; 상기 레지스트막을 패터닝하여 라인선폭의 크기가 간격보다 작은 레지스트패턴을 형성하는 단계;Patterning the resist film to form a resist pattern having a line line width smaller than an interval; 상기 레지스트 패턴을 이용하여 상기 BARC막을 패터닝하여 BARC막 패턴을 형성하는 단계;Patterning the BARC film using the resist pattern to form a BARC film pattern; 상기 BARC막 패턴을 이용하여 상기 제 2 물질막을 경사식각하여 라인선폭과 간격의 크기가 동일한 하드마스크를 형성하는 단계; 및Diagonally etching the second material layer using the BARC film pattern to form a hard mask having the same line width and spacing size; And 상기 하드마스크를 이용하여 상기 제 1 물질막을 수직식각하여 라인선폭과 간격의 크기가 동일한 미세패턴을 형성하는 단계를 포함하는 반도체 소자의 미세 패턴 형성방법.And vertically etching the first material layer using the hard mask to form a fine pattern having the same line width and spacing size. 제 6 항에 있어서,The method of claim 6, 상기 BARC막의 식각은 150mTorr의 압력, 550W의 전력 및 350W의 바이어스 전력 하에서 Ar/CHF3/CF4/O2개스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The etching of the BARC film is performed using Ar / CHF 3 / CF 4 / O 2 gas under a pressure of 150mTorr, a power of 550W, and a bias power of 350W. 제 7 항에 있어서,The method of claim 7, wherein 상기 Ar/CHF3/CF4/O2개스의 유량은 각각 550sccm, 8sccm, 32sccm 및 10sccm으로 조절하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The flow rate of the Ar / CHF 3 / CF 4 / O 2 gas is adjusted to 550sccm, 8sccm, 32sccm and 10sccm, respectively. 제 6 항에 있어서,The method of claim 6, 상기 제 1 물질막은 배리어막/제 1 텅스텐막/폴리실리콘막의 적층막으로 이루어진 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The first material film is a fine pattern forming method of a semiconductor device, characterized in that consisting of a laminated film of a barrier film / first tungsten film / polysilicon film. 제 9 항에 있어서,The method of claim 9, 상기 제 2 물질막은 제 2 텅스텐막으로 이루어진 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The second material film is a fine pattern forming method of a semiconductor device, characterized in that consisting of a second tungsten film. 제 10 항에 있어서,The method of claim 10, 상기 제 2 물질막의 경사식각은 10mTorr의 압력, 600W의 전력 및 100W의 바이어스 전력 하에서 Cl2/Ar/He 개스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The inclined etching of the second material layer is performed using a Cl 2 / Ar / He gas under a pressure of 10 mTorr, a power of 600 W, and a bias power of 100 W. 제 11 항에 있어서,The method of claim 11, 상기 Cl2/Ar/He 개스의 유량은 각각 50sccm, 30sccm 및 32sccm으로 조절하는것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.And a flow rate of the Cl 2 / Ar / He gas is controlled to 50sccm, 30sccm, and 32sccm, respectively. 제 10 항에 있어서,The method of claim 10, 상기 제 2 물질막의 경사식각은 10mTorr의 압력, 620W의 전력 및 40W의 바이어스 전력 하에서 SF6/N2/He 개스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The inclined etching of the second material layer is performed using a SF 6 / N 2 / He gas under a pressure of 10 mTorr, a power of 620 W, and a bias power of 40 W. 제 13 항에 있어서,The method of claim 13, 상기 SF6/N2/He 개스의 유량은 각각 50sccm, 50sccm 및 10sccm으로 조절하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.The flow rate of the SF 6 / N 2 / He gas is 50sccm, 50sccm and 10sccm characterized in that the fine pattern forming method of a semiconductor device.
KR1020030026889A 2003-04-29 2003-04-29 Method of forming fine pattern for semiconductor device KR20040095871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030026889A KR20040095871A (en) 2003-04-29 2003-04-29 Method of forming fine pattern for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030026889A KR20040095871A (en) 2003-04-29 2003-04-29 Method of forming fine pattern for semiconductor device

Publications (1)

Publication Number Publication Date
KR20040095871A true KR20040095871A (en) 2004-11-16

Family

ID=37374690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030026889A KR20040095871A (en) 2003-04-29 2003-04-29 Method of forming fine pattern for semiconductor device

Country Status (1)

Country Link
KR (1) KR20040095871A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626743B1 (en) * 2004-07-29 2006-09-25 주식회사 하이닉스반도체 Forming method of pattern in semiconductor device
KR100770540B1 (en) * 2005-12-28 2007-10-25 동부일렉트로닉스 주식회사 Manufacturing method of a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626743B1 (en) * 2004-07-29 2006-09-25 주식회사 하이닉스반도체 Forming method of pattern in semiconductor device
KR100770540B1 (en) * 2005-12-28 2007-10-25 동부일렉트로닉스 주식회사 Manufacturing method of a semiconductor device

Similar Documents

Publication Publication Date Title
US7563723B2 (en) Critical dimension control for integrated circuits
US7745339B2 (en) Method for forming fine pattern of semiconductor device
US5759746A (en) Fabrication process using a thin resist
US6524964B2 (en) Method for forming contact by using ArF lithography
US20060228895A1 (en) Method of forming fine pitch photoresist patterns using double patterning technique
US7550384B2 (en) Semiconductor device and method for forming pattern in the same
US20030003714A1 (en) Method for forming fine pattern in semiconductor device
US7531102B2 (en) Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning
US8293460B2 (en) Double exposure patterning with carbonaceous hardmask
US7018930B2 (en) Method for fabricating semiconductor device
JP2009152243A (en) Manufacturing method for semiconductor device
KR100849190B1 (en) Method for forming fine pattern in semiconductor device
KR20030044476A (en) A forming method of pattern using ArF photolithography
US20110248385A1 (en) Method for selectively forming symmetrical or asymmetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device
US20060024971A1 (en) Dry etching method using polymer mask selectively formed by CO gas
KR100551071B1 (en) Method for fabrication of semiconductor device
KR20040095871A (en) Method of forming fine pattern for semiconductor device
JP4081793B2 (en) Method for manufacturing semiconductor device using photoresist pattern
KR20030001134A (en) A forming method of self align contact
KR100440776B1 (en) A fabricating method of semiconductor device using ArF photolithography
KR20040043289A (en) Method for forming fine pattern in semiconductor device
KR20090125635A (en) Method for forming pattern in semiconductor device using spacer
TW511151B (en) Dry development having bilayer resist
KR100549272B1 (en) Submicron semiconductor device and method for manufacturing the same
KR20030049245A (en) A forming method of bitline using ArF photolithography

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination