KR20040092757A - 씨모스 이미지센서 및 그 제조방법 - Google Patents
씨모스 이미지센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR20040092757A KR20040092757A KR1020030027063A KR20030027063A KR20040092757A KR 20040092757 A KR20040092757 A KR 20040092757A KR 1020030027063 A KR1020030027063 A KR 1020030027063A KR 20030027063 A KR20030027063 A KR 20030027063A KR 20040092757 A KR20040092757 A KR 20040092757A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- film
- spacer
- mini
- nitride
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 125000006850 spacer group Chemical group 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 150000004767 nitrides Chemical class 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 11
- 238000005452 bending Methods 0.000 abstract description 2
- 239000002019 doping agent Substances 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000007667 floating Methods 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 출력단과 연결된 구동 및 선택트랜지스터의 RC 딜레이를 감소시켜 기준확대효과를 억제할 수 있는 CMOS 이미지센서 및 그 제조방법을 제공한다.
본 발명은 구동 및 선택트랜지스터 영역이 정의되고, 저농도의 P형 에피층 및 필드산화막이 형성된 고농도의 P형 반도체 기판을 준비하는 단계; 기판 상에 구동 및 선택트랜지스터 영역을 오픈시키는 하드마스크를 형성하는 단계; 구동 및 선택트랜지스터 영역의 가장자리를 마스킹하도록 하드마스크 측벽에 산화막 스페이서를 형성하는 단계; 하드마스크 및 스페이서를 이온주입마스크로하여 오픈된 영역으로 P형 불순물이온을 주입하여 구동 및 선택트래지스터 영역의 중앙에만 포켓 형상의 미니 P웰을 형성하는 단계; 및 하드마스크 및 스페이서를 제거하는 단계를 포함하는 CMOS 이미지센서의 제조방법에 의해 달성될 수 있다.
Description
본 발명은 CMOS 이미지센서 및 그 제조방법에 관한 것으로, 특히 기준확대효과를 억제할 수 있는 CMOS 이미지센서 및 그 제조방법에 관한 것이다.
일반적으로, CMOS(Complementary Metal Oxide Semiconductor) 이미지센서 (image sensor)는 광학영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있으며, CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한다.
도 1은 일반적인 CMOS 이미지센서의 단위화소를 나타낸 회로도로서, 도 1에 나타낸 바와 같이, 단위화소는 수광소자인 1개의 포토다이오드(PD)와 4개의 트랜지스터(Tx, Rx, Dx, Sx)로 구성되고, 4개의 트랜지스터는 포토다이오드에 집속된 광전하를 플로팅노드(F)로 운송하는 전송트랜지스터(Transfer transistor; Tx), 플로팅노드(F)에 저장되어 있는 전하를 배출하여 리셋시키는 리셋트랜지스터(Resettransistor; Rx), 소오스팔로워버퍼증폭기(source follower buffer amplifier)로서 작용하는 구동트랜지스터(Drive transistor; Dx) 및 스위칭(switching) 및 어드레싱(addressing) 역할을 하는 선택트랜지스터(Select transistor; Sx)로 이루어진다. 또한, 단위화소의 플로팅노드(F)에는 캐패시턴스(Cfd)가 존재하며, 단위화소 외부에는 출력신호를 읽을 수 있도록 로드트랜지스터가 형성되어 있다.
여기서, 단위화소의 전송 및 리셋트랜지스터(Tx, Rx)는 플로팅노드(F)의 완전한 리셋을 위하여 낮은 문턱전압 또는 공핍모드(depletion)의 NMOS 트랜지스터로 이루어지고, 구동 및 선택트랜지스터(Dx, Sx)는 통상의 증가모드(enhancement mode) NMOS 트랜지스터로 이루어진다. 이에 따라, 전송 및 리셋트랜지스터(Tx, Rx)는 P웰의 형성없이 네이티브 NMOS 트랜지스터로 형성되고, 구동 및 선택트랜지스터(Dx, Sx)에는 P웰이 형성되는데, 이때 P웰은 통상의 P웰보다 크기가 작으므로 미니(mini) P웰이라 한다.
한편, 상술한 CMOS 이미지센서에서는 통상적으로 상호연관된 이중샘플링 (Correlated Double Sampling; CDS) 방법에 의해 광전하에 대응하는 전기적신호를 검출한다. 그러나, CDS 방법 중 출력단(Vo)의 소정 전압을 기준레벨(Reference Level)로 잡을 때, 출력단(Vo)과 연결된 구동트랜지스터(Dx)와 선택트랜지스터(Sx)에 의해 야기되는 RC 딜레이(delay)로 인하여 기준레벨이 일정레벨로 급격히 증가하지 못하고 넓게 분포하는 이른바 기준확대효과(Reference Broadening Effect) 또는 기준벤딩효과(Reference Bending Effect)가 발생하게 된다.
좀 더 자세히 설명하면, 예컨대 저항과 캐패시터가 직렬연결된 RC 회로의 경우 하기의 식(1)(2) 및 도 2의 그래프에 나타낸 바와 같이, 통상적으로 시정수인 τ값, 즉 RC 값이 크면 클수록 V/R에서 (V/R)·e-1로 도달하는 시간이 증가하므로 RC 값이 소자의 딜레이에 중요한 영향을 미치는 것을 알 수 있다.
i(t) ＝ (V/R)·e-(1/RC)·t‥‥‥‥‥‥ 식(1)
τ＝ RC ‥‥‥‥‥‥‥‥‥‥‥‥‥‥ 식(2)
여기서, i는 시간에 따라 변화하는 전류(A), R은 저항값(Ω), V는 인가전압(V), C는 캐패시턴스(F), t는 시간, τ는 시정수를 각각 나타낸다.
또한, 이러한 RC 딜레이에 의해 도 3에 도시된 바와 같이 기준레벨의 펄스파형이 감소되어 발생될 뿐만 아니라 A 및 B의 경우와 같이 동일화소내에서 각각 다르게 관찰되어, 기준레벨을 읽어들이는 특정 클럭시간(clock time)을 τ라 할 때, τ에서 A 및 B가 A' 및 B'의 서로 다른 기준레벨 값을 가지게 되고, 이러한 기준레벨값의 차이로 인하여, 도 4에 나타낸 바와 같이, 기준레벨의 분포가 급격히 증가하는 이상적분포를 이루지 못하고, 분포 상에서 적게 끌리는 형태, 즉 테일(tail)을 가지게 되어 실제적으로 넓은 분포범위를 가지는 기준확대효과를 유발하게 되는 것이다.
이러한 기준확대효과는 CMOS 이미지센서에 이득(gain)을 줄 수 있는 폭을 제한하여 이미지신호(image signal)의 증폭도 제한함으로써, 결국 CMOS 이미지센서의 특성 저하를 야기시키게 된다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 출력단과 연결된 구동 및 선택트랜지스터의 RC 딜레이를 감소시켜 기준확대효과를 억제할 수 있는 CMOS 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 CMOS 이미지센서의 단위화소를 나타낸 회로도.
도 2는 일반적인 직렬 RC 회로의 전류 펄스파형을 나타낸 그래프.
도 3은 동일 화소내에서 클럭시간에 따른 기준레벨의 펄스파형을 나타낸 그래프.
도 4는 종래의 기준레벨 분포를 나타낸 그래프.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도.
도 6은 본 발명의 실시예에 따른 CMOS 이미지센서의 미니 P웰의 레이아웃을 나타낸 도면.
※도면의 주요부분에 대한 부호의 설명
50 : 반도체 기판 51 : P형 에피층
52 : 필드산화막 53 : 제 1 질화막
54 : 질산화막 55 : 제 2 질화막
56 : 포토레지스트 패턴 57 : 산화막 스페이서
58 : 미니 P웰 59 : N형 접합영역
100 : 구동 및 선택트랜지스터 영역
200 : 하드마스크 300 : 액티브 영역
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 구동 및 선택트랜지스터 영역이 정의된 고농도의 P형 반도체 기판; 기판에 형성된 저농도의 P형 에피층; 구동 및 선택트랜지스터 영역의 중앙에만 포켓 형상으로 형성된 미니 P웰; 및 구동 및 선택트랜지스터 영역의 미니 P웰 및 에피층 표면에 형성되어 중앙부분은 미니 P웰과 접하고 가장자리 부분은 에피층과 접하는 고농도의 N형 접합영역을 포함하는 CMOS 이미지 센서에 의해 달성될 수 있다.
여기서, N형 접합영역의 가장자리 부분은 동작시 중앙부분에 비해 상대적으로 큰 공핍폭을 갖는다.
또한, 상기의 본 발명의 목적은 구동 및 선택트랜지스터 영역이 정의되고, 저농도의 P형 에피층 및 필드산화막이 형성된 고농도의 P형 반도체 기판을 준비하는 단계; 기판 상에 구동 및 선택트랜지스터 영역을 오픈시키는 하드마스크를 형성하는 단계; 구동 및 선택트랜지스터 영역의 가장자리를 마스킹하도록 하드마스크측벽에 산화막 스페이서를 형성하는 단계; 하드마스크 및 스페이서를 이온주입마스크로하여 오픈된 영역으로 P형 불순물이온을 주입하여 구동 및 선택트래지스터 영역의 중앙에만 포켓 형상의 미니 P웰을 형성하는 단계; 및 하드마스크 및 스페이서를 제거하는 단계를 포함하는 CMOS 이미지센서의 제조방법에 의해 달성될 수 있다.
여기서, 하드마스크는 단일 질화막이나 제 1 질화막, 질산화막 및 제 2 질화막이 순차적으로 적층된 막으로 이루어지는데, 이때 제 1 질화막의 두께는 약 2500Å 이하이고, 질산화막의 두께는 약 100Å 이하이며, 제 2 질화막의 두께는 약 1000Å 이하이다. 또한, 적층막으로 이루어진 경우에는 스페이서를 형성하는 단계와 미니 P웰을 형성하는 단계 사이에, 질산화막을 식각정지막으로하여 하드마스크의 제 2 질화막과 스페이서를 화학기계연마에 의해 식각하는 단계와, 질산화막을 제거하는 단계를 더 포함한다.
또한, 산화막 스페이서는 HLD 산화막이나 TEOS막으로 형성한다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
도 5a 내지 도 5d는 본 발명의 실시예에 따른 CMOS 이미지센서의 제조방법을 설명하기 위한 단면도이고, 도 6은 이 CMOS 이미지센서의 미니 P웰의 레이아웃 (layout)을 나타낸 도면이다.
도 5a를 참조하면, 구동 및 선택트랜지스터 영역(100)이 정의되고, 저농도의 P형 에피층(51)이 형성된 고농도의 P형 반도체 기판(50) 상에 필드산화막(52)을 형성하여 구동 및 선택트랜지스터 영역(100)을 인접 소자영역(미도시)과 전기적으로 분리시킨다. 그 다음, 기판 상에 하드마스크 물질로서 제 1 질화막(53), 질산화막 (54) 및 제 2 질화막(55)을 순차적으로 형성한다. 바람직하게 제 1 질화막(53)은 약 2500Å 이하의 두께로 형성하고, 질산화막(54)은 약 100Å 이하의 두께로 형성하며, 제 2 질화막(55)은 약 1000Å 이하의 두께로 형성한다. 그 후, 제 2 질화막 (55) 상부에 포토레지스트막을 도포하고, 통상의 미니 P웰용 마스크(미도시)를 이용하여 포토레지스트막을 노광 및 현상하여 구동 및 선택트랜지스터 영역(100)의 제 2 질화막(55)을 오픈시키는 포토레지스트 패턴(56)을 형성한다.
도 5b를 참조하면, 포토레지스트 패턴(56)을 식각마스크로하여 오픈된 제 2 질화막(55), 질산화막(54) 및 제 1 질화막(53)을 식각하여 구동 및 선택트랜지스터 영역(100)의 기판을 오픈시키는 하드마스크(200)를 형성한 다음, 공지된 방법에 의해 포토레지스트 패턴(56)을 제거한다. 그 후, 기판 전면 상에 약 2000Å의 두께로 HLD 산화막 또는 TEOS막 등의 산화막을 증착하고 블랭킷(blanket) 식각에 의해 산화막을 식각하여 하드마스크(200) 측벽에 산화막 스페이서(57)를 형성하여 구동 및 선택트랜지스터 영역(100)의 가장자리를 마스킹한다.
도 5c 및 도 6을 참조하면, 질산화막(54)을 식각정지막으로하여 화학기계연마(Chemical Mechanical Polishing; CMP)에 의해 하드마스크(200) 및 스페이서(57)를 식각하고 질산화막(54)을 제거한 다음, 제 1 질화막(53)만으로 이루어진 하드마스크(200)와 스페이서(57)를 이온주입마스크로하여 오픈된 영역으로 P형 불순물이온, 바람직하게 보론(boron; B)이온을 주입하여 구동 및 선택트랜지스터 영역(100)의 중앙에만 포켓(pocket) 형상의 미니 P웰(58)을 형성한다. 도 6에서 미설명 부호 300은 액티브영역을 나타낸다.
도 5d를 참조하면, 제 1 질화막(53)과 스페이서(57)를 제거하고, 도시되지는 않았지만, 게이트 산화막, 게이트 및 게이트 스페이서를 각각 형성한다. 그 다음, 마스크 공정 및 이온주입 공정에 의해 구동 및 선택트랜지스터 영역(100)의 미니 P웰(58)과 P형 에피층(51) 표면에 고농도의 N형 접합영역(59)을 형성한다. 즉, 미니 P웰(58)이 구동 및 선택트랜지스터 영역(200)의 중앙에만 형성됨에 따라, N형 접합영역(59)의 중앙부분은 미니 P웰(58)과 접하고 가장자리 부분은 미니 P웰(58)에 비해 상대적으로 농도가 낮은 P형 에피층(51)과 접하게 되어, 소자의 동작시 N형 접합영역(59)의 중앙은 공핍폭(depletion width)이 감소하는 반면, 가장자리의 공핍폭은 상대적으로 증가하여 큰 공핍폭을 가지게 됨으로써 접합 캐패시턴스가 현저하게 감소된다. 한편, 이와 같은 포켓형상의 미니 P웰(58)에 의해 기판의 저항이 소폭 증가되나, 통상적으로 저항값은 양의 정수 범위에서 변동하지만 캐패시턴스는 차수(order) 단위로 변동하기 때문에, 기판의 저항이 증가하더라도 상대적으로 큰 캐패시턴스의 감소폭에 의해 RC 딜레이가 현저하게 감소될 수 있다.
상기 실시예에 의하면, 미니 P웰 형성을 위한 별도의 마스크를 사용하는 것 없이, 미니 P웰을 구동 및 선택트랜지스터 영역의 중앙에만 포켓 형상으로 형성하여 동작시 N형 접합영역 가장자리의 공핍폭을 상대적으로 크게 증가시킴으로써 접합 캐패시턴스를 현저하게 감소시켜 RC 딜레이를 감소시킬 수 있게 된다. 이에 따라, RC 딜레이에 의해 야기되는 기준레벨의 펄스파형 감소 및 이로 인한 기준확대효과를 억제하여, CMOS 이미지센서의 이득폭을 넓히고 이미지신호의 증폭을 용이하게 할 수 있다.
한편, 상기 실시예에서는 하드마스크 물질로서 제 1 질화막, 질산화막 및 제 2 질화막의 적층막을 이용하였지만, 질산화막을 개재하는 것 없이 단일 질화막을 사용할 수도 있다.
또한, 상기 실시예에서는 하드마스크 측벽의 스페이서를 대칭으로 형성하였지만, 이를 비대칭으로 형성하여 구동 및 선택트랜지스터 영역 내에서 미니 P웰의 형성 위치를 소폭 조절할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 미니 P웰을 구동 및 선택트랜지스터 영역의 중앙에만 포켓형상으로 형성하여 출력단과 연결된 구동 및 선택트랜지스터의 RC 딜레이를 감소시킴으로써, RC 딜레이에 의해 야기되는 기준확대효과를 억제할 수 있으므로 CMOS 이미지센서의 특성을 향상시킬 수 있다.
Claims (9)
- 구동 및 선택트랜지스터 영역이 정의된 고농도의 P형 반도체 기판;상기 기판에 형성된 저농도의 P형 에피층;상기 구동 및 선택트랜지스터 영역의 중앙에만 포켓 형상으로 형성된 미니 P웰; 및상기 구동 및 선택트랜지스터 영역의 상기 미니 P웰 및 에피층 표면에 형성되어 중앙부분은 상기 미니 P웰과 접하고 가장자리 부분은 상기 에피층과 접하는 고농도의 N형 접합영역을 포함하는 CMOS 이미지 센서.
- 제 1 항에 있어서,상기 N형 접합영역의 가장자리 부분은 동작시 중앙부분에 비해 상대적으로 큰 공핍폭을 가지는 것을 특징으로 하는 CMOS 이미지 센서.
- 구동 및 선택트랜지스터 영역이 정의되고, 저농도의 P형 에피층 및 필드산화막이 형성된 고농도의 P형 반도체 기판을 준비하는 단계;상기 기판 상에 상기 구동 및 선택트랜지스터 영역을 오픈시키는 하드마스크를 형성하는 단계;상기 구동 및 선택트랜지스터 영역의 가장자리를 마스킹하도록 상기 하드마스크 측벽에 산화막 스페이서를 형성하는 단계;상기 하드마스크 및 스페이서를 이온주입마스크로하여 오픈된 영역으로 P형 불순물이온을 주입하여 상기 구동 및 선택트래지스터 영역의 중앙에만 포켓 형상의 미니 P웰을 형성하는 단계; 및상기 하드마스크 및 스페이서를 제거하는 단계를 포함하는 CMOS 이미지센서의 제조방법.
- 제 3 항에 있어서,상기 하드마스크는 단일 질화막으로 이루어진 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
- 제 3 항에 있어서,상기 하드마스크는 제 1 질화막, 질산화막 및 제 2 질화막이 순차적으로 적층된 막으로 이루어진 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
- 제 5 항에 있어서,상기 제 1 질화막의 두께는 약 2500Å 이하이고, 상기 질산화막의 두께는 약 100Å 이하이며, 상기 제 2 질화막의 두께는 약 1000Å 이하인 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
- 제 5 항 또는 제 6 항에 있어서,상기 스페이서를 형성하는 단계와 상기 미니 P웰을 형성하는 단계 사이에,상기 질산화막을 식각정지막으로하여 상기 하드마스크의 제 2 질화막과 스페이서를 식각하는 단계와, 상기 질산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
- 제 7 항에 있어서,상기 식각은 화학기계연마로 수행하는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
- 제 3 항에 있어서,상기 산화막 스페이서는 HLD 산화막이나 TEOS막으로 형성하는 것을 특징으로 하는 CMOS 이미지센서의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027063A KR20040092757A (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027063A KR20040092757A (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040092757A true KR20040092757A (ko) | 2004-11-04 |
Family
ID=37373102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030027063A KR20040092757A (ko) | 2003-04-29 | 2003-04-29 | 씨모스 이미지센서 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040092757A (ko) |
-
2003
- 2003-04-29 KR KR1020030027063A patent/KR20040092757A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109728010B (zh) | 集成芯片及其形成方法 | |
| KR20040093935A (ko) | 이중 게이트절연막을 구비하는 씨모스 이미지 센서 및그의 제조 방법 | |
| JP2009522813A (ja) | Ｐドープされたゲートとｎドープされたゲートとを有する集積回路を提供するための方法と装置 | |
| KR100477790B1 (ko) | 씨모스 이미지센서의 제조방법 | |
| US8679890B2 (en) | CMOS image sensor and fabricating method thereof | |
| KR20010061353A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| US20060284223A1 (en) | CMOS image sensor and manufacturing method thereof | |
| US7645652B2 (en) | CMOS image sensor and method for fabricating the same | |
| KR100521968B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR20040092757A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| US9263484B2 (en) | Pixel of image sensor and method for fabricating the same | |
| KR20020017747A (ko) | 포토다이오드의 표면 특성을 향상시킬 수 있는 이미지센서 제조 방법 | |
| KR101133495B1 (ko) | 시모스 이미지 센서의 제조 방법 | |
| KR100535911B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100483541B1 (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR20040095931A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR100440775B1 (ko) | 이미지센서 제조 방법 | |
| KR20040058754A (ko) | 시모스 이미지센서 및 그 제조방법 | |
| KR100388460B1 (ko) | 사각 형상의 스페이서를 구비하는 이미지 센서 제조방법 | |
| KR100748314B1 (ko) | 이미지센서 및 그 제조 방법 | |
| KR20040095946A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| KR20040095954A (ko) | 씨모스 이미지센서의 제조방법 | |
| KR100749254B1 (ko) | 전하운송효율을 향상시키기 위한 이미지센서 제조 방법 | |
| KR100748345B1 (ko) | 광감도를 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| KR20050014078A (ko) | 고감도 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |