KR20040091923A - 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판 - Google Patents

액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR20040091923A
KR20040091923A KR1020030025691A KR20030025691A KR20040091923A KR 20040091923 A KR20040091923 A KR 20040091923A KR 1020030025691 A KR1020030025691 A KR 1020030025691A KR 20030025691 A KR20030025691 A KR 20030025691A KR 20040091923 A KR20040091923 A KR 20040091923A
Authority
KR
South Korea
Prior art keywords
line
gate
thin film
film transistor
data line
Prior art date
Application number
KR1020030025691A
Other languages
English (en)
Other versions
KR100940568B1 (ko
Inventor
안병재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030025691A priority Critical patent/KR100940568B1/ko
Publication of KR20040091923A publication Critical patent/KR20040091923A/ko
Application granted granted Critical
Publication of KR100940568B1 publication Critical patent/KR100940568B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명에 따른 박막 트랜지스터는 절연 기판, 절연 기판 위에 형성되어 있는 게이트선 및 유지 전극선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 게이트 절연막 상부에 형성되어 게이트선과 교차하며, 적어도 일부는 반도체층과 접하는 데이터선과, 데이터선과 분리되어 있으며 적어도 일부는 반도체층과 접하는 드레인 전극, 반도체층 또는 데이터선을 덮고 있으며, 드레인 전극을 노출하는 접촉구를 가지는 보호막, 보호막 위에 형성되어 있으며 접촉구를 통해 드레인 전극과 연결되어 있는 화소 전극, 게이트선과 데이터선으로 둘러싸인 화소 영역에 개구부를 가지고 있으며 개구부를 정의하는 부분은 유지 전극선 또는 데이터선 또는 게이트선과 중첩되어 있는 블랙 매트릭스를 포함한다.

Description

액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판 {Liquid crystal display, and thin film transistor array panel thereof}
본 발명은 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 색필터 및 블랙 매트릭스가 형성되어 있는 색필터 표시판, 색필터 표시판과 대향하며 박막 트랜지스터, 화소 전극 등이 형성되어 있는 박막 트랜지스터 표시판, 이들 사이에 충진되어 있는 액정으로 이루어진다.
이러한 액정 표시 장치는 컴퓨터, TV, 의료 장비, 핸드폰 및 노트북 등과 같이 다양한 제품의 표시 장치로 이용할 수 있다. 그러나 이러한 장치가 고품질화 됨에 따라 점점더 높은 휘도를 필요로하게 된다.
따라서 고휘도화를 위해서 액정 표시 장치의 보호막을 저유전율의 유기 물질로 형성하여 액정 표시 장치의 개구율을 증가시키는 방법이 있다. 이는 종래의 무기 물질에 비해서 저유전율을 가지므로 화소 전극을 데이터 배선과 중첩되는 영역까지 확대 형성할 수 있으므로 고개구율을 얻을 수 있었다.
그러나 유기 물질을 이용하여 보호막을 형성할 때 유기막의 균일성(uniformity)을 유지하고, 유기막에 의한 불순물(paricle) 등에 의한 불량률을 최소화하기 위한 공정상의 어려움으로 인해 수율이 감소한다. 또한, 유기막 자체의 특성으로 인해 빛의 투과율이 감소하여 휘도가 증가하지 못하는 문제점이 있다.
한편 색필터 표시판에 형성되는 블랙 매트릭스는 크롬/크롬산화막 등으로 형성되는데 이중 액정 표시 장치의 가장 자리에 위치하는 블랙 매트릭스는 백라이트의 빛을 반사하게 된다. 이 반사된 빛이 가장 자리의 박막 트랜지스터에 조사되며, 이에 따라 비정질 규소를 이용해 제작된 박막 트랜지스터가 빛에 의해서 열화되어 이 부분의 화소가 좀 더 밝게 표시되는 현상이 발생한다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로 고 휘도를 구현할 수 있는 동시에 고개구율을 가지는 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 화소가 좀더 밝게 표시되는 현상을 방지할 수 있는 액정 표시 장치를 제공하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도2는 도 1의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 II-II'선을 따라 잘라 도시한 단면도이고,
도 3a, 도 4a, 도 5a, 도 6a, 도 7a는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 그 공정 순서에 따라 도시한 배치도이고,
도 3b는 도 3a의 박막 트랜지스터 표시판을 IIIb-IIIb'선을 따라 잘라 도시한 단면도이고,
도 4b는 도 4a의 박막 트랜지스터 표시판을 IVb-IVb'선을 따라 잘라 도시한 단면도이고,
도 5b는 도 5a의 박막 트랜지스터 표시판을 Vb-Vb'선을 따라 잘라 도시한 단면도이고,
도 6b는 도 6a의 박막 트랜지스터 표시판을 VIb-VIb'선을 따라 잘라 도시한 단면도이고,
도 7b는 도 7a의 박막 트랜지스터 표시판을 VIIb-VIIb'선을 따라 잘라 도시한 단면도이고,
도 8a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,
도 8b는 도 8a의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치를 도 8a의 VIIIb-VIIIb'선을 따라 잘라 도시한 단면도이고,
도 9a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고,
도 9b는 도 9a의 IXb-IXb'선에 대한 단면도이고,
도 10은 도 9b의 다음 단계에서의 단면도이고,
도 11a는 도 10의 다음 단계에서의 배치도이고,
도 11b는 도 11a의 XIb-XIb'선에 대한 단면도이고,
도 12a는 도 11a의 다음 단계의 배치도이고,
도 12b는 도 12a의 XIIb-XIIb'선에 대한 단면도이고,
도 13a는 도 12a의 다음 단계에서의 배치도이고,
도 13b는 도 13a의 XIIIb-XIIIb'선에 대한 단면도이고,
도 14는 본 발명의 제3 실시예에 따른 액정 표시 장치의 단면도이다.
※도면의 주요부분에 대한 부호 설명※
110, 210 : 절연 기판 121 : 게이트선
123 : 게이트 전극 140 : 게이트 절연막
151, 154, 157, 159 : 반도체층
161, 163, 165, 167, 169 : 소스부 저항성 접촉 영역
171 : 데이터선 173 : 소스 전극
175 : 드레인 전극 180 : 보호막
181, 182 : 접촉구 190 : 화소 전극
220 : 블랙 매트릭스 270 : 공통 전극
상기한 목적을 달성하기 위한 본 발명에 따른 실시예에서는 블랙 매트릭스를 검은색 안료를 포함하는 유기 물질로 박막 트랜지스터 표시판에 형성한다. 이때, 블랙 매트릭스의 측벽은 완만한 경사각을 가지는 테이퍼 구조로 패터닝하며, 테이퍼된 측벽은 신호선에 중첩시킨다.
좀 더 구체적으로 말하면 본 발명에 따른 박막 트랜지스터는 절연 기판, 절연 기판 위에 형성되어 있는 게이트선 및 유지 전극선, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체층, 게이트 절연막 상부에 형성되어 게이트선과 교차하며, 적어도 일부는 반도체층과 접하는 데이터선과, 데이터선과 분리되어 있으며 적어도 일부는 반도체층과 접하는 드레인 전극, 반도체층 또는 데이터선을 덮고 있으며, 드레인 전극을 노출하는 접촉구를 가지는 보호막, 보호막 위에 형성되어 있으며 접촉구를 통해 드레인 전극과 연결되어 있는 화소 전극, 게이트선과 데이터선으로 둘러싸인 화소 영역에 개구부를 가지고 있으며 개구부를 정의하는 부분은 유지 전극선 또는 데이터선 또는 게이트선과 중첩되어 있는 블랙 매트릭스를 포함한다.
여기서 유지 전극선은 화소 영역의 상부 및 하부 가장자리에 위치하는 제1 및 제2 유지 전극선과 제1 및 제2 유지 전극선을 연결하며 화소 영역의 가장자리에 위치하는 유지 전극을 포함하는 것이 바람직하다. 이때 블랙 매트릭스의 측벽은 경사지도록 형성되어 있고, 측벽은 유지 전극선과 중첩하는 것이 바람직하다.
그리고 블랙 매트릭스는 검은 안료를 포함하는 유기 물질로 이루어진 것이 바람직하다. 또한, 유지 전극선은 전단의 게이트선과 전기적으로 연결되어 있는 것이 바람직하다.
상기한 다른 목적을 달성하기 위한 본 발명에 따른 액정 표시 장치는 제1 절연 기판, 제1 절연 기판 위에 형성되어 있는 공통 전극을 포함하는 상부 표시판,상부 표시판과 대향하는 제2 절연 기판, 제2 절연 기판 위에 절연 되어 교차하도록 형성되어 있는 게이트선 및 데이터선, 게이트선 및 데이터선과 전기적으로 연결되는 박막 트랜지스터, 게이트선과 데이터선으로 둘러싸인 화소 영역에 위치 박막 트랜지스터와 연결되어 있는 화소 전극, 화소 전극과 중첩하여 유지 축전기를 이루는 유지 전극선을 포함하는 하부 표시판, 상부 표시판과 하부 표시판 사이에 충진되어 있는 액정을 포함하고, 화소 영역에 개구부를 가지며, 개구부를 정의하는 일부는 적어도 게이트선 또는 데이터선 또는 유지 전극선과 중첩하는 블랙 매트릭스를 포함한다.
여기서 유지 전극선은 화소 영역의 상부 및 하부 가장자리에 위치하는 제1 및 제2 유지 전극선과 제1 및 제2 유지 전극선을 연결하며 화소 영역의 가장자리에 위치하는 유지 전극을 포함하는 것이 바람직하다.
그리고 블랙 매트릭스의 측벽은 경사지도록 형성되어 있고, 측벽은 유지 전극선과 중첩하는 것이 바람직하다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에있다고 할 때, 이는 다른 부분바로 위에 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분바로 위에있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예를 참조한 도면과 함께 상세히 설명한다.
[제1 실시예]
본 발명의 실시예에 따른 액정 표시 장치를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 2는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 단면도로서, 도 1의 II-II'선을 잘라 도시한 것이다.
본 발명의 제1 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100)과 이와 마주보고 있는 색필터 표시판(200) 및 이들(100, 200) 사이에 주입되어 있는 액정층(도시하지 않음)으로 이루어진다.
먼저 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판에 대해서 좀더 구체적으로 설명한다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판(100)은 투명한 하부 절연 기판(110) 위에 일 방향으로 긴 게이트선(121)이 형성되어 있다. 그리고 게이트선(121)의 일 부분 또는 분지형으로 연결된 부분은 박막 트랜지스터의 게이트 전극(123)으로 사용된다.게이트선(121)의 한쪽 끝부분(125)은 게이트 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달 받기 위해서 게이트선(121)의 폭보다 넓을 수 있다.
그리고 하부 절연 기판(110) 상부에는 화소의 유지 용량을 증가시키기 위해서 제1 및 제2 유지 전극 (133a, 133b), 제1 및 제2 유지 전극선(131a, 131b)이 형성되어 있다. 유지 전극선(131a, 131b)은 게이트선(121)과 거의 평행하며 화소 영역의 상부 및 하부 가장 자리에 위치한다. 그리고 제1 및 제2 유지 전극(133a, 133b)은 유지 전극선(131a, 131b)의 분지 형태로 화소 영역의 가장 자리에 배치되어, 후술하는 데이터선(171)과 평행하게 뻗어 제1 및 제2 유지 전극선(131a, 131b)을 연결하고 있다.
이때, 유지 전극선(131a, 131b)은 게이트선(121)과 분리되어 있으며, 후술하는 화소 전극(190)과 마주하는 공통 전극(270)에 인가되는 공통 전극 전압이 인가될 수도 있으며, 전단의 화소 행에 게이트 신호를 전달하는 전단의 게이트선(121)에 연결되어 게이트 신호가 전달될 수도 있다.
게이트선(121) 및 유지 전극선(131a, 131b) 위에는 이들을 덮도록 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140)의 소정 영역에는 불순물이 도핑되지 않은 비정질 규소로 이루어진 반도체층(151, 154)이 형성되어 있다. 반도체층(151, 154)은 데이터선부 반도체층(151), 채널부 반도체층(154)으로 이루어진다.
그리고 반도체층(151, 154)의 상부에는 데이터선부 저항성 접촉층(161), 소스부 저항성 접촉층 (163) 및 드레인부 저항성 접촉층(165)이 형성되어 있다. 소스부 및 드레인부 저항성 접촉층(163, 165)은 게이트 전극(123)을 중심으로 일정거리 떨어져 있으며, 이들 사이의 반도체층(154)은 박막 트랜지스터의 채널을 형성하는 채널부이다.
데이터선부 저항성 접촉층(161) 위에는 게이트선(121)과 교차하는 데이터선(171)이 형성되어 있다. 데이터선(171)의 한쪽 끝부분(179)은 데이터 구동 회로(도시하지 않음)로부터 전달되는 신호를 전달받기 위해서 데이터선(171)의 폭보다 넓은 것이 바람직하다.
그리고 데이터선(171, 179)은 그의 분지로 이루어져 있으며 소스부 저항성 접촉층(163)과 일부분이 중첩하는 소스 전극(173)을 가지며, 게이트 전극(123)을 중심으로 소스 전극(173)의 맞은편에는 소스 전극(173)과 일정거리 떨어져 대향되며 드레인부 저항성 접촉층(165)과 일부분이 중첩하는 드레인 전극(175)이 형성되어 있다.
이들 데이터선(171) 및 드레인 전극(175)을 포함하는 기판 전면에 반도체층(154)을 덮는 보호막(180)이 형성되어 있다.
보호막(180) 위에는 검은색 안료를 포함하는 유기 물질로 이루어져 있으며, 화소 영역에 개구부를 가지는 블랙 매트릭스(220)가 형성되어 있다. 블랙 매트릭스(220)는 데이터선(171) 및 게이트선(121)의 폭보다 넓게 형성되어 그 경계선이 유지 전극(133a, 133b) 및 유지 전극선(131a, 131b) 위에 위치한다. 이러한 블랙 매트릭스(220)의 측벽은 이후에 실시하는 러빙 공정시 단차에 의한 액정 분자의 틀어짐을 최소화하기 위해 완만한 경사각을 가지는 테이퍼 구조를 취하고 있다.
이때 블랙 매트릭스(220)의 단차로 인하여 액정 분자의 틀어짐이 발생하고 이로 인하여 빛샘 및 블랙 매트릭스가 완만한 경사각을 가져 두께가 감소하는 부분에서 충분히 빛을 차단하지 못해 빛샘이 발생할 수 있으나, 경사진 부분은 유지 전극(133a, 133b) 및 유지 전극선(131a, 131b)과 중첩되어 있어 빛샘이 이들(131a, 131b, 133a, 133b)에 의해서 충분히 가려진다.
그리고 보호막(180)에는 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트선(121)의 한쪽 끝부분(125)을 노출하는 제2 접촉구(182), 데이터선(171)의 한쪽 끝부분(179)을 노출하는 제3 접촉구(183)가 형성되어 있다.
또한, 보호막(180) 위에는 제1 접촉구(181)를 통해 드레인 전극(175)과 연결되어 있는 화소 전극(190), 제2 및 제3 접촉구(182, 183)를 통해 각각 게이트선 및 데이터선의 한쪽 끝부분(125, 179)과 연결되어 있는 접촉 보조 부재(95, 97)가 형성되어 있다. 이때, 화소 전극(190)의 가장자리는 블랙 매트릭스(220)를 사이에 두고 유지 전극선(131a, 131b) 및 데이터선(171)과 중첩되어 있다.
이와 같이, 본 발명에서는 블랙 매트릭스(220)가 박막 트랜지스터 표시판에 형성되어 있고, 화소 전극(190)은 낮은 유전율을 가지는 블랙 매트릭스(220)를 사이에 두고 데이터선(171) 및 유지 전극선(131a, 131b)과 중첩되어 있어 개구율을 극대화할 수 있는 동시에 이들 사이에서 발생할 수 있는 커플링 용량을 최소화할 수 있다.
또한, 본 발명의 실시예에 따른 구조에서는 화소 영역에 유기 물질이 제거되어 있어 고 개구율을 확보하면서 고 휘도를 유지할 수 있다.
다음으로 도 1을 참조하여 본 발명의 실시예에 따른 색필터 표시판을 구체적으로 설명한다.
도 1에 도시한 바와 같이, 투명한 절연 기판(210) 위에 적색(230R), 녹색(230G), 청색(도시하지 않음) 색필터가 형성되어 있다. 적색(230R), 녹색(230G), 청색 색필터는 게이트선(121) 및 데이터선(171)으로 둘러싸인 화소 영역에 순차적으로 각각 배치되며 본 발명의 실시예에서는 화소 열을 따라서 길게 형성되며, 이웃하는 화소 열에는 적색(230R), 녹색(230G), 청색 색필터(도시하지 않음)가 교대로 형성되어 있다. 그리고 적색(230R), 녹색(230G), 청색 색필터와 색필터 사이의 경계부는 중첩하거나 소정 간격을 두고 형성되어 있다. 이때 소정 간격은 블랙 매트릭스 폭보다 작은 간격이 되도록 한다.
그리고 색필터 위에는 유기 물질 또는 질화 규소와 같은 무기 물질로 이루어진 오버 코트막(250)이 형성되어 있고, 오버 코트막(250) 위에는 ITO, IZO 등과 같은 투명한 도전 물질로 형성한 공통 전극(270)이 형성되어 있다.
다음은 본 발명의 실시예에 따른 따른 박막 트랜지스터 표시판의 제조 방법을 첨부한 도면을 참조하여 설명한다.
도 3a 는 본 발명의 제1 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 3b는 도 3a의 IIIb-IIIb'선에 대한 단면도이고, 도 4a는 도 3a의 다음 단계에서의 배치도이고, 도 4b는 도 4a의 IVb-IVb'선에 대한 단면도이고, 도 5a는 도 4a의 다음 단계에서의 배치도이고, 도 5b는 도 5a의 Vb-Vb'선에 대한 단면도이고, 도 6a는 도 5a의 다음 단계에서의 배치도이고, 도 6b는도 6a의 VIb-VIb'선에 대한 단면도이고, 도 7a는 도 6a의 다음 단계에서의 배치도이고, 도 7b는 도 7a의 VIIb-VIIb'선에 대한 단면도이다.
우선, 도 3a 및 3b에 도시한 바와 같이, 절연 기판(110) 위에 알루미늄, 크롬, 몰리브덴 등의 금속을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(121, 125), 게이트 전극(123), 유지 전극(133a, 133b) 및 유지 전극선(131a, 131b)을 형성한다. 이들의 측벽은 테이퍼 지도록 형성하여 이들 위에 형성되는 층이 잘 밀착될 수 있도록 하며, 테이퍼 경사각은 20~80도 범위인 것이 바람직하다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트선(121) 및 유지 전극선(131a, 131b)을 덮도록 게이트 절연막(140)을 형성한다. 게이트 절연막(140)은 산화 규소(SiO2) 또는 질화 규소(SiNx) 등으로 형성한다.
이후 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소층, 불순물이 도핑된 비정질 규소층을 적층한 다음 사진 식각 공정으로 불순물이 도핑된 비정질 규소층 및 불순물이 도핑되지 않는 비정질 규소층을 차례로 패터닝하여 채널부가 연결되어 있는 저항성 접촉층(161, 160A)과 반도체층(151, 154)을 형성한다.
다음 도 5a 및 도 5b에 도시한 바와 같이, 기판의 상부에 알루미늄 또는 이를 포함하는 합금, 크롬, 몰리브덴 등의 단일막 또는 다층막을 적층하고 사진 식각 공정으로 패터닝하여 데이터선(171) 및 드레인 전극(175)을 형성한다. 이때 데이터선(171, 179), 소스 전극(173), 드레인 전극(175)의 측벽도 경사지도록 형성하며 테이퍼 경사각은 20~80도 범위인 것이 바람직하다.
이후 데이터 배선(171, 173, 175, 179)를 마스크로 저항성 접촉층(160A)의 채널부를 제거하여 저항성 접촉층(161, 163, 165)을 완성한다.
도 6a 및 도 6b에 도시한 바와 같이, 데이터선(171) 및 드레인 전극(175)을 덮도록 질화 규소와 같은 무기 절연막을 증착하여 보호막(180)을 형성한다.
그리고 보호막(180) 위에 검은색 유기 물질을 도포하여 유기막을 형성한 다음, 사진 공정으로 유기막을 패터닝하여 블랙 매트릭스(220)를 형성한다. 블랙 매트릭스(220)를 형성하기 위한 유기 물질은 예를 들어, 색필터 표시판의 색필터를 형성하는 적, 녹, 청색 유기 물질을 혼합하여 형성할 수 있다.
이어, 도 7a 및 도 7b에 도시한 바와 같이, 보호막(180)을 사진 식각 공정으로 식각하여 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트선(12, 125)의 한쪽 끝부분(125) 및 데이터선(171)의 한쪽 끝부분(179)을 노출하는 제2 및 제3 접촉구(182, 183)를 형성한다.
다음으로 도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 ITO(indium tin oxide), IZO(indium zinc oxide) 등의 투명한 금속막을 형성한 후 패터닝하여 제1 접촉구(181)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 각각 제2 및 제3 접촉구(182, 183)을 통해 게이트선 및 데이터선의 한쪽 끝부분(125, 179)과 연결되는 보조 접촉 부재(95, 97)를 형성한다.
[제2 실시예]
도 8a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고, 도 8b는 박막 트랜지스터 표시판을 VIIIb-VIIIb'선을 따라 잘라 도시한 단면도이다.
도시한 바와 같이 제2 실시예는 제1 실시예와 달리 데이터선(171) 및 드레인 전극(175)과 저항성 접촉층(161, 163, 165, 169)이 동일한 평면 패턴으로 형성되어 있다. 그리고 저항성 접촉층(161, 163, 165, 169)은 반도체층(151, 154, 159)의 소정 영역을 제외하고 동일한 평면 패턴으로 형성되어 있다. 소정 영역은 소스 전극(173)과 드레인 전극(175) 사이에 채널을 형성하는 부분이다.
이러한 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 제조 방법을 첨부한 도면을 참조하여 설명한다.
도 9a는 본 발명의 제2 실시예에 따른 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 배치도이고, 도 9b는 도 9a의 IXb-IXb'선에 대한 단면도이고, 도 10은 도 9b의 다음 단계에서의 단면도이고, 도 11a는 도 10의 다음 단계에서의 배치도이고, 도 11b는 도 11a의 XIb-XIb'선에 대한 단면도이고, 도 12a는 도 11a의 다음 단계의 배치도이고, 도 12b는 도 12a의 XIIb-XIIb'선에 대한 단면도이고, 도 13a는 도 12a의 다음 단계에서의 배치도이고, 도 13b는 도 13a의 XIIIb-XIIIb'선에 대한 단면도이다.
먼저 도 9a 내지 도 9b에 도시한 바와 같이, 투명한 절연 기판(110) 위에 크롬, 몰리브덴, 알루미늄, 은 또는 이들의 합금 등의 금속을 증착하한 후 사진 식각 공정으로 패터닝하여 기판(110) 위에 게이트선(121, 125), 게이트 전극(123), 유지 전극(133a, 133b) 및 유지 전극선(131a, 131b)을 형성한다. 이들의 측벽은 테이퍼지도록 형성하여 이들 위에 형성되는 층이 잘 밀착될 수 있도록 하며, 테이퍼 경사각은 20~80도 범위인 것이 바람직하다.
다음으로 게이트선(121, 125) 및 유지 전극선(131a, 131b)을 덮도록 질화 규소 등의 절연 물질을 증착하여 게이트 절연막(140)을 형성한다.
그리고 게이트 절연막(140) 위에 불순물이 도핑되지 않는 비정질 규소, 불순물이 도핑된 비정질 규소를 증착하여 불순물이 도핑되지 않은 비정질 규소층(150), 불순물이 도핑된 비정질 규소층(160)을 순차적으로 형성한 후 불순물이 도핑된 비정질 규소층(160) 위에 알루미늄, 은, 크롬, 몰리브덴 또는 이들의 합금 등의 금속을 스퍼터링 등의 방법으로 증착하여 금속층(170)을 형성한다.
도 10에 도시한 바와 같이, 금속층(170) 위에 서로 다른 두께를 가지는 감광막을 패턴(PR)을 형성한다. 감광막 패턴(PR)은 박막 트랜지스터의 채널부, 즉 소스 전극(173)과 드레인 전극(175) 사이에 위치한 부분(A : 이하 A 영역)은 데이터 배선(171, 173, 175, 179)이 형성될 부분(B : B 영역)에 위치한 부분보다 두께가 작게 되고, 기타 부분(C : C 영역)의 감광막은 모두 제거된다. 이 때, A 영역에 남아 있는 감광막의 두께와 B 영역에 남아 있는 감광막의 두께의 비는 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 전자의 두께를 후자의 두께의 1/2 이하로 하는 것이 바람직하다.
이처럼 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 예를 들면 슬릿(slit), 격자 형태의 반투명막을 사용하여 형성할 수 있다. 또한, 리플로우가 가능한 물질로 이루어진 감광막을 도포하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크를 사용하여 노광한 다음, 현상하고 리플로우시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.
도 11a 및 도 11b에 도시한 바와 같이, 감광막 패턴(PR)을 마스크로 C 영역 의 금속층(170), 불순물이 도핑된 비정질 규소층(160), 불순물이 도핑되지 않은 비정질 규소층(150)을 차례로 식각하여 채널부가 분리되지 않은 데이터 배선 및 저항성 접촉층, 반도체층(151, 154, 159)을 형성한다. 이때 A 영역에 형성되어 있던 감광막 패턴은 제거되어 A 영역에 위치하는 금속층이 노출되고, 반도체층(151, 154, 159)은 완성된다.
그런 다음 남아있는 감광막 패턴을 마스크로 A 영역에 위치하는 금속층, 저항성 접촉층을 제거하여 데이터 배선(171, 173, 175, 179), 저항성 접촉층(161, 163, 165, 169)을 완성한다. 이어 애싱(ashing)을 통하여 A 영역의 금속층의 표면에 남아 있는 감광막 찌꺼기를 제거한다. 이때 데이터선(171, 179), 소스 전극(173), 드레인 전극(175)의 측벽도 경사지도록 형성하며 테이퍼 경사각은 20~80도 범위인 것이 바람직하다.
도 12a 및 12b에 도시한 바와 같이, 데이터선(171, 173, 175)을 덮도록 질화 규소와 같은 무기 물질을 도포하여 보호막(180)을 형성한다.
보호막(180) 위에 검은 안료를 포함하는 유기 물질을 도포한 후, 사진 식각 공정으로 패터닝하여 보호막(180) 위에 블랙 매트릭스(220)를 형성한다. 블랙 매트릭스(220)를 형성하기 위한 유기 물질은 예를 들어, 색필터 표시판의 색필터를형성하는 적, 녹, 청색 유기 물질을 혼합하여 형성할 수 있다.
도 13a 및 도 13b에 도시한 바와 같이, 보호막(180)을 사진 식각 공정으로 식각하여 드레인 전극(175)을 노출하는 제1 접촉구(181), 게이트선(121, 125)의 한쪽 끝부분(125) 및 데이터선(171, 179)의 한쪽 끝부분(179)을 노출하는 제2 및 제3 접촉구(182, 183)를 형성한다.
다음으로 도 8a 및 도 8b에 도시한 바와 같이, 보호막(180) 위에 ITO, IZO 등의 투명한 금속막을 형성한 후 패터닝하여 제1 접촉구(181)를 통해 드레인 전극(175)과 연결되는 화소 전극(190), 각각 제2 및 제3 접촉구(182, 183)을 통해 게이트선 및 데이터선의 한쪽 끝부분(125, 179)과 연결되는 접촉 보조 부재(95, 97)를 형성한다.
[제3 실시예]
도 14는 본 발명의 제3 실시예에 따른 액정 표시 장치의 단면도이다.
도시한 바와 같이, 제3 실시예는 제1및 제2 실시예와 달리 적색(230R), 녹색(230G), 청색(도시하지 않음) 색필터가 박막 트랜지스터 표시판의 보호막(180) 위에 형성되어 있다. 그리고 색필터 위에 블랙 매트릭스(220) 및 화소 전극(190)이 형성되어 있다.
따라서 제1 및 제2 실시예의 상부 표시판(200)과 달리 제3 실시예의 상부 표시판은 절연 기판(210)과 절연 기판(210) 위에 형성되어 있는 공통 전극(270)을 포함한다.
이상 설명한 부분을 제외하고 제1 실시예와 동일한 구조로 형성되어 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 기술된 바와 같이, 본 발명에서는 블랙 매트릭스를 박막 트랜지스터 표시판에 형성하고, 화소 전극을 낮은 유전율을 가지는 블랙 매트릭스를 사이에 두고 데이터선 및 유지 전극선과 중첩하도록 형성하여 개구율을 극대화할 수 있는 동시에 이들 사이에서 발생할 수 있는 커플링 용량을 최소화할 수 있다.
그리고 본 발명의 실시예에 따른 구조에서는 화소 영역에 유기 물질이 제거되어 있어 고 개구율을 확보하면서 고 휘도를 유지할 수 있다.
또한, 블랙 매트릭스와 함께 색필터도 박막 트랜지스터 표시판에 형성함으로써 종래의 상부 표시판을 형성하기 위한 공정을 확실히 간소화할 수 있다.

Claims (8)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 게이트선 및 유지 전극선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 상부에 형성되어 상기 게이트선과 교차하며, 적어도 일부는 상기 반도체층과 접하는 데이터선과, 상기 데이터선과 분리되어 있으며 적어도 일부는 상기 반도체층과 접하는 드레인 전극,
    상기 반도체층 또는 상기 데이터선을 덮고 있으며, 상기 드레인 전극을 노출하는 접촉구를 가지는 보호막,
    상기 보호막 위에 형성되어 있으며 상기 접촉구를 통해 상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 게이트선과 상기 데이터선으로 둘러싸인 화소 영역에 개구부를 가지고 있으며 상기 개구부를 정의하는 부분은 상기 유지 전극선 또는 상기 데이터선 또는 상기 게이트선과 중첩되어 있는 블랙 매트릭스
    를 포함하는 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 유지 전극선은 상기 화소 영역의 상부 및 하부 가장자리에 위치하는제1 및 제2 유지 전극선과 상기 제1 및 제2 유지 전극선을 연결하며 상기 화소 영역의 가장자리에 위치하는 유지 전극을 포함하는 박막 트랜지스터 표시판.
  3. 제2항에서,
    상기 블랙 매트릭스의 측벽은 경사지도록 형성되어 있고, 상기 측벽은 상기 유지 전극선과 중첩하는 박막 트랜지스터 표시판.
  4. 제1항에서,
    상기 블랙 매트릭스는 검은 안료를 포함하는 유기 물질로 이루어진 박막 트랜지스터 표시판.
  5. 제1항에서,
    상기 유지 전극선은 전단의 상기 게이트선과 전기적으로 연결되어 있는 박막 트랜지스터 표시판.
  6. 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있는 공통 전극을 포함하는 상부 표시판,
    상기 상부 표시판과 대향하는 제2 절연 기판, 상기 제2 절연 기판 위에 절연 되어 교차하도록 형성되어 있는 게이트선 및 데이터선, 상기 게이트선 및 데이터선과 전기적으로 연결되는 박막 트랜지스터, 상기 게이트선과 상기 데이터선으로 둘러싸인 화소 영역에 위치 상기 박막 트랜지스터와 연결되어 있는 화소 전극, 상기 화소 전극과 중첩하여 유지 축전기를 이루는 유지 전극선을 포함하는 하부 표시판,
    상기 상부 표시판과 하부 표시판 사이에 충진되어 있는 액정을 포함하고,
    상기 화소 영역에 개구부를 가지며, 상기 개구부를 정의하는 일부는 적어도 상기 게이트선 또는 상기 데이터선 또는 상기 유지 전극선과 중첩하는 블랙 매트릭스를 포함하는 액정 표시 장치.
  7. 제6항 에서,
    상기 유지 전극선은 상기 화소 영역의 상부 및 하부 가장자리에 위치하는 제1 및 제2 유지 전극선과 상기 제1 및 제2 유지 전극선을 연결하며 상기 화소 영역의 가장자리에 위치하는 유지 전극을 포함하는 액정 표시 장치.
  8. 제7항에서,
    상기 블랙 매트릭스의 측벽은 경사지도록 형성되어 있고, 상기 측벽은 상기 유지 전극선과 중첩하는 액정 표시 장치.
KR1020030025691A 2003-04-23 2003-04-23 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판 KR100940568B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030025691A KR100940568B1 (ko) 2003-04-23 2003-04-23 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030025691A KR100940568B1 (ko) 2003-04-23 2003-04-23 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20040091923A true KR20040091923A (ko) 2004-11-03
KR100940568B1 KR100940568B1 (ko) 2010-02-03

Family

ID=37372469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030025691A KR100940568B1 (ko) 2003-04-23 2003-04-23 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR100940568B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100552292B1 (ko) * 1998-09-11 2006-06-14 삼성전자주식회사 반사형 액정 표시 장치 및 그 제조 방법
KR100356834B1 (ko) * 1999-06-25 2002-10-18 주식회사 현대 디스플레이 테크놀로지 고개구율 액정 표시 장치 및 그 제조방법

Also Published As

Publication number Publication date
KR100940568B1 (ko) 2010-02-03

Similar Documents

Publication Publication Date Title
US7768601B2 (en) Thin film transistor array panel and liquid crystal display including the panel
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
US7443465B2 (en) Color filter plate and thin film transistor plate for liquid crystal display, and methods for fabricating the plates
KR101085136B1 (ko) 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
US10608052B2 (en) Display substrate and method of manufacturing the same
US8031312B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US11189641B2 (en) Method for manufacturing array substrate, array substrate and display apparatus
US20030136971A1 (en) Thin film transistor array panel for display and manufacturing method thereof
US20040238823A1 (en) Thin film transistor array panel and liquid crystal display including the panel
JP2004310099A (ja) 液晶表示装置、薄膜トランジスタ表示板及びその製造方法
US8730418B2 (en) Array substrate and method for manufacturing the same
JP2005345757A (ja) 液晶表示装置及びその製造方法
KR20130071685A (ko) 액정 표시 장치 및 이의 제조 방법
US20070188682A1 (en) Method for manufacturing a display device
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20050260780A1 (en) Liquid crystal display device and fabricating method thereof
JP2005043898A (ja) 液晶表示装置及びこれに含まれる表示板の製造方法
KR20050001710A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
JP2005018069A (ja) 液晶表示装置
KR20080021994A (ko) 표시 패널 및 이의 제조 방법
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
KR20120130983A (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100940568B1 (ko) 액정 표시 장치, 이에 사용되는 박막 트랜지스터 표시판
KR101460138B1 (ko) 표시기판, 이를 포함하는 액정표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee