KR20040091388A - 저잡음 증폭기 - Google Patents

저잡음 증폭기 Download PDF

Info

Publication number
KR20040091388A
KR20040091388A KR1020030025208A KR20030025208A KR20040091388A KR 20040091388 A KR20040091388 A KR 20040091388A KR 1020030025208 A KR1020030025208 A KR 1020030025208A KR 20030025208 A KR20030025208 A KR 20030025208A KR 20040091388 A KR20040091388 A KR 20040091388A
Authority
KR
South Korea
Prior art keywords
transistors
common
source
gate
emitter
Prior art date
Application number
KR1020030025208A
Other languages
English (en)
Inventor
신성호
임종태
옥성민
안동준
Original Assignee
에스케이 텔레콤주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이 텔레콤주식회사 filed Critical 에스케이 텔레콤주식회사
Priority to KR1020030025208A priority Critical patent/KR20040091388A/ko
Publication of KR20040091388A publication Critical patent/KR20040091388A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명이 개시하는 저잡음 증폭기는 병렬로 연결된 복수 개의 공통 소오스 트랜지스터들을 포함한다. 공통 소오스 트랜지스터들 각각의 소오스에는 소오스 저하 임피던스들이 연결되고, 각 게이트는 서로 다른 면적을 가진다. 따라서, 이득, 잡음 특성 및 입력 IIP3를 최적화할 수 있다.

Description

저잡음 증폭기{Low Noise Amplifier}
본 발명은 저잡음 증폭기에 관한 것으로서, 특히 캐스코드 구조를 적용한 저잡음 증폭기에 관한 것이다.
오늘날 무선통신 기술은 전자통신산업 분야에 있어서 급속한 성장을 거듭하고 있다. 통신의 궁극적인 목적인 언제, 어디서나, 누구에게나 바로 정보를 전달할 수 있도록, 개인 휴대용 무선통신 기술에 대한 지속적인 연구 개발은 질적인 면과 양적인 면에서 혁신적인 변화를 일으키고 있다.
무선통신 시스템을 구성하는 각 블록(block)은 그 위치에 따라 다양한 사양들을 요구한다. 무선통신이 발달함에 따라 그 사양들은 종래 몇 가지를 만족하는 것에 그치는 것이 아니라 모든 사양들에 높은 완성도를 요구하며 날로 복잡해져가고 있다. 이동통신 시스템을 구성하는 블록들 중 중요한 블록이 저잡음 증폭기(Low Noise Amplifier)이다. 이와 같은 저잡음 증폭기, 특히 코드분할다중접근(CDMA) 시스템에 이용되는 저잡음 증폭기는, 안테나에서 수신되어 이 안테나로부터 제공되는신호가 저잡음 증폭기로 입력되기 때문에, 우수한 저잡음 특성과 정합 특성, 적절한 이득을 필요로 하며, 또한 송신부와의 상호 변조(cross modulation) 등을 막기 위해 높은 선형 특성을 필요로 한다. 게다가, 휴대폰 등에 탑재될 경우, 전력 소모가 작아야 하기 때문에, 상기 나열한 모든 사양들을 높은 수준에서 요구한다.
증폭기의 성능은 크게 증폭기의 구조와 그것을 구성하는 트랜지스터의 특성에 좌우된다. 일반적으로 이용되는 저잡음 증폭기는 하나의 트랜지스터를 이용한 방식과 두 개의 트랜지스터를 이용한 캐스코드(cascode) 방식이 있다.
도 1은 종래 한 개의 트랜지스터로 구성된 저잡음 증폭기를 도시한다. 도 1을 참조하면, 저잡음 증폭기는 트랜지스터(T10)와 이 트랜지스터(T10)의 소오스, 게이트, 및 드레인에 각각 기생하는 기생 인덕터(L10, L11, L12) 및 입력단인 게이트와 출력단인 드레인에 각각 연결된 바이패스 캐패시터(C10, C11)로 구성된다. 이와 같은 하나의 트랜지스터를 이용한 저잡음 증폭기를 설계할 때, 최소잡음값(NFmin)을 달성하기 위한 잡음 정합이 고입력 전압 정상파율(voltage standing wave ratio:VSWR)에서 초래된다는 것은 잘 알려져 있고, 또한 그 반대의 경우도 성립한다. 따라서 잡음 정합을 하면 입력 전력 정합이 되지 않으며, 반대로 입력 전력 정합이 되면 잡음 정합을 이룰 수 없다. 또한 하나의 트랜지스터를 이용한 저잡음 증폭기의 경우, 입력출력단 격리 특성이 불량하다.
따라서 도 2에 도시된 바와 같이 두 개의 트랜지스터를 이용한 캐스코드 증폭기를 널리 사용하고 있다. 캐스코드 증폭기는 전류원으로 공통 소오스 단과 공통 게이트 단을 모두 증폭단으로 이용할 수 있어 소비 전력에 대해서 매우 우수한 이득 특성을 가질 수 있으며, 입출력단의 격리 특성이 매우 우수하다.
도 2는 통상적인 두 개의 트랜지스터로 구성된 캐스코드 증폭기를 도시한다. 도 2를 참조하면, 통상적인 캐스코드 증폭기는 입력 트랜지스터 단의 트랜지스터(T20)와, 츨력 트랜지스터 단의 트랜지스터(T21), 입출력단의 정합과 바이어스를 위한 임피던스(ZIN20, ZOUT21)와 캐패시터(C20, C21, C22), 그리고 소오스 저하를 위한 임피던스(ZS20)로 구성된다.
이와 같은 캐스코드 증폭기에서 입력 트랜지스터 단의 게이트-소오스 전압과 게이트 폭(width)이 잡음 특성과 입력 IIP3과 관련이 있음을 스튜어트 에스. 테일러(Stewart S. Taylor)는 "On the Optimum Width of GaAs MESFETs for Low Noise Amplifier"라는 제목으로 1997년에 IEEE, MTT-S, Digest 에, 큉큉 리앙(Qingqing Liang) 등은 "Geometry and Bias Current Optimization for SiGe HBT Cascode Low-Noise Amplifier" 라은 제목으로 2002년 IEEE MTT-S에 각각 개시하고 있다. 동 문헌들은 최적의 잡음 특성과 입력 IIP3를 갖게 하는 특정한 게이트-소오스 전압 및 게이트 폭이 있음을 밝히고 있다.
하지만, 일반적으로 최적의 잡음 특성을 나타내는 게이트-소오스 전압 및 게이트 폭은 최적의 입력 IIP3 값을 나타내는 게이트-소오스 전압 및 게이트 폭과 서로 다르다. 따라서, 이들 두 사양들, 즉 최적의 잡음 특성과 최적의 입력 IIP3을 동시에 만족시킬 수 없으며 이들 사이에 적절한 절충(Trade-Off)이 필요하다. 게다가, 소오스 저하 임피던스는 일반적으로 선형성 등을 위해서 인덕터로 구현하고 있으나, 소오스 저하 임피던스에 의한 선형성은 이득과 절충(Trade-Off)관계에 있다.
따라서, 통상적인 저잡음 증폭기 설계에 있어서 게이트-소오스 전압, 게이트 폭 및 소오스 저하 임피던스 세 변수들을 통해서 이득과 잡음 특성 및 입력 IIP3들을 적절히 절충해야 한다. 또한 저잡음 증폭기에서 실제 요구되는 사양들은 위 세 가지뿐 아니라 소모 전류, 입력 정합 등을 포함하기 때문에, 위 세 가지 변수만으로 저압음 증폭기가 요구하는 다양한 사양들의 절충점을 결정하는 것은 매우 어렵다.
본 발명이 이루고자 하는 기술적 과제는 저잡음 증폭기에 요구되는 다양한 사양들을 동시에 만족시킬 수 있는 저잡음 증폭기를 제공하는 것이다.
도 1은 종래 1개의 트랜지스터로 구성된 저잡음 증폭기를 도시한다.
도 2는 통상적인 캐스코드 구조의 저잡음 증폭기를 도시한다.
도 3은 본 발명의 일 실시예에 따른 저압음 증폭기를 도시한다.
도 4a는 본 발명에 따른 간략화된 저압음 증폭기를 도시한다.
도 4b는 도 4a에 대한 주파수 영역에서의 등가회로도이다.
도 5는 본 발명의 다른 실시예에 따른 저잡음 증폭기를 도시한다.
도 6a 및 도 7a는 공통 소오스 단에 두 개의 병렬 연결된 트랜지스터들을 사용하고 하나의 공통 소오스 저하 임피던스를 사용했을 때의 이득 및 잡음 지수를 각각 보여주는 모의 실험(simulation) 결과 그래프이다.
도 6b 및 도 7b는 도 6a 및 도 7a에서 소오스 저하 임피던스를 하나 더 추가했을 때의 이득 및 잡음 지수를 각각 보여주는 모의 실험 결과 그래프이다.
도 8 내지 도 10은 도 6a 및 도 7a에서 추가되는 임피던스의 값에 따른 이득, 잡음 지수 및 IIP3 변화를 보여주는 그래프이다.
도면의 주요 부분에 대한 부호의 설명
T301 ~ T30N, T401 ~ T40N : 공통 소오스 트랜지스터
TG301, TG401 : 공통 게이트 트랜지스터
ZS301 ~ ZS30N, ZS301, ZS302 : 소오스 저하 임피던스
ZIN301, ZS401 : 입력 정합 임피던스
ZOUT301, ZOUT401 : 출력 정합 임피던스
CG301, CG401 : 바이어스 캐패시터
CG 302, CG402 : 출력단 캐패시터
본 발명의 일 실시예에 따른 저잡음 증폭기는 입력단의 입력 정합 수단과, 출력단의 출력 정합 수단과, 상기 출력 정합 수단에 연결된 공통 게이트 트랜지스터와, 상기 공통 게이트 트랜지스터 및 상기 입력 정합 수단 사이에 병렬로 연결된 복수 개의 공통 소오스 트랜지스터들과, 상기 복수 개의 공통 소오스 트랜지스터들 각각의 소오스에 연결된 복수 개의 소오스 저하 임피던스들을 포함한다.
일 실시예에 있어서, 상기 공통 소오스 트랜지스터들 각각은 서로 다른 게이트 면적을 가진다. 여기서, 상기 공통 소오스 트랜지스터들 각각의 게이트 길이(gate length) 및 게이트 폭(gate width)에 의해 게이트 면적이 결정된다. 바람직한 실시예에 있어서, 상기 공통 소오스 트랜지스터들 각각의 게이트 길이(gate length)는 동일하고 그 폭(gate width)은 서로 다르다. 실시예에 따라서는 게이트폭은 동일하고 게이트 길이는 서로 다를 수 있다. 또한 게이트 폭 및 게이트 길이가 모두 서로 다를 수 도 있다.
일 실시예에 있어서, 상기 공통 소오스 트랜지스터들 각각은 서로 다른 게이트-소오스 전압(Vgs)을 가진다.
일 실시예에 있어서, 상기 소오스 저하 임피던스들 각각은 서로 다른 임피던스 값을 가진다.
일 실시예에서, 전계효과 트랜지스터 대신 바이폴라정션 트랜지스터가 사용될 수 있다. 즉, 공통 게이트 트랜지스터 대신에 공통 베이스 트랜지스터가 사용되고 공통 소오스 트랜지스터 대신에 공통 에미터 트랜지스터가 사용된다. 이 경우, 상기 공통 에미터 트랜지스터들 각각은 서로 다른 베이스-에미터 전압을 가지며, 공통 에미터 트랜지스터들 각각의 에미터는 서로 다른 면적을 가진다.
본 발명의 일 실시예에 따른 저잡음 증폭기는 입력단에 병렬로 연결된 복수 개의 공통 에미터 트랜지스터들, 상기 복수 개의 공통 에미터 트랜지스터들의 에미터들에 연결된 복수 개의 에미터 저하 임피던스, 상기 공통 에미터 트랜지스터들 및 출력단 사이에 연결된 공통 베이스 트랜지스터를 포함한다.
바람직한 실시예에 있어서, 상기 공통 에미터 트랜지스터들 각각의 에미터에 에미터 저하 임피던스가 연결된다. 이때, 에미터 저하 임피던스들의 임피던스 값은 서로 다르다. 또한 상기 공통 에미터 트랜지스터들 각각은 서로 다른 에미터 면적, 서로 다른 베이스-에미터 전압을 가진다.
이와 같은 본 발명의 구성에 따르면, 이득 및 잡음 지수 그리고 IIP3에 대해서 서로 상반되는 결과를 나타내는 게이트-소오스 전압(또는 베이트-에미터 전압) 및 게이트 폭(또는 에미터 면적)을 대별하는 변수들이 서로 다른 값을 가지도록 다수 개 형성되고 또한 서로 다른 값의 소오스 저하 임피던스들(또는 에미터 저하 임피던스들)을 사용함으로써, 최적의 이득 및 잡음 지수 그리고 IIP3를 가지는 저잡음 증폭기를 구현할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
도 3은 본 발명의 일 실시예에 따른 저잡음 증폭기(300)를 나타낸 도면이다. 도 3에서는 여러 종류의 트랜지스터들 중 모스펫(MOSFET)을 도시하였다. 하지만 본 발명은 다른 종류의 트랜지스터, 예컨대, 바이폴라정션트랜지스터(BJT)에도 동일하게 적용된다. 도 3을 참조하여, 본 발명의 저잡음 증폭기(300)는 입력단의 공통 소오스 트랜지스터 및 출력단의 공통 게이트 트랜지스터를 포함한다. 즉, 캐스코드 구조를 가진다. 구체적으로, 본 발명의 일 실시예에 따른 저잡음 증폭기(300)는, 출력단의 공통 게이트 트랜지스터(TG301), 병렬로 연결된 다수 개(N)의 입력단 공통 소오스 트랜지스터들(T301, T302, ..., T30N-1, T30N), 상기 병렬로 연결된 다수 개의 입력단 트랜지스터들(T301, T302, ..., T30N-1, T30N) 각각의 소오스 단에 연결된 다수 개(N)의 소오스 저하 임피던스들(ZS301, ZS302, ..., ZS30N-1, ZS30N)을 포함한다. 출력단의 트랜지스터(TG301)의 소오스에 입력단의 다수 개의 트랜지스터들(T301, T302, ..., T30N-1, T30N)의 드레인들이 연결된다. 또 본 발명의 저잡음 증폭기(300)는 입출력 바이어스와 입출력 정합을 위한 인덕터들과 캐패시터들을 더 구비한다. 즉, 입력단의 병렬로 연결된 다수 개의 트랜지스터들(T301, T302, ..., T30N-1, T30N) 각각의 게이트에는 바이패스 캐패시터들(C301, C302, ..., C30N-1, C30N)이 연결된다. 마찬가지로, 출력단의 트랜지스터(TG301)의 게이트에도 바이패스(bypass) 트랜지스터(CG301)가 연결된다. 입력단과 입력단의 바이패스 커패시터들(C301, C302, ..., C30N-1, C30N) 사이에 인덕터(ZIN301)가 위치한다. 출력단의 트랜지스터(TG301)의 드레인과 전원 전압(Vdd) 사이에 인덕터(ZOUT01)가 위치하고, 출력단의 트랜지스터(TG301)의 드레인과 출력단 사이에 캐패시터(CG301)가 위치한다.
입력단의 병렬로 연결된 다수 개의 트랜지스터들(T301, T302, ..., T30N-1, T30N)은 서로 다른 게이트-소오스 전압(Vgs) 및 서로 다른 게이트 면적(gate area)을 가진다. 예컨대, 게이트 길이(gate length)가 동일할 경우 그 게이트 폭(gate width)은 서로 다르다. 또한 게이트 폭 및 그 길이를 각각 서로 다르게 할 수 도 있다. 바이폴라졍선 트랜지스터의 경우, 에미터 면적이 서로 다르고, 베이스-에미터 전압(Vbe)이 서로 다르다.
입력단의 병렬로 연결된 다수 개의 트랜지스터들(T301, T302, ..., T30N-1, T30N) 각각의 소오스에 연결된 소오스 저하 임피던스들(ZS301, ZS302, ..., ZS30N-1, ZS30N)은 각각 서로 다른 임피던스 값을 가진다.
소오스 저하 임피던스들(ZS301, ZS302, ..., ZS30N-1, ZS30N)은 예컨대, 저항, 캐패시터, 인덕터 등을 사용하여 구현할 수 있다. 바람직하게는 인덕터를 직렬로 연결하여 구현한다. 마찬가지로, 입력단 및 출력단의 인덕터들(ZIN301, ZOUT301) 역시 저항, 캐패시터, 인덕터 등을 사용하여 구현할 수 있다. 바람직하게는 인덕터를 직렬로 연결하여 구현한다.
이와 같은 본 발명의 구성에 따르면, 입력 트랜지스터 단의 병렬로 연결된 트랜지스터들 각각은 서로 다른 게이트-소오스 전압, 서로 다른 게이트 면적을 가지기 때문에, 각 트랜지스터의 소오스에 연결된 서로 다른 값의 소오스 저하 임피던스와 함께 작동하여 각각 다른 잡음 특성과 전류 이득, 선형 특성과 소비전력을 가질 수 있게 된다. 따라서, 이들 각 트랜지스터들의 서로 다른 특성들을 적절히 조합함으로써 저잡음 증폭기의 최적의 성능을 구현할 수 있게 된다.
본 발명에 대한 보다 나은 이해를 위해서 공통 소오스 단이 병렬로 연결된 두 개의 트랜지스터들로 구성된 경우를 설명하기로 한다. 비록 두 트랜지스터들에 각각 소오스 저하 임피던스들이 연결되지만, 이하에서는 계산의 간략화를 위해서 공통 소오스 단의 두 트랜지스터들에 공통으로 소오스 저하 임피던스가 적용된 경우를 가정하여 설명하기로 한다. 도 4a를 참조하면 공통 게이트 트랜지스터(Q3)에 두 개의 공통 소오스 트랜지스터들(Q1, Q2)이 병렬로 연결되고, 공통 소오스 트랜지스터들(Q1, Q2)의 소오스에 소오스 저하 임피던스로 인덕터(Ls)가 연결된다. 입력단(Vin) 및 공통 소오스 트랜지스터들(Q1, Q2)의 게이트 사이에 임피던스 정합을 위한 인덕터(Lg) 및 바이패스 캐패시터들(C1, C2)이 연결된다. 공통 게이트 트랜지스터(Q3)의 게이트에 바이패스 캐패시터(C3)가 연결된다. 출력 정합 및 출력 바이어스를 위해 공통 게이트 트랜지스터(Q3)의 드레인 및 출력단(Vout) 사이에 캐패시터(Cout), 공통 게이트 트랜지스터(Q3) 및 전원(Vdd) 사이에 인덕터(Lout)가 연결된다.
이 같은 저전압 증폭기에 대한 주파수 영역 모델이 도 4b에 도시되어 있다. 도 4b에서 Zcg는 공통 게이트 단의 입력 임피던스를 Zs는 입력원(input source)의 임피던스를 가리킨다. 공통 게이트 단에 두 개의 트랜지스터들(Q1, Q2)이 병렬로 연결되어 있기 때문에, 게이트-소오스 사이의 기생 캐패시터들 및 채널 전류들은 도 4b에서 병렬로 연결된다.
도 4b에서 드레인-게이트 사이의 기생 캐패시터의 궤한 성분 및 Z3를 무시한 직류 전류(ITOTAL) 및 잡음 지수(NF)는 다음 수식 (1) 및 수식 (2)로 주어진다.
(1)
(여기서, W1, W2는 공통 소오스 단의 트랜지스터들(Q1, Q2)의 게이트 폭이고, VGS1, VGS2는 각각 공통 소오스 단의 트랜지스터들(Q1, Q2))의 게이트-소오스 전압이다.)
(2)
(여기서, gm1, gm2는 각각 공통 소오스 단의 트랜지스터들(Q1,Q2)의 트랜스콘덕턴스이다.)
기생 저항을 무시하고 입력 직렬 공진 형의 입력 임피던스라고 할 때, 공통 소오스 단의 트랜스콘덕턴스(transconductance, Gm)는 다음의 수식 (3)으로 주어진다.
(3)
한편, 본 실시예의 저전압 증폭기의 선형성은 공통 소오스 트랜지스터 단의 트랜지스터들(Q1, Q2)의 채널 전류에 의해 크게 결정된다. 테일러 급수 전개를 사용하면, 비선형성 채널 전류는 아래 수식 (4)로 나타낼 수 있다.
(4)
채널 전류의 비선형성은 주로 게이트-소오스 전압(VGS)에 의존하기 때문에,게이트-소오스 전압(VGS)의 비선형성 만을 사용하여 아래 수식 (5)와 같이 단순화된 IIP3 를 구할 수 있다.
(5)
여기서,(6)
이고,
(7)
이고,
(8)
이고,
(9)
이고,
(10)
이다.
또, gm21, gm22는 공통 소오스 단의 트랜지스터들(Q1, Q2)의 gm2s 이고, gm31, gm32는 공통 소오스 단의 트랜지스터들(Q1, Q2)의 gm3s 이다. 위 수식 (1), (2), (3), (5)는 게이트 폭 및 게이트-소오스 전압, 그리고, 공통 소오스 단의 소오스저하 임피던스의 함수임을 알 수 있다.
따라서, 수식 (1), (2), (3), (5)를 사용하여, 최적의 성능을 가지는 저잡음 증폭기를 구현하기 위한 공통 소오스 단의 병렬 연결된 트랜지스터들의 게이트-소오스 전압들, 게이트 폭들 그리고 소오스 저하 임피던스들의 값이 결정될 수 있을 것이다.
도 2의 통상적인 캐스코드형 저잡음 증폭기의 경우, 상기 4개의 수식 (1), (2), (3), (5)에서 각각 하나의 게이트-소오스 전압(트랜지스터 T21), 하나의 게이트 폭(트랜지스터 T21), 하나의 소오스 저하 임피던스(ZS20)가 변수로 작용한다. 즉, 4개의 연립 방정식을 3개의 변수만으로 풀어서 해를 구해야 하는데, 이는 매우 어렵다. 뿐만 아니라 게이트-소오스 전압 및 게이트 폭은 이득과 잡음 지수 그리고 입력 IIP3에 서로 상반되게 작용하기 때문에, 이들 사양을 동시에 만족시키는 소오스-게이트 전압 및 게이트 폭을 구할 수 없다.
하지만 본 예의 경우, 공통 소오스 단이 병렬로 연결된 두 개의 트랜지스터들(Q1, Q2)로 구성되어 있다. 따라서, 수식 (1), (2), (3), (5)는 5개의 변수들의 함수가 된다. 수식의 간단화를 위해서 소오스 저하 임피던스가 병렬 연결된 트랜지스터들에 공통으로 연결되는 경우를 가정했으나, 실제 각각의 소오스에 소오스 저하 임피던스가 연결되기 때문에, 변수는 추가적으로 발생한다. 즉, 수식 (1), (2), (3), (5)는 6개의 변수들의 함수가 된다. 따라서, 6개의 변수로 4개의 방정식의 해를 구할 수 있으며, 또한 게이트-소오스 전압 및 게이트 폭 그리고 소오스 저하 임피던스 값을 서로 다르게 설정함으로써, 최적의 이득, 잡음 지수 및 입력 IIP3를구현할 수 있다.
비록 예로서 공통 소오스 단이 두 개의 병렬 연결된 트랜지스터들을 가정했으나, 도 3에 도시된 바와 같이 두 개 이상 다수 개(예컨대, N개)의 트랜지스터들을 적용할 경우 수식 (1), (2), (3), (5)는 3*N(N≥2)개의 변수의 함수가 될 것이다. 따라서 수식 (1), (2), (3), (5)를 만족시키는 변수들의 조합은 매우 많아질 수 있다.
도 5는 본 발명의 또 다른 실시예로서, 3개 이상의 다수 개의 트랜지스터들로 공통 소오스 단을 구성하고 소오스 저하 임피던스는 두 개 이상을 사용한 경우이다. 도 3의 실시예에 비해서 소오스 저하 임피던스에 의한 변수는 줄어들지만 병렬로 연결된 각 트랜지스터들에 의한 변수들이 증가했기 때문에 여전히 도 2의 종래 증폭기보다 우수한 증폭기 특성을 구현할 수 있다.
도 6a 및 도 7a는 공통 소오스 단에 두 개의 병렬 연결된 트랜지스터들을 사용하고 하나의 공통 소오스 저하 임피던스를 사용했을 때의 이득 및 잡음 지수를 각각 보여주는 모의 실험(simulation) 결과 그래프이다.
본 발명의 일 실시예에 따른 도 6b 및 도 7b는 공통 소오스 단에 두 개의 병렬 연결된 트랜지스터들을 사용하고 그것들의 소오스들에 각각 소오스 저하 임피던스들을 사용했을 때의 이득 및 잡음 지수를 각각 보여주는 모의 실험 결과 그래프이다.
도 6a 및 도 7a의 모의 실험에서 공통 게이트 단의 트랜지스터의 게이트 폭은 290nm 으로 게이트-소오스 전압은 0.93V 로 설정하였고, 공통 소오스 단의 트랜지스터들의 게이트 폭은 각각 200nm, 150nm 으로 게이트-소오스 전압은 0.91V 로 설정하였으며, 공통 소오스 저하 임피던스는 1.4nH 로 설정하였다. 또, 주파수는 1.9 ~ 2.0GHz, 전원(Vdd)은 2.7V로 설정하였다.
도 6b 및 도 7b에서는 도 6a 및 도 7a와 동일하며 추가된 소오스 저하 임피던스의 값을 3nH 로 설정하였다. 즉, 서로 다른 게이트-소오스 전압 및 게이트 폭을 갖는 공통 소오스 단의 두 트랜지스터들 및 두 개의 서로 다른 값(1.4nH, 3nH)의 임피던스들을 사용한 것이다.
제시된 그래프들로부터 알 수 있듯이 소오스 저하 임피던스를 병렬 연결된 트랜지스터들의 소오스 각각에 적용한 경우가 이득 및 잡음 지수 특성이 모두 향상되었음을 알 수 있다. 즉, 도 6a 및 도 7a를 참조하면, 공통 소오스 저하 임피던스를 사용할 경우 이득 및 잡음 지수가 각각 22.383 및 1.828로 나타났으나, 개별적인 소오스 저하 임피던스들을 사용할 경우, 도 6b 및 도 7b에 도시된 바와 같이, 이득 및 잡음 지수가 각각 23.778 및 1.697로 나타나 특성이 향상되었음을 확인할 수 있다.
또한 본 발명과 같이 공통 소오스 단의 트랜지스터들 각각에 소오스 저하 임피던스를 사용함에 있어서 사용되는 소오스 저하 임피던스의 값이 이득, 잡음 지수 및 IIP3에 미치는 영향을 모의 실험 해 보았다.
도 8 내지 도 10은 각각 추가된 소오스 임피던스 값을 변경시켰을 때(도 6b 도 7b에서 3nH 값을 가지는 추가적인 인덕터의 임피던스 값을 변경시켰을 때) 나타난 이득, 잡음 지수 및 IIP3를 각각 도시하는 그래프들이다.
도시된 바와 같이 추가된 인덕터의 임피던스 값에 따라 이득, 잡음 지수 및 IIP3가 변함을 알 수 있다. 도 8을 참조하면, 이득은 추가된 인덕터의 임피던스 값에 반비례하며, 도 9를 참조하면 잡음 지수는 추가된 임피던스 값에 비례함을 알 수 있다. 잡음 지수와 이득은 소오스 저하 임피던스에 대해서 상반되는 결과를 나타냄을 알 수 있다. 또 도 10을 참조하면 IIP3 역시 소오스 저하 임피던스에 영향을 받는 다는 것을 알 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
이상에서 설명한 본 발명에 따르면, 병렬로 연결된 복수 개의 트랜지스터들로서 공통 소오스 단을 구성하고, 또 적어도 2개 이상의 소오스 저하 임피던스들을 공통 소오스 단의 트랜지스터들의 소오스에 연결시킴으로서, 이득, 잡음 지수,IIP3 등 서로 다른 최적 조건을 갖는 여러 사양을 결정하는 변수들의 개수를 증가시킨다. 이에 따라 공통 소오스 단의 트랜지스터들의 특성을 주어진 사양에 맞게 최적화 할 수 있다.

Claims (10)

  1. 입력단의 입력 정합 수단;
    출력단의 출력 정합 수단;
    상기 출력 정합 수단에 연결된 공통 게이트 트랜지스터;
    상기 공통 게이트 트랜지스터 및 상기 입력 정합 수단 사이에 병렬로 연결된 복수 개의 공통 소오스 트랜지스터들;
    상기 복수 개의 공통 소오스 트랜지스터들 각각의 소오스에 연결된 복수 개의 소오스 저하 임피던스들을 포함하는 저잡음 증폭기.
  2. 제 1 항에 있어서,
    상기 공통 소오스 트랜지스터들 각각은 서로 다른 게이트 면적을 가지는 저잡음 증폭기.
  3. 제 1 항에 있어서,
    상기 공통 소오스 트랜지스터들 각각은 서로 다른 게이트-소오스 전압(Vgs)을 가지는 저잡음 증폭기.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 소오스 저하 임피던스들 각각은 서로 다른 임피던스 값을 가지는 저잡음 증폭기.
  5. 제 4 항에 있어서,
    상기 공통 소오스 트랜지스터들 각각은 서로 다른 게이트 폭을 가지는 저잡음 증폭기.
  6. 입력단에 병렬로 연결된 복수 개의 공통 에미터 트랜지스터들;
    상기 복수 개의 공통 에미터 트랜지스터들의 에미터들에 연결된 복수 개의 에미터 저하 임피던스;
    상기 공통 에미터 트랜지스터들 및 출력단 사이에 연결된 공통 베이스 트랜지스터를 포함하는 저잡음 증폭기.
  7. 제 6 항에 있어서,
    상기 공통 에미터 트랜지스터들 각각의 에미터에 에미터 저하 임피던스가 연결되는 저잡음 증폭기.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 공통 에미터 트랜지스터들 각각은 서로 다른 에미터 면적을 가지는 저잡음 증폭기.
  9. 제 6 항 또는 제 7 항에 있어서,
    상기 공통 에미터 트랜지스터들 각각은 서로 다른 베이스-에미터 전압을 가지는 저잡음 증폭.
  10. 제 7 항에 있어서,
    상기 공통 에미터 트랜지스터들 각각의 에미터에 연결되는 에미터 저하 임피던스들은 서로 다른 임피던스 값을 가지는 저잡음 증폭기.
KR1020030025208A 2003-04-21 2003-04-21 저잡음 증폭기 KR20040091388A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030025208A KR20040091388A (ko) 2003-04-21 2003-04-21 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030025208A KR20040091388A (ko) 2003-04-21 2003-04-21 저잡음 증폭기

Publications (1)

Publication Number Publication Date
KR20040091388A true KR20040091388A (ko) 2004-10-28

Family

ID=37372049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030025208A KR20040091388A (ko) 2003-04-21 2003-04-21 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR20040091388A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789918B1 (ko) * 2006-03-16 2008-01-02 한국전자통신연구원 광대역 저잡음 증폭기의 입력 매칭 회로
WO2016018580A1 (en) * 2014-07-30 2016-02-04 Qualcomm Incorporated Dual-band amplifier
CN106160673A (zh) * 2016-06-30 2016-11-23 唯捷创芯(天津)电子技术股份有限公司 谐波抑制方法及相应的低噪声放大器、通信终端
KR20200013257A (ko) * 2020-01-23 2020-02-06 삼성전기주식회사 캐리어 어그리게이션(ca) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789918B1 (ko) * 2006-03-16 2008-01-02 한국전자통신연구원 광대역 저잡음 증폭기의 입력 매칭 회로
WO2016018580A1 (en) * 2014-07-30 2016-02-04 Qualcomm Incorporated Dual-band amplifier
CN106160673A (zh) * 2016-06-30 2016-11-23 唯捷创芯(天津)电子技术股份有限公司 谐波抑制方法及相应的低噪声放大器、通信终端
WO2018001376A1 (zh) * 2016-06-30 2018-01-04 唯捷创芯(天津)电子技术股份有限公司 谐波抑制方法及相应的低噪声放大器、通信终端
US10771018B2 (en) 2016-06-30 2020-09-08 Vanchip (Tianjin) Technology Co., Ltd. Harmonic suppression method, corresponding low-noise amplifier, and communication terminal
KR20200013257A (ko) * 2020-01-23 2020-02-06 삼성전기주식회사 캐리어 어그리게이션(ca) 지원 가능한 멀티 입력 및 출력 구조를 갖는 저잡음 증폭회로

Similar Documents

Publication Publication Date Title
KR100830361B1 (ko) 능동 바이어스 회로
CN100481714C (zh) 使用多路选通晶体管具有改良线性和频带的放大器电路
CN107070425B (zh) 应用于无线传感器网络的宽带低功耗低噪声放大器
US20070069821A1 (en) Active balun device
KR100489693B1 (ko) 선형성이 향상된 증폭 회로 및 믹서 회로
JPH06224647A (ja) 増幅回路
GB2453036A (en) Wide range variable gain CMOS amplifier circuit providing dB-linear gain control
CN111478671A (zh) 一种应用于Sub-GHz频段的新型低噪声放大器
KR20040091388A (ko) 저잡음 증폭기
KR100425757B1 (ko) 가변이득증폭기
CN116915199A (zh) 具备温度及工艺偏差补偿的cmos共源共栅射频放大器
CN111193477A (zh) 一种复合放大器
Guo et al. Noise and linearity analysis for a 1.9 GHz CMOS LNA
CN115882794A (zh) 一种功率放大电路、功率放大器及发射机
Singh et al. A common-gate cascaded with cascoded self-bias common source approach for 3.1–10.6 GHz UWB low noise amplifier
CN113904635A (zh) 一种高三阶交调点的场效应晶体管射频放大器
JP2005123860A (ja) 高周波電力増幅回路および高周波電力増幅用電子部品
KR101128830B1 (ko) 공통 게이트 증폭기 구조를 이용하는 저잡음 증폭기
Fouad et al. An RF CMOS cascode LNA with current reuse and inductive source degeneration
JP4802062B2 (ja) 半導体増幅装置
KR101204162B1 (ko) 부성저항 구조의 부하단을 가지는 저잡음 증폭기
US7064611B2 (en) IDSS RF amplifier
JP2001102877A (ja) 増幅回路およびこれを用いた無線装置
CN113014214A (zh) 基于二极管连接偏置及电流复用的四位控制功率放大器
CN213243931U (zh) 一种宽带放大器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J801 Dismissal of trial

Free format text: REJECTION OF TRIAL FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050826

Effective date: 20051024