KR20040089393A - 오버레이 버니어 형성방법 - Google Patents

Abstract

본 발명은 게이트 형성단계에서 실리콘기판의 손상없이 스크라이브 라인상에 오버레이버니어를 형성하기 위한 오버레이 버니어 형성방법에 관한 것으로, 반도체기판내에 트렌치 형상의 셀 격리영역을 형성하는 단계; 상기 셀 격리영역에 고밀도플라즈마 산화막을 형성한 후 이를 일부 제거하여 모버니어를 형성하는 단계; 상기 결과물의 전체상부에 게이트물질층을 형성한 후 상기 게이트물질층상에 마스크층을 형성하여 상기 모버니어 부분을 포함한 스크라이브라인을 마스킹하는 단계; 및 상기 마스크층을 이용하여 상기 게이트물질층을 제거하여 게이트를 형성한 후, 상기 스크라이브라인의 모버니어 부분에 자버니어를 형성하는 단계를 포함하여 구성되며, 게이트형성단계에서 발생할 수 있는 실리콘기판 손상으로 인한 오버레이 버니어의 오버레이 측정불량을 개선하여 오버레이 불량을 방지할 수 있다는 효과가 있다.

Description

오버레이 버니어 형성방법{Method for forming overlay vernier}

본 발명은 오버레이버니어 형성방법에 관한 것으로, 보다 상세하게는 게이트 형성단계에서 실리콘기판의 손상없이 스크라이브 라인상에 오버레이버니어를 형성하는 오버레이버니어 형성방법에 관한 것이다.

일반적으로, 반도체제조공정의 포토리소그라피 기술에서 반도체 제조공정 구조에 따라 포토마스크 작업시 셀의 오버레이를 측정하기 위해 이를 대변할 수 있는 여러 가지 모양의 오버레이 버니어를 사용하게 되는데, 오버레이 측정에 보다 정확도가 높고 안정된 버니어 패턴을 선택하여 사용하게 된다.

도 1a 내지 도 1c를 참조하여 종래기술의 오버레이 버니어의 구조를 설명하면 다음과 같다.

먼저, 실리콘기판(10)상에 액티브 셀영역(A)과 셀 격리영역(B)을 정의한 후 상기 셀 격리영역(B)에 셀 격리용 고밀도 플라즈마산화막(12)을 형성한다.

그 다음, 상기 결과물상에 게이트산화막(13)을 형성한 후 상기 게이트산화막(13)을 포함한 결과물의 전체상부에 게이트용 폴리실리콘(14)을 형성한다.

이러한 종래기술의 오버레이 버니어에서는, SRAM제조공정의 고집적화에 따라 게이트산화막(13)은 트랜지스터의 제어능력을 향상시키면서 항복현상이 발생하지 않을 정도의 얇은 두께로 형성되어 박형화되는 추세에 있다.

그러나, 이러한 게이트산화막의 박형화에 따라 게이트 형성을 위한 식각공정시 배리어역할을 제대로 수행하지 못하는 게이트산화막이 스크라이브 라인상에 형성되어 오버레이 버니어가 손상되는 문제점이 있다.

또한, 실리콘기판의 단차부분인 모서리에서 스트레스가 많이 유발되기 때문에 게이트 형성을 위한 식각시 상기 단차부분의 게이트산화막이 다른 부분에서 보다 더욱 많이 식각되어 게이트산화막이 배리어 역할을 제대로 수행하지 못하는 문제점이 있다.

또한, 이러한 게이트 형성을 위한 식각을 져스트(just) 식각으로 진행하면, 액티브 셀 영역(A)의 실리콘기판 측벽에서 게이트용 폴리실리콘이 완전히 제거되지 못하고 상기 게이트용 폴리실리콘이 측벽형태로 잔류하게 되어 오버레이 버니어가 이중 프로파일을 형성하는 원인이 되고, 이로써 오버레이 측정시 오류가 발생하는 문제점이 있다.

따라서, 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 게이트 형성을 위한 식각공정시 오버레이 버니어가 손상되는 것을 방지하여 오버레이 버니어의 측정불량을 개선할 수 있는 오버레이 버니어 형성방법을 제공함에 그 목적이 있다.

도 1a는 종래기술에 따른 오버레이 버니어 형성방법을 설명하기 위한 사진.

도 1b 및 도 1c는 종래기술에 따른 오버레이 버니어 형성방법을 설명하기 위한 공정별 단면도.

도 2와, 3a 내지 도 3f는 본 발명의 일실시예에 따른 오버레이 버니어 형성방법을 도시한 평면도 및 그 공정별 단면도.

도 4와, 도 5a 내지 도 5f는 본 발명의 다른 실시예에 따른 오버레이 버니어 형성방법을 도시한 평면도 및 그 공정별 단면도.

도 6과, 도 7a 내지 도 7f는 본 발명의 또 다른 실시예에 따른 오버레이 버니어 형성방법을 도시한 평면도 및 그 공정별 단면도.

(도면의 주요부분에 대한 부호설명)

100, 200, 300 : 실리콘기판 120, 220, 320 : HDP산화막

120b, 220a, 320a : 셀 격리영역(모버니어) 130, 230, 330 : 게이트산화막

140, 240, 340 : 게이트용 폴리실리콘 150, 250, 350 : 자버니어

상기 목적을 달성하기 위한 본 발명은, 반도체기판내에 트렌치 형상의 셀 격리영역을 형성하는 단계; 상기 셀 격리영역에 고밀도플라즈마 산화막을 형성한 후 이를 일부 제거하여 모버니어를 형성하는 단계; 상기 결과물의 전체상부에 게이트물질층을 형성한 후 상기 게이트물질층상에 마스크층을 형성하여 상기 모버니어 부분을 포함한 스크라이브라인을 마스킹하는 단계; 및 상기 마스크층을 이용하여 상기 게이트물질층을 제거하여 게이트를 형성한 후, 상기 스크라이브라인의 모버니어 부분에 자버니어를 형성하는 단계를 포함하여 구성됨을 특징으로 한다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

도 2와, 3a 내지 도 3f는 본 발명의 일실시예에 따른 오버레이 버니어 형성방법을 도시한 평면도 및 그 공정별 단면도로서, 스크라이브라인상에 오버레이 버니어를 형성하는 방법을 도시한 것이다.

먼저, 도 3a에 도시된 바와 같이, 실리콘기판(100)상에 질화막(110)을 형성하고 이를 패터닝한 후, 상기 패터닝된 질화막(110)을 마스크로 하여 상기 실리콘기판(100)을 선택적으로 식각하여 트렌치 형상의 셀 격리영역을 정의한다.

그 다음, 도 3b에 도시된 바와 같이, 상기 셀 격리영역을 포함한 실리콘기판(100)의 전체상부에 셀 격리용 고밀도플라즈마 산화막(120)을 형성한다.

이어서, 도 3c에 도시된 바와 같이, 상기 고밀도플라즈마 산화막(120)을 포함한 결과물의 상면을 CMP(Chemical & Mechanical Polishing)연마하여 연마된 고밀도플라즈마 산화막(120a)에 의해 액티브셀을 격리하는 셀 격리영역을 형성한다.

이로써, 상기 셀격리영역에 의해 정의된 모버니어(120b)를 형성한 후, 상기 질화막(110)을 제거한다.

그 다음, 도 3d에 도시된 바와 같이, 상기 액티브 셀부분에서 포토레지스트 마스크(미도시)가 잔류하도록 패터닝된 키 마스크를 이용하여 식각함으로써 상기 셀 격리영역에 고밀도플라즈마 산화막(120b)을 일부 잔류시킨다.

이어서, 도 3e에 도시된 바와 같이, 상기 액티브 셀부분의 실리콘기판(100)에 게이트산화막(130)을 형성한 후, 상기 게이트산화막(130)을 포함한 결과물의 전면에 게이트용 폴리실리콘(140)을 순차적으로 형성한다.

그 다음, 상기 게이트용 폴리실리콘(140)이 상기 모버니어(120b)부분을 포함한 스크라이브라인에서 식각되지 않도록 패터닝된 포토레지스트 마스크를 이용하여 식각함으로써 게이트(미도시)를 형성한다.

이로써, 게이트형성을 위한 식각시 상기 게이트용 폴리실리콘(140)이 액티브 셀영역의 측벽에 잔류하는 것을 방지하여 오버레이 버니어가 이중 프로파일을 형성하는 것을 방지할 수 있다.

그 다음, 도 3f에 도시된 바와 같이, 후속의 마스크공정을 진행하여 상기 모버니어(120b)부분에 자버니어(150)를 형성한다.

도 4와, 도 5a 내지 도 5g는 본 발명의 다른 실시예에 따른 오버레이 버니어 형성방법을 도시한 평면도 및 그 공정별 단면도로서, 스크라이브라인상에 오버레이 버니어를 형성하는 방법을 도시한 것이다.

먼저, 도 5a에 도시된 바와 같이, 실리콘기판(200)상에 질화막(210)을 형성하고 이를 패터닝한 후, 상기 패터닝된 질화막(210)을 이용하여 상기 실리콘기판(200)을 선택적으로 식각하여 트렌치 형상의 셀 격리영역을 정의한다.

그 다음, 도 5b에 도시된 바와 같이, 상기 셀 격리 영역을 포함한 실리콘기판(200)의 전체상부에 셀 격리용 고밀도플라즈마 산화막(220)을 형성한다.

이어서, 도 5c에 도시된 바와 같이, 상기 고밀도플라즈마 산화막(220)을 CMP(Chemical & Mechanical Polishing)연마하여 연마된 고밀도플라즈마 산화막(220a)에 의해 액티브셀을 격리하는 셀 격리영역을 형성한다.

이로써, 상기 셀격리영역에 의해 정의된 모버니어(220a)를 형성한 후, 상기 질화막(210)을 제거한다.

그 다음, 상기 모버니어(220a)부분을 포함한 스크라이브라인상에서 식각이 진행되지 않도록 패터닝된 포토레지스트 마스크를 이용한 식각공정을 진행한다.

이로써, 스트레스를 유발하는 상기 실리콘기판의 모서리가 최대한 형성되지 않아 게이트 형성을 위한 식각공정시 모버니어가 손상되는 것을 방지할 수 있다.

이어서, 도 5d에 도시된 바와 같이, 상기 결과물의 상부에 게이트산화막(230)과 게이트용 폴리실리콘(240)을 순차적으로 형성한다.

그 다음, 도 5e에 도시된 바와 같이, 상기 결과물의 상부에 게이트 형성용 마스크를 도포한 후 이를 마스크로 하여 상기 스크라이브라인상의 게이트용 폴리실리콘(240)을 식각하여 제거한다.

그 다음, 도 5f에 도시된 바와 같이, 후속의 마스크공정을 진행하여 상기 모버니어(220a)상에 자버니어(250)를 형성한다.

도 6과, 도 7a 내지 도 7g는 본 발명의 또 다른 실시예에 따른 오버레이 버니어 형성방법을 도시한 평면도 및 그 공정별 단면도로서, 스크라이브라인상에 오버레이 버니어를 형성하는 방법을 도시한 것이다.

먼저, 도 7a에 도시된 바와 같이, 실리콘기판(300)상에 질화막(310)을 형성하고 이를 후속의 게이트 식각시 발생하는 스트레스에 강한 패턴으로 패터닝한 후, 상기 패터닝된 질화막(310)을 마스크로 하여 상기 실리콘기판(300)을 선택적으로 식각하여 트렌치 형상의 셀 격리영역을 정의한다.

이때, 상기 질화막 패턴은 후속의 모버니어 형성부분이 다른 부분 보다 좁은 폭으로 형성되도록 패터닝되는데, 이는 후속공정에서 형성될 모버니어로 하여금 후속의 게이트 식각시 발생되는 스트레스에 강해지도록 한다.

즉, 모버니어를 게이트식각시의 스트레스에 강한 패턴으로 구성하여 종래의 과도식각부분을 원천적으로 제거한다.

그 다음, 도 7b에 도시된 바와 같이, 상기 셀 격리 영역을 포함한 실리콘기판(300)의 전체상부에 셀 격리용 고밀도플라즈마 산화막(320)을 형성한다.

이어서, 도 7c에 도시된 바와 같이, 상기 고밀도플라즈마 산화막(320)을 CMP(Chemical & Mechanical Polishing)연마하여 연마된 고밀도플라즈마 산화막(320a)(320b)에 의해 액티브셀을 격리하는 셀 격리영역을 형성한다.

이로써, 상기 셀격리영역에 의해 정의된 모버니어(320a)를 형성한 후, 상기 질화막(310)을 제거한다.

그 다음, 상기 모버니어(320a)부분을 포함한 스크라이브라인상에서 식각이 진행되지 않도록 패터닝된 포토레지스트 마스크를 이용한 식각공정을 진행한다.

이로써, 스트레스를 유발하는 상기 실리콘기판의 모서리가 최대한 형성되지 않아 게이트 형성을 위한 식각공정시 모버니어(320a)가 손상되는 것을 방지할 수 있다.

이어서, 도 7d에 도시된 바와 같이, 상기 결과물의 상부에 게이트산화막(330)과 게이트용 폴리실리콘(340)을 순차적으로 형성한다.

그 다음, 도 7e에 도시된 바와 같이, 상기 결과물의 상부에 게이트 형성용 마스크를 도포한 후 이를 마스크로 하여 상기 스크라이브라인상의 게이트용 폴리실리콘(340)을 식각하여 제거한다.

그 다음, 도 7f에 도시된 바와 같이, 후속의 마스크공정을 진행하여 상기 모버니어(320a)상에 자버니어(350)를 형성한다.

상술한 바와 같이, 본 발명은 게이트형성단계에서 발생할 수 있는 실리콘기판 손상으로 인한 오버레이 버니어의 오버레이 측정불량을 개선하여 오버레이 불량을 방지할 수 있다는 효과가 있다.

한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (3)

1. 반도체기판내에 트렌치 형상의 셀 격리영역을 형성하는 단계;

   상기 셀 격리영역에 고밀도플라즈마 산화막을 형성한 후 이를 일부 제거하여 모버니어를 형성하는 단계;

   상기 결과물의 전체상부에 게이트물질층을 형성한 후 상기 게이트물질층상에 마스크층을 형성하여 상기 모버니어 부분을 포함한 스크라이브라인을 마스킹하는 단계; 및

   상기 마스크층을 이용하여 상기 게이트물질층을 제거하여 게이트를 형성한 후, 상기 스크라이브라인의 모버니어 부분에 자버니어를 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 오버레이 버니어 형성방법.
2. 반도체기판내에 트렌치 형상의 셀 격리영역을 형성하는 단계;

   상기 셀 격리영역에 고밀도플라즈마 산화막을 형성하여 모버니어를 형성하는 단계;

   상기 결과물의 상부에 제 1 마스크층을 형성하여 상기 모버니어 부분을 포함한 스크라이브라인을 마스킹한 후 식각하는 단계;

   상기 결과물의 전체상부에 게이트물질층과 패터닝된 제 2 마스크층을 순차적으로 형성하는 단계; 및

   상기 제 2 마스크층을 이용하여 게이트를 형성한 후, 상기 스크라이브라인의모버니어 상부에 자버니어를 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 오버레이 버니어 형성방법.
3. 제 2 항에 있어서, 상기 모버니어 부분의 셀 격리영역은 다른 부분의 셀 격리영역 보다 좁은 폭으로 형성되는 것을 특징으로 하는 오버레이 버니어 형성방법.