KR20040088172A - Methods of forming semiconductor device having capacitors - Google Patents

Methods of forming semiconductor device having capacitors Download PDF

Info

Publication number
KR20040088172A
KR20040088172A KR1020030022285A KR20030022285A KR20040088172A KR 20040088172 A KR20040088172 A KR 20040088172A KR 1020030022285 A KR1020030022285 A KR 1020030022285A KR 20030022285 A KR20030022285 A KR 20030022285A KR 20040088172 A KR20040088172 A KR 20040088172A
Authority
KR
South Korea
Prior art keywords
dielectric film
film
heat treatment
process chamber
diffusion
Prior art date
Application number
KR1020030022285A
Other languages
Korean (ko)
Other versions
KR100536597B1 (en
Inventor
남갑진
김성태
김영선
권종완
김기철
임재순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0022285A priority Critical patent/KR100536597B1/en
Publication of KR20040088172A publication Critical patent/KR20040088172A/en
Application granted granted Critical
Publication of KR100536597B1 publication Critical patent/KR100536597B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method for forming a semiconductor device with a capacitor is provided to prevent degradation of a dielectric film by performing diffusion plasma annealing after depositing the dielectric film. CONSTITUTION: A lower electrode(112a) is formed on a semiconductor substrate(101). A pretreatment layer(114) is formed on the lower electrode by using a rapid thermal nitridation method, a rapid thermal oxidation method or chemical vapor deposition method. A dielectric film is deposited on the resultant structure. By performing diffusion plasma annealing, an annealed dielectric film(116a) is formed.

Description

캐패시터를 갖는 반도체 소자의 형성방법{Methods of forming semiconductor device having capacitors}Method of forming semiconductor device having capacitors

본 발명은 반도체 소자의 형성방법에 관한 것으로, 특히, 캐패시터를 갖는 반도체 소자의 형성방법에 관한 것이다.The present invention relates to a method of forming a semiconductor device, and more particularly, to a method of forming a semiconductor device having a capacitor.

반도체 소자의 고집적화 경향에 따라, 반도체 소자 중 캐패시터의 크기가 점점 감소하고 있다. 이에 따라, 캐패시터의 정전용량을 증가시키기 위한 많은 연구들이 활발히 진행되고 있다.In accordance with the trend toward higher integration of semiconductor devices, the size of capacitors among semiconductor devices is gradually decreasing. Accordingly, many studies are being actively conducted to increase the capacitance of the capacitor.

일반적으로, 캐패시터는 하부전극, 상부전극과, 상기 상부 및 하부 전극들 사이에 개재된 유전막으로 구성된다. 상기 하부전극 및 상부전극의 오버랩(overlap)되는 면적을 증가시키는 방법이나, 상기 유전막의 두께를 감소시키는 방법으로 상기 캐패시터의 정전용량을 증가시킬 수 있다.In general, a capacitor includes a lower electrode, an upper electrode, and a dielectric film interposed between the upper and lower electrodes. The capacitance of the capacitor may be increased by a method of increasing the overlapped area of the lower electrode and the upper electrode, or by reducing the thickness of the dielectric layer.

상기 면적을 증가시키는 방법으로, 실린더형의 캐패시터 또는 깊은 트렌치의 캐패시터등이 제안된바 있다. 하지만, 상기 면적을 증가시키는 방법은 반도체 소자의 고집적화 경향이 더욱 심화되고 있는 현상황에서 점점 그 한계에 도달하고 있다. 상기 유전막의 두께를 감소시키는 방법은 정전용량을 증가시킬수 있으나, 그 반면에, 상기 상부 및 하부전극간의 누설전류 특성을 열화시킬 수 있음으로, 그 적용이 제한되고 있다.As a method of increasing the area, a cylindrical capacitor or a capacitor of a deep trench has been proposed. However, the method of increasing the area is gradually reaching its limit in a situation in which the tendency for high integration of semiconductor devices is further intensified. The method of reducing the thickness of the dielectric film can increase the capacitance, but on the other hand, its application is limited because it can degrade the leakage current characteristics between the upper and lower electrodes.

한편, 상기 캐패시터의 정전용량을 증가시키는 방법으로 상기 유전막의 유전상수를 증가시키는 방안이 제안된 바 있다. 즉, 상기 유전막을 유전상수가 높은 고유전막(high-k dielectric)을 사용하여 상기 캐패시터의 정전용량을 증가시키는 방법이다.Meanwhile, a method of increasing the dielectric constant of the dielectric layer has been proposed as a method of increasing the capacitance of the capacitor. That is, the dielectric film is a method of increasing the capacitance of the capacitor by using a high-k dielectric having a high dielectric constant.

상기 고유전막을 갖는 캐패시터의 형성방법을 간략히 설명하면, 먼저, 반도체기판 상에 하부전극을 형성하고, 상기 하부전극 상에 상기 고유전막을 증착한다. 상기 증착된 고유전막에 산소분위기의 열처리를 진행한다. 상기 산소분위기의 열처리는 상기 증착된 고유전막 내의 산소결핍을 보충함과 동시에, 상기 증착된 고유전막을 더욱 치밀화시킨다. 상기 열처리된 고유전막 상에 상부전극을 형성하여 캐패시터를 형성한다.Briefly describing a method of forming a capacitor having the high dielectric film, first, a lower electrode is formed on a semiconductor substrate, and the high dielectric film is deposited on the lower electrode. Heat treatment of the oxygen atmosphere is performed on the deposited high dielectric film. The heat treatment of the oxygen atmosphere compensates for the oxygen deficiency in the deposited high dielectric film, and further densifies the deposited high dielectric film. A capacitor is formed by forming an upper electrode on the heat-treated high dielectric film.

상기 산소분위기의 열처리에 있어서, 산소 가스들의 활성화에너지를 열에너지만을 사용할 경우, 상기 열처리의 공정온도는 상당히 높아질 수 있다. 상기 높은 공정온도에 의하여, 상기 캐패시터 하부의 다른 반도체 소자들(예를 들면, 모스 트랜지스터들)의 특성이 열화시킬 수 있다. 이런 문제점을 해결하기 위하여 플라즈마 열처리가 제안된 바 있다. 상기 플라즈마 열처리란 상기 산소 가스들을 플라즈마 상태화하여 요구되는 활성화에너지를 감소시키는 방법이다. 이에 따라, 상기 플라즈마 열처리의 공정온도를 감소시킬 수 있다.In the heat treatment of the oxygen atmosphere, when only the activation energy of oxygen gases is used as heat energy, the process temperature of the heat treatment may be considerably high. Due to the high process temperature, characteristics of other semiconductor devices (eg, MOS transistors) under the capacitor may be degraded. In order to solve this problem, plasma heat treatment has been proposed. The plasma heat treatment is a method of reducing the required activation energy by plasma-forming the oxygen gases. Accordingly, the process temperature of the plasma heat treatment can be reduced.

일반적으로, 상기 플라즈마 열처리는 RF 플라즈마 열처리를 사용한다. 상기 RF 플라즈마 열처리를 간략히 설명하면, 상기 고유전막이 증착된 웨이퍼의 뒷면에 제1 전극이 배치되고, 상기 웨이퍼의 상부에 제2 전극이 배치된다. 상기 제1 전극에 기준전압(예를 들면, 그라운드 전압)이 인가되고, 상기 제2 전극에 수십 ㎒의 라디오 프리퀀시(Radio Frequency)가 인가된다. 이에 따라, 상기 웨이퍼와 상기 제2 전극 사이의 산소가스들이 플라즈마 상태로 변환된다. 이어서, 상기 플라즈마의 산소 이온들은 상기 제1 및 제2 전극 간에 인가된 전계에 의하여 이방성으로 상기 고유전막에 내로 주입된다. 이때, 상기 고유전막이 3차원구조, 예컨대, 높은 높이의 실린더형이나, 깊은 트렌치의 하부전극 상에 증착될 경우, 상기 이방성의 산소 이온들로 인하여 상기 고유전막은 불균일하게 상기 산소이온들이 보충된다. 즉, 상기 하부전극 측벽 상의 고유전막은 상기 하부전극 상면 상의 고유전막에 비하여 상기 산소이온들이 적게 보충될 수 있다. 또한, 상기 제1 및 제2 전극 간에 인가된전계에 의해 가속된 이방성 산소 이온들에 의하여 상기 고유전막이 손상될 수 있다. 결과적으로, 상기 고유전막은 일부분에 발생하는 산소 결핍 현상 또는 일부분에 발생할 수 있는 손상에 의하여 누설전류특성과 같은 유전막 특성이 열화될 수 있다.In general, the plasma heat treatment uses RF plasma heat treatment. Briefly describing the RF plasma heat treatment, a first electrode is disposed on the back side of the wafer on which the high dielectric film is deposited, and a second electrode is disposed on the wafer. A reference voltage (eg, a ground voltage) is applied to the first electrode, and a radio frequency of several tens of MHz is applied to the second electrode. Accordingly, oxygen gases between the wafer and the second electrode are converted into a plasma state. Subsequently, oxygen ions of the plasma are injected into the high dielectric film anisotropically by an electric field applied between the first and second electrodes. In this case, when the high dielectric film is deposited on a three-dimensional structure, for example, a cylinder having a high height or a deep trench, the high dielectric film is non-uniformly supplemented with oxygen ions due to the anisotropic oxygen ions. . That is, the high dielectric film on the sidewall of the lower electrode may be replenished with less oxygen ions than the high dielectric film on the top surface of the lower electrode. In addition, the high dielectric film may be damaged by anisotropic oxygen ions accelerated by an electric field applied between the first and second electrodes. As a result, the dielectric film characteristics such as leakage current characteristics may be degraded due to oxygen deficiency or damage to the high dielectric film.

본 발명이 이루고자 하는 기술적 과제는 유전막의 특성열화를 방지할 수 있는 캐패시터를 갖는 반도체 소자의 형성방법을 제공하는데 있다.An object of the present invention is to provide a method of forming a semiconductor device having a capacitor capable of preventing the deterioration of characteristics of the dielectric film.

도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 캐패시터를 갖는 반도체 소자의 형성방법을 설명하기 위한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of forming a semiconductor device having a capacitor according to a preferred embodiment of the present invention.

도 5는 본 발명에 따른 확산형 플라즈마 열처리에 사용되는 장비의 개략도이다.5 is a schematic diagram of equipment used in the diffusion plasma heat treatment according to the present invention.

도 6은 본 발명에 따른 확산형 플라즈마 열처리 방법을 설명하기 위한 플로우 챠트이다.6 is a flow chart for explaining the diffusion plasma heat treatment method according to the present invention.

도 7은 본 발명에 따른 확산형 플라즈마 열처리에 의해 형성된 유전막의 누설전류 특성을 설명하기 위한 그래프이다.7 is a graph illustrating the leakage current characteristics of the dielectric film formed by the diffusion type plasma heat treatment according to the present invention.

상술한 기술적 과제를 해결하기 위한 캐패시터를 갖는 반도체 소자의 형성방법을 제공한다. 이 방법은 반도체 기판 상에 하부전극을 형성하는 단계 및 상기 하부전극 상에 유전막을 증착하는 단계를 포함한다. 상기 유전막을 갖는 반도체기판에 적어도 처리가스들를 사용하는 확산형 플라즈마 열처리를 수행한다.To provide a method of forming a semiconductor device having a capacitor for solving the above technical problem. The method includes forming a bottom electrode on a semiconductor substrate and depositing a dielectric film on the bottom electrode. A diffusion plasma heat treatment using at least processing gases is performed on the semiconductor substrate having the dielectric film.

구체적으로, 상기 하부전극은 도핑된 폴리실리콘막 및 도전성 금속화합물로 구성된 그룹에서 선택된 적어도 하나로 형성하는 것이 바람직하다. 상기 유전막을 증착하기 전에, 상기 하부전극의 표면에 전처리막을 형성하는 단계를 더 포함할 수 있다. 상기 전처리막은 급속열 질화법(Rapid Thermal Nitridation Method), 급속열 산화공정(Rapid Thermal Oxidation Method), 화학기상 증착법 및 원자층 적층법으로 구성된 그룹에서 선택된 하나로 형성할 수 있다. 상기 유전막은 실리콘산화막에 비하여 높은 유전상수를 갖는 고유전막으로 형성할 수 있다. 이와는 달리, 상기 유전막은 강유전체막으로 형성할 수 있다. 상기 처리가스들은 산소 소오스 가스들 및질소 소오스 가스들 중 선택된 적어도 하나를 포함하는 것이 바람직하다. 상기 확산형 플라즈마 열처리는 마이크로웨이브 플라즈마 열처리인 것이 바람직하다. 이때, 상기 마이크로웨이브 플라즈마 열처리를 수행하는 단계는 상기 유전막을 갖는 반도체기판을 공정 챔버로 인입하는 단계 및 상기 공정 챔버 내부에 마이크로웨이브를 공급하는 단계를 포함할 수 있다. 상기 마이크로웨이브가 공급된 상기 공정 챔버 내부로 적어도 상기 처리 가스들을 인입시켜 상기 처리가스를 플라즈마 상태로 변환한다. 상기 플라즈마화된 상기 처리가스들을 상기 유전막에 확산으로 도포하여 상기 유전막을 열처리한다. 상기 열처리된 상기 유전막을 상기 공정 챔버로 부터 인출한다. 상기 마이크로웨이브를 공급하는 단계는 상기 공정 챔버에 도파관을 통하여 연통하는 마이크로웨이브 발생기로 부터 마이크로웨이브를 발생시키는 단계를 포함할 수 있다. 상기 마이크로웨이브를 상기 도파관으로 유도하여 상기 공정챔버내로 전달시키고, 상기 전달된 마이크로웨이브를 상기 공정챔버내의 배플판(baffle plate)을 경유시켜 상기 반도체기판 전면 상부에 균일하게 공급한다. 상기 유전막을 증착하는 단계 및 상기 확산형 플라즈마 열처리를 수행하는 단계는 적어도 2회 반복적으로 수행할 수 있다. 상기 확산형 플라즈마 열처리된 유전막 상에 상부전극을 형성하는 단계를 더 포함하는 것이 바람직하다. 상기 상부전극은 도핑된 폴리실리콘막 및 도전성 금속화합물로 구성된 그룹에서 선택된 적어도 하나로 형성할 수 있다.Specifically, the lower electrode may be formed of at least one selected from the group consisting of a doped polysilicon film and a conductive metal compound. Before depositing the dielectric film, the method may further include forming a pretreatment film on the surface of the lower electrode. The pretreatment layer may be formed of one selected from the group consisting of a rapid thermal nitridation method, a rapid thermal oxidation method, a chemical vapor deposition method, and an atomic layer deposition method. The dielectric layer may be formed of a high dielectric layer having a higher dielectric constant than that of the silicon oxide layer. Alternatively, the dielectric film may be formed of a ferroelectric film. The process gases preferably include at least one selected from oxygen source gases and nitrogen source gases. The diffusion plasma heat treatment is preferably microwave plasma heat treatment. In this case, the performing of the microwave plasma heat treatment may include introducing a semiconductor substrate having the dielectric film into a process chamber and supplying microwaves into the process chamber. At least the process gases are introduced into the process chamber supplied with the microwave to convert the process gases into a plasma state. The plasma-treated process gases are applied to the dielectric film by diffusion to heat the dielectric film. The heat treated dielectric film is withdrawn from the process chamber. Supplying the microwave may include generating microwaves from the microwave generator in communication with the waveguide through the waveguide. The microwave is guided to the waveguide and delivered into the process chamber, and the delivered microwave is uniformly supplied to the upper surface of the semiconductor substrate via a baffle plate in the process chamber. Depositing the dielectric film and performing the diffusion plasma heat treatment may be performed at least twice. The method may further include forming an upper electrode on the diffusion plasma heat-treated dielectric layer. The upper electrode may be formed of at least one selected from the group consisting of a doped polysilicon film and a conductive metal compound.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. If it is mentioned that the layer is on another layer or substrate it may be formed directly on the other layer or substrate or a third layer may be interposed therebetween. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Portions denoted by like reference numerals denote like elements throughout the specification.

도 1 내지 도 4는 본 발명의 바람직한 실시예에 따른 캐패시터를 갖는 반도체 소자의 형성방법을 설명하기 위한 단면도들이다.1 to 4 are cross-sectional views illustrating a method of forming a semiconductor device having a capacitor according to a preferred embodiment of the present invention.

도 1을 참조하면, 반도체기판(101)에 소자분리막(102)을 형성하여 활성영역을 한정한다. 상기 소자분리막(102)은 트렌치 소자분리막으로 형성할 수 있다. 상기 활성영역에 선택적으로 불순물 이온들을 주입하여 불순물확산층(103)을 형성한다. 상기 불순물확산층(103)은 모스 트랜지스터의 소오스/드레인 영역일 수 있다. 예를 들면, 상기 불순물확산층(103)은 디램 소자의 단위 셀을 구성하는 모스 트랜지스터의 소오스/드레인 영역일 수 있다. 이와는 달리, 상기 불순물확산층(103)은 비휘발성 기억 소자인 강유전체 기억 소자(FRAM device)의 단위 셀을 구성하는 모스 트랜지스터의 소오스/드레인 영역일 수 있다.Referring to FIG. 1, an isolation region 102 is formed on a semiconductor substrate 101 to define an active region. The device isolation layer 102 may be formed as a trench device isolation layer. Impurity diffusion layers 103 are formed by selectively implanting impurity ions into the active region. The impurity diffusion layer 103 may be a source / drain region of a MOS transistor. For example, the impurity diffusion layer 103 may be a source / drain region of a MOS transistor constituting a unit cell of a DRAM device. Alternatively, the impurity diffusion layer 103 may be a source / drain region of a MOS transistor constituting a unit cell of a ferroelectric memory device (FRAM device) that is a nonvolatile memory device.

상기 불순물확산층(103)을 갖는 반도체기판(101) 전면 상에 층간절연막(104)을 형성한다. 상기 층간절연막(104)은 실리콘산화막으로 형성할 수 있다. 상기 층간절연막(104)을 관통하여 상기 불순물확산층(103)의 소정영역과 전기적으로 접속하는 콘택플러그(105)를 형성한다. 상기 콘택플러그(105)는 도전막인 도핑된 폴리실리콘막 또는 텅스텐등의 금속막으로 형성할 수 있다.An interlayer insulating film 104 is formed on the entire surface of the semiconductor substrate 101 having the impurity diffusion layer 103. The interlayer insulating film 104 may be formed of a silicon oxide film. A contact plug 105 is formed through the interlayer insulating film 104 and electrically connected to a predetermined region of the impurity diffusion layer 103. The contact plug 105 may be formed of a doped polysilicon film or a metal film such as tungsten as a conductive film.

상기 콘택플러그(105)를 갖는 반도체기판(101) 전면 상에 식각방지막(107) 및 몰드층(108)을 차례로 형성한다. 상기 식각방지막(107)은 상기 몰드층(108)에 대하여 식각선택비를 갖는 절연막으로 형성한다. 예를 들면, 상기 몰드층(108)이 실리콘산화막으로 형성될 경우, 상기 식각방지막(107)은 실리콘질화막으로 형성할 수 있다.An etch stop layer 107 and a mold layer 108 are sequentially formed on the entire surface of the semiconductor substrate 101 having the contact plug 105. The etch stop layer 107 is formed of an insulating layer having an etch selectivity with respect to the mold layer 108. For example, when the mold layer 108 is formed of a silicon oxide film, the etch stop layer 107 may be formed of a silicon nitride film.

상기 몰드층(108) 및 상기 식각방지막(107)을 연속적으로 패터닝하여 적어도 상기 콘택플러그(105)의 상부면을 노출시키는 하부전극홀(110)을 형성한다. 상기 하부전극홀(110)을 갖는 반도체기판(101) 전면 상에 하부전극막(112)을 형성한다. 상기 하부전극막(112)은 상기 하부전극홀(110) 내부를 채운다. 상기 하부전극막(112)은 도전막으로 형성한다. 예를 들면, 도핑된 폴리실리콘막 및 도전성 금속화합물로 구성된 그룹에서 선택된 적어도 하나로 형성하는 것이 바람직하다. 상기 도전성 금속화합물은 루세늄산화막(RuO)등의 도전성 금속산화막, 도전성 금속산화질화막 또는 도전성 금속질화막(ex, TaN, TiN)으로 구성될 수 있다. 상기 하부전극막(112)을 형성하기 전에, 상기 하부전극막(112) 및 상기 콘택플러그(105) 사이에 산화방지막(미도시함)을 더 형성할 수도 있다. 상기 산화방지막은 도전막이며, 상기 콘택플러그(105) 및 상기 하부전극막(112) 사이의 계면이 산화되는 것을 방지하는 역활을 한다.The mold layer 108 and the etch stop layer 107 are successively patterned to form a lower electrode hole 110 exposing at least an upper surface of the contact plug 105. The lower electrode layer 112 is formed on the entire surface of the semiconductor substrate 101 having the lower electrode hole 110. The lower electrode layer 112 fills the inside of the lower electrode hole 110. The lower electrode film 112 is formed of a conductive film. For example, it is preferable to form at least one selected from the group consisting of a doped polysilicon film and a conductive metal compound. The conductive metal compound may be composed of a conductive metal oxide film such as ruthenium oxide film (RuO), a conductive metal oxynitride film, or a conductive metal nitride film (ex, TaN, TiN). Before forming the lower electrode layer 112, an anti-oxidation layer (not shown) may be further formed between the lower electrode layer 112 and the contact plug 105. The anti-oxidation film is a conductive film and serves to prevent the interface between the contact plug 105 and the lower electrode film 112 from being oxidized.

도 2, 도 3 및 도 4를 참조하면, 상기 하부전극막(112)을 상기 몰드층(108)의 상부면이 노출될때까지 평탄화시키어 상기 하부전극홀(110) 내에 하부전극(112a)을 형성한다. 본 실시예에서는, 상기 하부전극(112a)이 스택 형태(stack-shaped)로 형성되었다. 이와는 달리, 상기 하부전극(112a)은 실린더형태(cylinder-shaped) 또는 컨케이브형태(concave-shaped)로 형성될 수도 있다. 이와는 달리, 상기 하부전극(112a)은 상기 반도체기판(101)에 형성된 깊은 트렌치형태(trench-shaped)일 수도 있다.2, 3, and 4, the lower electrode layer 112 is planarized until the upper surface of the mold layer 108 is exposed to form the lower electrode 112a in the lower electrode hole 110. do. In the present embodiment, the lower electrode 112a is formed in a stack-shaped shape. Alternatively, the lower electrode 112a may be formed in a cylinder-shaped or concave-shaped shape. Alternatively, the lower electrode 112a may be a deep trench-shaped formed in the semiconductor substrate 101.

상기 몰드층(108)을 습식식각등으로 식각하여 제거한다. 이에 따라, 상기 하부전극(112a)의 측벽 및 상기 식각방지막(107)이 노출된다. 이때, 상기 층간절연막(104)은 상기 식각방지막(107)에 의해 보호된다.The mold layer 108 is removed by etching by wet etching. Accordingly, sidewalls of the lower electrode 112a and the etch stop layer 107 are exposed. In this case, the interlayer insulating film 104 is protected by the etch stop layer 107.

상기 측벽이 노출된 하부전극(112a)을 갖는 반도체기판(101) 전면 상에 전처리막(114)을 형성하고, 상기 전처리막(114) 상에 유전막(116)을 증착한다. 상기 전처리막(114)은 상기 하부전극(112a) 및 상기 유전막(116) 간에 반응 또는 확산을 방지한다. 상기 전처리막(114)은 산화막(oxide) 또는 질화막(nitride)으로 형성할 수 있다. 상기 전처리막(114)을 형성하는 방법은 급속열 산화공정(Rapid Thermal Oxidation process; RTO process) 또는 급속열 질화공정(Rapid Thermal Nitridation process; RTN process)으로 형성할 수 있다. 이 경우, 상기 전처리막(114)은 상기 하부전극(112a)의 표면 상에 형성될 수 있다. 이와는 달리, 상기 전처리막(114)은 화학기상증착법(Chemical Vapor Deposition) 또는 원자층적층법(Atomic Layer Deposition)으로도 형성할 수 있다. 경우에 따라, 상기 전처리막(114)은 생략될 수도 있다.A pretreatment film 114 is formed on the entire surface of the semiconductor substrate 101 having the lower electrode 112a with the sidewalls exposed, and a dielectric film 116 is deposited on the pretreatment film 114. The pretreatment layer 114 prevents a reaction or diffusion between the lower electrode 112a and the dielectric layer 116. The pretreatment film 114 may be formed of an oxide film or a nitride film. The pretreatment layer 114 may be formed by a rapid thermal oxidation process (RTO process) or a rapid thermal nitridation process (RTN process). In this case, the pretreatment film 114 may be formed on the surface of the lower electrode 112a. Alternatively, the pretreatment film 114 may also be formed by chemical vapor deposition or atomic layer deposition. In some cases, the pretreatment film 114 may be omitted.

상기 유전막(116)은 실리콘산화막에 비하여 유전상수가 높은 절연막인 고유전막(high-k dielectric)으로 형성하는 것이 바람직하다. 예를 들면, 탄탈늄산화막(TaxOy), 하프늄산화막(HfxOy), 티타늄산화막(TixOy), 알루미늄산화막(AlxOy) 또는 란탈늄산화막(LaxOy)으로 형성할 수 있다. 이와는 달리, 상기 유전막(116)은 강유전체막으로도 형성할 수 있다. 예를 들면, SrTiO3, BaTiO3, BST, PZT, SBT(SrBi2Ta2O9), PLZT((Pb,La)(Zr,Ti)O3), ((Pb,Ca)(Zr,Ti)O3), Bi4Ti3O12또는 BLT(BiLaTiO3)으로 형성할 수 있다. 상기 유전막(116)은 물리기상증착법, 화학기상증착법 또는 원자층 적층법으로 형성할 수 있다.The dielectric film 116 is preferably formed of a high-k dielectric, which is an insulating film having a higher dielectric constant than a silicon oxide film. For example, it may be formed of a tantalum oxide film (TaxOy), a hafnium oxide film (HfxOy), a titanium oxide film (TixOy), an aluminum oxide film (AlxOy), or a lanthanum oxide film (LaxOy). Alternatively, the dielectric film 116 may be formed of a ferroelectric film. For example, SrTiO 3 , BaTiO 3 , BST, PZT, SBT (SrBi 2 Ta 2 O 9 ), PLZT ((Pb, La) (Zr, Ti) O 3 ), ((Pb, Ca) (Zr, Ti ) O 3 ), Bi 4 Ti 3 O 12 Or BLT (BiLaTiO 3 ) It can be formed. The dielectric layer 116 may be formed by physical vapor deposition, chemical vapor deposition, or atomic layer deposition.

상기 유전막(116)을 갖는 반도체기판(101)에 처리가스들을 사용하는 확산형 플라즈마 열처리(diffusion plasma annealing)를 수행한다.Diffusion plasma annealing using process gases is performed on the semiconductor substrate 101 having the dielectric layer 116.

상기 확산형 플라즈마 열처리로 인하여, 상기 유전막(116)내의 불순물들이 제거되며, 상기 유전막(116)은 더욱 치밀화된다. 또한, 상기 확산형 플라즈마 열처리는 상기 유전막(116)의 상변환를 유발시킬 수 있다. 상기 유전막(116)은 결정 상태 및 비정질 상태에 따라 여러가지 특성을 나타낸다. 예를 들면, 상기 유전막(116)이 결정상태일 경우, 상기 유전막(116)의 유전상수가 증가하는 반면에, 상기 유전막(116)의 누설전류특성이 열화될 수 있다. 상기 유전막(116)이 비정질 상태일 경우, 상기 유전막(116)의 유전상수가 감소하는 반면에, 상기 유전막(116)의 누설전류특성이 향상될 수 있다. 이러한 특성들은 상기 확산형 플라즈마 열처리의 공정조건들에 따라 조절될 수 있다.Due to the diffusion type plasma heat treatment, impurities in the dielectric layer 116 are removed, and the dielectric layer 116 is further densified. In addition, the diffusion plasma heat treatment may cause phase transformation of the dielectric layer 116. The dielectric layer 116 exhibits various characteristics depending on the crystal state and the amorphous state. For example, when the dielectric layer 116 is in a crystalline state, the dielectric constant of the dielectric layer 116 increases while the leakage current characteristic of the dielectric layer 116 may deteriorate. When the dielectric layer 116 is in an amorphous state, while the dielectric constant of the dielectric layer 116 is reduced, the leakage current characteristic of the dielectric layer 116 may be improved. These characteristics can be adjusted according to the process conditions of the diffusion plasma heat treatment.

상기 확산형 플라즈마 열처리의 또하나의 기능은 상기 유전막(116) 내에 상기 처리가스들을 주입시킨다. 상기 처리가스들은 산소 소오스 가스들 및 질소 소스 가스들 중 선택된 적어도 하나인 것이 바람직하다. 상기 산소 소오스 가스들은 O2또는 O3등을 사용할 수 있다. 상기 질소 소스 가스들은 N2또는 NH3등을 사용할 수 있다. 산소는 상기 유전막(116) 내의 부족한 산소를 보충하여 산기 유전막(116)의 특성을 향상시킨다. 이와는 다르게, 상기 질소는 상기 유전막(116) 내에 주입되어 상기 유전막(116)의 결정화온도를 상승시킨다. 이에 따라, 상기 유전막(116)의 누선전류특성을 향상시킬 수 있다. 이에 더하여, 상기 확산형 플라즈마 열처리시, 상기 처리가스들과 함께 아르곤(Ar), 수소(H2) 또는 헬륨(He)가스들이 사용될 수 있다.Another function of the diffusion plasma heat treatment is to inject the process gases into the dielectric film 116. The process gases are preferably at least one selected from oxygen source gases and nitrogen source gases. The oxygen source gases may use O 2 or O 3 . The nitrogen source gases may use N 2 or NH 3 and the like. Oxygen supplements insufficient oxygen in the dielectric film 116 to improve the characteristics of the acidic dielectric film 116. Alternatively, the nitrogen is injected into the dielectric film 116 to increase the crystallization temperature of the dielectric film 116. As a result, the leakage current characteristics of the dielectric layer 116 may be improved. In addition, in the diffusion type plasma heat treatment, argon (Ar), hydrogen (H 2 ), or helium (He) gases may be used together with the processing gases.

상기 확산형 플라즈마 열처리 방법은 먼저, 상기 처리가스들을 플라즈마 상태로 변환시킨다. 이때, 상기 플라즈마는 상기 처리가스들이 완전히 이온화된 이온 성분들 및 상기 처리가스들이 이온화되지 않았지만, 충분히 여기된 래디칼 성분들을 포함할 수 있다. 이어서, 상기 이온성분들 또는 래디칼(radical) 성분들은 농도차에 의한 확산운동으로 상기 유전막(116)으로 랜덤하게 이동한다. 즉, 상기 이온성분들 또는 래디칼 성분들은 랜덤한 방향, 즉, 등방성으로 이동하여 상기 유전막(116)의 전체에 걸쳐 균일하게 접촉한다. 이에 따라, 종래의 이온성분들의 불균일한 주입에 따른 유전막의 부분적 열화를 방지할 수 있다. 또한, 상기 확산형 플라즈마 열처리는 종래의 전계에 따른 이방성 운동을 하는 이온성분들을 가지지않는다. 이에 따라, 종래의 이방성의 이온성분들 의한 유전막의 손상을 방지할 수 있다. 결과적으로, 상기 확산형 플라즈마 열처리로 인하여, 상기 유전막(116)의 특성열화를 방지할 수 있다.The diffusion plasma heat treatment method first converts the process gases into a plasma state. In this case, the plasma may include ionic components in which the process gases are completely ionized and radical components sufficiently excited, although the process gases are not ionized. Subsequently, the ionic components or the radical components randomly move to the dielectric layer 116 by the diffusion motion due to the concentration difference. In other words, the ionic components or radical components move in a random direction, that is, isotropic to uniformly contact the entire dielectric layer 116. Accordingly, partial degradation of the dielectric film due to nonuniform injection of conventional ionic components can be prevented. In addition, the diffusion plasma heat treatment does not have ionic components that perform anisotropic motion according to a conventional electric field. Accordingly, it is possible to prevent damage to the dielectric film by conventional anisotropic ionic components. As a result, the deterioration of characteristics of the dielectric layer 116 may be prevented due to the diffusion type plasma heat treatment.

상기 유전막(116)을 증착하는 공정 및 상기 확산형 플라즈마 열처리를 수행하는 것은 1회 진행하여 요구되는 두께의 상기 확산형 플라즈마 열처리된 유전막(116a)을 형성할 수 있다. 이와는 달리, 상기 유전막(116)을 증착하는 공정 및 상기 확산형 플라즈마 열처리를 수행하는 것을 적어도 2회 반복하여 적어도 2층의 적층된 상기 확산형 플라즈마 열처리된 유전막들(116a)을 형성할 수 있다. 즉, 여러층의 상기 확산형 플라즈마 열처리된 유전막들(116a)을 형성하여 요구되는 두께의 캐패시터 유전막을 형성할 수 있다. 도 3 및 도 4에서는, 상기 확산형 플라즈마 열처리된 유전막들(116a)이 2층이 적층된 구조를 도시하였으나, 3층이상이 적층된 구조를 가질 수도 있다.The process of depositing the dielectric film 116 and performing the diffusion plasma heat treatment may be performed once to form the diffusion plasma heat treated dielectric film 116a having a required thickness. Alternatively, the process of depositing the dielectric film 116 and performing the diffusion plasma heat treatment may be repeated at least twice to form at least two layers of the diffusion plasma heat treated dielectric films 116a. That is, a plurality of diffusion type plasma heat-treated dielectric layers 116a may be formed to form a capacitor dielectric layer having a required thickness. In FIGS. 3 and 4, two layers of the diffusion type plasma heat-treated dielectric layers 116a are illustrated, but three or more layers may be stacked.

상기 확산형 플라즈마 열처리된 유전막들(116a)을 갖는 반도체기판(101) 상에 상부전극(120)을 형성한다. 상기 상부전극(120)은 도전막인 도핑된 폴리실리콘막 및 도전성 금속화합물로 구성된 그룹에서 선택된 하나로 형성하는 것이 바람직하다. 상기 상부전극(120)은 상기 하부전극(112a)과 동일한 물질로 형성할 수 있다. 상기 하부전극(112a), 상기 확산형 플라즈마 열처리된 유전막(116a) 및 상기 상부전극(120)은 캐패시터를 구성한다. 상기 확산형 플라즈마 열처리된 유전막(116a)이 상기 고유전막일 경우, 상기 캐패시터는 디램 소자의 단위 셀을 구성할 수 있으며, 상기 확산형 플라즈마 열처리된 유전막(116a)이 상기 강유전체막일 경우, 상기 캐패시터는 비휘발성 기억 소자인 강유전체 기억 소자의 단위 셀을 구성할 수 있다. 물론, 상기 캐패시터는 다른 반도체 소자를 구성할 수도 있다.An upper electrode 120 is formed on the semiconductor substrate 101 having the diffusion type plasma heat-treated dielectric layers 116a. The upper electrode 120 may be formed of one selected from the group consisting of a doped polysilicon film and a conductive metal compound. The upper electrode 120 may be formed of the same material as the lower electrode 112a. The lower electrode 112a, the diffusion plasma heat-treated dielectric layer 116a, and the upper electrode 120 constitute a capacitor. When the diffusion plasma heat-treated dielectric film 116a is the high dielectric film, the capacitor may constitute a unit cell of a DRAM element. When the diffusion plasma heat-treated dielectric film 116a is the ferroelectric film, the capacitor may be The unit cell of the ferroelectric memory element which is a nonvolatile memory element can be comprised. Of course, the capacitor may constitute another semiconductor device.

상기 확산형 플라즈마 열처리는 마이크로웨이브 플라즈마 열처리로 수행하는 것이 바람직하다. 상기 마이크로웨이브 플라즈마 열처리 방법을 도 5 및 도 6을 참조하여 설명한다.The diffusion plasma heat treatment is preferably performed by microwave plasma heat treatment. The microwave plasma heat treatment method will be described with reference to FIGS. 5 and 6.

도 5는 본 발명에 따른 확산형 플라즈마 열처리에 사용되는 장비의 개략도이고, 도 6은 도 5의 장비로 수행되는 확산형 플라즈마 열처리 방법을 설명하기 위한 플로우 챠트이다.5 is a schematic diagram of equipment used in the diffusion plasma heat treatment according to the present invention, Figure 6 is a flow chart for explaining the diffusion plasma heat treatment method performed by the equipment of FIG.

도 5 및 도 6을 참조하면, 본 발명에 따른 확산형 플라즈마 열처리를 수행하는 장비들 중 마이크로웨이브 플라즈마 열처리를 수행하는 장비를 도 5에 도시하였다. 상기 장비는 확산형 플라즈마 열처리 공정이 이루어지는 내부 공간을 갖는 공정 챔버(150)가 배치된다. 상기 공정 챔버(150)의 내부 공간과 도파관(158)에 의하여 연통하는 마이크로웨이브 발생기(160)가 배치된다. 상기 도파관(158)에 대향된 상기 공정 챔버(150)의 내부에 웨이퍼 척(152)이 배치된다. 상기 웨이퍼 척(152)은 웨이퍼(W)가 로딩되는 장소이다. 상기 웨이퍼(W)는 도 1 내지 도 4에 도시된 반도체기판(101)으로 사용된다. 상기 공정 챔버(150) 내부에 배플판(154, baffle plate)이 배치된다. 상기 배플판(154)은 상기 공정 챔버(150)와 접촉하는 상기 도파관(158)의 일측과 인접하게 배치된다. 상기 공정 챔버(150)와 연통하는 적어도 하나의 가스 주입관(156)이 배치된다. 상기 가스 주입관(156)은 상기 배플판(154) 및 상기 웨이퍼 척(152) 사이에 배치되되, 상기 배플판(154)에 인접하게 배치된다.5 and 6, the equipment for performing the microwave plasma heat treatment of the equipment for performing the diffusion-type plasma heat treatment according to the present invention is shown in FIG. The equipment is arranged with a process chamber 150 having an interior space in which the diffusion plasma heat treatment process is performed. The microwave generator 160 communicating with the internal space of the process chamber 150 by the waveguide 158 is disposed. A wafer chuck 152 is disposed inside the process chamber 150 opposite the waveguide 158. The wafer chuck 152 is a place where the wafer W is loaded. The wafer W is used as the semiconductor substrate 101 shown in FIGS. 1 to 4. A baffle plate 154 is disposed in the process chamber 150. The baffle plate 154 is disposed adjacent to one side of the waveguide 158 in contact with the process chamber 150. At least one gas injection tube 156 is disposed in communication with the process chamber 150. The gas injection pipe 156 is disposed between the baffle plate 154 and the wafer chuck 152, and is disposed adjacent to the baffle plate 154.

상술한 구조의 장비를 사용하여 마이크로웨이브 플라즈마 열처리 공정을 진행하는 방법을 도 6의 플로우 챠트 및 도 2 또는 도 3을 참조하여 설명한다.A method of performing a microwave plasma heat treatment process using the above-described equipment will be described with reference to the flowchart of FIG. 6 and FIG. 2 or FIG. 3.

먼저, 도 2 또는 도 3에 도시된 증착된 유전막(116)을 갖는 웨이퍼(W)를 상기 공정 챔버(150)에 인입한다(S200). 상기 웨이퍼(W)는 상기 웨이퍼 척(152) 상에 로딩된다. 이때, 상기 웨이퍼 척(152) 내의 진공압을 이용하는 고정수단(미도시함)에 의하여 상기 웨이퍼(W)는 상기 웨이퍼 척(152)의 상면에 고정될 수 있다.First, a wafer W having the deposited dielectric film 116 illustrated in FIG. 2 or 3 is introduced into the process chamber 150 (S200). The wafer W is loaded onto the wafer chuck 152. In this case, the wafer W may be fixed to the upper surface of the wafer chuck 152 by fixing means (not shown) using a vacuum pressure in the wafer chuck 152.

상기 웨이퍼(W)가 장착된 상기 공정 챔버(150)에 마이크로웨이브를 공급한다(S210). 상기 마이크로웨이브를 상기 공정 챔버(150)로 공급하는 방법은 먼저, 상기 마이크로웨이브 발생기(160)로 부터 마이크웨이브를 발생시킨다. 상기 마이크웨이브는 수 ㎓의 주파수를 가질 수 있다. 상기 마이크웨이브는 상기 도파관(158)을 경유하여 상기 공정 챔버(150)내로 전달된다. 상기 공정챔버(150) 내로 전달된 상기 마이크로웨이브는 상기 배플판(154)을 경유하여 상기 웨이퍼(W)의 상부 전체에 균일하게 공급된다.Microwaves are supplied to the process chamber 150 in which the wafer W is mounted (S210). In the method of supplying the microwave to the process chamber 150, first, the microwave is generated from the microwave generator 160. The microwave can have a frequency of several kilohertz. The microwave is delivered into the process chamber 150 via the waveguide 158. The microwaves delivered into the process chamber 150 are uniformly supplied to the entire upper portion of the wafer W via the baffle plate 154.

이어서, 상기 가스 주입관(156)을 통하여 처리가스들을 상기 공정챔버(150)로 인입시킨다(S220). 상기 처리가스들과 더불어 아르곤(Ar), 수소(H2) 또는 헬륨(He)가스들이 더 인입될 수 있다. 이때, 상기 공정챔버(150) 내부의 압력은 100mtorr 내지 760torr일 수 있다. 상기 공정 챔버(150)의 공정온도는 20℃ 내지 600℃일 수 있다. 상기 처리가스들은 상기 배플판(154) 하부에 균일하게 공급되고 있는 마이크로웨이브로 인입된다. 이에 따라, 상기 처리가스들은 상기 마이크로웨이브에 의하여 이온성분들 또는 래디칼 성분들로 구성된 플라즈마 상태로 변환된다.Subsequently, process gases are introduced into the process chamber 150 through the gas injection tube 156 (S220). In addition to the process gases, argon (Ar), hydrogen (H 2 ) or helium (He) gases may be further introduced. At this time, the pressure in the process chamber 150 may be 100mtorr to 760torr. The process temperature of the process chamber 150 may be 20 ℃ to 600 ℃. The processing gases are introduced into the microwave which is uniformly supplied under the baffle plate 154. Accordingly, the process gases are converted into a plasma state composed of ionic or radical components by the microwave.

상기 플라즈마 및 상기 공정온도로 상기 웨이퍼(W)에 확산형 플라즈마 열처리를 수행한다(S230). 상기 플라즈마의 농도는 상기 플라즈마가 형성되는 장소에서 가장 높다. 이에 반하여, 상기 웨이퍼(W) 상면의 상기 플라즈마의 농도는 매우 낮다. 이에 따라, 상기 플라즈마 내의 이온성분들 또는 래디칼 성분들은 상기 플라즈마가 형성된 장소로 부터 상기 웨이퍼(W)로 확산되어 랜덤하게 이동한다. 이에 따라, 도 2의 하부전극(112a)이 3차원 구조를 가질지라도, 상기 이온 성분들 또는 래디칼 성분들이 상기 유전막(116)에 균일하게 도포될 수 있다. 또한, 상기 장비는 상기 도파관(158) 및 상기 웨이퍼 척(152) 간에 전계를 인가하지 않는다. 이에 따라, 상기 확산형 플라즈마 열처리된 유전막(116a)은 손상되지 않는다. 결과적으로, 상기 확산형 플라즈마 열처리된 유전막(116a)의 특성을 향상시킬 수 있다.A diffusion plasma heat treatment is performed on the wafer W at the plasma and the process temperature (S230). The concentration of the plasma is highest at the place where the plasma is formed. In contrast, the concentration of the plasma on the upper surface of the wafer W is very low. Accordingly, the ionic or radical components in the plasma diffuse from the place where the plasma is formed to the wafer W and move randomly. Accordingly, even if the lower electrode 112a of FIG. 2 has a three-dimensional structure, the ion components or the radical components may be uniformly coated on the dielectric layer 116. In addition, the equipment does not apply an electric field between the waveguide 158 and the wafer chuck 152. Accordingly, the diffusion plasma heat treated dielectric layer 116a is not damaged. As a result, the characteristics of the diffusion type plasma heat treated dielectric layer 116a may be improved.

이어서, 상기 웨이퍼(W)를 상기 공정 챔버(150)로 부터 인출한다(S240).Subsequently, the wafer W is withdrawn from the process chamber 150 (S240).

상술한 확산형 플라즈마 열처리된 유전막의 특성들 중 누설전류 특성을 도 7의 그래프를 참조하여 설명한다.The leakage current characteristics among the characteristics of the above-described diffusion type plasma heat-treated dielectric film will be described with reference to the graph of FIG. 7.

도 7은 본 발명에 따른 확산형 플라즈마 열처리에 의해 형성된 유전막의 누설전류 특성을 설명하기 위한 그래프이다. 그래프에 있어서, 가로축은 캐패시터의 하부전극 및 상부전극간의 전압차를 나타내며, 세로축은 상기 하부전극 및 상부전그간의 누설전류량을 나타낸다.7 is a graph illustrating the leakage current characteristics of the dielectric film formed by the diffusion type plasma heat treatment according to the present invention. In the graph, the horizontal axis represents the voltage difference between the lower electrode and the upper electrode of the capacitor, and the vertical axis represents the amount of leakage current between the lower electrode and the upper electrode.

도 5 및 도 7을 참조하면, 그래프에서 곡선(270)은 종래의 RF 플라즈마 열처리를 사용하여 형성된 유전막의 전압에 따른 누설전류를 나타낸 것이고, 곡선(275)는 본 발명에 따른 마이크로웨이브 플라즈마 열처리된 유전막의 전압에 따른 누설전류를 나타낸 것이다. 상기 곡선들(270,275)의 유전막들은 고유전막인 하프늄산화막(HfO2)으로 40Å의 두께로 동일하게 형성하였다. 상기 곡선(270)의 유전막에 수행된 RF 플라즈마 열처리의 공정조건은 공정온도가 200℃이며, 공정챔버(150)의 내부 압력은 2.5torr이고, 산소 가스의 유량은 8 slm이다. 상기 곡선(275)의 유전막에 수행된 마이크로웨이브 플라즈마 열처리의 공정 조건은 공정온도가 250℃이며, 공정챔버(150)의 내부 압력은 2.5torr이고, 산소 가스의 농도는 8 slm이다.5 and 7, the curve 270 in the graph shows the leakage current according to the voltage of the dielectric film formed using the conventional RF plasma heat treatment, and the curve 275 shows the microwave plasma heat treatment according to the present invention. The leakage current according to the voltage of the dielectric film is shown. The dielectric layers of the curves 270 and 275 are formed to have the same thickness as 40 으로 with the hafnium oxide layer HfO 2 , which is a high dielectric film. Process conditions for the RF plasma heat treatment performed on the dielectric film of the curve 270 is a process temperature of 200 ℃, the internal pressure of the process chamber 150 is 2.5torr, the flow rate of oxygen gas is 8 slm. Process conditions of the microwave plasma heat treatment performed on the dielectric film of the curve 275 is a process temperature of 250 ℃, the internal pressure of the process chamber 150 is 2.5torr, the concentration of oxygen gas is 8 slm.

도시된 바와 같이, 곡선(275)의 누설전류량이 곡선(270)의 누설전류량에 비하여 적음을 알 수 있다. 특히, 상기 곡선(275)의 공정온도는 상기 곡선(270)에 비하여 높음에도 불구하고, 상기 곡선(275)의 누설전류량이 상기 곡선(270)의 누설전류량보다 적다.As shown, it can be seen that the leakage current amount of the curve 275 is less than the leakage current amount of the curve 270. In particular, although the process temperature of the curve 275 is higher than that of the curve 270, the leakage current amount of the curve 275 is less than the leakage current amount of the curve 270.

결과적으로, 상기 RF 플라즈마 열처리된 유전막이 그 일부분이 손상되었거나, 그 일부분에서 산소가 결핍되었음을 알 수 있다. 이와는 달리, 상기 마이크로웨이브 플라즈마 열처리된 유전막은 충분한 산소 보충이 이루어졌으며, 손상되지 않았음을 알 수 있다.As a result, it can be seen that a portion of the RF plasma heat-treated dielectric layer is damaged or oxygen is deficient in the portion. In contrast, it can be seen that the microwave plasma heat-treated dielectric film was provided with sufficient oxygen supplementation and was not damaged.

상술한 바와 같이, 본 발명에 따르면, 캐패시터를 구성하는 유전막을 증착한 후에, 확산형 플라즈마 열처리를 수행한다. 상기 확산형 플라즈마 열처리는 이온성분들 또는 래디칼 성분분들을 농도차를 이용한 확산에 의하여 상기 유전막에 도포한다. 이에 따라, 상기 유전막 아래의 하부전극이 3차원구조일지라도, 상기 유전막은 균일하게 플라즈마 열처리될 수 있다. 또한, 종래의 이방성의 이온성분들에 의한 유전막 손상을 방지할 수 있다. 결과적으로, 상기 확산형 플라즈마 열처리를 수행함으로써, 종래의 유전막 특성이 열화되는 현상을 방지할 수 있다.As described above, according to the present invention, after depositing the dielectric film constituting the capacitor, diffusion plasma heat treatment is performed. In the diffusion type plasma heat treatment, ion components or radical components are applied to the dielectric layer by diffusion using concentration differences. Accordingly, even if the lower electrode under the dielectric film has a three-dimensional structure, the dielectric film may be uniformly plasma-treated. In addition, it is possible to prevent dielectric film damage caused by conventional anisotropic ionic components. As a result, by performing the diffusion-type plasma heat treatment, it is possible to prevent the phenomenon in which the conventional dielectric film properties deteriorate.

Claims (17)

반도체 기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the semiconductor substrate; 상기 하부전극 상에 유전막을 증착하는 단계; 및Depositing a dielectric film on the lower electrode; And 상기 유전막을 갖는 반도체기판에 적어도 처리가스들를 사용하는 확산형 플라즈마 열처리를 수행하는 단계를 포함하는 캐패시터를 갖는 반도체 소자의 형성방법.And performing a diffusion type plasma heat treatment using at least process gases on the semiconductor substrate having the dielectric film. 제 1 항에 있어서,The method of claim 1, 상기 하부전극은 도핑된 폴리실리콘막 및 도전성 금속화합물로 구성된 그룹에서 선택된 적어도 하나로 형성하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.And forming the lower electrode at least one selected from the group consisting of a doped polysilicon film and a conductive metal compound. 제 1 항에 있어서,The method of claim 1, 상기 유전막을 증착하기 전에,Before depositing the dielectric film, 상기 하부전극의 표면에 전처리막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.Forming a pretreatment film on the surface of the lower electrode further comprising the step of forming a semiconductor device having a capacitor. 제 3 항에 있어서,The method of claim 3, wherein 상기 전처리막은 급속열 질화법(Rapid Thermal Nitridation Method), 급속열산화공정(Rapid Thermal Oxidation Method), 화학기상 증착법 및 원자층 적층법으로 구성된 그룹에서 선택된 하나로 형성하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.The pretreatment film is formed of one selected from the group consisting of a rapid thermal nitriding method, a rapid thermal oxidation method, a chemical vapor deposition method, and an atomic layer deposition method. Method of formation. 제 1 항에 있어서,The method of claim 1, 상기 유전막은 실리콘산화막에 비하여 높은 유전상수를 갖는 고유전막으로 형성하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.And the dielectric film is formed of a high dielectric film having a higher dielectric constant than a silicon oxide film. 제 1 항에 있어서,The method of claim 1, 상기 유전막은 강유전체막으로 형성하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.And the dielectric film is formed of a ferroelectric film. 제 1 항에 있어서,The method of claim 1, 상기 처리가스는 산소 소오스 가스 및 질소 소오스 가스 중 선택된 적어도 하나를 포함하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.The process gas is a method of forming a semiconductor device having a capacitor, characterized in that at least one selected from oxygen source gas and nitrogen source gas. 제 1 항에 있어서,The method of claim 1, 상기 확산형 플라즈마 열처리는 마이크로웨이브 플라즈마 열처리인 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.The diffusion plasma heat treatment is a method of forming a semiconductor device having a capacitor, characterized in that the microwave plasma heat treatment. 제 8 항에 있어서,The method of claim 8, 상기 마이크로웨이브 플라즈마 열처리를 수행하는 단계는,Performing the microwave plasma heat treatment, 상기 유전막을 갖는 반도체기판을 공정 챔버로 인입하는 단계;Introducing a semiconductor substrate having the dielectric film into a process chamber; 상기 공정 챔버 내부에 마이크로웨이브를 공급하는 단계;Supplying microwaves into the process chamber; 상기 마이크로웨이브가 공급된 상기 공정 챔버 내부로 적어도 상기 처리 가스들을 인입시켜 상기 처리가스를 플라즈마 상태로 변환하는 단계;Converting the process gas into a plasma state by introducing at least the process gases into the process chamber supplied with the microwaves; 상기 플라즈마화된 상기 처리가스들을 상기 유전막에 확산으로 도포하여 상기 유전막을 열처리하는 단계; 및Heat treating the dielectric film by applying the plasmalized process gases to the dielectric film by diffusion; And 상기 열처리된 상기 유전막을 상기 공정 챔버로 부터 인출하는 단계를 포함하는 것을 특징으로 하는 커패시터를 갖는 반도체 소자의 형성방법.And extracting the heat-treated dielectric film from the process chamber. 제 9 항에 있어서,The method of claim 9, 상기 마이크로웨이브를 공급하는 단계는,Supplying the microwave, 상기 공정 챔버에 도파관을 통하여 연통하는 마이크로웨이브 발생기로 부터 마이크로웨이브를 발생시키는 단계;Generating microwaves from the microwave generator in communication with the process chamber through a waveguide; 상기 마이크로웨이브를 상기 도파관으로 유도하여 상기 공정챔버내로 전달시키는 단계; 및Directing the microwaves into the waveguide and delivering them into the process chamber; And 상기 전달된 마이크로웨이브를 상기 공정챔버내의 배플판(baffle plate)을 경유시켜 상기 반도체기판 전면 상부에 균일하게 공급하는 단계를 포함하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.And uniformly supplying the transferred microwaves to an upper portion of the front surface of the semiconductor substrate through a baffle plate in the process chamber. 제 1 항에 있어서,The method of claim 1, 상기 유전막을 증착하는 단계 및 상기 확산형 플라즈마 열처리를 수행하는 단계는 적어도 2회 반복적으로 수행하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.And depositing the dielectric film and performing the diffusion plasma heat treatment are performed at least twice. 제 1 항에 있어서,The method of claim 1, 상기 확산형 플라즈마 열처리된 유전막 상에 상부전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.And forming an upper electrode on the diffusion type plasma heat-treated dielectric layer. 제 12 항에 있어서,The method of claim 12, 상기 상부전극은 도핑된 폴리실리콘막 및 도전성 금속화합물로 구성된 그룹에서 선택된 적어도 하나로 형성하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.And the upper electrode is formed at least one selected from the group consisting of a doped polysilicon film and a conductive metal compound. 반도체 기판 상에 하부전극을 형성하는 단계;Forming a lower electrode on the semiconductor substrate; 상기 하부전극 상에 고유전막(high-k dielectric)을 증착하는 단계;Depositing a high-k dielectric on the lower electrode; 상기 고유전막을 갖는 반도체기판에 처리가스를 사용하는 마이크로웨이브 플라즈마 열처리를 수행하는 단계; 및Performing a microwave plasma heat treatment using a processing gas on the semiconductor substrate having the high dielectric film; And 상기 마이크로웨이프 플라즈마 열처리된 상기 고유전막 상에 상부전극을 형성하는 단계를 포함하는 캐패시터를 갖는 반도체 소자의 형성방법.And forming an upper electrode on the microwave plasma heat-treated high dielectric film. 제 14 항에 있어서,The method of claim 14, 상기 처리가스는 산소 소오스 가스들 및 질소 소오스 가스들 중 선택된 적어도 하나를 포함하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.The process gas is a method of forming a semiconductor device having a capacitor, characterized in that at least one selected from oxygen source gases and nitrogen source gases. 제 14 항에 있어서,The method of claim 14, 상기 마이크로웨이브 플라즈마 열처리를 수행하는 단계는,Performing the microwave plasma heat treatment, 상기 고유전막을 갖는 반도체기판을 공정 챔버로 인입하는 단계;Introducing a semiconductor substrate having the high dielectric film into a process chamber; 상기 공정 챔버 내부에 마이크로웨이브를 인가하는 단계;Applying a microwave inside the process chamber; 상기 마이크로웨이브가 인가된 상기 공정 챔버 내부로 적어도 상기 처리 가스들을 인입시켜 상기 처리가스를 플라즈마 상태로 변환하는 단계;Converting the process gas into a plasma state by introducing at least the process gases into the process chamber to which the microwave is applied; 상기 플라즈마화된 처리가스들을 상기 고유전막에 확산으로 도포하여 상기 유전막을 열처리하는 단계; 및Heat-treating the dielectric film by applying the plasmalized process gases to the high dielectric film by diffusion; And 상기 열처리된 고유전막을 상기 공정 챔버로 부터 인출하는 단계를 포함하는 것을 특징으로 하는 커패시터를 갖는 반도체 소자의 형성방법.And drawing out the heat-treated high dielectric film from the process chamber. 제 14 항에 있어서,The method of claim 14, 상기 고유전막을 증착하는 단계 및 상기 확산형 플라즈마 열처리를 수행하는 단계는 적어도 2회 반복적으로 수행하는 것을 특징으로 하는 캐패시터를 갖는 반도체 소자의 형성방법.And depositing the high dielectric film and performing the diffusion plasma heat treatment are performed at least twice.
KR10-2003-0022285A 2003-04-09 2003-04-09 Methods of forming semiconductor device having capacitors KR100536597B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0022285A KR100536597B1 (en) 2003-04-09 2003-04-09 Methods of forming semiconductor device having capacitors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0022285A KR100536597B1 (en) 2003-04-09 2003-04-09 Methods of forming semiconductor device having capacitors

Publications (2)

Publication Number Publication Date
KR20040088172A true KR20040088172A (en) 2004-10-16
KR100536597B1 KR100536597B1 (en) 2005-12-14

Family

ID=37370063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0022285A KR100536597B1 (en) 2003-04-09 2003-04-09 Methods of forming semiconductor device having capacitors

Country Status (1)

Country Link
KR (1) KR100536597B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712525B1 (en) * 2005-08-16 2007-04-30 삼성전자주식회사 Capacitor of semiconductor device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712525B1 (en) * 2005-08-16 2007-04-30 삼성전자주식회사 Capacitor of semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
KR100536597B1 (en) 2005-12-14

Similar Documents

Publication Publication Date Title
KR100415538B1 (en) Capacitor with double dielectric layer and method for fabricating the same
KR100622609B1 (en) Thin film deposition method
US6958301B2 (en) Method for forming Ta2O5 dielectric layer by using in situ N2O plasma treatment
US6673668B2 (en) Method of forming capacitor of a semiconductor memory device
KR100589040B1 (en) Method for forming a layer and method for manufacturing a capacitor of a semiconductor device using the same
US6486022B2 (en) Method of fabricating capacitors
JP2001210799A (en) Manufacturing method for capacitor of semiconductor device
KR100321178B1 (en) Method of forming capacitor with TaON dielectic layer
KR100431740B1 (en) Semiconductor with High-k dielectric layer and Method for fabricating the same
KR100536597B1 (en) Methods of forming semiconductor device having capacitors
US20070264770A1 (en) Capacitor forming method
JP4063570B2 (en) Capacitor forming method for semiconductor device
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
KR100772531B1 (en) Method for fabricating capacitor
KR100342873B1 (en) Method for forming capacitor of semiconductor device
KR20010008586A (en) Method of forming capacitor provied with TaON dielectric layer
KR100555494B1 (en) Method of manufacturing a capacitor of a semiconductor device using o3 anneal process
KR100231604B1 (en) Manufacturing method of capacitor of semiconductor device
KR100504434B1 (en) Method of forming capacitor
KR100611386B1 (en) Method For Treating The High Temperature Of Tantalium Oxide Capacitor
KR20020035080A (en) Method for forming capacitor of semiconductor device
KR20020018355A (en) Method of fabricating a capacitor in a semiconductor device
KR20040060416A (en) Method for fabricating capacitor of semiconductor device
KR100235973B1 (en) Manufacturing method of capacitor in the semiconductor device
KR100386450B1 (en) Method for forming of capacitor in semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee